DE2625467A1

DE2625467A1 - Steuerschaltung fuer ein datensichtgeraet

Info

Publication number: DE2625467A1
Application number: DE19762625467
Authority: DE
Inventors: Robert A Bowman; Mark M Burd
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-06-10
Filing date: 1976-06-05
Publication date: 1977-01-13
Also published as: JPS5830606B2; FR2314541A1; DE2625467C2; FR2314541B1; JPS5210636A; GB1522763A; US4068226A

Description

bl/se

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: SA 975 023

Steuerschaltung für ein Datensichtgerät

Die Erfindung bezieht sich auf eine Steuerschaltung für ein durch einen Computer oder über eine Tastatur betätigbares Datensichtgerät.

Terminal-Systeme erfordern oftmals eine Tastatur für eine Dateneingabe und ein Display zur Anzeige der auf der Tastatur eingegebenen oder von anderen Terminals oder einem Computer übermittelten Daten.

Die vorgesehenen Funktionen und die Kosten solcher Terminals bestimmen oftmals ihren Markterfolg; das Preisleistungsverhältnis wird durch die Komplexität und die Quantität der logischen Komponenten bestimmt.

Verschiedene Tastaturfunktionen, wie z.B. die ausschließende Tastenverriegelung, der 2-Tasten-übergang und der Prellschutz sind nach dem Stand der Technik bekannt; wie auch Display-Funktionen, nach denen eingegebene Zeichen zuerst in der rechtesten Position angezeigt und dann nach links verschoben werden.

Die Schaltkreise nach dem Stand der Technik zur Realisierung dieser Funktionen schließen u.a. Integratoren (für den Prellschutz) , Schieberegister (für den 2-Tasten-übergang) und Schieberegister (für Display-Generierung) ein.

609882/0740

262548?

Die Erfindung hat die Aufgabe, einfache effiziente Schaltkreise zur Steuerung eines über einen Computer oder eine Tastatur betätigbaren Datensichtgeräts vorzusehen, welche auf einem einfachen integrierten Schaltkreischip untergebracht werden können.

Diese Aufgabe der Erfindung wird in vorteilhafter Weise dadurch gelöst, daß ein über einen ersten und zweiten Adreß-Zähler adressierbarer Speicher zur Aufnahme der anzuzeigenden Daten vorgesehen ist, dem ein Einzeichenpuffer und das Datensichtgerät nachgeschaltet ist, daß ein Steuerzähler vorgesehen ist, der mit dem Datensichtgerät, der Tastatur, einem Detektor zur Anzeige einer gültigen Tastenbetätigung, einer Vergleichsschaltung, einem mit der Tastatur verbundenen Tastaturdecodierspeicher, und dem zweiten Adreß-Zähler verbunden ist, daß der Detektor mit dem Tastatur-Ausgang und dem Ausgang der Vergleicherschaltung verbunden ist und daß mit seinem Ausgangssignal der erste und der zweite Adreßzähler, der Speicher sowie der Tastaturdecodierspeicher beaufschlagbar ist, daß der Tastaturdecodierspeicher mit dem Speicher und der Vergleicherschaltung verbunden ist, daß der Computer über einen Kommunikationssteueradapter mit dem Speicher und dem ersten Adreßzähler verbunden ist, und daß der erste Adreßzähler der Adressierung der in den Speicher zu ladenden Daten, und der zweite Adreßzähler der Adressierung der in bestimmten Positionen anzuzeigenden Daten dient.

In weiterer Ausgestaltung ist in vorteilhafter Weise der Steuerzähler als Binärzähler ausgeführt, wobei die Steuersignale für die verschiedenen Schaltungsfunktionsgruppen an den einzelnen Zählerstufen abnehmbar sind.

Dabei sind die Steuersignale für die einzelnen Schaltungsfunktionsgruppen auf bestimmten Ausgangsleitungen des Zählers Stufendecodierschaltungen zuführbar, mit einer im Vergleich zu der Anzahl ihrer Eingangsleitungen erhöhten Anzahl von Ausgangsleitungen.

In vorteilhafter Weise kann der Zählerstand als Tastaturcode be-SA 975 028

609882/0740

262546?

nutzt werden.

Nach einer weiteren vorteilhaften Ausgestaltung der Erfindung
sind die zu dem Speicher führenden Ausgangsleitungen des Binärzählers über einen Zählerpuffer geführt.

Für eine eindeutige Tastaturbetätigung sind logische Schaltungen zur Eliminierung des Anschlags- und Freigabeprellens vorgesehen; außerdem sind logische Schaltungen vorgesehen, durch die bei
aufeinanderfolgender Betätigung gleicher oder unterschiedlicher Tasten eine neue Zeicheneingabe erst nach einer bestimmten Zeit möglich ist.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben.

Es zeigen:

Fig, 1 ein schematisches Blockschaltbild der Erfindung,

Fig. 2 ein Blockschaltbild zur Decodierung der Tastatureingaben,

Fig. 3 ein Blockschaltbild zur Display-Bildwiederholung,

Fig. 4 Zeitdiagramme für die Multiplex-Speicheradres-

sierung und die Displayzähler-Synchronisation,

Fig. 5 Zeitdiagramme für den Ausgabestatus von verschiedenen Steuerzähler-Decodern, welche zur
Zeitsteuerung der Tastaturdecodierung,
das Speicherladen, und die Display-Bildwiederholung benutzt werden.

Nach dem Ausführungsbeispiel der Erfindung umfaßt die Tastatur
SA 975 028

609882/0740

_₄- 262546?

10 numerische und 6 Funktionstasten, welche in einer 4x4 Matrix angeordnet sind. Bei Betätigung einer numerischen Taste wird deren Code in einen Tastaturteil eines Puffers für einen Speicher mit direktem Zugriff (RAM) und in einen Displayteil des RAM-Puffers eingegeben und auf dem digitalen Display angezeigt. Bei Betätigung einer Funktionstaste wird deren entsprechender Code in den Tastaturteil des RAM-Puffers eingegeben. Außerdem kann die digitale Anzeige gelöscht und ein Signal zum Computer übertragen werden.

Wenn eine einzelne Taste betätigt wird, wird deren Code in den Tastaturteil des RAM-Puffers geladen. Wenn zwei Tasten sequentiell betätigt und in der gleichen Reihenfolge wie bei der Betätigung freigegeben werden, wird die zweite betätigte Taste dann in den Puffer geladen, wenn die erste Taste losgelassen wird.

Ein Terminal-Steueradapter kann, nachdem die Kommunikation mit dem Computer hergestellt ist, Tastaturzeichen von dem RAM-Puffer übertragen. Wenn der Tastaturteil des RAM-?uffers bei der Betätigung weiterer Tasten bereits voll ist, tritt ein Überlauf auf, durch welchen eine elektronische Verriegelung der Tastatur erfolgt.

Der Druck der "Sende"-Taste bedingt normalerweise, daß ein Terminal in unbesetztem Zustand an den Computer eine Anforderung stellt. Wenn zuvor Tasten betätigt wurden, werden diese in dem RAM-Puffer gespeichert - eine Übertragung an den Computer erfolgt erst bei Betätigung der "Sende"-Taste bei Empfangsbereitschaft des Computers.

Nach der Ausführungsform der Erfindung kann das digitale Display 3 Stück 7 Segment lichtemittierende Dioden (LED) in horizontaler Gruppierung umfassen. Das Display wird in einem Äbtast-Multiplex-Modus unter Benutzung eines Teils des RAMs als Bildwiederholungspuffer betrieben.

SA 975 028

6QS882/G740

262546?

Die von der numerischen Tastatur eingegebenen Daten werden in den digitalen Display-Puffer in der gleichen Folge wie dem Tastatur-Puffer eingegeben. Die Display-Logik fügt das erste von der Tastatur empfangene. Zeichen in die rechteste Position des Displays ein. Bei Betätigung jeder nachfolgenden Taste wird das vorausgehende Zeichen oder die Zeichen auf dem Display um eine Position nach links fortgeschaltet. Nach "Füllung" des Displays mit 8 Zeichen gelangen nachfolgende, von der Tastatur eingegebene Zeichen, in die rechte Position des Displays, wodurch bedingt wird, daß das am weitesten links liegende Zeichen vom Display austritt. Dieses "Austreten" muß keine Auswirkung auf die im Tastaturpuffer gespeicherten Zeichen haben.

Die Daten werden so lange in dem Display bleiben, bis 3ie entweder gelöscht v/erden durch Betätigung einer der Funktionstasten oder zurückgesetzt werden durch einen Befehl von dem Computer.

Die von dem Computer anzuzeigenden Daten werden in der gleichen Weise wie die Tastaturdaten gehandhabt. Ein entsprechender Befehl von dem Computer bedingt das Löschen des Displays und befähigt es, bis zu 8 Zeichen zu empfangen, welche in der zugehörigen Folge unter Steuerung des Computers in den Display-Pufferteil des RAMs geladen werden.

In Fig. 1 ist eine bevorzugte Ausführungsform der Erfindung gezeigt. Im Verlauf der Beschreibung ist zu ersehen, wie Daten auf der Tastatur 10 eingegeben oder von dem Computer 50 übertragen und dann in den RAM-Speicher 80 für nachfolgende Displayzwecke geladen werden.

Der Steuerzähler 16 wird durch den Takt 40 betrieben (Fig. 3); seine Ausgabe ist zu einer Vielzahl von sequentiellen Zeitgabestatis decodiert. Diese Stati werden ausführlicher im Zusammenhang mit Fig. 5 beschrieben. Die durch den Zähler 16 entwickelten Zeitgabestati werden über die Leitung 89 auf das Display 82,

SA 975 028

6ÜÜ882/07A0

_₆_ 262546?

die Leitung 90 zur Tastatur 10, die Leitung 91 einem Detektor 15 "gültiger Schlüssel", die Leitung 92 zum Vergleicher 34, die Leitung 93 zum Display-Adreßzähler 70 und die Leitung 102 zum Tastaturdecodierspeicher 14 geführt. Die Art und Weise, in welcher diese Zeitstati die verschiedenen Schaltkreise steuern, wird später in größerer Einzelheit beschrieben.

Der Tastaturdecodierspeicher 14 speichert den Inhalt vom Zähler via Leitung 102 und überträgt unter bestimmten Bedingungen, die ein Signal auf Leitung 95 von der Tastatur einschließen, seinen Inhalt über Leitung 101 auf den RAM 80. Der Inhalt des Tastaturdecodierspeichers 14 wird auch über die Leitung 96 an den Vergleicher 34 übertragen, welcher eine Ausgabe auf Leitung 97 vorsieht, wenn die Leitungen 92 und 96 "gleich" sind. Der Detektor 15 "gültiger Schlüssel" spricht auf die Ausgabe des Vergleichers 34 auf Leitung 97 und die des SteuerZählers 16 auf Leitung 91 und die der Tastatur 10 auf Leitung 25 zur Signalabgabe auf den Leitungen 94 und 66 an, um eine geschlossene oder betätigte Taste in der Tastatur 10 zu ermitteln, wobei die Steuerung des Ladens der Daten vom Tastaturdecodierspeicher 14 in den RAM 80 über Leitung 101 erfolgt. Der Lade-Adreßzähler 72 spricht auf Signale auf Leitung 21 von dem Kommunikations-Steueradapter 52 und auf Signale des Detektors 15 "gültiger Schlüssel" auf Leitung 66 zur Adressierung des RAMs 30 über Leitung 37a an. Daten von und an den Computer 50 werden durch den Kommunikations-Steueradapter 52 über die Leitung 88 vom RAM-Speicher 80 gesteuert. Die über die Leitung 99 auf dem Display 82 anzuzeigenden Daten werden von dem Einzeichen-Displaypuffer 76 kontinuierlich wiederholt, wobei die zu wiederholende Display-Position durch den Display-Adreßzähler 70 über die Leitung 37b adressiert wird, welcher synchron mit dem Systemtakt betrieben und welcher durch den Steuerzähler 16 über die Leitung 93 initiiert wird. Das anzuzeigende Zeichen wird in den Einzeichen-Displaypuffer 76 über die Leitung 98 vom RAM Speicher 80 unter Steuerung des Display-Adreßzählers 70 geladen.

SA 975 028

609882/0740

Die Hauptoperation der Anordnung nach Fig. 1 wird im Zusammenhang mit den Pign. 2 und 3 detailliert beschrieben. Wenn eine Taste manuell in der Tastatur 10 betätigt wird, sehen ein den Steuerzähler 16 umfassender Schaltkreis, der Tastaturdecodierspeicher 14, der Vergleicher 34 und der Detektor 15 "gültiger Schlüssel" zur Indentifikation dieser Taste einen Schutz gegen "Tastenübergang" und Prellen vor und auf Anzeige einer gültigen Tastenbetätigung wird diese Tasteninformation über Leitung 101 geladen.

Der Ort, in welchen diese Tasteninforrcation geladen wird, wird unter Steuerung des Ladeadreßzählers 72 bestimmt, welcher asynchron aufwärtsgeschaltet wird unter Steuerung des Detektors 15 "gültiger Schlüssel". In Multiplexart werden mit Eingabe von Tastasturdaten in den RAF 80 die vom PAM 80 unter Steuerung des Display-Adreßzählers 70 anzuzeigenden Daten zur Bildwiederholung der /inzeige wieder aufgesucht. Wie noch ausführlicher beschrieben wird, wird der Display-Adreßzähler 70 kontinuierlich und synchron mit den Systemtaktzyklen über den Displayteil des RAMs 80 das nächste auf dem Display 82 anzuzeigende Seichen in den Display-Puffer 76 laden. Dieses Zeichen wird an einerDisplay-Position angezeigt, zu welcher es durch den Steuerzähler 16 über die Leitung 39 geschaltet wird. Die Korrespondenz, welche zwischen den Display-Adressen, die über die Leitung 89 gesteuert werden und der Stelle im RAM 80 besteht, welcher über die Leitung 98 unter Steuerung des Display-Adreßzählers 70 geladen wird, wird mit der Einführung eines zusätzlichen Zeichens von der Tastatur 10 in den RAM 80 oder von dem Computer 50 hergestellt. Dabei ist eine kontinuierliche Bildwiederholung des Displays 82 vorgesehen, wobei das gerade eingegebene und in den RAM 80 geladene anzuzeigende Zeichen in der rechtesten Position des Displays 82 ohne Verschiebung der Anzeige-Zeichen zwischen den Speicherstellen im RAM erscheinen kann.

In Fig. 2 wird eine detailliertere Beschreibung des Tastatureingabeüntersystems gegeben unter Einschluß des die Blöcke 16, 14, 34,

SA 975 028

6 0 8 8 8 2/0740

10 und 15 umfassenden Teiles der Schaltung nach Fig. 1, welche den Teil der Anordnung repräsentieren, welcher sich auf die Identi-* fikation eines gültigen Schlüssel bezieht auf den Tasten-Übergangs-» und den Prellschutz und auf das Laden von Daten für eine gültig betätigte Taste in den RAM 80.

Die Anordnung nach Fig, 2 dient der Feststellung, ob ein Tastaturschalter in der Tastatur 10 geschlossen ist und ein Code für die entsprechende Taste in den RAM über die Leitungen 53 bis 57 zu laden ist, wie noch ausführlicher beschrieben wird.

Ein Systemtakt (nicht gezeigt) wird von einem Oszillator vorgesehen oder durch Zeitpulse auf Leitung 39 zum Zähler 16. Die Ausgabe des Zählers 16 mit 7 Stufen erfolgt über die Leitungen

41 bis 47, Der Zähler 16 arbeitet als ein Binärzähler, wobei jeder Taktpuls auf der Leitung 39 seinen Inhalt um 1 vermehrt. Die zwei wertniedrigsten Stufen des Zählers 16 werden über die Leitungen 41 und 42 zum Decoder 36 geführt, dessen Ausgaben auf den Leitungen AO, A1, A2 und A3 erscheinen wie in Fig, 5 illustriert wird. Die zwei Eingaben auf den Leitungen 41 und

42 werden auf einenvon vier Ausgängen decodiert. Die Ausgabesigna- ; Ie auf den Leitungen AO bis A3 steuern die Zeit, zu der verschie- ; dene Verriegelungsschaltungen und Torschalten betrieben werden, was auch noch ausführlicher beschrieben wird. Das Zeitgabesignal AO wird an die UND-Glieder 83, 84, 85 und 86 gesendet. Das ; Zeitgabesignal A1 wird auf die UND-Glieder 26 und 28, das Zeitgabesignal A2 auf das UND-Glied 22, das Zeitgabesignal A3 auf das UND-Glied 38 und dasUND-Glied 12 in der Tastatur gegeben.

ι Die fünf werthohen Stufen des SteuerZählers 16 sind über die | Leitungen 43 bis 47 mit dem Zählerpuffer 14, dem Vergleicher 34, dem 3-zu-8-Decodierer 30 und dem 2-zu-4-Decodierer 32 verbunden. Die anderen Eingänge des Zählerpuffers 14 sind die Rücksetzleitung 61 und die Ladeleitung 71; Leitung 61 dient dem Rücksetzen des ■ Inhalts des Zählers 14 auf eine logische 0 in allen Stufen und ein Signal auf der Ladeleitung 71 bedingt das Setzen der fünf Stufen ] des Zählerpuffers entsprechend den logischen -stati auf den

sä 975 028 609 882/0740

262546?

gabeleitungen 43 bis 47. Die Ausgaben des Zählerpuffers 14 werden auf den RAM als die Bits 1, 2, 4, 8 und 16 über die Leitungen 53 bis 57 geführt, ebenso wie auch zu den entsprechenden Stufen des Vergleichers 34, Der Vergleicher 34 sieht eine Ausgabe auf Leitung 58 vor, wenn jede Stufe des Zählerpuffers 14 die gleiche Datensignifikanz wie die entsprechenden Leitungen 43 bis 47 enthält, d.h. die Leitungen 43 und 53 sind "gleich", die Leitungen 44 und 45 sind "gleich", die Leitungen 45 und 55 sind "gleich", die Leitungen 46 und 56 sind "gleich" und die Leitungen 47 und 57 sind "gleich".

Die Tastatur 10 umfaßt ein Matrixfeld von Tastaturschaltern, die als Matrixpositionen 0 bis 32 in vier Reihen und acht Spalten angeordnet sind. Die dritte und vierte Stufe des binären Zählers 16 werden durch einen Decoder 32 decodiert, um sukkzessiv die Reihen der Matrix durch Vorgabe eines Ausgabesignals BO auf das UND-Glied 86, B1 auf das UND-Glied 85, B2 auf das UND-Glied 84 und B3 auf das UND-Glied 83 abzutasten. Die werthohen Stufen vom Zähler 16 werden durch den 3-zu-8-Decodierer 30 decodiert, um sukkzessiv die Spalten der Tastaturmatrix über die Leitungen DO bis D7 abzutasten. Es erscheint verständlich, daß die hier als ein Feld von Kontaktschließschaltern dargestellte Tastatur 10 auch jede andere Tastaturart mit sukkzessiver Abtastung des Status der Tastenbetätigung benutzt werden kann. Aus der Darstellung nach Fig. 2 geht hervor, daß der andere Eingang vom UND-Glied 86, die Leitung von den Tastaturschalterpositionen 0 bis 7, der des UND-Gliedes 85, die Leitung von den Tastaturschalterpositionen 16 bis 23 und der des UND-Gliedes 83 die Leitung von den Tastaturschalterpositionen 34 bis 32 ist. Die Zeit-: beziehung der Ausgabe des Decoders 32 und der Ausgaben des Decoders 30 sind in Fig. 5 illustriert. Wenn der Tastaturschalter 32 zur Zeit AO geschlossen wird, wird das UND-Glied 83 eine Ausgabe zu den Zeiten D7 und B3 vorsehen. Die Ausgabe der UND-Glieder 83 bis 86 gelangt auf das ODER-Glied 11 in der Tastaturverriegelung. Der andere Eingang zum ODER-Glied 11 ist der Ausgang vom UND-Glied 12 auf Leitung 59, Die Ausgabe vom ODER-Glied 11, welche

SA 975 028

609882/0740

__1G_ 262546?

negativ sein wird, wenn irgend ein Eingang positiv ist, wird über die Leitung 79 dem UND-Glied 12 und dem UND-Glied 28 zugeführt. Die Ausgabe vom UND-Glied 12 über die Leitung 59 wird auf das ODER-Glied 11, das UND-Glied 26 und das UND-Glied 22 geführt. Der andere Eingang auf das UND-Glied 28 kommt über Leitung 58 vom Vergleicher 34, welcher auch eine Eingabe auf das UND-Glied 26 vorsieht. Die Ausgabe vom UND-Glied 28 ist die Rücksetzouffer— Zählerleitung 61, welche dem Zählerpuffer 14, dem UND-Glied 24, dem UND-Glied 20 und dem UND-Glied 18 zugeführt wird.

Die Verriegelung "Sperre Puffer-Laden" umfaßt das ODER-Glied 17 und das UND-Glied 18. Die Eingänge zum ODER-Glied 17 sind der Ausgang vom UND-Glied 38, die Leitung 69, und der Ausgang des UND-Gliedes 18_f die Leitung 63, Der Ausgang vom ODER-Glied 17 ist negativ, wenn die Leitung 63 oder 69 positiv ist. Der Ausgang wird auf Leitung 67 dem UND-Glied 18 und dem UND-Glied 22 zugeführt, Die Ausgabe des UND-Glieds 18 ist positiv, wenn beide Leitungen 67 und 61 negativ sind, die Ausgabe wird zum ODER-Glied 17 zurückgeführt ,

Die Verriegelung "vom Puffer geladen" umfaßt das ODER-Glied 19 und das UND-Glied 20. Die Eingänge zum ODER-Glied 19 sind die Leitung 68 vom UND-Glied 20 und die "Lade-Zähler-Puffer"-Leitung 71 vom UND-Glied 22, Die Ausgabe vom ODER-Glied 19 ist negativ, wenn Leitung 71 oder 68 positiv ist; diese Ausgabe wird auf Leitung dem UND-Glied 20 zugeführt. Sind Leitung 65 und 61 negativ, so erzeugt das UND-Glied 20 ein Ausgabesignal auf Leitung 68 an das ODER-Glied 19, das UND-Glied 38, das UND-Glied 22 und das UND-Glied 26. Die Verriegelung "Sperre RAM-Laden" umfaßt das ODER-Glied 23 und das UND-Glied 24. Die Eingänge zum ODER-Glied 23 sind die Lade-RAM-Abtast-Leitung 75 und der Ausgang vom UND-Glied 24, die Leitung 77. Wenn die Leitung 77 oder die Lade-RAM-Abtast-Leitung 75 positiv ist, wird ein negatives Ausgangssignal auf der Leitung 73 an das UND-Glied 26 und das UND-Glied 24 vorgesehen. Die Ausgabe des UND-Glieds 26 ist die Lade-RAM-Abtast-Leitung 75, welche bedingt, daß der Inhalt des Pufferzählers

SA 975 028 609882/0740

262546?

14 in den RAM-Speicher (gezeigt in Fig. 1 und Fig. 3 als RAM 80) ' zu laden ist. Die Ausgabe vom UND-Glied 22 ist die Ladezähler- ; Pufferleitung 71, welche, wenn positiv, den Inhalt der Leitungen
43 bis 47 vom Zähler 16 in die entsprechenden Stufen des Zählerpuffers 14 lädt.

Wie zu ersehen ist, sieht der Schaltkreis nach Fig. 2 bei
optimaler Ausnutzung logischer Schaltkreise und billiger Tastatur- . schalter ein Gerät mit einem Standardsatz von Tastaturcodes j und Tastaturschutzfunktionen vor, nämlich einen Schutz gegen
das Anschlags- und Freigabeprellen und den 2-Tasten-übergang
und eine ausschließende Tastenverriegelung,

Einige von den Systemvorteilen nach der Erfindung werden im
Zusammenhang mit der Beschreibung nach Fig, 3 verständlicher;
sie liegen in der Fähigkeit, Teile der Tastaturlogik in Speicherzuteilungszeiten im Multiplexbetrieb zu benutzen und die Fähigkeit, einen Teil der Tastaturlogik im Zusammenhang mit Abtastpulsen für eine Zeitmultiplexanzeige zu benutzen. ι

i Die im Schaltkreis nach Fig. 2 dargestellten logischen Komponenten !

schließen einen M+N Bitzähler 16 ein, wobei 2N die Anzahl der \ in der Tastatur 10 erforderlichen Tasten und M eine Größe vom j Mindestwert 1, vorzugsweise 2 oder mehr darstellt, die ausrei- i chend groß ist, um die Zykluszeit des M+N Bitzählers 16 gleich oder, größer als 6 msec zu machen. Eine andere in Fig. 2 dargestellte
logische Komponente ist der N-Bitpuffer 14. Ebenso vorgesehen j ist ein N-Bit zu N-Bit Vergleichsschaltkreis 34, ein Decoderschalt-j kreis 36 für M Bits und ein Decoderschaltkreis 30 und 32 für \ K und Y Bits des Zählers 16, wobei X+Y=N ist. Wie in Fig. 2

dargestellt, erfordert die Tastatur 32 oder weniger Tasten;

i die folgenden Werte werden für die vorstehend erwähnten Variablen j

benutzt werden:

M = 2 (wie in den Leitungen 41 und 42 implementiert),

N = 5 (wie in den Leitungen 43 bis 47 implementiert),

' X = 2 (wie in den Leitungen ^{43 und 44} implementiert) und
sä 975 028 609882/0740

- 12 Y = 3 (wie in den Leitungen 45 bis 47 implementiert),

Der Eingabetakt auf Leitung 39 für den Zähler 16 ist die Systemspeicher Zuteilungszeit .

In den Fign. 2 und 5 ist die charakteristische Betriebsweise des Schaltkreises nach Fig. 2 beschrieben.

Jede Taste in der Tastatur 10, welche durch den Operator betätigt wird, unabhängig von der Anzahl der gedrückten Tasten, wird einen eindeutigen Satz Impulse zur Tastaturverriegelung 11 und 12 erzeugen bei Abtastung durch die Decoder 30 und 32, Jeder eindeutige Satz Pulse korrespondiert mit einem eindeutigen Zählerstand im Zähler 16, Dieser Zählerstand wird als Tastaturcode für die gedrückte Taste benutzt_f wodurch der eindeutige Satz Pulse bedingt wird. Die Tastaturverriegelungen 11 und 12 kann nur zur Decodierseit AO gesetzt werden; sie werden zurückgesetzt zur A3 Zeit, Alle von den Tastaturverriegelungen 11 und 12 abhängigen Aktionen erfolgen entweder sur al- 3der sur A2-2eit. Auf diese Art und Weise wird die Tastaturaktion mit der "logik synchronisiert ind entsprechende Schwierigkeiten werden eliminiert.

Wenn eine oder mehrere Tasten in der Tastatur 10 geschlossen sind, und die erste eindeutige Pulsfolge in die UND-Glieder 83 bis 86 zur Zeit AO einläuft, werden die Tastaturverriegelungen 11 und 12 gesetzt. Zur Al-Zeit bei nichtgssetat-sn Tastaturverriegelungen 11 und 12 wird der Zählerpuffer 14 zurückgesetzt, soweit nicht schon geschehen. Zur A2-Zeit bei gesetzten Tastatur-Verriegelungen 11 und 12 wird der Sählerpuffsr 14 mit dem Inhalt von den fünf hohen Bitstufen des Zählers 16 gesetzt und die vom Puffer geladene Verriegelung 19 und 20 wird gesetzt« lur A3~Zeit, bei gesetzten Verriegelungen 19 und 20, werden die Verriegelung und 18 "Sperre Puffer Laden" gesetzt. Diese Verriegelungen 17 und 18 werden ein Wiederaufladen des Zählerpuffers verhindern, bis er

SA 975 028 6 0 S 8 8 2 / 0 7 4 0

. ₁₃ . 262546?

durch die Rücksetzzählerpufferleitung 61 zurückgesetzt worden ist. Auf diese Weise kann dann, während andere Tastaturen gedrückt sein können, wodurch die Tastaturverriegelungen 11 und 12 gesetzt wären, der Zählerpuffer 14 nicht erneut geladen werden, bis die Rücksetzpufferzählerleitung 61 aktiv ist. Diese Aktion verriegelt den Tastencode für die erste Taste, deren Information im Zählerpuffer 14 steht, und veranlaßt die Logik, andere Tastenbetätigungen zu ignorieren, bis der Puffer 14 zurückgesetzt wurde. Eine solche Maßnahme wird als ausschließende Tastenverriegelung bezeichnet.

Die Ausgabe vom UND-Glied 28 zum Zurücksetzen des Zählerpuffers 61 kann nur zur Zeit A1 aktiviert werden, während des 5-Bit-Vergleichs auf Leitung 58 bei nicht gesetzten Tastenverriegelungen ] 11 und 12. Da der 5-Bit-Vergleich 58 bedeutet, daß der Inhalt j des Zählerpuffers 14 und die hohen 5 Bits des Zählers 16 gleich sind, wird die 5-Bit-Vergleichs-Leitung 34 nur aktiv für jeden vollen Umlauf vom Zähler 16, Nach dem Laden des Zählerpuffers 14 zur Zeit A2 und bei gesetzten Tastenverriegelungen 11 und 12, ergibt sich die erste Gelegenheit für die Leitung zum Rücksetzen des Zählerpuffers 61, aktiv zu werden zur Zeit A1, also nach einem vollen Umlauf des Zählers 16 und wenn diese Leitung nicht aktiv wird, weil die Tastenverriegelungen 11 und 12 gesetzt sind, wird diese Gelegenheit jeweils einen vollen Zählerumlauf später auftreten, bis die Tastenverriegelungen 11 und 12 nicht gesetzt sind zur Zeit des 5-Bit-Vergleiches auf Leitung 58,

Die Tastenverriegelungen 11 und 12 werden gesetzt, wenn die Taste, welche das Laden des Zählerpuffers 14 bedingt, noch gedruckt ist. In diesem Fall wird die Leitung 61 zum Rücksetzen des Zählerpuffers inaktiv bleiben zur Zeit A1 und somit wird die erste Gelegenheit, den Puffer 14 zurückzusetzen, nicht gegeben sein. Dies kann dahingehend interpretiert werden, daß die Tastenverriegelungen 11 und 12 zweimals hintereinander in einem Zeitraum von 6,6 msec gesetzt werden und damit die Logik annimmt, daß das erste Setzen der Tastenverriegelung 11, 12 nicht auf elektrischen oder mecha-

SA 975 028 6U9882/0740

262546?

nischen Störungen beruhte und daß für das Kontaktprellen ausreichend Zeit zum Abklingen bestand (die meisten billigen Tastaturschalter haben eine Prellcharakteristik £ 5 msec) und daß deshalb ein gültiger Tastenanschlag vorliegt.

Korrespondierend zur Zeit A1, dem 5-Bit-Vergleich auf Leitung 58, bei gesetzten Tastenverriegelungen 11 und 12 und bei gesetzten Verriegelungen (vom Puffer geladen) 19 und 20, aktiviert der Schaltkreis die Lade-RAM-Abtastung 26 auf Leitung 75, wodurch angezeigt wird, daß ein gültiger Tastenanschlag vorliegt. Der Tastencode, welcher dieser Taste entspricht, ist verfügbar, um in den RAM von den Ausgängen des Zählers 14 über die Leitungen bis 57 geladen zu werden. So wird ein eindeutiger Tastaturcode für jede eindeutige Tastenbetätigung erzeugt unter Eliminierung von vielfachen Tasten-Code-Eingaben, welche durch Anschlagspreilen bedingt sein könnten. Die Lade-RAM-Abtastung 75 setzt die Verriegelung "Sperre RAM-Laden" 23, 24, so daß sukkzessive Vergleiche vielfache RAM-Abtastungen auf Leitung 75 nicht bedingen, Vielfacheingaben in den RAM 80 werden nicht für ein Zeichen auftreten _f welches mit einem Tastenschalter korrespondiert, der für eine Zeit länger als eine ganze Zyklusperiode des Zählers 16 gedrückt wurde_f außer einem Rücksetzen für eine typomatische Operation),

Wurde die Tastenverriegelung 11, 12 nicht bei der ersten Gelegenheit gesetzt, bei der die Rücksetzzählerpufferleitung 81 aktiv wurde, würden der Zählerpuffer 14 die vom Puffer geladene Verriegelung 19, 20 und die Verriegelung "Sperre Puffer-Laden" 17, 18 zurückgesetzt werden und die Lade-RAM-Abtastleitung 75 verblieb inaktiv. Dadurch würde die Logik in einem Status belassen, in der gleichen Weise auf die nächsten Pulse der Verriegelung 11, 12 zu reagieren, wie eingangs beschrieben. Diese Bedingung könnte durch elektrischer Störungen in den Tastaturschaltkreisen auftreten oder durch übermäßiges Tastenschalterprellen bei Betätigung oder Freigabe, Nach Setzen der Tastenverriegelung 11, 12 bei der ersten Gelegenheit für den Rücksetzzählerpuffer 28 aktiv zu werden, wobei die Tastenverriegelung aber nicht für eine entspre-

^{SA 975 O28} 6 0 9 8 8 2/0740

chend spätere Gelegenheit gesetzt ist, würde die Verriegelung "Sperre RAM-Laden" 23, 24 zurückgesetzt werden mit den zuvor erwähnten Verriegelungen zu einer späteren Gelegenheit. Die Lade-RAM-Abtastleitung 75 wäre einmal aktiv geworden und die Logik würde wieder zurückkehren zu einem Status, um auf die Pulse der nächsten eindeutigen Tastenverriegelung 11, 12 zu reagieren. Dies ist der normale Weg, auf dem eine freigegebene Taste gültigen Anschlags abgefühlt wird; dies bedeutet, daß das Freigabeprellen in der Logik auf dieselbe Weise wie das Anschlagsprellen eliminiert wird. _;

Wenn viele Tasten gleichzeitig gedrückt werden (d.h. innerhalb von 6,6 msec aufeinander), so wird zur Zeit AO durch die erste Taste die Verriegelung 11, 12 gesetzt; der entsprechende Tastencode zur Lade-RAM-Abtast-Zeit 75 wird nicht im voraus bestimmbar sein, er hängt vollständig vom Inhalt des Zählers 16 ab, wenn die Vielfach-Betätigung der Tasten auftritt. Wenn jedoch eine Taste gedrückt wird und nicht früher als 6_f6 msec später erst eine zweite Taste gedrückt wird (die schnellste ; Tastendrückfolge für trainierte Schreiber sei mit 10 msec pro Taste angenommen) und nach Freigabe der ersten Taste nicht früher als 13,2 msec dann die zweite Taste freigegeben wird, werden beide Tastencodes bedingen, daß die Lade-RAM-Abtastung 75 für die entsprechenden eindeutigen Tastencodes aktiv wird. Diese Funktion _; wird als Zwei-Tasten-übergang beschrieben.

Wie vorausgehend bemerkt, wird die A1 Zeit benutzt, um die Tastencodes in den RAM-Speicher zu laden. Die AO7 A1-, A2- und A3-Zeiten gestatten einen Multiplexbetrieb des RAM-Speichers, Da die AO-, A2- und A3-Zeiten benutzt werden, um andere RAM-Speicheroperationen; durchzuführen, wie z.B. !

1. Laden der Tastencodes von dem Speicher in das System,

2. Laden der Tastencodes in einen Bildwiederholungsteil : des Speichers und

3. Laden der Systemdisplay-Codes in den RAM-Speicher.

SA 975 028 603882/07 AO

Die Zykluszeit des Zählers 16 ist als etwas länger als die normale Tastaturprellung und etwas kürzer als die maximale Tastungsrate dargestellt worden. So sind die Decodierzeiten DO- bis D7-Pulse für 832 Mikrosekunden aktiv und haben eine Periode von 6,6 msec. Die Pulse werden dann direkt verwendet, um ein 8-Stufen-Zeitmultiplex-Display abzutasten, so daß die Anzeige flickerfrei erscheint und synchronisiert mit der SpeicherZykluszeit ist, so wie es im Zusammenhang mit Fig. 3 beschrieben wurde.

Zusammenfassend kann gesagt werden, daß die Schutzfunktionen für die Tasteneingabe nach Fig. 2, nämlich der 2-Tasten-übergang die ausschließende Tastenverriegelung und die Maßnahmen gegen das Anschlags- und Freigabeprellen durch die Operation vom Zähler 16 und dem Steuerpuffer 14 vorgesehen sind und der zugeordneten Steuerlogik für die Unterscheidung der zuerst_f zweitens und nachfolgend abgetasteten Tasten, Für aufeinanderfolgende Abtastungen der gleichen Taste ist ein Schutz gegen das Anschlagsprellen vorgesehen« Im Zusammenhang mit dem Rücksetzen des Zählerpuffers, wenn die vorausgehend betätigte Taste nicht länger geschlossen ist, ist ein Schutz gegen das Freigabeprellen vorgesehen. Der Schutz gegen das Anschlags- und Freigabeprellen wird von der gleichen Logik bewirkt. Die ausschließende Tastenverriegelung erfolgt durch Laden des Zählerpuffers mit der Information für die erste betätigte Taste; der Puffer kann nicht zurückgesetzt werden, bis der Steuerzähler und der Puffer gleich sind und die erste Taste nicht länger betätigt wird. Der 2-Tastenübergang ist vorgesehen durch Rücksetzen des Zählerpuffers, wenn die erste Taste als wieder freigegeben erkannt wird, wodurch das Laden des Zählerpuffers für die zweite betätigte Taste möglich ist»

¹In Fig. 3 wird die Erfindung bezüglich der Anordnung zur Anzeige der in den RAM-Speicher 80 eingegebenen Seichen in der Weise beschrieben, daß das gerade eingegebene Zeichen in der rechtesten Position des Displays 82 angezeigt wird und alle vorausgehend eingegebenen Zeichen in dazu nach links verschobener Position.

609882/0740

Bei jedem neu eingegebenen Zeichen erfolgt eine Linksverschiebung der dargestellten Zeichen um jeweils eine Position. Wie bei der Tastaturdecodierlogik nach Fig. 2 erfolgt die Zeitgabe der Schaltung durch den Steuerzähler 16.

In Fig. 3 repräsentiert die Leitung 27 vom Steuerzähler 16 die Leitungen 41 und 42 nach Fig. 2; sie wird zur Ladesteuerlogik 60 bezogen auf den Decoder 36 und die verschiedenen Decodierverriegelungen und Torschaltungen im rechtesten Teil von Fig. 2 geführt. Die hohen 5 Bits vom Steuerzähler 16 auf den Leitungen 43 bis 47 werden an den Zählerpuffer 14 und die Decodierer 32 und 30 gegeben wie im Zusammenhang mit Fig, 2 beschrieben wurde. Außerdem repräsentieren die Leitungen 27 und 31 die Eingabe an den Vergleicher 34 als Teil der Lade-Steuerlogik 60, Weiterhin werden die Ausgänge von der 3, bis 5, Stufe des Zählers 16 auf den Leitungen 45 bis 47 an den 7'er-Komplementschaltkreis 62, ; dessen Ausgaben auf den Leitungen 35 zum Display-Adreß-, oder | Aufwärts/Abwärts-Zähler 70 geführt. Der Systemtakt 40 sieht eine Ausgabe auf Leitung 39 an den Steuerzähler 16 vor. Die Systemtaktausgabe 39 und die Steuerzähler (16)-Ausgänge 41 bis 44 werden über das UND-Glied 103 geführt, die Ausgabe 104 davon wird bei 74 verzögert und erscheint als Dekrement auf Leitung 64 zum Display-Adreßzähler 70. Die Torschaltung Display-Adreßleitung 104 wird den UND-Gliedern105, 106, 107 zugeführt, um die Display-Adreßzähler (70)-Ausgänge 37 an den RAM 80 zu schalten. Die anderen Eingänge zum Display-Adreßzähler 70 sind eine Inkrementleitiung 66 von der Ladesteuerlogik 60, eine Display-RAM-Leitung 87 und eine Rücksetzleitung 81. Die Ausgänge vom Display-Adreßzähler 70 ; werden den UND-Gliedern 105 bis 107 zugeführt und von da über die Leitung 37 auf den 3-zu-8-Decoder im RAM-Speicher 80 gegeben und werden, wie noch beschrieben wird, für die Adressierung der Speicherplätze LO bis L7 zur Steuerung des Ladens der Daten in den Display-Zeichenpuffer 76 über die Leitung 33 benutzt. Ein Dekrementsignal auf Leitung 64 schaltet den Inhalt des Zeichenpuffers über die Leitung 29 in den BCD-zu-7-Segmentdecoder 78. Die Ausgaben vom BCD-zu-7-Segment-Decoder werden dem 7-Segment-LED-Display

SA 975 028 609 8 82/07 AO

82 zugeführt, um die verschiedenen Display-Segmente zur Erzeugung der Display-Zeichen zu aktivieren. Die Ausgänge vom 2-zu-4-Decoder 32 und vom 3-zu-8-Decoder 30 werden den Leitungen DO bis D7 und BO bis B3 der Tastaturmatrix 10 zugeführt, so wie es im Zusammenhang mit Fig. 2 beschrieben wurde.

Die Ausgänge des Decoders 30 dienen der Adressierung oder Schaltung der Display-Positionen EO bis E7, an denen das Zeichen im Display-Puffer 76 anzuzeigen oder zu wiederholen ist. Wie zuvor im Zusammenhang mit Fig. 2 beschrieben, wird bei Vergleich des Inhalts des Puffers 14 mit den hohen Positionen des Steuerzählers 16 und bei entsprechender Verriegelung und Durchschaltung zur Vermeidung des Prellens und des Tastenübergangs die Ladesteuerlogik 60 ein Signal auf Leitung 66 vorsehen, welches bedingt, daß der Inhalt von Puffer 14 über die Leitungen 53 bis 57 in die Speicherpositionien LO bis L7 zu laden ist, welche durch den Lade-Adreßzähler 72 adressiert werden, wie es über Leitung 37 in Multiplexart bezüglich des Inhalts des Zählers 70 vorgesehen ist, Der Ladeadreßzähler wird nach einem solchen Laden durch ein Signal auf Leitung 66 aufwärtsgeschaltet. Andere Steuerleitungen zum Lade-Adreßzähler sind die Leitung 48, die Rücksetzdisplay-Leitung 49, die Leitung 51 "Lade RAM von der Tastatur" und die Rücksetzleitung 81. Bei aktiver Leitung 48 wird der Lade-Adreßzähler 72 aufwärtsgeschaltet, um die von dem Computer 50 über die Leitung 68 empfangenen Daten zu laden. Bei aktiver Leitung 51 "Lade RAM von Tastatur" werden Daten in den Speicher 80 vom Puffer 14 unter Steuerung von Leitung 66 an die Adressen geladen, welche durch den Zähler spezifiziert sind.

Die Operation der Anordnung nach Fig. 3 wird jetzt im Zusammenhang mit den Zeitdiagrammen nach Fig. 4 beschrieben.

In Fig. 3 adressiert der Display-Zähler 70 die Stellen LO bis L7 im Speicher 8O, um die dort gespeicherten Daten für die Anzeige

SA 975 028 6 0 9 8 8 2/0740

in den durch den Decoder 30 adressierten Positionen EO bis E7 des LED-Displays 82 abzurufen. Die in den Display-Pufferspeicher 80 eingegebenen Daten werden im LED-Display 82 rechts orientiert angezeigt ohne übertragung der Datenzeichen zwischen den Speicherstellen LO bis L7 im Puffer 80. Dies wird durch das Adressierungsschema unter Benutzung des Display-Adreßzählers 70 im Zusammenhang '. mit dem Decoder 30 erreicht. Anfangs werden der Display-Adreßzähler 70 und der Decoder 30 durch das Laden des 7*-er Komplements j

in Synchronisation des Inhaltes des Steuerzählers 16 in den Display-Adreßzähler 70 gebracht. Einmal initialisiert, werden j die in der Bildwiederholungspufferstelle L7 lokalisierten Zeichen während der D-Abtast-Zeit DO in der Display (82)-Position EO angezeigt. In ähnlicher Weise werden die in der Bildwiederholungspuff er (80) -Stelle L2 lokalisierten Daten während der D-Abtast(30)-Zeit D5 in der Display-Stelle E5 angezeigt usw,- Die Beziehung j zwischen dem Decoder (30)-Ausgängen DO bis D7, den Display-Po-

sitionen EO bis E7 und den Datenstellen LO bis L7 sind in der : folgenden Aufstellung dargestellt, welche die Eingabe der ^! Datenzeichen 5,7 und 9 (in dieser Reihenfolge) auf der Tasta- I

i turmatrix 10 zeigt, j

Der Display-Zähler-Adreß-Stellen-Teil sollte von rechts nach links und von oben nach unten gelesen werden. Die Display-Pisitionen sind wie auf dem Terminal-Display dargestellt. Beim Rücksetzen _f welches Z.T. D5 auftritt, wird das 7'-er Komplement (oder 2) in den Display-Zähler geladen, welcher dann abwärts unter Steuerung des Systemtaktes zu zählen beginnt. Ein Aufwärtszählen tritt bei der Anzeige einer jeden gültigen Tastenbetätigung auf, wie noch weiter unten erklärt wird.

sä 975 028 60 9882/074 0

TABELLE

Betätigte D Abtastung D7 Ό6 Taste Display-Position E7 E6

D5 D4 D3 D2 D1 DO Ξ5 E4 E3 E2 E1 Eo

Display-Zähler 70 Adresse

Rücksetzen (z.Zt D5)

LO	L1	L2	X	X	X	X	X
LO	L1	L2	L3	L4	L5	L6	L7
L1	L2	L3/L2	L3	L4	L5	L6	L7
L1	L2	L3	L4	L5	L6	L7	LO
L1	L2	L3	L4	L5	L6	L7	LO
L2/L1	L2	L3	L4	L5	L6	L7	LO
L2	L3	L4	L5	L6	L7	LO	L1
L2	L3	L4	L5	L6	L7	LO	L1
L3	L4	L5	L6	L7	LO	L1/L0	L1
L3	L4	L5	L5	L7	LO	L1	L2

Die Speicherstellen LO bis L7 enthalten bei Initialisierung in allen ihren Stellen LO bis L7 "blanks" (hexadezimal F); das Display 82 unterliegt ständig der Bildwiederholung zur Anzeige

der "blanks" .

Der Display-Adreßzähler 70 läuft kontinuierlich zyklisch um unter Steuerung und Synchronisation mit dem Takt 40 auf Leitung

Angenommen, daß der Operator das Zeichen 5 auf der Tastatur 10 eingegeben hat, welches zur nächsten Zeit D5 durch die Tastaturlogik als gültig erkannt und in den RAM-Speicher 80 geladen wird. Wenn die Leitung D5 vom Decoder 30 beaufschlagt wird, wird der Inhalt des Zählerpuffers in die Bildwiederholungs- ~'iffersteile LO des RAM-Speichers 80 insofern geladen, als der .. -eacreßzähler 72 auf Sie ^-Aärs^ositior ""^r&usgeherid initiali- ^ert worden ist. Beim Lade« c-es Dstenzeiane:is f in ate Stelle LO r -30 fc

Display-Adreßzähler 70 zur Aufwärtszählung von der Adressteile L2 auf die Adressteile L3, wie es in der vorausgehenden Aufstellung gezeigt wurde. Der Display-Adreßzähler 70 wird dann das Abwärtszählen unter Steuerung der Leitung 64 fortsetzen, so daß z. Zt. DO die Display(82)-Stelle EO das in der Stelle LO des Display-Bildwiederholungspuffers 80 lokalisierte Zeichen anzeigt. Später, wenn der Datenschlüssel 7 in der Tastaturmatrix 10 eingegeben ' worden ist, wird er in die Stelle L1 des Bildwiederholungspuffers 80 unter Steuerung des Lade-Adreßzählers 72 geladen. Auch der Display-Adreßzähler 70 wird durch ein Signal auf Leitung aufwärtsgeschaltet werden, so daß in dem nachfolgenden Display-Zyklus das an der Tastenposition L1 im Bildwiederholungspuffer lokalisierte Zeichen in der Anzeigeposition EO während der DO Zeit vom Decoder 30 erscheinen wird und daß das Zeichen, welches im Bildwiederholungspuffer 80 in der Position LO lokalisiert ist, < an der Display-Position E1 während der Zeit D1 vom Decoder 30 ' erscheinen wird. Der nächste über die Tastaturmatrix 10 eingegebene Schlüssel, ein Datenzeichen 9, wird in den Bildwieder- ! holungspuffer 80 an die Adresse L2 unter Steuerung des Lade-Adreß- ; Zählers 72 geladen. Der Display-Adreßzähler 70 wird während der |

Anzeige über die Leitung 66 fortgeschaltet und das Datenzeichen | an der Position L2 des Bildwiederholungspuffers 80 wird in der Position EO während der D-Abtast-Zeit DO erscheinen, das Datenzeichen in der Stelle L1 des Bildwiederholungspuffers 80 wird während der D-Abtast-Zeit D1 in der Display-Position E1 erscheinen und das Datenzeichen in der Position LO des Bildwiederholungspuffers wird zur D-Abtast-Zeit D2 in der Display-Position E2 erscheinen.

Zusammenfassend kann gesagt werden _r daß das Display 82 den im Einzeichenpuffer 76 gespeicherten Inhalt in der Display-Position

975 028 609882/07 AO

EO bis E7 anzeigt, welche über die Leitung DO bis D7 vom Decoder 30 geschaltet wird. Der Display-Adreßzähler 70 wird derart herunter- und heraufgeschaltet, wie das in den Zeichenpuffer 76 von den Stellen LO bis L7 entsprechende Zeichen zu platzieren ist.

In Fig. 4 mit Bezug auf Fig. 3 wird der zeitliche Zusammenhang zur Kontrolle der Operation des Display-Untersystems gegeben. Wie bereits erwähnt, wird zuerst der Display-Adreßzähler 70 parallel mit einem Rücksetzpuls 81 geladen, mit einem Wert welcher gleich ist dem Siebenerkomplement von dem kontinuierlich laufenden Steuerzähler 16. Dieses Rücksetzen ist nur während des Beginns irgend eines Puffe^Display-Speicherzuteilungszyklus statthaft, welcher zu Beginn einer jeden Tastatur-Abtastungs-Zählung auftritt. Das Abwärtszählen des Zählers 70 tritt am Ende eines jeden Pufferspeicher-Zuteilungszyklus auf. Die Einserposition' vom Display-Adreßzähler 70 ist eine Flipflop-Funktion auf jeden sukkzessiven Dekrement- 64 oder Inkrement-Puls 66, Die 2 und 4 Positionen vom Display-Adreßzähler 70 werden während des Aufwärtsschaltens komplementiert, wenn die vorausgehenden Zählerstufen aus sind oder während des Abwärtsschaltens, wenn die vorausgehenden Zählerstufen an sind. Während einer normalen Operation wird ein Setz/Rücksetzpuls 81 zum Display-Adreßzähler 70 gesendet, um das Siebenerkomplement vom Tastatur-Steuerzähler 16 zu laden (diese Aktion setzt nicht den Zähler 16 zurück); dann werden sukzessive Dekremente während des Endes eines jeden Puffer-Displayzyklus gesendet.

Anfänglich werden alle 8 Adreßpositionen des RAM-Displays 80 auf hexadezimale F gesetzt (keine Anzeige) durch schrittweises Schalten des Puffer-Lade-Adreßzählers 72 über alle 8 Zählungen unter Aufrechterhaltung des aktiven Zustandes der Eingabeleitungen (nicht dargestellt) zum Speicher 80.

sä 975 028 6 0 98 82/0740

Dann wird der Display-Adreß-Zähler 70 kontinuierlich abwärtsgezählt über seine 8 Positionen und die 8 Zeichen werden von rechts nach links wiederholend angezeigt.

Der Steuerzähler 16 und Display-Adreßzähler 70 sind beim Start synchronisiert, so daß die Adreßposition L7 zur DO-Zeit angezeigt wird. Beim Rücksetzen des Puffer-Lade-Adreßzählers 72 auf 0 beim Start, wird das erste Zeichen in die Adreßposition LO vom Speicher RAM 80 eintreten und der Puffer-Lade-Adreß-72-und der Display-Adreßzähler 70 werden durch eine Eins aufwärtsgeschaltet, so daß die nächste Zyklus-Adreß-Position LO mit der Abtastung DO synchronesiert wird.

Die zweite Eingabe wird bedingen, daß die Adreßposition L1 von dem RAM 80 in Synchronisation mit dar Abtastung- DO ist usw.

Nach der Erfindung ist die Tasteneingabe und -anzeige synchronisiert; es sind optimale Tastenschutzfunktionen implementiert unter Benutzung gemeinsamer Zeitgabest^uerungen, einerMultiplex-Speicher-Adressierung; ein Minimum logischer Schaltungen gestattet die Unterbringung der Steuerschaltkreise auf einem einfachen Chip.

975 »ir

Claims

P A T E F T £ " S P R Ü C ^ E

Steuerschaltung für ein dvrch einsn Ccäpiter oder über eine Tastatur betätigbare^ DaGeHSiOlItViS-St, dadurch gekennzeichnet,

daß ein über einen ersten (72) und zweiten (70) Adreß-Zählsi adressierbarer Speicher (80) zur Aufnahme der anzuzeigenden Daten vorgesehen ist,

dem ein Einzeichenpuffsr (76) und das Datensichtgerät (82) nachgeschaltet ist,

daß ein Steuerzähler (16) vorgesehen ist, der mit dem Datensichtgerät (82), der Tastatur (10)_? einem Detektor (15) zur Anzeige einer gültigen Tastenbetätigung, einer Vergleichsschaltung (34) _f einem mit der Tastatur (10) verbundenen Tastaturdecodierspeichsr U4} _f und dem zweiten Adreß-Zähler (70) verfoimeen ist,

daß der Detektei: (*5) z±t dem Tastatur-(10) Ausgang und dem Ausgang der Vergleicherschaltung (34) verbunden ist und daß mit seinem Ausgangs signal de-r srrsta (72) und der zweite Ädreßzähler (70), der Speicher (80) sowie der Tastaturäecodi'sr-sp'sishear ίίΑ) besssfschlagbar ist, deß der Tosfcs-hu^'^C'di^r'ü^^aher Πί? "/■ > d@a s^si^Iisir (8C) und der Vercflfeieliisri^^alt^ag {34) /s^bunaen ist,

^F2j -^a-- ^^;-r. gpeJi?tsr (GOJ "^c^{5 5}Si erstsn Ää zähler (72) verh^^en ist,.

■^nd daß 53r ars^ "xr&ß^Shls^ i?"; "-,'.= " Z^meliavmjg der in dan Sjsicher {30} cu l&iaa-^ea Sai*.-., 'isi dar zweite Jaöreßzähler {70) ^f-"? ^r^fsii^w^c; -is"; ;.;::■ bssiis^ Positionen anzuzeigenden Daten dieat-^

ORIGINAL INSPECTED

funktionsgruppen an den einzelnen Zählerstufen abnehmbar sind.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuersignale für die einzelnen Schaltungsfunktionsgruppen auf bestimmten Ausgangsleitungen des Zählers (16) Stufendecodierschaltungen (36, 30, 32) zuführbar sind, mit einer im Vergleich zu der Anzahl ihrer Eingangsleitungen erhöhten Anzahl von Ausgangsleitungen.

4. Anordnung nach Anspruch 2, dadurch gekennzeichnet,

daß der Zählerstand des Binärzählers 16 als Tastaturcode benutzbar ist.

5. Anordnung nach Anspruch 2, dadurch gekennzeichnet _f daß die zu dem Speicher 80 führenden Ausgangsleitungen des BinärZählers (16) über einen Zählerpuffer (14) geführt sind.

6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß für eine eindeutige Tastaturbetätigung logische Schaltungen zur Eliminierung des Anschlags- und Freigabeprellens vorgesehen sind, und daß logische Schaltungen vorgesehen sind, durch die bei aufeinanderfolgender Betätigung gleicher oder unterschiedlicher Tasten eine neue Zeicheneingabe erst nach einer bestimmten Zeit möglich ist.

sä 975 028 60 9 8 82/0740

Leerseite