DE2633134A1 - Integrierte schaltanordnung - Google Patents

Integrierte schaltanordnung

Info

Publication number
DE2633134A1
DE2633134A1 DE19762633134 DE2633134A DE2633134A1 DE 2633134 A1 DE2633134 A1 DE 2633134A1 DE 19762633134 DE19762633134 DE 19762633134 DE 2633134 A DE2633134 A DE 2633134A DE 2633134 A1 DE2633134 A1 DE 2633134A1
Authority
DE
Germany
Prior art keywords
layer
substrate
diffusion
semiconducting
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762633134
Other languages
English (en)
Inventor
John Wilfred Richer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE2633134A1 publication Critical patent/DE2633134A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Description

Unser Zeichen Our Ref.
I/p 8619
INTERNATIONAL COMPUTERS LIMITED,ICL House, Futney, London, S.W. 15, England
Integrierte Schaltungsanordnung
Die Erfindung bezieht sich auf die Herstellung von integrierten Schaltungsanordnungen.
Bei der Konstruktion und Her-stellung von integrierten Schaltungsanordnungen mit Silizium, die eine hohe Ausbeute ergeben und geringe Kosten verursachen, ist es häufig erwünscht, exakt geformte und dimensionierte Zonen erzielen zu können, beispielsweise beerdigte Zonen und/oder Isolationszonen vom gewünschten Stromleitungstyp innerhalb Einkristall-Substratanordnungen. Dies bedeutet, daß es erwünscht ist, Material vom ρ Typ oder η Typ innerhalb eines Bereiches des Substrates der entgegengesetzten Stromleitfähigkeit zu haben, oder es erwünscht ist, verschiedene Kombinationen von n, p; n-, p-; n+, p+ Stromleitfähigkeiten in einem Substrat zu haben.
Die Zonen mit verschiedenen Stromleitfähigkeitseigenschaften werden zur Herstellung verschiedener elektrischer Komponenten verwendet und üblicherweise durch Kombination der Diffusions-
609886/0853
Konto: Bayerische Vereinsbank (BLZ 750 200 73) 5 804 248 Postscheckkonto München 893 69 - 801
Gerichtsstand Regensburg
ORIGINAL INSPECTED
19.7.1976 W/He - 2 - I/p 8619
und Epitaxialtechnik erzeugt. Die Diffusionstechniken machen es möglich, auf einer Unterlage Siliziumoxydschichten mit ausgewählten Mengen an Verunreinigungsmaterialien abzulagern, so daß eine ausgewählte Stromleitfähigkeitseigenschaft erzielt wird, d.h. n-, p-; n» Pj P+ oder n+. Ferner ermöglicht die Wahl des Materials eine Steuerung der Geschwindigkeit, mit der Materialien in das Substrat diffundieren können.
Ein bekanntes Verfahren zur Herstellung einer derartigen isolierten Zone sieht vor, daß auf die Oberfläche eines Siliziumsubstrates mit einer ersten Stromleitfähigkeit, beispielsweise ρ Stromleitfähigkeit eine Schicht aus SiO aufgebracht wird. In der SiO„-Schicht wird ein Schema gebildet, das die Fosition und Größe der gewünschten isolierten Zone nach einem herkömmlichen Verfahren definiert, das beispielsweise ein Verfahren unter Verwendung einer
Photowiderstandsschicht ist.
Eine Schicht aus Siliziumoxyd, die beispielsweise mit Arsen dotiert ist, das eine n+ Stromleitfähigkeit ergibt, v/ird auf die vorher aufgetragene Schicht und in die durch das Schema definierten Spalte aufgebracht. Das auf diese Weise erzeugte Substrat und die Siliziumoxydschichten werden einer Wärmebehandlung ausgesetzt, die bewirkt, daß das Arsen in das Siliziumsubstrat diffundiert. Das Arsen ist in der Lage, in das Substrat an nur der Stelle bzw. den Stellen einzudringen, die durch das Muster definiert ist bzw. sind, da die Siliziumoxydschicht, die zu Beginn auf das Substrat aufgebracht worden ist, den Durchgang von Arsen sperrt.
Nach der Diffusionsstufe werden die Oxydschichten entfernt, und erforderlichenfalls wird die Oberfläche des Substrates durch eine entsprechende Behandlung gereinigt. Wenn es erwünscht ist, eine beerdigte Schicht auszubilden, schließt sich daran das Aufbringen einer Epitaxialschicht, die im wesentlichen mit dem Substrat eine Fortsetzung des Einkristalles der Unterlage bildet, die die das diffundierte Arsen enthaltende Zone beerdigt. Diese Epitaxial-
19.7.1976 W/He - 3 - I/p 8619
schicht besitzt zweckmäßigerweise eine η Stromleitfähigkeit.
Die Verwendung einer beerdigten Schicht ist zweckmäßig, wenn ein Transistor in der vollständigen integrierten Schaltungsanordnung erforderlich ist. Die beerdigte Schicht von Arsen bildet eine Schicht mit niedrigem spezifischem Widerstand, die üblicherweise unterhalb der Kollektor-Übergangszone des Transistors angeordnet ist, die anschließend daran auf der Epitaxialschicht dadurch ausgebildet wird, daß weiter Oxydschichten aufgebracht und Diffusionsstufen ausgebildet werden. Um den Bereich der N-Epitaxialschicht zu isolieren, die über der beerdigten N+ Diffusion aus dem übrigen Teil des Kristalls durch herkömmliche Techniken gewachsen ist, wird eine Schicht aus Siliziumdioxyd auf der Oberseite gezogen und ein Kanal eingeschnitten, der den beerdigten diffundierten Bereich umgibt. Ein mit Bor dotiertes Oxyd wird auf der Oberseite aufgebracht und so erhitzt, daß das Bor in die Epitaxialschicht diffundiert, damit es mit dem P-dotierten Startmaterial verkettet wird. Die N und die beerdigte N+ Diffusion werden nun insgesamt von P-dotiertem Silizium umgeben und werden damit isoliert, vorausgesetzt, daß das P-Silizium auf der höchster>negativen Spannung, die der integrierten Schaltungsanordnung aufgegeben wird, gehalten wird.
Die übrigen Schichten können in folgender Weise aufgebracht
wird
werden. Die Siliziumdioxy-dschicht auf die Oberfläche der Epitaxialschicht aufgetragen.
Ein weiteres Schema ist in dieser Siliziumoxydschicht nach einem Fotowiderstandsverfahren vorgesehen, und eine weitere Siliziumoxyd scMcht, die einen Zusatz, z.B. Bor enthält, wird auf diese zweite Schicht aufgebracht. Das insoweit hergestellte Gebilde -wird einer Diffusionsstufe unterzogen, um das Material vom ρ Typ einzuführen und die Basis des Transistors auszubilden.
I09886/08S8
19.7.1976 W/He - 4 - I/p 8619
Das gewünschte Emitterschema wird durch Fotograviertechniken durchgeführt und Siliziumoxyd, das einen n+ Zusatz enthält, wird auf das Gebilde aufgebracht, wobei das n+ Material beispielsweise Arsen oder Phosphor ist. Das n+ Material wird in das Substratmaterial nach einem weiteren Diffusionsverfahrens eingetrieben.
Bei dem bekannten Verfahren, wie dem beispielsweise oben angegebenen Verfahren, ist es erforderlich, eine Diffusionsstufe für jede Schicht vorzusehen, wenn diese Schicht aufgetragen wird. Dies macht in der Praxis eine Vielzahl von Verfahrens schritten erforderlich.
Ziel der Erfindung ist es, die Anzahl von Verfahrensschritten zu verringern, um eine beerdigte und/oder isolierte Schicht zu erzeugen.
Gemäß der Erfindung wird bei einem Verfahren zum Einführen von ersten und zweiten Zusatzmaterialien mit unterschiedlichen strsjmleitenden Eigenschaften in die Oberfläche eines halbleitenden Substrates vorgeschlagen, daß auf der Substratoberfläche eine erste Schicht eines halbleitenden Materiales einschließlich des ersten Zusatzmateriales vorgesehen wird, daß ein Schema von Öffnungen in der ersten Schicht ausgebildet wird, daß bei Verwendung der als Schema ausgebildeten ersten Schicht als Maske eine zweite Schicht aus einem halbleitenden Material vorgesehen wird, die das zweite Zusatzmaterial mit einschließt, welches so beschaffen ist, daß das Material der ersten Schicht eine Diffusionsbarriere für dieses Material darstellt, daß gleichzeitig das Material beider Schichten in das Substrat hineindiffundiert wird, und daß die Diffusion fortgesetzt wird, bis eine gewünschte Eindringtiefe der Zusatzmaterialien in das Substrat erhalten ist.
109886/0858
19.7.1976 W/He - 5 - I/p 8619
In weiterer Ausgestaltung der Erfindung wird ein Verfahren zur Ausbildung einer beerdigten und isolierten Schicht in einer integrierten Schaltungsanordnung vorgeschlagen, bei dem eine erste Schicht aus halbleitendem Material, die ein erstes Zusatzmaterial mit ersten Stromleitsfähigkeitseigenschaften und einer ersten Diffusionsgeschwindigkeit in bezug auf das Material des Substrates auf ein Substrat aufgebracht wird, ein Schema von Öffnungen in der ersten Schicht ausgebildet wird, unter Verwendung der ersten Schicht als Maöce eine zweite Schicht aus einem halbleitenden Material aufgebracht wird, das ein zweites Zusatzmaterial mit einer zweiten Stromleitfähigkeitseigenschaft und einer zweiten Diffusionsgeschwindigkeit in bezug auf das Material des Substrates besitzt, welche unterschiedlich von denen der ersten Schicht sind, wobei ein solches zweites Zusatzmaterial so ausgewählt ist, daß das Material der ersten Schicht eine Diffusionsbarriere für das Material der zweiten Schicht ergibt und die Materialien beider Schichten gleichzeitig in das Substratmaterial hinein diffundiert werden, wobei der Diffusionsvogang unterbunden wird, wenn ein vorbestimmtes Ausmaß der Diffusion der Zusatzmaterialien in das Substrat aufgetreten ist, die erste und die zweite Schicht entfernt werden, damit das Substrat freiliegt, und das Substrat epitaxial wachsen gelassen wird, damit die diffundierten Bereiche, die durch den Diffusions— Vorgang erzeugt werden, beerdigt werden.
Zweckmäßigerweise wird dioferste Schicht über die gesamte Arbeitsoberfläche des Substrats aufgebracht und an Schema von Spalten in der Schicht ausgebildet, und die zweite Schicht so aufgetragen, daß sie wenigstens mit den Spalten zusammenwirkt.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Dieses Ausführungsbeispiel und die Zeichnung cpben die verschiedenen Stufen bei der Herstellung einer integrierten Stromkreisschaltanordnung an, bei der das erfindungsgemäße Verfahren Anwendung findet; die aufeinanderfolgenden Figuren 1-8 stellen somit Stufen des erfindungsgemäßen Verfahrens dar.
609886/085?
19.7.1975 W/Si. - 6 - I/p 8619
2533134
Die in Fig. 1 gezeigte Stufe umfaßt die Herstellung eines Substraktes 1 mit den erforderlichen räumlichen Dimensionen und halbleitenden Eigenschaften. Insbesondere sieht diese Stufe die Herstellung einer Scheibe von dotiertem Silizium vor, das halbleitende Eigenschaften vom ρ Typ zeigt und in Wirklichkeit ein Einkristall vom ρ Typ ist. Die Auswahl des Materiales für das Substrat und sein Stromleitfähigkeitszustand hängen von den beabsichtigten Funktionen der fertigen integrierten Schaltung ab.
In der Stufe der Fig. 2 wird eine Schicht 2 aus Siliziumdioxyd, die stark dotiert ist, damit ein halbleitendes n+ Material erhalten wird, auf dem Substrat aufgebracht. Der Vorgang des Aufbringens kann nach herkömmlichen Auftragsverfahren, beispielsweise nach dem Aufdampfverfahren vorgenommen werden. Diese dotierte Oxydschicht besitzt eine Dicke von 0,5 bis 1 Mikron. Die Schicht weist zweckmäßigerweise Siliziumdioxyd dotiert mit Arsen auf.
In der Stufe nach Fig. 3 sind bestimmte Bereiche der Schicht 2 entfernt worden, damit öffnungen oder Spalte 3 an gewünschten Stellen in der Schicht 2 erhalten werden, die so tief sind, daß die Oberfläche des Substrates freigelegt wird. Diese Spalte 3 sind zweckmäßigerweise nach einem an sich bekannten Verfahren ausgebildet. Beispielsweise kann ein Fotowiderstandsverfahren verwendet werden. In vorliegendem Fall wird die dotierte Oxydschicht 2 durch ein Eotowiderstandsverfahren von den Bereichen entfernt, an denen das n+ Material nicht erwünscht ist, so daß das Material der dotierten Oxydschicht 2 an den Stellen verbleibt, an denen n+ Eigenschaften erwünscht sind. Im Flußdiagramm sind die Stellen 3, von denen Material der Schicht 2 entfernt worden ist, durch zwei im Abstand voneinander angeordnete Rechtecke angedeutet.
In der Stufe 4 ist Siliziumdioxyd, das stark dotiert ist, damit ein p+ Halbleitermaterial entsteht, unmittelbar auf den übrigen Teil der Schicht 2 und auf die frisch freigelegten Teile des
609886/0058
19.7.1976 W/He - 7 - I/p 8619
Substrates, die sich aus der Ausbildung der Spalte 3 erheben, aufgebracht bzw. niedergeschlagen. Die Art des Niederschlagens wird durch herkömmliche Mittel bzw. Methoden (z.B. Aufdampfen) erzielt. Diese dotierte Oxydschicht besitzt eine Dicke von 0,5 bis 1 Mikron und weist Siliziumoxyd, dotiert mit Bor auf. An dieser Stelle sei erwähnt, daß das Substrat mit zwei Schichten auf dotiertem Material überzogen worden ist, und daß kein Versuch gemacht worden ist, eines der Dotierungsmaterialien in das Substrat einzutreiben. Mit anderen Worten heißt dies, daß das bisher betrachtete Verfahren nicht die verschiedenen Verfahrensstufen mit eingeschlossen hat, die bä der Vorbereitung bzw. der Durchführung einer Diffusion vorgesehen werden, und/oder Diffusionsvorgängen in bezug auf die individuellen Schichten 2 und 4.
In der Stufe nach Fig. 5 sind beide Schichten einem gemeinsamen Diffusionsschritt oder -Vorgang ausgesetzt worden. Nach diese-m Diffusionsvorgang wird die Einheit, d.h. das Substrat mit den beiden überlagerten Schichten einer längeren Wärmebehandlung, beispielsweise einer fünf Stunden dauernden Wärmebehandlung bei 1250° C, ausgesetzt.· Dies gewährleistet, daß die Zusatz-, d.h. Dotierungsmaterialien .gleichzeitig in der Lage sind, in das Substrat in gewünschtem Maße hineiru-zu—diffundieren. Das Arsen hat eine niedrigere Diffusionsgeschwindigkeit in Silizium als das Bor. Infolgedessen diffundiert bei der gleichen Wärmebehandlung das Bor in das Siliziumsubstrat bis zu einer größeren Tiefe als Arsen· Da das Siliziumdioxyd als eine Barriere oder Maske gegen die Diffusionswirkung von Bor wirkt, wird die Diffusion von Bor effektiv auf die Bereiche 3 beschränkt, die frei von Siliziumdioxydschicht 2 sind.- Infolgedessen besteht der Nutzeffekt dieser .Diffusionsstufe darin,.daß eine verhältnismäßig tiefe Diffusion von Bor in das Substrat in der Nähe der Spalte 3 und eine verhältnismäßig seichte Diffusion von Arsen in die übrigen Bereiche erhalten wird. Dieser spezielle Zustand ist im Flußdiagramm darges'tellt, in welchem Fig. 5 einen Schnitt durch die Spalte 3 zeigt, aus dem das relative Ausmaß der Diffusion für Arsen und Bor zu
609886/08BS
19.7.1976 W/He - 8 - I/p 8619
entnehmen ist. In der Zeichnung sind die Diffusionszonen, die von dem Material der Schicht 4 ausgehen, mit 5 und die Diffusionszonen, die von der Schicht 2 ausgehen, mit 6 bezeichnet. Die Bereiche sind 10 bis 15 Mikron tief und haben einen spezifischen Schichtwiderstand von 1 bis 10 Ohm, und die Bereiche 5 haben eine Dicke von 3 bis 4 Mikron. Aus Vorstehendem ergibt sich, daß die anfängliche Diffusion von 2 unterschiedlichen Dotierungsmaterialien mit Hilfe einer einz-igen Diffusionsstufe erreicht worden ist, in de-r das Material der Schicht 2 als eine Maske in bezug auf das Material der Schicht 4 wirkt.
In der Stufe nach Fig. 6 werden die Oxydschichten 2 und 4 dann durch einen chemischen Ätzvorgang entfernt. Dies läßt sich durch Verwendung von Fluorwasserstoff—säure erreichen. Dabei verbleibt das Substrat 1, das die diffundierten Materialzonen 5 und 6 enthält.
In der Stufe nach Fig. 7, die sich an das Entfernen der Oxydschichten anschließt, wird eine dünne Schicht der diffundierten Oberfläche des Substrates entfernt; diese Schicht besitzt eine Dicke von 0,25 bis 0,5 Mikron. Das Entfernen der Schicht kann durch Verwendung von HCl in einem Trägergas erreicht werden. Dieser Schritt hat eine saubere Oberfläche auf dem Substrat zur Folge, auf der eine dünne Schicht von Silizium vom η Typ epitaxial dadurch ausgebildet wird, daß das Substrat bei 1175° C bei Vorhandensein von SiCl. gebildet wird, das zweckmäßigerweise in einem Trägergas innerhalb einer konventionellen, eine Epitaxialschicht ausbildenden Anlage transportiert wird.
Bei der durch Fig. 8 dargestellten Stufe wird das bisher erzeugte Gebilde einem weiteren Diffundierschritt unterworfen. Dieser wird zweckmäßigerweise in der die Epitaiialschicht ausbildenden Anlage dadurch durchgeführt, daß die Temperatur solange aufrechterhalten wird, bis das beerdigte Bor p+.in die Vorderfläche der Ep%itaxialschicht diffundiert, damit die Epitaxialschicht 7 vom η Typ in
609886/0850
19.7.1976 W/He - 9 - I/p 8619
einen ρ Typ geändert wird. Nach dieser Stufe weist das Gebilde ein Substrat vom ρ Typ, einen beerdigten n- Bereich, zwei im Abstand versetzte p+ Bereiche und einen n- Bereich, der zwischen den p- Bereichen und dem n+ Bereich liegt, auf. Mit anderen Worten heißt dies, daß der n- Bereich von dem Substrat durch die Bereiche p+ und n+ isoliert ist.
Im Vergleich zu bekannten Verfahren beseitigt das Verfahren nach vorliegender Erfindung die Notwendigkeit, einen getrennten Maskiervorgang einzuführen, um das p+ Schema auszubilden, da dies bei der Herstellung des n+ Bereiches erreicht wird.
Da das p+ Schema aufgegeben wird, bevor die Epitaxial schicht ausgebildet wird, wird ferner ein getrennter Dotier- und Einführvorgang für das p+ Material vermieden, da die Behandlung in der die Epitaxialschicht ausbildenden Zelle auch den Diffusionsgrad beeinflußt.
Eine weitere Folge der gleichzeitigen Anwendung von n+ und p+ Diffusion besteht darin, daß der Raum, der zur Aufnahme der Toleranzen erforderlich ist, welche zur Herstellung der Maske und zu Ausrichtzwecken notwendig sind, reduziert wird.
609886/08SÖ

Claims (1)

  1. Ι/ρ 8619 19. Juli 1976 W/Si.
    Ao
    Patentansprüche
    (1. !"Verfahren zum Einführen von ersten und zweiten Zusatzmaterialien mit unterschiedlichen stromleitenden Eigenschaften in die Oberfläche eines halbleitenden Substrates, dadurch gekennzeichnet, daß auf der Oberfläche des Substrates eine erste Schicht eines halbleitenden Materiales einschließlich des ersten Zusatzmateriales vorgesehen wird, daß ein Schema von öffnungen in der ersten Schicht ausgebildet wird, daß bei Verwendung der als Schema ausgebildeten ersten Schicht als Maske eine zweite Schicht aus einem halbleitenden Material vorgesehen wird, die das zweite Zusatzmaterial mit einschließt, welches so beschaffen ist, daß das Material der ersten Schicht eine Diffusionsbarriere ergibt, für dieses Material darstellt, daß gleichzeitig das Material beider Schichten in das Substrat hineindiffundiert wird, und daß die Diffusion fortgesetzt wird, bis eine gewünschte Eindringtiefe der Zusatzmaterialien in das Substrat erhalten ist.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zusatzmaterialien so ausgewählt werden, daß während des Diffusionschrittes die Zusatzmaterialien mit unterschiedlichen Geschwindigkeiten diffundieren, so daß am Ende der Diffusion ein Material in die Unterlage weiter eingedrungen ist als das andere.
    3>. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten Schichten entfernt werden, so daß das Substrat frei liegt, und daß auf das Substrat eine weitere Schicht aus halbleitendem Material so aufgetragen wird, daß es eine epitaxiale Schicht auf der Unterlage ausbildet, die die vorher diffundierten Zusatzmaterialien einschließt.
    609886/086$
    Ι/ρ 8619 -Jf- 19. Juli 1976 W/Si.
    4. Verfahren nach Anspruch 3i dadurch gekennzeichnet, daß eine weitere Diffusionsstufe vorgesehen wird, die so lange fortgesetzt wird, bis das raschere Diffundieren einer der ersten und zweiten Zusatzmaterialien die äußere Oberfläche der epitaxialen Schicht erreicht hat.
    5. Verfahren zur Herstellung einer eingeschlossenen und isolierten Schicht in einem integrierten Stromkreis, dadurch gekennzeichnet, daß auf ein Substrat aus halbleitendem Material eine erste Schicht aus halbleitenden Material aufgebracht wird, die ein erstes Zusatzmaterial mit ersten stromleitenden Eigenschaften und einer ersten Diffusionsgeschwindigkeit in Bezug auf das Material des Substrates besitzt, daß ein Schema von Öffnungen in der ersten Schicht ausgebildet wird, daß unter Verwendung der ersten Schicht als Maske eine zweite Schicht aus halbleitenden Material aufgebracht wird, die ein zweites Zusatzmaterial mit einer zweiten Stromleitf-ähigkeit und einer zweiten Diffusionsgeschwindigkeit in Bezug auf das Material des Substrates aufweist die unterschiedlich von der der ersten Schicht 'ist, derart, daß das zweite Zusatzmaterial so gewählt ist, daß das Material der ersten Schicht eine Diffusionsbarriere für das Material der zweiten Schicht bildet, daß gleichzeitig die Materialien beider Schichten in das Substratmaterial hineindiffundiet werden, daß der Diffusionsvorgang unterbrochen wird, nachdem eine vorbestimmte Diffusion der Zusatzmaterialien in das Substrat erhalten ist, daß die erste und zweite Schicht entfernt werden, um das Substrat freizulegen und das Substrat epitaxial so wachsen zu lassen, daß die diffundierten Regionen, die durch den Diffusionsvorgang erzeugt werden, eingeschlossen werden.
    das
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß/soweit hergestellte Substrat einem zweiten Diffusionsvorgang unterzogen wird, der so lange durchgeführt wird, daß das raschere diffundierende Zusatzmaterial die äußere Oberfläche der epitaxialen Schicht erreicht.
    609886/08Sg
    I/p 8619 - £ - 19. Juli 1976 V/Si.
    7. Verfahren nach einem der Ansprüche 3 "bis 6, dadurch gekennzeichnet, daß das Substrat ein Einkristall vom p-Typ ist.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste halbleitende Schicht eine n+ halbleitende Schicht aus Siliziumdioxyd ist.
    9· Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste Schicht Siliziumoxyd dotiert mit Arsen ist.
    10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die zweite halbleitende Schicht eine p+ halbleitende Schicht aus Siliziumdioxyd ist.
    11.Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Siliziumdioxyd mit Bor dotiert ist, damit der p+ Zusatz erreicht wird.
    12. Verfahren nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß das Substrat und die erste und die zweite Schicht einer Wärmebehandlung von etwa 5 Stunden Dauer bei einer Temperatur in der Größenordnung von 1250° C ausgesetzt wird.
    13· Verfahren nach einem der Ansprüche 6 bis 13, dadurch gekennzeichnet, daß die erste und die zweite Schicht nach dem Diffundieren durch einen chemischen Ätzvorgang entfernt werden.
    ■14-. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß eine dünne Schicht der Oberfläche des Substrates entfernt wird, damit eine saubere Oberfläche erhalten wird, um eine Schicht
    609886/0858
    I/p 8619 -K- 19. Juli 1976 W/Si.
    von dotiertem Silizium vom n- Typ aufzunehmen, das
    durch eine epitaxiale schichtbildene Stufe niedergeschlagen wird.
    15· Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Oberflächenschicht des Substrates durch eine in einem Trägergas transportierte Säure entfernt wM.
    oder 15 16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die epitaxiale Schicht durch Erwärmen der Unterlage bei 1170° C bei Vorhandensein von Silizium-tetrachlorid gebildet wird, wobei letzteres in einem Trägergas transportiert wird.
    17· Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die zweite Diffusionsstufe durch Aufrechterhalten der Temperatur erzielt wird, bis das eingeschlossene Bor p+ in die äußerste Fläche der epitaxialen Schicht diffundiert, wodurch das Material vom η-Typ in ein Material vom p-Typ geändert wird.
    18. Verfahren zur Herstellung einer integrierten Stromkreisanordnung nach den Verfahrensschritten der Ansprüche 1 bis 17.
    609886/0850
DE19762633134 1975-07-26 1976-07-23 Integrierte schaltanordnung Ceased DE2633134A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB31358/75A GB1503223A (en) 1975-07-26 1975-07-26 Formation of buried layers in a substrate

Publications (1)

Publication Number Publication Date
DE2633134A1 true DE2633134A1 (de) 1977-02-10

Family

ID=10321924

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762633134 Ceased DE2633134A1 (de) 1975-07-26 1976-07-23 Integrierte schaltanordnung

Country Status (7)

Country Link
US (1) US4092185A (de)
JP (1) JPS5252367A (de)
AU (1) AU499569B2 (de)
DE (1) DE2633134A1 (de)
GB (1) GB1503223A (de)
NL (1) NL7608160A (de)
ZA (1) ZA764270B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2804405A (en) * 1954-12-24 1957-08-27 Bell Telephone Labor Inc Manufacture of silicon devices
DE1444521B2 (de) * 1962-02-01 1971-02-25 Siemens AG, 1000 Berlin u 8000 München Verfahren zur herstellung einer halbleiteranordnung
GB1047388A (de) * 1962-10-05
US3293087A (en) * 1963-03-05 1966-12-20 Fairchild Camera Instr Co Method of making isolated epitaxial field-effect device
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
NL6709192A (de) * 1967-07-01 1969-01-03
NL140657B (nl) * 1968-06-21 1973-12-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting door een diffusiebehandeling en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
US3730787A (en) * 1970-08-26 1973-05-01 Bell Telephone Labor Inc Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities
JPS5513134B2 (de) * 1972-05-01 1980-04-07
US3867204A (en) * 1973-03-19 1975-02-18 Motorola Inc Manufacture of semiconductor devices
JPS5815935B2 (ja) * 1973-09-14 1983-03-28 セイコーエプソン株式会社 ハンドウタイソウチノセイゾウホウホウ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
EP0031260A2 (de) * 1979-12-21 1981-07-01 Thomson-Csf Ausrichten von Photomasken in Hinblick auf Isolationsmuster in integrierte Schaltungen
EP0031260A3 (en) * 1979-12-21 1981-07-22 Thomson-Csf Process for aligning photogravures with respect to region-isolating walls in integrated circuits

Also Published As

Publication number Publication date
AU499569B2 (en) 1979-04-26
AU1632276A (en) 1978-02-02
US4092185A (en) 1978-05-30
JPS5252367A (en) 1977-04-27
ZA764270B (en) 1977-07-27
GB1503223A (en) 1978-03-08
NL7608160A (nl) 1977-01-28

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2141695A1 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes
DE3133759A1 (de) Feldeffekttransistor
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2633134A1 (de) Integrierte schaltanordnung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2359406A1 (de) Verfahren zur herstellung integrierter schaltungen
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection