DE2634500A1 - Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung - Google Patents

Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung

Info

Publication number
DE2634500A1
DE2634500A1 DE19762634500 DE2634500A DE2634500A1 DE 2634500 A1 DE2634500 A1 DE 2634500A1 DE 19762634500 DE19762634500 DE 19762634500 DE 2634500 A DE2634500 A DE 2634500A DE 2634500 A1 DE2634500 A1 DE 2634500A1
Authority
DE
Germany
Prior art keywords
transistor
semiconductor
additional zone
semiconductor arrangement
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762634500
Other languages
English (en)
Inventor
Peter Burr
Richard Carleton Joy
James Francis Ziegler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2634500A1 publication Critical patent/DE2634500A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Description

Halbleiteranordnung mit ^onen herabgesetzter Trügerlebensviauer und Verfanren. zur Herstellung
Im normalen Betrieb eines bipolaren Transistors ist der Emitter■ Basisübergang in Durchlaßrichtung und der iCollektor-Basisäbergang in Sperrichtung vorgespannt. Dabei werden Minorifltstrüger vom Emitter in die Basis injiziert. Diese Träger werden über die Basis, transportiert und am Kollektor-Basisübergangsbereich gesammelt. Der Basisbereich wird absichtlich sehr dünn gehalten, so daß möglichst wenig Minoritätstr':lger in der Basis rekombinieren. Jede Rekombination von Ilinoritätsträgern innerhalb des Basisbereiches reduziert den Kollektorstroiu und erhöht den 3asisstrom, wouurch die Verstärkung des Elementes abnimmt. ι
Der Bipolartransistor wird auch in binären Schaltkreisen benützt, wo er im Sättigungsbereich arbeiten kann. Bei dieser Betriebsart wird der Kollektor--Basisübergang ebenfalls in Durchlaßrichtung vorgespannt und Minoritätsträger werden vom Basisbereich in den Kollektor injiziert. Diese Träger müssen entfernt oder rekoiabiniert werden, bevor der Transistor abschaltet. Die Arbeitsgeschwindigkeit wird daher durch die Rekombxnationsrate im Kollektor beeinflußt. Es besteht deshalb das Bedürfnis nach Beschleunigung der Rekoiubincition von Minoritätsträgern im Kollektor, um die Arbeitsgeschv/indigkeit zu erhöhen.
709807/0809
ORIGINAL 1N3PECTEP
Es ist allgemein bekannt, eine Metallverunreinigung wie Gold in einen Halbleiter zu diffundieren, um die Lebensdauer zu beeinflussen. Das geschieht im allgemeinen, um die Rekombinationsgeschwindigkeit im Kollektor bipolarer Transistoren zu erhöhen, die in Sättigungsschaltkreisen arbeiten. Die Metalle neigen jedoch dazu, sich in dem Halbleiter durch Diffusion auszubreiten, wodurch andere Eigenschaften des Elements geschädigt werden. In einem bipolaren Transistor wird die Stromverstärkung beispielsweise reduziert und der Übergangsleckstrom nimmt mit der Einführung von Gold zu. Diese Effekte sind im allgemeinen nachteilig für den Transistorbetrieb. Es gibt jedoch Fälle, wo die Verstärkung eines Transistors reduziert werden soll, beispielsweise in komplementären FET-Anwendungen, wo Störtransistoren zwischen den verschiedenen Elementen existieren. Hierhei handelt es sich um ein ernstes Problem, insbesondere wenn die einzelnen Transistoren nur sehr klein sind. Vergleiche dazu: "Beware of CMOS-Switch Failure Modes" in Electronic Design 6, 15. März 1975, Bd. 23, Nr. 6, S. 68 f. Eine mögliche Lösung besteht darin, die Verstärkung der Störelemente zu reduzieren, ohne die Charakteristik der komplementären Transistoren wesentlich zu beeinträchtigen. Das Störtransistorproblem tritt vor allem bei der Herstellung komplementärer integrierter MOS-Schaltungen auf nicht isolierenden Substraten auf. Das Problem kann im wesentlichen gelöst werden durch Reduzierung der Schleifenverstärkung der beiden Transistoren auf weniger als Eins, im allgemeinen als gesteuerte Siliziumgleichrichter (SCR) bezeichnet werden. Wenn Gold oder andere, die Lebensdauer der Minoritätsträger reduzierende Mittel in den Halbleiter eingeführt werden, wird das Problem reduziert oder eliminiert, jedoch auf Kosten der Betriebscharakteristik der Feldeffekttransistoren, die die komplementäre Schaltung bilden.
709807/0809
FI 974 069
Eine andere Lösung besteht darin, dielektrische Isolierbereiche um jedes Element herum vorzusehen. Dieses Verfahren ist jedoch kostspielig und sehr schwierig mit der heutigen Technik durchzuführen .
Es ist also notwendig, die Lebensdauer von Minoritätsträgern in ausgewählten Bereichen des Halbleiters zu beeinflussen, um sowohl die Arbeitscharakteristik von Transistoren zu verbessern als auch die Wirksamkeit von Störtransistoren zu reduzieren.
Zur Verbesserung der aufgezeigten Situation bzw. zur Lösung des genannten Problems sieht die Erfindung die im Patentanspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen charakterisiert. Zusammengefaßt benutzt die Erfindung die Implantation von inerten Atomen wie Helium, Argon, Krypton, Xenon und Neon, insbesondere jedoch Argon, in die aktiven Bereiche von Halbleiterbauelementstrukturen, insbesondere Transistoren, um kontrolliert die Minoritätsträgerlebensdauer zu steuern. So wird einmal zur Verbesserung der Arbeitsgeschwindigkeit eines Bipolartransistors die Implantation in den Kollektorbereich vorgenommen, zum anderen zur Reduzierung der Stör- bzw. Parasitärwirkung in komplementären FET-Schaltungen in die Basisbereiche der als Störtransistoren zu berücksichtigenden Halbleiterzonen.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben.
Es zeigen:
Fig. 1 einen Schnitt eines ersten Ausführungsbeispiels
eines komplementären MOS-Transistorpaares,
709807/0809
FI 974 069
Fig. 2 einen Schnitt eines anderen Ausführungsbei
spieles eines CMOS-Paares,
Fig. 3 einen Schnitt mit einem weiteren Ausführungsbeispiel eines CMOS-Paares,
Fig. 4 einen Schnitt eines verbesserten Bipolartransi
stors und
Fig. 5 einen Schnitt eines weiteren Ausführungsbei-
spieies eines verbesserten Transistors.
Die Grundbausteine für alle CiiOS-Logikschaltungen sind N-leitende und P-leitende Metall-Oxid-Halbleitertransistoren, wie sie in den Fign. 1 bis 3 gezeigt sind. Diese Elemente funktionieren als Spannungsregelschaltung und können einen bilateralen Stromfluß zwischen Source und Drain aufweisen. Die stark dotierten Source- und Draindiffusionen werden durch eine schmale Spalte getrennt, über der eine dünne Gate-Isolation und darüber eine Elektrode aus Aluminium oder einem anderen Leiter liegt.
Damit der Transistorstrom von der Source zur Drain fließt, muß eine Spannung angelegt werden, die die Schwellenxtfertspannung vom Gate zur Source überschreitet. Die Schwellenwertspannung ist diejenige Spannung, die überschritten werden muß, damit im Silizium zwischen Source und Drain ein leitender Kanal gebildet wird.
Die CMOS-Technik hat vielleicht die idealste Betriebscharakteristik für eine logische Schaltungsfamilie. Die Vorteile sind; 1. Null-Ruhestrom, 2. hohe Störspannungsimmunität, 3. Großer Stromversorgungsbereich und 4. Hohe Eingangsimpedanz. Weiterhin kann so gut wie jede logische Funktion ausgeführt werden mit Parallel~/Serie~Kombinationen von N-leitenden und P-leitenden Transistoren.
709807/0809
FI 974 06 9 Q^SiMAL INSPECTED
Wie im einzelnen in der oben erwähnten Veröffentlichung "Electronic Design" ausgeführt wurde, enthalten integrierte logische CMOS-Kreise und Schaltkreise und insbesondere hochgradig mikrominiaturisierte Einheiten inhärente (parasitäre) Störtransistoren,, die den Betrieb der Schaltung ausschließen können. Beispielsweise gibt es bei den in den Fign. 1, 2 oder 3 gezeigten N-leitenden CMOS-Feldeffekttransistoren zwei Arten von Störtransistoren, nämlich erstens einen vertikalen NPN-Transistor, bei dem entweder eine Source oder eine Drain als Emitter wirkt, die P-Zone als Basis und das N-Substrat als Kollektor und zweitens einen horizontalen NPN-Transistor, der sich daraus ergibt, daß entweder eine Source oder Drain als Emitter wirkt, der den N-Kanal umgebende P-Bereich als Basis und das N-leitende Substratmaterial als Kollektor. Für das P--leitende Element existiert ein seitlicher PNP-Transistor, wobei Source oder Drain als Emitter wirken, das N-leitende Substrat als Basis und der P-Bereich um den N-Kanal herum als Kollektor.
In Fig. 1 ist ein Ausführungsbeispiel eines CMOS-Transistorpaares gezeigt, bei dem wenigstens ein Gesichtspunkt des SCR-Störproblems eliminiert ist. Die CMOS-Struktur besteht aus einem P-leitendem IGFET 10, der mit einer Source 12 und einer Drain 13 versehen ist, einem N-leitenden IGFET 14 mit einer Source 15 und einer Drain 16, die in einem P-Bereich 17 hergestellt sind. Die Transistoren 10 und 14 werden in einem monokristallinen Substrat 18 gebildet, das ein N-leitendes Dotierungsmittel enthält. Ein durch Implantation von inerten Atomen gebildeter Bereich 20 liegt zwischen den Transistoren 14 und 10 außerhalb des Bereiches 17. Der Bereich 20 wird gebildet durch Implantation von Atomen wie Helium, Neon, Argon, Xenon oder Krypton mittels konventioneller Ionenimplantationstechnik.
709807/0809
FI 974 069
2634
Es wurde festgestellt, daß inerte Atome in einem monokristallinen Halbleiter Zentren bilden, die die Rekombination von Minoritätsund Majoritätsträgern erleichtern, wodurch, wie in der Transistortheorie bekannt, die Verstärkung eines Bipolartransistors reduziert wird.
In Fig. 2 ist ein implantierter Bereich 22 im Bereich 17 unterhalb der Source- und Drainbereiche 15 und 16 gezeigt. Der Bereich 22 reduziert die Verstärkung des vertikalen Transistors, der durch den N~Bereich 16, den P-Bereich 17 und das N-Substrat 18 gebildet wird.
In Fig. 3 ist ein implantierter Bereich 24 gezeigt, der durch eine durchgehende Ionenimplantation von der Oberfläche her gebildet wird. Der Bereich 24 reduziert die Verstärkung der vertikalen Störtransistoren. Der Bereich 20 der Fig. 1 kann entweder mit dem Bereich 22 der Fig. 2 oder dem Bereich 24 der Fig.3 in einem Element kombiniert werden, um die Wirksamkeit sowohl der vertikalen als auch der horizontalen Störtransistoren herunterzusetzen. Diese Edelgasatomxmplantation kann zur Bildung von Rekombinationsund GenerationsZentren im Silizium benützt werden. Sie widerstehen einer nachfolgenden Hochtemperaturverarbeitung. Somit können die Bereiche 20, 22 und 24 im Halbleiter 18 in jeder Stufe des Herstellungsprozesses gebildet werden. Die Edelgasdiffusion im Silizium erfolgt sehr langsam und daher ist ihr Effekt auf den implantierten Bereich örtlich begrenzt.
Im allgemeinen hängt die Konzentration der Edelgasatome in den Bereichen 20, 22 und 24 von der Form und der Dotierungsstärke in den verschiedenen Bereichen des Elementes ab. Die Edelgas-
11 1 fi konzentration liegt im Bereich zwischen 1O und 10 Atomen/ cm , insbesondere 10 und 10 Atomen/cm . Das Verfahren läßt sich natürlich auf CMOS-Strukturen mit N-(Taschen)-Bereichen ebenso anwenden wie auf solche mit P-Bereichen 17, die in den Zeichnungen dargestellt sind.
709807/0809
FI 974 069
In den Fign. 4 und 5 sind weitere Ausführungsbeispiele des Verfahrens gezeigt. In Fig. 4 ist der im Substrat 32 ausgebildete Bipolartransistor 30 gezeigt. Der Transistor 30 enthält einen Emitterbereich 34, einen Basisbereich 36 und einen Kollektorbereich 38 rait einem Kollektorkontaktbereich 40 und einen Subkollektor 42. Der Transistor 30 ist elektrisch isoliert durch einen PN-Übergang, was bekannt ist. Auf Wunsch kann die Isolierung aber auch eine dielektrische sein, bei der ein Bereich aus dielektrischem Material vollständig das den Transistor 30 enthaltende Gebiet umgibt oder sie kann eine Kombination einer dielektrischen Isolierung und einer Übergangsisolierung sein, wie sie im USA-Patent Nr. 3 648 125 beschrieben ist. Der Bereich 44 mit implantierten Edelgasatomen ist ähnlich wie die Bereiche 20, 22 und 24 in den Fign. 1, 2 und 3 im Kollektorbereich des Transistors vorgesehen. In Fig. 4 ist der Bereich 44 durchgehend über die gesamte Fläche des Substrats 32 erstreckt. Er verläuft nicht wesentlich in den Basisbereich 36 hinein und ist vorgesehen, um die Arbeitsgeschwindigkeit des Transistors 30 zu erhöhen, ohne die Verstärung wesentlich zu reduzieren im Gegensatz zu den Ausführungsbeispielen 1 bis 3, wo die Verstärkung des Störtransistors absichtlich durch die Bereiche 20, 22 und 24 reduziert wurde. Der Bereich 44 kann entweder vor, während oder nach der Herstellung der verschiedenen Bereiche des Transistors 30 gebildet werden. Wie schon erwähnt, diffundiert der implantierte Bereich 44 im Gegensatz zu konventionellen Dotierungen bei Erwärmung nicht wesentlich durch das Element hindurch und verliert seine Wirkung auf die Trägerlebensdauer nicht, wenn das Element erwärmt wird, um die durch seine Einführung hervorgerufenen Kristallschäden auszuheilen.
In Fig. 5 ist ein ähnlicher Transistor 30 gezeigt wie in Fig. 4, jedoch liegt die Edelgasimplantation 46 nur im Bereich des Kollektors unter dem Basisbereich 36. Auch bei diesem Ausführungsbeispiel wird die Arbeitsgeschwindigkeit des Transistors erhöht, ohne dessen Verstärkung nennenswert zu reduzieren.
7 0 9 8 0 7/0809
P1 974 069
ORIGINAL INSPECTED
Die Konzentration der Edelgasatome in den Bereichen 44 und 46 hängt von der Art des Transistors ab, d.h. von der Dotierungskonzentration im Basis- und Kollektorbereich und der Form dieser Bereiche. Die Konzentration der Edelgasatome liegt im allgemeinen zwischen 10 und 10 Atomen/cm , vorzugsweise zwischen 10 und 10 Atomen/cm . Die Bereiche 44 und 46 können jederzeit während der Herstellung des Halbleiters eingeführt werden, vor oder nach der Herstellung der verschiedenen Bereiche oder auch während einer Zwischenstufe. Die Implantation kann ferner erfolgen, indem man den Niederschlag der epitaxialen Schicht unterbricht, die Edelgasatome implantiert und hinterher den epitaxialen Niederschlag fortsetzt. Das Verfahren läßt sich natürlich ebenso auf PNP-Transistoren anwenden.
Beispiel I
Bipolare Transistoren wurden gebaut, um den Einfluß der Edelgasimplantation auf die Charakteristik der Transistoren zu untersuchen. Zur einfacheren Verarbeitung wurden die Transistoren in einem N-leitenden Substrat mit 0,5 Ohm.cm und ohne Subkollektordiffusion und epitaxialen Niederschlag hergestellt. Somit haben alle Transistoren einen gemeinsamen Kollektor. Eine Oxidschicht wurde auf der Oberfläche aufgewachsen und anschließend folgte die Basismarkierung und die Bor- Basisdiffusion, über dem Basisbereich wurde Oxid aufgewachsen und anschließend Siliziumnitrid und dann Oxid pyrolythisch niedergeschlagen. Dann wurde der Emitter maskiert und Öffnungen durch die Nitridschicht geätzt, die 800 S des Oxids in der Emitteröffnung übrig ließen. Zur Maskierung der Implantation wurde eine 1,5 pm dicke Fotolackschicht aufgetragen und die Emitter auf einer Hälfte des Wafers geöffnet. Die Argonimplantation erfolgte mit einer Energie von 340 KeV und
14 2 einer Implantationsdosis von 10 Atomen/cm für einen Wafer und
15 2
10 Atomen/cm für einen anderen Wafer. Der Implantation folgte
eine Arsenkapseldiffusion während 80 Min. bei 1000° C zur Bildung des Emitters.
709807/0809
FI 974 069
ORiGiHAL SUSPECTED
Die resultierende Struktur hatte eine Emitterübergangstiefe von 0,25 μαι und eine Kollektorübergangstiefe von 0,5 um. Die Implan tationsenergie v/urde so gewählt, daß die Spitze der Implantation in die Nähe des Basis--Emitterüberganges gelegt wurde. Die Stromverstärkung (3) der Transistoren wurde gemessen mit einem Kurvenzeichner und einem 50 uA Basisstrom.
Nachstehend die Ergebnisse.
Wafer Implant.Dosis mit Implant. ohne Implant. Nr. _JcnT2_)_ __(JLL __
1 1014 26 29
2 1015 .3 29
Die Ergebnisse der Tabelle zeigen, daß durch Edelgasimplantationen RekombinationsZentren im Silizium gebildet v/erden können, die einer Verarbeitung bei hohen Temperaturen widerstehen können, wie sie bei der Emitterdiffusion auftreten. Wie die Zahlen zei-
15 2 gen, reduziert die Implantation von 10 Atorr.en/cm Argon, die Verstärkung des Bipolartransistors um zwei Größenordnungen. Mit dieser Technik kann also die Verstärkung von Störtransistoren reduziert v/erden, und außerdem zeigen die Zahlen die Wirkung der Rekombinations-Generationszentren auf die Lebensdauer der Minoritätsträger, um die Arbeitsgeschwindigkeit eines Bipolartransistors zu erhöhen, wenn die Edelgasatome in den richtigen Bereichen liegen.
709807/0809
FI 974 069
ORIGINAL INSPECTED
Beispiel II
Sechs Sätze monokristalliner Siliziumwafer mit -^1OO Kristallorientierung, einer P-leitenden Hintergrundsdotierung und einem spezifischen Widerstand von 2 Ohm.cm bei einer Thermooxiddicke von 500 S wurden ausgewählt. Fünf Wafersätze wurden einer Bombardierung ausgesetzt, bei der Argon implantiert wurde mit einer
11 12 Energie von 200 KeV und Implantationsdosen von 10 ,10 ,10 , 10 bzw. 10 pro cm . Der sechste Wafersatz diente als Kontrollsatz, da keine Bombardierung vorgenommen wurde. Nach der Ionenimplantation wurden alle Wafer 30 Minuten lang auf 1050° C erhitzt. Die Lebensdauer der Minoritätsträger wurde dann mittels einer sogenannten gepulsten MOS-Technik gemessen. Dabei wird eine MOS-Kondensatorstruktur bis hin zur Inversion vorgespannt und darauf ein weiterer Spannungsimpuls überlagert. Dadurch weitet sich die Inversionszone bis zu einem Punkt aus, an dem die ionisierten Störstellen die durch die Spannungsänderung induzierten Ladungen einschließen und damit gleich sind. Die Verarmungs-· bzw. Inversionszonenbreite fällt dann auf ihren (anfänglichen) Gleichgewichtswert in einer Zeit zurück, die sich durch die Erzeugungsrate der Minoritätsträger bestimmt. Für kleine angelegte Spannungsimpulse ist die Lebensdauer t der Minoritätsträger gegeben durch
N,
α
worin T die Zeit ist, die der Transistor braucht, um auf seinen Gleichgewichtswert zurückzukehren, n. die intrinsische Träger-konzentration und N. die Dotierungskonzentration im Silizium sind. Dies ist ein sehr bequemes Verfahren zur Messung der Lebensdauer, da die gemessene Übergangszeit 10 bis 10 mal so lang sein kann wie die Lebensdauer, wobei der Vergrößerungsfaktor bestimmt wird durch Nd/ni. Messungen wurden bei einer Frequenz von 1 MHz vorgenommen. Die folgende Tabelle zeigt die Ergebnisse:
709807/0809
FI 974 069
RIGINAL INSPECTED
Implant.dosis Lebensdauer
Satz (cm"2) (nsec)
1 1O11 10
2 1012 4
3 1013 1
4 1014 .4
5 1O16 .0002
6 0 10,000
Die obigen Ergebnisse zeigen eine ausgesprochene Reduktion der Lebensdauer der Minoritätsträger mit zunehmender Dosierung des implantierten Argons.
Beispiel III
Auf vier Sätze von monokristallinen Siliziumwafern mit der Kristallorientierung <1OO^ jedoch einer N-leitenden Hintergrundsdotierung und einem spezifischen Widerstand von 10 0hm.cm wurde dasselbe Verfahren wie im Beispiel II angewendet. Die Lebensdauer der Minoritätsträger wurde am Anfang vor der Implantation gemessen und mit 10 ^usec bestimmt.
7 09807/0809
FI 974 069
Satz (cm"2)
1 1O11
2 ίο12
3 1O13
4 1O14
Implant.dosis Lebensdauer
(nsec)
800 300 100
Wie die obigen Ergebnisse zeigen, nimmt die Lebensdauer der Minoritätsträger bei N-leitender Hintergrundsdotierung wesentlich mit zunehmender Dosierung der implantierten Argonatome ab.
Beispiel IV
Auf drei Sätze monokristalliner Siliziumwafer mit 10 0hm.cm und einem N-leitenden Hintergrund wurde dasselbe Verfahren angewendet wie im Beispiel II. Es wurde Xenon implantiert und anschließend 30 Minuten lang auf 1050° C erhitzt. Dabei erhielt man folgende Ergebnisse:
Implant.dosis Lebensdauer
—2
Satz (cm_ )_ (nsec)
1 1013 500
2 1014 150
3 3 χ 1014 .8
Beispiel V
Es wurden drei Sätze monokristalliner Siliziumwafer ausgewählt. An allen Wafern wurden in jedem Satz ähnliche Flächenimplantationen von Argon mit einer Energie von 200 KeV und einer Implan-
15 2
tationsrate von 10 Atomen/cm vorgenommen. Der erste Satz wurde nicht erhitzt, der zweite Satz 30 Minuten lang auf 1050° C und der dritte Satz 30 Minuten lang auf 1150° C.
709807/0809
FI 974 069
2634
Um die nach der Erhitzung verbleibende Dosis der implantierten Argonatome zu bestimmen, wurden die Wafer mit Heliumatomen mit 2 MeV bombardiert und die Rückstreuung gemessen. Man erhielt ein Spektrum von den mit Argon bombardierten Wafern für die verschiedenen Erhitzungstemperaturen. Das Spektrum zeigte, daß der nach der Originaldosis verbleibende Teil für die auf 1050°C erhitzten Wafer 60 % betrug und für die auf 1150 C 55 %, verglichen mit dem nicht erhitzten Satz. Das zeigt, daß in einem hinterher erhitzten Wafer eingeführte Edelgasatome im wesentlichen im ursprünglichen Bereich bleiben, ohne im Wafer umherzudiffundieren.
709807/0809
FI 974 O69 ORIGINAL INSPECTED

Claims (1)

  1. PATENTANSPRÜCHE
    Halbleiteranordnung mit in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps vorgesehenen Zonen eines dazu entgegengesetzten zweiten Leitfähigkeitstyps, vorzugsweise Transistorzonen von CMOS- oder Bipolartransistoren, die unter bestimmten Betriebsbedingungen weitere parasitäre Transistorstrukturen darstellen, gekennzeichnet durch mindestens eine zusätzliche Zone mit implantierten inerten Atomen aus der Elementengruppe Helium, Argon, Neon, Krypton, Xenon in einer Dosierung, daß dort die für die parasitäre Wirkung maßgebliche Minoritätsträgerlebensdauer stark herabgesetzt ist.
    Halbleiteranordnung nach Anspruch 1 ξ dadurch gekennzeichnet, daß die zusätzliche Zone insbesondere implantierte Argonatome aufweist.
    Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zusätzliche Zone zwischen den benachbarte Transistor , vorzugsweise ein komplementäres FET-Transistorpaar bildenden Zonen angeordnet ist (Fig.1).
    Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dia zusätzliche Zone als eine mindestens einen Transistor ringförmig umschließende Zone angeordnet ist.
    Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zusätzliche Zone unterhalb und beabstandet von den Source- und Drainzonen eines Feldeffekttransistors angeordnet ist.
    709807/0809
    FI 974 069
    6. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die zusätzliche Zone im Halbleiterkörper unter den an die Oberfläche angrenzenden Transistorzonen als durchgehende Zone über die Fläche der integrierten Halbleiteranordnung erstreckt.
    7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die zusätzliche Zone im Falle von Planartransistoren bipolaren Typs im Halbleiterkörper direkt nach unten an das Basisgebiet anschließend, ggf. bis zu einem vorgesehenen Subkollektorgebiet reichend, angeordnet ist (Fign. 4,5).
    8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die zusätzliche Zone mit implantierten inerten Atomen bis in den Bereich des Kollektor-Basis-Übergangs erstreckt.
    9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zusätzliche Zone eine Konzentrat
    aufweist.
    Konzentration inerter Atome von etwa 10 bis 10 /cm
    10. Verfahren zur Herstellung einer integrierten Halbleiteranordung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mittels Ionenimplantation in mindestens eine zusätzliche Zone der die Halbleiterelemente enthaltenen Halbleiteranordnung inerte Atome aus der Elementengruppe Helium, Argon, Neon, Krypton, Xenon in einer Dosierung eingebracht werden, daß dort die für die parasitäre Wirkung maßgebliche Minoritätsträgerlebensdauer stark herabgesetzt ist.
    709807/0809
    FI 974 069
    "~ 1 6 ~
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Implantation der inerten Atome mit einer Dosierung durchgeführt wird, daß sich die resultierende Konzentration zu etwa 10 bis 10 cm ergibt.
    709807/0809
    FI 974 069
DE19762634500 1975-08-07 1976-07-31 Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung Ceased DE2634500A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/602,710 US4053925A (en) 1975-08-07 1975-08-07 Method and structure for controllng carrier lifetime in semiconductor devices

Publications (1)

Publication Number Publication Date
DE2634500A1 true DE2634500A1 (de) 1977-02-17

Family

ID=24412483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762634500 Ceased DE2634500A1 (de) 1975-08-07 1976-07-31 Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung

Country Status (14)

Country Link
US (1) US4053925A (de)
JP (2) JPS5221775A (de)
AU (1) AU501673B2 (de)
BE (1) BE843794A (de)
CA (1) CA1048653A (de)
CH (1) CH600571A5 (de)
DE (1) DE2634500A1 (de)
ES (1) ES450165A1 (de)
FR (1) FR2320636A1 (de)
GB (1) GB1492367A (de)
IT (1) IT1063768B (de)
NL (1) NL7608644A (de)
SE (1) SE415062B (de)
ZA (1) ZA764477B (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1559583A (en) * 1975-07-18 1980-01-23 Tokyo Shibaura Electric Co Complementary mosfet device and method of manufacturing the same
GB1580977A (en) * 1976-05-31 1980-12-10 Siemens Ag Schottkytransisitor-logic arrangements
JPS5410686A (en) * 1977-06-25 1979-01-26 Mitsubishi Electric Corp Semiconductor device and its production
JPS5420676A (en) * 1977-07-15 1979-02-16 Mitsubishi Electric Corp Production of semiconductor heat-sensitive switching elements
US4193079A (en) * 1978-01-30 1980-03-11 Xerox Corporation MESFET with non-uniform doping
US4276555A (en) * 1978-07-13 1981-06-30 International Business Machines Corporation Controlled avalanche voltage transistor and magnetic sensor
JPS5939904B2 (ja) * 1978-09-28 1984-09-27 株式会社東芝 半導体装置
US4274105A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation MOSFET Substrate sensitivity control
US4291329A (en) * 1979-08-31 1981-09-22 Westinghouse Electric Corp. Thyristor with continuous recombination center shunt across planar emitter-base junction
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US4318750A (en) * 1979-12-28 1982-03-09 Westinghouse Electric Corp. Method for radiation hardening semiconductor devices and integrated circuits to latch-up effects
JPS56135960A (en) * 1980-03-28 1981-10-23 Nec Corp Semiconductor ic device
US4300152A (en) * 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
US4432008A (en) * 1980-07-21 1984-02-14 The Board Of Trustees Of The Leland Stanford Junior University Gold-doped IC resistor region
JPS5814538A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
US4412868A (en) * 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
FR2534415A1 (fr) * 1982-10-07 1984-04-13 Cii Honeywell Bull Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4710477A (en) * 1983-09-12 1987-12-01 Hughes Aircraft Company Method for forming latch-up immune, multiple retrograde well high density CMOS FET
US4633289A (en) * 1983-09-12 1986-12-30 Hughes Aircraft Company Latch-up immune, multiple retrograde well high density CMOS FET
GB2171555A (en) * 1985-02-20 1986-08-28 Philips Electronic Associated Bipolar semiconductor device with implanted recombination region
JPS61264751A (ja) * 1985-05-17 1986-11-22 Nippon Telegr & Teleph Corp <Ntt> 相補性ｍｉｓ型電界効果トランジスタ装置
US4689667A (en) * 1985-06-11 1987-08-25 Fairchild Semiconductor Corporation Method of controlling dopant diffusion and dopant electrical activation by implanted inert gas atoms
US4806498A (en) * 1985-06-21 1989-02-21 Texas Instruments Incorporated Semiconductor charge-coupled device and process of fabrication thereof
US4701775A (en) * 1985-10-21 1987-10-20 Motorola, Inc. Buried n- channel implant for NMOS transistors
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
JPS63254762A (ja) * 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
JPH0821678B2 (ja) * 1987-05-29 1996-03-04 日産自動車株式会社 半導体装置
US4881107A (en) * 1987-07-03 1989-11-14 Nissan Motor Company, Ltd. IC device having a vertical MOSFET and an auxiliary component
US5097308A (en) * 1990-03-13 1992-03-17 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
US5102810A (en) * 1990-03-13 1992-04-07 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JPH05198666A (ja) * 1991-11-20 1993-08-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5384477A (en) * 1993-03-09 1995-01-24 National Semiconductor Corporation CMOS latchup suppression by localized minority carrier lifetime reduction
US5358879A (en) * 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
WO1995006956A1 (en) * 1993-09-03 1995-03-09 National Semiconductor Corporation Planar isolation method for use in fabrication of microelectronics
JP3135762B2 (ja) * 1993-10-29 2001-02-19 株式会社東芝 半導体集積回路装置
US5508211A (en) * 1994-02-17 1996-04-16 Lsi Logic Corporation Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate
JPH07335870A (ja) * 1994-06-14 1995-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69430913D1 (de) 1994-07-25 2002-08-08 Cons Ric Microelettronica Verfahren zur lokalen Reduzierung der Ladungsträgerlebensdauer
US5747371A (en) * 1996-07-22 1998-05-05 Motorola, Inc. Method of manufacturing vertical MOSFET
US6410409B1 (en) * 1996-10-31 2002-06-25 Advanced Micro Devices, Inc. Implanted barrier layer for retarding upward diffusion of substrate dopant
US6455903B1 (en) * 2000-01-26 2002-09-24 Advanced Micro Devices, Inc. Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation
DE10061191A1 (de) * 2000-12-08 2002-06-13 Ihp Gmbh Schichten in Substratscheiben
US20040176483A1 (en) * 2003-03-05 2004-09-09 Micron Technology, Inc. Cellular materials formed using surface transformation
US6836134B2 (en) * 2002-06-11 2004-12-28 Delphi Technologies, Inc. Apparatus and method for determining leakage current between a first semiconductor region and a second semiconductor region to be formed therein
DE10261307B4 (de) * 2002-12-27 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7550787B2 (en) * 2005-05-31 2009-06-23 International Business Machines Corporation Varied impurity profile region formation for varying breakdown voltage of devices
US8552616B2 (en) * 2005-10-25 2013-10-08 The Curators Of The University Of Missouri Micro-scale power source
JP5723595B2 (ja) 2008-09-01 2015-05-27 ローム株式会社 半導体装置およびその製造方法
JP2014090072A (ja) * 2012-10-30 2014-05-15 Fuji Electric Co Ltd 逆阻止ｍｏｓ型半導体装置及びその製造方法
DE102017130355A1 (de) * 2017-12-18 2019-06-19 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2354523A1 (de) * 1972-11-06 1974-05-22 Hughes Aircraft Co Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterial

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3502515A (en) * 1964-09-28 1970-03-24 Philco Ford Corp Method of fabricating semiconductor device which includes region in which minority carriers have short lifetime
US3645808A (en) * 1967-07-31 1972-02-29 Hitachi Ltd Method for fabricating a semiconductor-integrated circuit
JPS4837232B1 (de) * 1968-12-04 1973-11-09
JPS5012995B1 (de) * 1970-02-09 1975-05-16
US3663308A (en) * 1970-11-05 1972-05-16 Us Navy Method of making ion implanted dielectric enclosures
US3796929A (en) * 1970-12-09 1974-03-12 Philips Nv Junction isolated integrated circuit resistor with crystal damage near isolation junction
GB1345818A (en) * 1971-07-27 1974-02-06 Mullard Ltd Semiconductor devices
US3888701A (en) * 1973-03-09 1975-06-10 Westinghouse Electric Corp Tailoring reverse recovery time and forward voltage drop characteristics of a diode by irradiation and annealing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2354523A1 (de) * 1972-11-06 1974-05-22 Hughes Aircraft Co Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterial

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "IBM TDB", Bd. 16, No. 6, 1973, S. 1701 *

Also Published As

Publication number Publication date
GB1492367A (en) 1977-11-16
IT1063768B (it) 1985-02-11
FR2320636A1 (fr) 1977-03-04
AU501673B2 (en) 1979-06-28
JPS5942464B2 (ja) 1984-10-15
JPS57118667A (en) 1982-07-23
FR2320636B1 (de) 1978-05-19
JPS5723425B2 (de) 1982-05-18
CH600571A5 (de) 1978-06-15
ES450165A1 (es) 1977-06-16
BE843794A (fr) 1976-11-03
ZA764477B (en) 1978-03-29
US4053925A (en) 1977-10-11
SE7608635L (sv) 1977-02-08
NL7608644A (nl) 1977-02-09
CA1048653A (en) 1979-02-13
SE415062B (sv) 1980-09-01
AU1665476A (en) 1978-02-09
JPS5221775A (en) 1977-02-18

Similar Documents

Publication Publication Date Title
DE2634500A1 (de) Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
EP0073942B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE3618166C2 (de)
DE2654482C2 (de)
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE19526183C1 (de) Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE2317577A1 (de) Monolithisch integrierte halbleiteranordnung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3440674A1 (de) Feldeffekt-transistor
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE112005001587T5 (de) Verbessertes Verfahren für Resurf-Diffusion für Hochspannungs-Mosfet
WO1997013277A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3408285C2 (de)
DE2734509A1 (de) Integrierte halbleiterschaltung
EP0088399B1 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
DE4006886A1 (de) Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation
DE2136509A1 (de) Halbleitervorrichtung
EP0040263B1 (de) Isolierschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: GAUGEL, H., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGEN

8131 Rejection