DE2639323A1 - System zur fehleranalysierung bei gedruckten schaltungsplatinen - Google Patents

System zur fehleranalysierung bei gedruckten schaltungsplatinen

Info

Publication number
DE2639323A1
DE2639323A1 DE19762639323 DE2639323A DE2639323A1 DE 2639323 A1 DE2639323 A1 DE 2639323A1 DE 19762639323 DE19762639323 DE 19762639323 DE 2639323 A DE2639323 A DE 2639323A DE 2639323 A1 DE2639323 A1 DE 2639323A1
Authority
DE
Germany
Prior art keywords
test
data
mode
station
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762639323
Other languages
English (en)
Inventor
Rossel H Bowen
Allen L Clarke
David C Davis
Walter E Gilbert
Wayne L Glover
Richard J Walsh
Robert C Wehling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2639323A1 publication Critical patent/DE2639323A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Description

5101428 Ge 30. August 1976
HONEYWELL INFORMATION SYSTEMS INC.
200 Smith Street Waltham, Mass., USA
System zur Fehleranalysierung bei gedruckten Schaltungsplatinen.
Die Erfindung betrifft ein Fehler-Analysiersystem zur Bestimmung des Fehlerortes auf einer gedruckten Schaltungsplatine, insbesondere ein System zur automatischen Fehlerdiagnose in analogen und digitalen Schaltkreisen auf solchen Schaltungsplatinen.
Mit dem Aufkommen integrierter Schaltkreise werden auf einer einzelnen gedruckten Schaltungsplatine immer komplexere elektrische Funktionen verwirklicht T wodurch einerseits die Packungsdichte erhöht wird und andererseits die überschaubarkeit der Schaltkreise verringert wird. Diese Entwicklung führt auf der einen Seite zu einer Herabsetzung der Kosten pro Schaltkreis, da verhältnismäßig billige integrierte Schaltkreise in weitgehendst automatisierten Verfahren in die gedruckten Schaltungsplatinen eingesetzt werden. Auf der anderen Seite führt jedoch die erhöhte Komplexität der
709810/0407
ORIGINAL INSPECTED
aus den einzelnen integrierten Schaltkreisen gebildeten Gesamtschaltkreise zu einer erhöhten Fehlerwahrscheinlichkeit, so daß umfangreiche Test- und Diagnoseverfahren angewendet werden müssen, die einen beträchtlichen Teil der Herstellungskosten ausmachen. Durch automatisierte Testsysteme kann die Prüftätigkeit in hohem Maße rationalisiert werden und es können fehlerhafte gedruckte Schaltungsplatinen von störungsfrei arbeitenden Schaltungsplatinen aussortiert werden. Wesentlich schwieriger ist es, den Fehler zu lokalisieren und zu isolieren, was vielfach noch von Hand ausgeführt wird.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Fehler-Ana lysier sy stern der eingangs genannten Art so auszubilden, daß Fehler diagnostiziert und lokalisiert werden können. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.
Das erfindungsgemäße automatische System zum Prüfen von bestückten gedruckten Schaltkreisen weist grundsätzlich Schaltkreise zur Steuerung, Signalvorgabe, Messung und zur Schnittstellenbildung auf. Die Systemsteuerung erzeugt die Daten, die Taktsignale und Steuersignale, die zur Ausführung eines Testes erforderlich sind und sie sammelt die bei der Testausführung anfallenden Resultate. Der für die Testsignalvorgabe verantwortliche Anregungsschaltkreis erzeugt die verschiedenen Anregungssignale für das im Test befindliche System. Der Meßabschnitt sammelt die Testergebnisse, macht eine Entscheidung zwischen fehlerfrei und fehlerbehaftet und wandelt Daten in eine zur Sammlung geeignete Form um. Der Schnittstellenabschnitt vertauscht die Anregungs- und Meßleitungen, so daß diese an die ■geeigneten Punkte angeschlossen werden, und er erzeugt erforderlichenfalls eine geeignete Bearbeitung.
709810/0407
Ein Minicomputer dient der primären Systemsteuerung für den Erhalt von Dateien, die Systemauslösung, die Ergebnisanalyse und die Sammlung von Stammdaten. Eine Zwischensteuerung der Anregungs-, Meß- und Zeittaktfunktionen ist in der Testhardware untergebracht, wodurch eine höhere Geschwindigkeit hinsichtlich der Datenübertragung und eine Reduzierung der Zentraleinheitbeanspruchung erzielt wird.
Anfänglich befindet sich das System im untätigen Zustand. Das Einführen einer gedruckten Schaltungsplatine in die Testanordnung löst die Betätigung eines Druckschalters aus. Dieser Schalter schließt die Prüfkontakte und gibt eine Startanweisung an die Datenquelle aus. Die Systemsteuerung gibt sodann einen Löschbefehl aus, der alle programmierbaren Register innerhalb des Systems löscht und das System in den Datenanforderungsmodus bringt. Der Datenanforderungsmodus signalisiert einer Datenquelle, daß die Daten für den nächsten Test benötigt werden. Das Steuersystem wählt die Datenquelle auf Grund einer auf einer Konsole vorgenommenen Einstellung aus. Das System geht sodann in den Daten-Lademodus über. Bei diesem Modus werden Daten von der Datenquelle über eine serielle Datenschiene zu den programmierbaren Datenregistern übertragen. Wenn alle für die Ausführung des Tests erforderlichen Daten in die programmierbaren Register übertragen worden sind, so wird ein Ausführungs-Adresssignal erzeugt, das von dem System erkannt wird und den Ausführung smodus auslöst. Während des Ausführungsmodus werden die programmierten, von dem Anregungsschaltkreis erzeugten Testsignale an den zu testenden Schaltkreis angelegt. Die Dauer der Anregungssignale wird durch die Programmsteuerung ausgewählt. Sobald die Testsignale beendet sind, wird ein Abtastsignal ausgegeben. Das Abtastsignal löst den Auswertemodus aus. Im Auswertemodus werden die während der Abtastzeit gesammelten Analogwerte digitalisiert,mit Grenzwerten verglichen und über einen von mehreren Datenwegen das Testresultat
709810/0407
festgestellt. Mögliche Datenwege sind: (a) Ergebnisse entladen (wenn ein fehlerhafter Zustand aufgetreten ist), (b) Daten anfordern (wenn ein fehlerfreier Zustand aufgetreten ist und dies nicht der letzte Test war) oder (c) Daten speichern (wenn dies der letzte Test war). Der Modus Resultate entladen sendet die Information "fehlerhaft" zu dem Minicomputer zur Fehlerisolierung und für statistische Zwecke. Der Modus Daten speichern wird ebenfalls für statistische Zwecke verwendet.
Die automatische Störungssuche digitaler gedruckter Schaltkreise und von digitalen Unterabschnitten analoger Schaltkreise erfolgt durch die Verwendung eines beweglichen Musters und durch den Knotenpunkten der Schaltung zugeordnete Referenzdateien, die die logischen Werte' für alle digitalen Knotenpunkte bei jedem Test enthalten. Das bewegliche Muster wird automatisch von dem fehlerbehafteten Ausgangsanschluß zu benachbarten Knotenanschlüssen in dem Schaltkreis durch eine Programmsteuerung bewegt, die Verbindungsdateien benutzt. Die Knotenpunktwerte werden mit Bezugs-Knotenpunktwerten in der Knotenpunkt-Referenzdatei verglichen bis der Fehlerweg beendet ist.
Anhand eines in den Figuren der beiliegenden Zeichnung dargestellten Ausführungsbeispieles wird die Erfindung im folgenden näher beschrieben. Es zeigen:
Figur 1 ein Blockdiagramm des automatischen Fehler-Isoliersystems für gedruckte Schaltkreisanordnungen, Figur 2 ein Blockdiagramm des off-line Verarbeitungsteils des automatischen Fehler-Isoliersystemes,
Figur 3A ein schematisches Schaltungsdiagramm einer auf einer gedruckten Schaltungsplatine angeordneten Schaltung zur Darstellung der Fehler-Isolationstechnik,
709810/0407
Figur 3B einen der Schaltung gemäß Figur 3A zugeordneten Graphen,
Figur 3C ein dem Graphen gemäß Figur 3B zugeordneter reduzierter Graph/
Figur 4 einen Teil einer typischen Verbindungsdatei gemäß den Figuren 3A bis 3B zum Führen eines beweglichen Musters entlang eines vorgegebenen Weges,
Figur 5 ein Blockdiagramm des automatischen Test- und Fehler-Isoliersystemes,
Figur 6 ein logisches Blockdiagramm für die Modussteuerung der Schnittstelle des Computers,
Figur 7 ein logisches Blockdiagramm für den Master-Taktgenerator ,
Figur 8 ein die Taktimpulse des Generators gemäß Figur 7 darstellendes Taktdiagramm,
Figur 9 ein Taktdiagramm für einen Modus und einen Submodus, Figur 10 ein logisches Blockdiagramm für das Submodus-Steuersystem,
Figur 11 ein logisches Blockdiagramm für das Schnittstellen-Datenspeicher-Puffersystem des Computers, Figur 12 ein Blockdiagramm des Adressiersystems der Teststation,
Figur 13 eine Tabelle von Gruppen- und Linienzuordnung einer vorbestimmten Linie von Registern mit einer vorbestimmten Gruppe von Registern,
Figur 14 ein logisches Blockdiagramm des Modus-Steuersystemes der Teststation,
Figur 15 ein Blockdiagramm des analogen Meß-Verzweigungssystems, Figur 16 ein logisches Blockdiagramm des analogen Anregungs-Verzweigungssystems,
Figur 17 ein Taktdiagramm für den Standard-Digitaltest, Figur 18 ein allgemeines Taktdiagramm, Figur 19 ein Taktdiagramm für den Zähler, Figur 20 ein Taktdiagramm für die Kathodenstrahlröhre,
7098 10/0 407
Figur 21 ein Taktdiagramm für das Multimeter, Figuren 22 bis 26 schematische Schaltungsanordnungen der Spannungsversorgungssteuerung für die Spannungsversorgungen PSl bis PS8,
Figur 27 eine Ansicht der Prüfkopfanordnung, Figur 28 ein Blockdiagramm der Adressier- und Programmsteuerung für die Teststation,
Figur 29 ein logisches Blockdiagramm der Programm-Datenroutine der Teststation,
Figur 30 ein logisches Blockdiagramm des Modus-Steuersystems für das bewegliche Muster,
Figur 31 ein Taktdiagramm für das Modus-Steuersystem des beweglichen Musters,
Figur 32 ein logisches Blockdiagramm des Steuersystems für den Testkopf,
Figur 33 ein Blockdiagramm für das Schrittmotor-Steuersystem, Figur 34 ein Verbindungsdiagramm der Programme und Dateien, wie sie zum automatischen Antrieb des Testkopfes benutzt werden, Figur 35 ein Flußdiagramm des Fehler-Isolierverfahrens und Figur 36 ein Diagramm eines bekannten Schaltkreises, anhand dessen das Fehler-Isoliersystem veranschaulicht wird.
Das automatische Testsystem für gedruckte Schaltkreise ist in Figur 5 dargestellt und erzeugt einen automatischen Test, sowie eine Diagnose von Fehlern in digitalen und analogen elektrischen Schaltkreisen. Der automatische Test und die Diagnose werden durch ein Testprogramm gesteuert. Ein typisches Testprogramm besteht aus einer Folge von Testanweisungen, von denen jede einen diskreten Testschritt festlegt. Eine Folge von Testanweisungen wird in serieller Weise in die Teststation 500 entweder von einem Lochstreifen 507, aus dem Computer (Honeywell H316) oder aus dem internen Speicher der Station 515 eingelesen. Ein Testprogramm wird in irgendeine Gruppe oder verschiedene Gruppen von Registern 508a, 502a und 505a geladen, wobei diese Register über die Teststation 500 verteilt
7 0 9 8 10/0 4 0 7
sind und weiter unten noch näher erläutert werden. Die Information in dem Stationsregister steuert die Funktionen der Station für jeden diskreten Testschritt. Die Stationsregister sind in 16 Gruppen unterteilt, die oktal von 0 bis 17 beziffert sind und jede Gruppe enthält 64 Zeilen von Registern, die oktal von 0 bis 77 beziffert sind.
Das in eine oder mehrere Gruppen von Stationsregistern geladene Testprogramm umfasst eine Reihe von Anweisungen, wobei jede Anweisung einen diskreten Testschritt definiert. Jede Anweisung besteht aus 4 Zeichen, die als die Zeichen 1 bis 4 bezeichnet sind. Insgesamt kennzeichnen diese Zeichen die Gruppe von Registern, die Zeile innerhalb jeder Gruppe und zwei Datenwörter 1 und 2. Das Format der Anweisung stellt sich in der Test-Maschinensprache wie folgt dar:
Zeichennummer - Beschreibung
1 ■ Gruppenadresse
2 - Zeilenadresse
3 Datenwort 1
4 Datenwort 2
Jedes Zeichen besteht aus 6 Bit, die nachstehend manchmal als zwei oktale Ziffern von jeweils 3 Bit bezeichnet werden. Das Paar von Datenwörtern 1 und 2 ist in Wirklichkeit durch die Zeichen 3 und 4 der Test-Maschinensprache vorgegeben, welche diejenigen Zeichen oder Datenwörter sind, die in den durch die Zeichen 1 und 2 adressierten Maschinenregistern abgelegt sind..
709810/0 407
Die Information kann ebenfalls in das Stationsregister über Vorwahlschalter 508a in einer Steuerkonsole 508 eingegeben werden. Jegliche Daten, die über diese Vorwahlschalter eingegeben werden, ersetzen Daten, die zuvor in einem Datenregister gespeichert wurden. Diese Vorwahlschalter werden zur temporären Modifizierung und überprüfung eines Programmes benutzt, bevor die Änderung auf dem Lochstreifen oder in dem Rechnerprogramm vorgenommen wird.
Wie zuvor erwähnt, können die Stationsregister ebenfalls aus einem internen Speicher 515 von 18K Worten geladen werden. Dieser interne 18K Wortspeicher kann selbst entweder von dem Lochstreifenleser 507 oder von dem H316 Computer 503 geladen werden. Nachdem sich ein Testprogramm im internen Speicher befindet, liest die Station das Programm Anweisung - für Anweisung aus dem internen Speicher aus. Diese Betriebsweise führt zu einer weit größeren Ladegeschwindigkeit der Register gegenüber dem direkten Laden der Register entweder von dem Lochstreifenleser 507 oder von dem H316 Computer.
Eine gedruckte Schaltkreisanordnung sei die im Test befindliche Einheit (UUT Unit under Test) und wird in einen Testkopf 504 eingesetzt. Der Testkopf besteht grundsätzlich aus rechten und linken Adapterplatinen 55Oa und 55Ob (z.B. Ein/ Ausgabematrizen), die die Test- und Anregungsleitungen zu der im Test befindlichen Einheit UUT über auswechselbare Stiftblöcke 55Oc und 55Od herstellen. Die Adapterplatinen sind in bestimmter Weise verdrahtet und können häufig elektronische Komponenten aufweisen, die für die Testfolge benötigt werden. Sie werden beim Test verschiedener gedruckter Schaltungsplatinen ausgewechselt. Die auswechselbaren Stiftblöcke weisen unterschiedliche Stiftraster zur Anpassung an verschiedene Arten von zu testenden gedruckten Schaltungsplatinen auf.
7098 10/0407
Es sind insgesamt 280 Stationsleitungen vorgesehen, wobei pro Seite 128 Leitungen die Testkopfanordnung 504 mit einer digitalen Standard-Ein/Ausgabeeinheit 526 und 12 Leitungen pro Seite die Teststation mit einer speziellen digitalen Anregungseinheit 524 verbinden. Es sind weiterhin 24 Anregungsleitungen vorgesehen, wobei pro Seite 12 Anregungsleitungen die Testkopfanordnung 504 mit einer analogen Ein/ Ausgabeeinheit 527 verbinden. Schließlich sind 24 spezielle Vergleichsleitungen vorgesehen, wobei pro Seite jeweils Leitungen an eine spezielle digitale Vergleichseinheit angeschlossen sind. Weiterhin gibt es 24 Gleichstrom-Verzweigungsleitungen, von denen pro Seite 12 Leitungen die Testkopfanordnungen mit einer Sammelleitung-Verzweigungseinheit 530'verbinden, die die Knoten E, F und G aufweist. Darüberhinaus sind 24 analoge Stations-Meßleitungen vorgesehen, wobei die Testkopfanordnung 504 auf jeder Seite durch 12 Leitungen an eine analoge Ein/Ausgabeeinheit 527 angeschlossen ist.
Die 280 Stationsleitungen, von denen 256 an die Ein/Ausgabeeinheit 526 und 24 an die Anregungseinheit 524 angeschlossen sind, sind mit 000 bis 279 (dezimal) beziffert und sie werden vor jedem diskreten Testschritt ausgewählt, um eine spezielle Funktion auszuführen, die durch die Anweisung in der Test-Maschinensprache vorgegeben ist. Beispielsweise führt die Gruppenadresse 04, die Leitungsadresse 02, das erste Datenwort 01 und das zweite Datenwort 00 zu einer Prüfung der Leitung 011 auf "1". diese Leitungen können entweder für eine Anregung und/oder eine Messung eines Signales der unter Test befindlichen Einheit verwendet werden. Irgendwelche der 256 Standard-Digitalleitungen, die dem Testobjekt verfügbar sind, können auch als Ausgangsleitungen verwendet werden. Diese Leitungen können Spannungspegel von 0 bis +5V aufweisen. Die 24 speziellen Vergleichsleitungen arbeiten in
7098 10/0407
einer ähnlichen Weise, wie die Standard-Digitalleitungen mit der Ausnahme, daß sie einen Spannungspegel von -5V bis +5V aufweisen können. Wenn während eines diskreten Testschrittes ein digitaler Fehler auftritt, so können eine oder mehrere von den 280 Anzeigelampen auf dem Anzeigefeld 510 aufleuchten. Diese Anzeigelampen sind den 280 möglichen digitalen Ausgangsleitungen zugeordnet. Zusätzlich ist ein digitaler oder analoger Fehler anzeigbar, imdem entsprechend zugeordnete Fehler-Anzeigelampen aufleuchten.
Ein Anregungssignal für das Testobjekt UUT fällt in eine von zwei Kategorien und ist entweder analog oder digital. Diese Signale können in einem bestimmten Testschritt benutzt werden. Ein analoges Anregungssignal wird von einem oder beiden Impulsgeneratoren 545, 546 und/oder einem Impulsgenerator 544 erhalten. Irgendeine der 24 analogen Stationsleitungen kann benutzt werden, um die Anregungssignale über die Platinenadapter des Testkopfes zu verteilen. Die 24 Analogleitungen sind in zwei Gruppen von jeweils 12 unterteilt, von denen jede Gruppe als Knotenpunkte C bzw. D bezeichnet ist. Die Leitungen können bei ihrer Benutzung vertauscht v/erden. Während eines bestimmten Testschrittes kann eine einzelne Leitung von irgendeinem Knoten oder von beiden Knoten ein Anregungssignal führen.
Ein digitales Anregungssignal kann eine von 4 Formen aufweisen: (a) ein Standard-Digitaleingang, (b) ein spezieller Digitaleingang, (c) ein digitaler Takteingang oder (d) ein Worteingang. Wenn bei einem bestimmten Testschritt ein digitales Anregungssignal angelegt wird, so kann dieses entweder aus einem einzelnen Bit (z.B. 1 oder 0), einer Reihe von Bits aus len und Oen oder einem oder mehreren Impulsen kurzer Dauer bestehen. Das spezifische Anregungssignal wird durch das Testprogramm festgelegt.
709810/0 407
Ein Standard-Digitaleingang ist durch ein kompatibles TTL-Signal oder durch Signale gegeben, die an irgendeine der 256 Standard-Digitalleitungen des Testkopfes angelegt werden können. Ein Anregungssignal kann aus einer einzigen 0 oder bestehen oder es kann durch eine Folge von Nullen und Einsen vorgegeben sein. Die Folge ist ein 8-Bit-Muster, wie es durch das Testprogramm vorgegeben wird. Das 8-Bit-Muster kann so programmiert sein, daß es sich mehrfach wiederholt, so daß die Folge bis zu 4.095 Bits aufweisen kann. Die Frequenz und die Anzahl der Bits ist durch den Anregungstakt festgelegt. Die 24 speziellen digitalen Eingangsl'eitungen entsprechen den Standard-Digitalleitungen mit der Ausnahme, daß die Standard-Digitalleitungen TTL-kompatibel sind, während die speziellen Eingangsleitungen so programmiert sein können, daß sie 1-und O-Pegel im Bereich von -36V bis +36 V aufweisen.
Der UÜT-Takteingang von der UÜT-Takt- und Worteinheit 523 wird an beide Seiten des Testkopfes angelegt und besteht aus einem oder mehreren sehr kurzen Impulsen, z.B. von 50 ns. Erneut wird die Anzahl der Impulse innerhalb der Impulsfolge durch das Testprogramm bestimmt. Der UUT-Worteingang wird ebenfalls beiden Seiten des Testkopfes zugeführt und gibt eine Folge von 1- und O-Bits mit Signalpegeln vor, die TTL-kompatibel sind. Das Bitmuster kann eine Länge von 64 Bits aufweisen und dieses Muster kann wiederholt werden, um eine Folge bis zu 4.095 Bits zu erzeugen. Die Frequenz, mit der die Folge von Einsen und Nullen dem Testobjekt UUT vorgegeben wird und die Anzahl der Bits innerhalb der Folge hängt von dem ÜÜT-Takteingang ab. Die digitale Taktvorgabe wird normalerweise durch zwei Takte gesteuert, die als Anregungstakt und Vergleichstakt
709810/0407
bezeichnet sind. Der Anregungstakt steuert die Taktung und Anregung und der Vergleichstakt steuert die Taktung der Messungen. Der Anregungstakt ist so programmiert/ daß er 1- und O-Pegel für eine oder mehrere von 280 Digitalleitungen erzeugt. Die Geschwindigkeit, mit der die Tests ausgeführt werden und die Länge der Folge von Einsen und Nullen wird durch das Testprogramm vorgegeben. Der Vergleichstakt erzeugt andererseits eine Rechteckspannung, die zur Steuerung des Meßtaktes benutzt wird. Die Periodendauer und die Anzahl der Perioden, die als Anzahl der Takte bezeichnet wird, sind im Testprogramm vorgegeben. Die Verzögerungszeit ist durch die Anzahl der Vergleichstakte multipliziert mit der Signalperiodendauer vorgegeben. Diese Verzögerungszeit ergibt sich aus der Zeit zwischen dem letzten Anregungs-Eingangsimpuls, der an das Testobjekt UUT angelegt wird bis zu dem Abtastimpuls der Station am Ausgang des Testobjektes UUT.
Die an dem Testobjekt UUT ausgeführten Messungen sind ebenfalls entweder analog oder digital. Eine Analogmessung wird entweder mit dem Oszillographen 541, dem Zeitzähler 543 oder dem Multimeter 542 durchgeführt. Diese Einrichtungen sind an das Testobjekt UUT angeschlossen und die Messungen werden unter Steuerung durch das Programm durchgeführt. Während eines bestimmten Testschrittes zeigt eine von 3 Anzeigelampen oC ,
ß> , V" auf dem Anzeigefeld 510 an, ob der Zähler, das Multimeter oder der Oszillograph für die analoge Messung ausgewählt worden ist. Die obere und untere Grenze der durch das Testprogramm vorgegebenen analogen Messung wird zusammen mit einem gemessenen Datenwert auf dem Anzeigefeld 510 dargestellt. Diese Einrichtungen werden ebenfalls herangezogen, um dem Bedienungsmann bei der Einstellung einer Komponente in dem Testobjekt UUT- behilflich zu sein. Das benutzte Gerät kann so programmiert sein, daß es automatisch eine fortlaufende Messung der mit dem Testobjekt UUT verbundenen Stationsleitung
709810/0 407
durchführt. Wenn die Testfolge angehalten wird, so beobachtet der Bedienungsmann einen fortdauernden Meßwert auf einer der
drei Einrichtungen, wenn er einen nicht dargestellten Schalter zweimal drückt. Es gibt 24 Stationsleitungen, welche für
analoge Messungen benutzt werden. Diese sind in zwei Knotenpunktgruppen von jeweils 12 Leitungen unterteilt. Die Gruppen sind als Knotenpunktgruppen A und B bezeichnet. Die Leitungen können austauschbar sein. Während eines bestimmten Testschrittes kann eine einzelne Leitung aus irgendeiner Gruppe
oder aus beiden Gruppen für eine analoge Messung verwendet
werden.
Die 24 Gleichstromsignal-Verteilungsleitungen können in einer Testfolge für verschiedene Zwecke verwendet werden. Beispielsweise können sie eine Spannungsversorgungseinheit mit dem
Testobjekt UUT verbinden oder sie können ein Multimeter an
das Testobjekt UUT anschließen. Diese Leitungen sind mit
einer von drei Sammelschienen, die als Knotenpunkte E', F und
G bezeichnet sind, in einer Sammelschienen-Verteilereinheit
530 verbunden. Die Spannungsversorgungseinheiten sind entweder durch die programmierbaren Spannungsversorgungseinheiten 548, die Eingangssignale für das Testobjekt UUT erzeugen,oder durch eine feste Spannungsversorgungseinheit 547 gegeben, die die Spannung für die Teststation selbst erzeugt. .
Die Testkopfanordnung 504 weist ein bewegliches Fehler-Analysiermuster auf, das durch drei handelsüblich erhältliche Schrittmotoren gesteuert wird, wobei für die X, Y und Z-Richtung jeweils ein Schrittmotor vorgesehen ist. Jeder Motor ist in der Lage, bis zu 65.535 Schritte unter Steuerung durch das Programm auszuführen. Die Bewegungen in der X- und Y-Richtung erfolgen zu Beginn beschleunigt und zum Ende abgebremst, um Positionierfehler zu vermeiden, die typischerweise kleiner als 0,01 cm
sind. Die maximale Geschwindigkeit in diesen Richtungen beträgt 4,5 cm pro Sekunde. Der zur Bewegung des Musters in.der Z-Achse
709810/'0 407
benutzte Motor wird mit einer konstanten Geschwindigkeit von 10,7 cm pro Sekunde angetrieben. Das handelsüblich erhältliche Fehler-Analysiermuster FAP wird zur Ausführung von Signalmessungen im Bereich von 40 mV bis 40 V benutzt und besitzt ein Frequenzverhalten von 0 bis 35 MHZ. Das Muster wird ebenfalls für Analogmessungen bei digitalen Hochgeschwindigkeitsdiagnosen benutzt, wenn es zusammen mit dem Computer betrieben wird.
Das Prüfen einer hypothetischen Platine, die 200 Ausführungsbefehle erfordert, löst bei diesem Testsystem bei jedem Ausführungsbefehl im Mittel 20 Tests aus. Es sei vermerkt, daß in diesem Fall 4000 Tests ausgeführt werden. Die bei diesem hypothetischen Platinentest auszuführende Reihenfolge be — steht aus dem Aufnehmen der Platine und dem Einsetzen derselben in die Teststation, was bei einem geübten Operator ungefähr 1 Sekunde erfordert, einer Auslöseroutine, die ungefähr 50 mS erfordert und 200 Ausführungszyklen. Es wird somit innerhalb sehr kurzer Zeit durch das System festgestellt, ob eine gedruckte Schaltungsplatine für den Versand geeignet ist oder nicht.
Jene gedruckten Schaltungsplatinen, die beim Test Fehler aufweisen, werden weitergetestet, um den fehlerhaften Teil des Schaltkreises zu isolieren. Das Fehler-Isolationssystem der automatischen Testanordnung umfaßt im allgemeinen ein off-line-Verarbeitungssystem, ein on-line-Verarbeitungssystem,ein bewegliches Muster und Standard-Meßinstrumente.
Gemäß den Figuren 1 und 2 wird das off-line-Verarbeitungssystem lOOA zur Umwandlung von grober Herstellungsinformation in eine Form benutzt, die für das Testsystem brauchbar ist. Figur 2 zeigt in näheren Einzelheiten das off-line-System lOOA. Der Compiler 202 unterstützt die Umwandlung analoger Testspezifikationen 204 hinsichtlich der gedruckten Schaltungsanordnung
709810/0407
in eine automatische Test-Maschinensprache der Station. Als Ausgang des Compilers ergibt sich eine Test-Datei 107. Der Verbindungs-Datei-Generator 200 wandelt die schematische Information und die Koordinaten für die Testpunkte 203 in eine formatgebundene Datei 108 um. Der Knotenpunkt-Datei-Generator 201 benutzt den Ausgang der Verbindungsdatei des Verbindungs-Datei-Generators 200 zur Festlegung eines reduzierten gerichteten Graphen gemäß Figur 3C und erhält sodann die Knotenpunkt-Referenzinformation und formatiert die Knotenpunkt-Referenzdatei 109.
Das on-line-Verarbeitungssystem lOOB benutzt die Verbindungsdatei 108, die Knotenpunkt-Referenzdatei 109 und das Testsystem 500 zur Festlegung eines Fehlerweges und isoliert mögliche Fehler. Es bewerkstelligt dies, indem es das bewegliche Muster 104 (siehe ebenfalls Figur 27) von dem fehlerhaften Ausgang der zu prüfenden Schaltungsplatine 103 zurückholt und den in jedem Knotenpunkt gemessenen Wert des Schaltkreises mit Werten in der Knotenpunkt-Referenzdatei 109 vergleicht. Wenn der.Fehlerweg endet, so wird die Verbindungsdatei ferner benutzt, um mögliche fehlerhafte Komponenten zu identifizieren. Das bewegliche Muster 104 besteht im allgemeinen aus einer X-Y-Tabelle und einem Muster mit hoher Impedanz von ungefähr 35 MHZ Bandbreite, das von Hewlett-Packard und anderen Gesellschaften handelsüblich vertrieben wird. Die Tabelle ist in der Lage, das Muster innerhalb von 0,01 cm des vorgegebenen programmierten Wertes zu positionieren.
Eine überprüfung der Merkmale des automatischen Fehler-Isoliersystems wird durch eine Betrachtung eines typischen Testschaltkreises (Figur 3A) als ein gerichteter Graph (Figur 3B) erleichtert. Die Knotenpunkte in dem gerichteten Graphen gemäß Figur 3B entsprechen den Knotenpunkten in dem zu testenden Schaltkreis gemäß Figur '3A und sie sind durch in einem Kreis angeordnete Ziffern in Figur 3A bezeichnet. Die Verzweigungen des gerichteten Graphen entsprechen Elementen oder Gruppen von
7 0 9 810 /0 A 0 7
2839323
Elementen eines Schaltkreises. Das Fehler-Isoliersystem stellt einen Fehlerweg über eine Ausgangsklemme zu einem Anschlußpunkt innerhalb des Schaltkreises her. Die Lokalisierung des Anschlußpunktes zusammen mit dem gerichteten Graphen v/ird sodann benutzt, um Zweige auszuwählen, die den Fehler verursacht haben könnten. Die Knotenpunkte des Fehlerweges werden mit "Fehler-Knotenpunkte" bezeichnet und der letzte Knotenpunkt in dem Fehlerweg ist der "fehlerhafte Knotenpunkt". Jedem fehlerhaften Knotenpunkt ist ein "fehlerhafter Zweig" zugeordnet, der von dem fehlerhaften Knotenpunkt hinwegführt. Der fehlerhafte Zweig ist sodann die Komponente, die den fehlerhaften Knotenpunkt verursacht. Die Fehler-Auflösungsfähigkeit des Systems wird somit durch die Anzahl der Zweige festgelegt, die zu dem fehlerhaften Knotenpunkt führen und durch die Anzahl der Komponenten, die von diesen Zweigen repräsentiert werden. Wenn ein Signal durch einen fehlerhaften Zweig verläuft, so unterliegt es einer Störung und es fällt aus einem Toleranzzustand heraus, der durch Instrumente festgestellt werden kann.
Wie zuvor erläutert, benötigt das Fehler-Isoliersystem zwei Arten von Beschreibungsdateien für die Fehlerisolierung. Diese sind:
1. Eine Verbindungsdatei und
2. Eine Knotenpunkt-Referenzdatei.
Ein Teil einer typischen Verbindungsdatei für den gedruckten Schaltkreis gemäß Figur 3 ist in Figur 4 dargestellt. Bei Bezugnahme auf Figur 4 sei vermerkt, daß die tatsächliche physikalische Anordnung der Knotenpunkte dem Element bzw. den Elementen eines Pfades oder Zweiges zugeordnet sind. Die Teile der Schaltung liegen als Widerstand R52, usw. vor und die schematischen Verbindungen von Teilen werden ebenfalls in Beziehung zu ihrer physikalischen Gegenwart zwischen Knotenpunkten angegeben. Die Verbindungsdatei enthält ebenfalls die
709810/0 407
Information, die zum Aufbau des gerichteten Graphen und zur physikalischen Lokalisierung irgendeines Punktes erforderlich ist. Die nicht dargestellte Knotenpunkt-Referenzdatei enthält den an dem Testpunkt zu messenden Wert und kann zuvor durch Berechnung oder empirisch erstellt werden. Wenn ein Fehlerweg endet, so werden die Komponenten in den Zweigen, die von dem fehlerhaften Knotenpunkt hinwegführen, in der Verbindungsdatei aufgefunden. In Figur 4 ist ebenfalls ein Pegel eingezeichnet. Der in Figur 4 dargestellte Pegel bezieht sich auf die Entfernung, d. h. die minimale Anzahl von Zweigen, die durchschritten werden müssen, um den Knotenpunkt zu erreichen.
Die graphische Darstellung gemäß Figur 3 ist in Figur 4 in Form einer Datei dargestellt. Die durch einen Kreis umfaßten:. Buchstaben X stellen Punkte dar, die als Testpunkte bei diesem speziellen Test und dieser speziellen Schaltung ausgewählt worden sind. Sie bilden entweder Eingänge für unsymmetrische Elemente des gedruckten Schaltkreises oder Anschlußklemmen für den gedruckten Schaltkreis. Sie sind ausgewählt worden durch Festlegung der unsymmetrischen Elemente innerhalb der Teileliste und durch nachfolgende Verdichtung von Wegen und Schleifen zu einzelnen Knotenpunkten. Die Verbindungsdatei gemäß Figur 4 enthält die Information zur Errichtung des gerichteten Graphen gemäß Figur 3B und des reduzierten gerichteten Graphen gemäß Figur 3C.
Um zu erläutern, wie das System arbeitet, sei angenommen, daß der Widerstand R73 gemäß Figur 3 und 4 einen Fehler aufweist, d. h. der Zweig von dem Knotenpunkt 27 zu dem Knotenpunkt 7 fehlerhaft ist. Der Test an der Klemme 63 gemäß Figur führt zu einem fehlerhaften Ausgangssignal und das System bewegt das bewegliche Muster zu den Testpunkten 3 und 4, d. h. auf den Pegel 2. Dies führt dazu, daß 3 ein fehlerhafter Knotenpunkt ist. Eine wiederholte Benutzung des beweglichen Musters führt zu einem Fehlerweg von 3 nach 11, von dort
7D9810/-0A07
nach 18 und von dort nach 27, wobei 27 der fehlerhafte Knotenpunkt ist. Eine Prüfung der mit diesem fehlerhaften Knotenpunkt verbundenen Zweige führt zu dem Ergebnis, daß der Widerstand R47 oder der Widerstand R73 die fehlerhaften Komponenten sind.
Im folgenden sei nun eine detaillierte Beschreibung der Erfindung gegeben. Gemäß Figur 5 ist ein Blockdiagramm des Universal-Test- und Fehler-Isoliersystemes für gedruckte Schaltkreise dargestellt. Die grundlegenden Elemente des Systems umfassen eine Teststation 500 und einen handelsüblich erhältlichen Computer 503, wie beispielsweise den Minicomputer der Honeywell-Serie 316. Eine elektronische Steueranordnung und eine Schnittstelleneinrichtung 502 sind für die Datenübertragung und die Erzeugung von Steuersignalen verantwortlich. Obwohl für das Gruppieren der verschiedenen Anordnungen getrennte Blöcke in Figur 5 benutzt werden, liegt es auf der Hand, daß dies nur zum leichteren Verständnis der Anordnung geschieht und daß in Wirklichkeit die physikalische Anordnung innerhalb der Teststation entweder zentral oder in Nachbarschaft des zu steuernden Elementes erfolgen kann. Dementsprechend ist das Steuernetzwerk 513 für die Datenübertragung in allen Blöcken 501, 502 und 505 dargestellt. In gleicher Weise ist die Stations-Anzeige und Steuerung 519 in getrennten Blöcken 501, 502 und 505 dargestellt. Datenübertragungsschaltkreise sind 'in der Computertechnik bestens bekannt und es können geeignete Typen bei der vorliegenden Erfindung verwendet werden. Ein typisches Daten- und Steuersignal-Ubertragungsnetzwerk ist in Einzelheiten in dem US-Patent Nr. 3 715 727 beschrieben.
Zeittaktvorgabe
Eine Master-Zeittaktsteuerung 514 ist in den Figuren 7 und 8 dargestellt und besteht im wesentlichen aus einem Johnson-Zähler, einem internen Kristall-Oszillator und Gatterschaltkreisen zur
7098 10/0 407
Erzeugung eines Satzes von 16 diskreten Zeitschritten pro vollständigem Zyklus. Gemäß den Figuren 7 und 8 werden drei Grund-Taktsignale A, B und C zur Erzeugung der diskreten Zeittaktschritte benutzt.
Der Takt A, der auch als interner Takt bezeichnet wird, besteht aus einem 36 KH2-Signal, das unter folgenden Bedingungen benutzt wird: (a) Lösch-, Leerlauf- oder Auswertemodus, (b) Datenlademodus, wenn Stopverriegelung und entweder Hand- oder Anzeigeverriegelung gesetzt sind, (c) Datenanforderung, Datenspeicherung oder Fehlerausgabe, wenn das Empfänger-Bereitschaftssignal vorliegt, z.B. ein Signal vom Computer im online-Betrieb, das anzeigt, daß der Computer bereit ist, ein Signal zu empfangen. Im off-line-Betrieb nimmt dieses Signal immer den hohen Pegel ein.
Der Takt B wird als externer Takt bezeichnet und ist ein Takt, der durch die Schnittstellenelektronik erzeugt wird und der Aufnahme von Daten aus dem Computer oder Lochstreifenleser in die Stationsregister dient. Dieser Takt wird als Quelle für den Master-Zeittaktzähler benutzt, wenn der Daten-Entlademodus und die Stopverriegelung nicht gesetzt ist.
Der Takt C wird als Anregungstakt bezeichnet und stellt grundsätzlich eine programmierte Version eines Zeitintervall-Kristalloszillatorzählers dar. Der Anregungstakt wird als eine Quelle für den Master-Zeittaktzähler jedesmal benutzt, wenn sich die Station im Ausführungsmodus befindet. Dies ist der Modus, in welchem Anregungssignale zu dem Testobjekt UUT übertragen werden.
Zwei Schritte treten bei jeder Taktperiode des Zählertaktes auf. Ein Schritt besitzt den Kennbuchstaben TL und überdeckt eine vollständige Periode eines Zählertaktes. Ein anderer Schritt besitzt den Kennbuchstaben TP und überdeckt die letzte Hälfte der Periode eines Zählertaktes. Die Identifizierung der Schritte
709810/0407
in der Reihenfolge ihres Auftretens innerhalb des Zyklus ist wie folgt: (1) TL-I (2) TP-I (3) TL-2 (4) TP-2 (5) TL-3 (6) TP-3 (7) TL-4 (8) TP-4 (9) TL-5 (10) TP-5 (11) TL-6 (12) TP-6 (13) TL-7 (14) TP-7 (15) TL-8 (16) TP-8.
Zwei diskrete Zeitpunkte pro Taktperiode sind zur Steuerung zweier aufeinanderfolgender Ereignisse wie der Freigabe des Parallelausdrucks und der Taktung vorgesehen. Beispielsweise wird üblicherweise ein Zähler zum Parallelausdruck mit TL-8 freigegeben und die getaktete Übertragung der parallelen Daten erfolgt mit TP-8.
Steuersignale wie FFl bis FF4, welche Ausgänge bestimmter Stufen der Master-Zeittaktzähler 701, TL 1-4 darstellen, werden in verschiedenen Schaltkreisen der Station zur Erzeugung der korrekten Zeittaktung benutzt.
Mastermodus-Steuerung
Die Mastermodus-Steuerung (siehe Figur 14) erzeugt eine ausgewählte Folge eines zyklischen Durchlaufs durch 8 diskrete Moden, d. h. Schritte. Diese 8 Moden erzeugen eine Torsteuerung, durch welche die Reihenfolge und zeitliche Vorgabe von grundlegenden Stationenfunktionen vorgegeben wird. Unter Bezug auf die Figuren 9 und 14 sei der Eintritt und der Ausgang aus jedem Modus und die Funktion eines jeden Modus näher beschrieben.
(a) Leerlauf - Dies ist der Modus, in welchem die Station nach der anfänglichen Spannungsversorgung sich im Wartezustand befindet. Während einer folgenden Operation kann in diesen Modus ebenfalls auf Grund verschiedener Löschsignale,die direkt dem gespeicherten Datenmodus entnommen werden, eingetreten werden. Gemäß Figur 14 wird in den Leerlaufmodus eingetreten, wenn irgendeines der folgenden Signale vorliegt: Schalter löschen, illegaler Modus, Test vorüber und Systemstillstand löschen. In den Leerlaufmodus
7098 1 0/0407
kann ebenfalls eingetreten werden, wenn sowohl das Vergleichs- als auch das ΤΡ-8-Signal an dem UND-Gatter 1415 und dem ODERrGatter 1401 vorliegen. Das Verlassen dieses Modus und der Übergang zu dem Löschmodus wird normalerweise über das UND-Gatter 1402 bewerkstelligt, wenn ein ΤΡ-1-Slgnal zusammen mit einem Start-Verriegelungssignal vorliegt. Das Start-Verriegelungssignal wird beim Auftreten eines der folgenden Ereignisse ausgelöst: (1) das Testobjekt UUT wird in den Testkopf eingesetzt, (2) wenn der nicht dargestellte Test-Auslöseschalter niedergedrückt wird oder (3) wenn die Testeinheit 500 durch Niederdrücken des nicht dargestellten Eingangsschalters in die manuelle Betriebsweise umgeschaltet wird.
(b) Löschen - Dies ist ein Übergangsmodus, in welchem ein Löschsignal erzeugt wird, um die Daten auf der Sammelschiene zu löschen. Der Zeitrahmen, in dem das Löschsignal erzeugt wird, ist durch TP-6 vorgegeben und das Signal löscht alle funktionellen Register 1207, 1208 (siehe Figuren 7, 8 und 12).
(c) Datenanforderung - Die Teststation kann in den Datenanforderung smodus entweder aus dem Löschmodus oder aus dem Auswertemodus über das ODER-Gatter 1403 oder über das UND-Gatter 1407 eintreten. Der Eintritt in den Datenanforderungsmodus aus dem Löschmodus erfolgt zum Zeitpunkt TP-8, während der Eintritt ausgehend vom Auswertemodus erfolgt, wenn der vorangegangene Test nicht ein Betriebstest war und nicht ein letzter Test während des Untermodus 3 SM-3 zum Zeitpunkt TP-8. Der Datenanforderungsmodus ist der Modus, in welchem die Teststation dem Computer einen Teststation-Status anzeigt und Daten anfordert. Die Teststation erwartet in diesem Modus laufend die Bestätigung des Datenempfangs von dem Computer. Im off-line-Betrieb ist dies nur ein Übergangsmodus.
709810/0407
(d) Daten laden - Der Eintritt in den Datenlademodus erfolgt immer im Datenanforderungsmodus und schreitet zum Ausführungsmodus weiter. In diesen Modus wird eingetreten, wenn ein Voraus-Befehlsignal und die Signale SM-3 und TP-8 alle an dem UND-Gatter 1404 vorhanden sind. Dies ist der Knotenpunkt, in welchem die Teststation Daten entweder von einem Computer im on-line-Betrieb erhält oder von einem Lochstreifenleser 507 oder einem internen Speicher 515 im automatischen Off-line-Betrieb oder von den Datenvorwahlschaltern 508a in der Steuerkonsole 508, wenn sich die Teststation im Handbetrieb befindet. Der Austritt aus dem Datenlademodus erfolgt in Abhängigkeit der folgenden verschiedenen Bedingungen: Ein Vorausbefehl von dem Computer 503 ist vorhanden und die Teststation befindet sich im on-line-Betrieb, wodurch angezeigt wird, daß alle Daten für diesen Test übertragen worden sind; ein Ausführungs— Adressenbefehl liegt vor (Gruppe 04, Leitung 77), wodurch angezeigt wird, daß die Station den Test auszuführen bereit ist; die Station befindet sich nicht im Stop-Zustand (d.h. die Stop-Verriegelung ist nicht gesetzt) oder wenn sich die Station im Stop-Zustand befindet, so muß sie für den Handbetrieb hergerichtet sein; die Teststation befindet sich nicht im Submodus mit dem Zyklus 3 SM-3; und die Station weist eine Anstiegsflanke des Impulssignales TP-8 auf.
(e) Ausführung - Während des Ausführungsmodus wird der Test tatsächlich ausgeführt. Die Anregung von Eingängen und die Auswertung von Ausgängen werden während dieses Modus ausgeführt. Der Eintritt in diesen Modus erfolgt immer aus dem Datenlademodus, wie zuvor erläutert. Der Austritt aus dem Ausführungsmodus erfolgt über ein UND-Gatter 1410 während des Submoduszyklus SM-3 und während des Vorhandenseins der Anstiegsflanke des Impulses TP-8.
709810/0407
(f) Auswertung - Während dieses Modus werden die Testresultate, die zuvor während des Ausführungsmodus gebildet wurden, ausgewertet, um den nächsten Verlauf der Aktion festzulegen. Der Eintritt in den Auswertungsmodus erfolgt aus dem Ausführungsmodus nur in der zuvor erläuterten Weise. Vom Auswertungsmodus kann die Teststation in den Datenanforderungsmodus, den Systemstillstandmodus oder den Datenspeichermodus austreten. Wenn die laufenden Testresultate ein Nichtfunktionieren des Testobjektes (Systemstillstand) signalisieren, so erfolgt über das UND-Gatter 1406 während des Submodus SM-3 und des Impulses TP-8 ein Austritt in den Systemstillstandmodus. Wenn andererseits die laufenden Testresultate die Funktion des Testobjektes signalisieren und dies auch bei dem letzten Test hinsichtlich des Testobjektes UUT der Fall ist, so erfolgt während des Submodus SM-3 und des Impulssignales TP-8 ein Austritt in den Datenspeichermodus. Wenn andererseits die Testresultate die Systemfunktion signalisieren, so ist dies nicht der letzte Test und es erfolgt der Austritt zu dem Datenanforderung smodus unter direkter Umgehung des Leerlauf- und Löschmodus.
Submodus-Steuerung
Zusätzlich 'zu den Master-Taktsignalen und den 8 Moden gemäß Figur 14 gibt es 4 Submodus-Steuersignale, die im Taktdiagramm gemäß Figur 9 dargestellt sind. Der Submodus-Steuersignalgenerator weist als Grundlage einen Johnson-Zähler mit serieller Taktung, paralleler übertragung und mit einer Torsteuerung auf, um der Reihe nach die 4 verschiedenen Submoden zu erzeugen. In diesem Zusammenhang sei auf Figur 10 verwiesen. Gemäß den Figuren 9 und 10 werden Submodus-Steuersignale SMO bis SM3 erzeugt. Die Figuren sind insoweit aus sich selbst verständlich, als alle Elemente für die Signalerzeugung, die Signalnamen und die Moden mit.Bezugszeichen versehen sind und Pfeile den Informationsfluß anzeigen. Wie aus der zuvor in Zusammenhang mit
709810/0^07
Figur 6 gegebenen Beschreibung ersichtlich, stellen die Pfeile angelegte Signale dar, wobei die Hardware in Figur 10 dargestellt ist. Dementsprechend kann ein Fachmann alle erforderlichen Bool1sehen Gleichungen aufstellen, um die verschiedenen Submodus-Signale zu erhalten. Betrachtet man beispielsweise in Figur 10 das ODER-Gatter 1001, so sieht man, daß folgende Signale an dieses angelegt sind: Spannung eingeschaltet, Löschmodus, Leerlaufmodus, FFl und A-I. Unter Verwendung der entsprechenden Bool'sehen Gleichung kann man schreiben: Spannung eingeschaltet + Löschmodus + Leerlaufmodus + FFl + (A-I) = Submodus 0. Die sich durch das Anlegen der Signale an das UND-Gatter 1013 ergebende Bool'sehe Gleichung lautet wie folgt: Auswertemodus χ Auswertung speichern = (A-2).
Die 4 Submoden erzeugen Gattersignale, die Aktivitäten auslösen, welche in jedem Submodus oder Schritt zu Ende geführt werden. In Abhängigkeit von dem vorliegenden Modus und solcher Dinge wie dem Betrag der zu übertragenden Daten können ein oder mehrere vollständige Submoduszyklen innerhalb eines Modus ausgeführt werden. Ein vollständiger Submoduszyklus ist für die Übertragung einer Datengruppe erforderlich.
Gemäß Figur 10 erfolgt der Eintritt in den Submodus 0 (SM-O) bei vorliegender Spannung, vorhandenem Löschmodus oder Leerlaufmodus direkt über das ODER-Gatter 1001. In den Submodus 0 kann auch indirekt über das ODER-Gatter 1011 eingetreten werden, wenn einerseits einer der Moden: Datenanforderung, fehlerhaftes Testobjekt, Daten laden, Ausführung, Auswertung und Datenspeicherung vorliegt und zusätzlich die Hinterflanke des Impulses TP-8 und der Submodus 3 an den Eingängen des UND-Gatters 1002 vorliegen. Der Austritt aus dem Submodus SM-O hängt von der ersten Hinterflanke des Impulses TP-8 am UND-Gatter 1005 ab und vom Ausgangssignal des ODER-Gatters 1004, das unter folgenden Bedingungen ein Signal liefert: Entweder liegt einer der folgenden Moden vor: Datenanforderung, Daten laden, Daten
709810/0407
speichern, Testobjekt fehlerhaft, Auswertung oder das UND-Gatter 1003 gibt ein Ausgangssignal ab. Das UND-Gatter 1003 gibt ein Ausgangssignal ab, wenn einerseits der Ausführungsmodus und andererseits ein Testobjektüberlauf vorliegt.
Der Eintritt in den Submodus 1 erfolgt aus dem Submodus 0 in der zuvor erläuterten Weise. Der Austritt aus dem Submodus 1 hängt von der Hinterflanke des Impulses TP-8 am UND-Gatter 1009 zusammen mit einer der folgenden Bedingungen ab: (1) Datenanforderung, Daten laden, Daten speichern oder Testobjekt fehlerhaft; oder (2) Ausführungsmodus zusammen mit Ausführungsverzögerung am UND-Gatter 1007, wodurch angezeigt wird, daß alle programmierten Vergleichstaktsignale übertragen worden sind und die digitale Vergleichsauswertung vollständig ist oder (3) Auswertemodus zusammen mit dem Ausgangssignal des ODER-Gatters 1015. Eine der grundlegenden Funktionen des Submodus 1 besteht in der Erzeugung einer Freigabezeit für das Eintakten von Daten in die Leitungs-Adressregister.
Der Eintritt in den Submodus 2 erfolgt immer aus dem Submodus Der Austritt aus diesem Submodus hängt von der Hinterflanke des Impulses TP-8 am UND-Gatter 1010 zusammen mit einer der folgenden Bedingungen ab: (1) Datenanforderung, Daten laden, Daten speichern, Testobjekt fehlerhaft oder Ausführungsmodus am ODER-Gatter 1012; oder (2) Auswertemodus am UND-Gatter 1013 zusammen mit einer zweiten Betätigung des Ausführungsschalters, wenn ein Programmstop programmiert war oder die Station in einem halbautomatischen Betrieb betrieben worden ist. Eine der grundlegenden Funktionen des Submodus 2 besteht im Setzen einer Freigabezeit zum Eintakten von Daten mit der Zeichennummer 3 in die am wenigsten signifikanten Bitpositionen der Datenregister. Ferner wird die Testentscheidung fehlerfrei/fehlerhaft während des Auswertemodus zum Zeitpunkt TP-I in diesem Submodus ausgeführt.
709810/0407
Der Eintritt in den Submodus 3 erfolgt immer aus dem Submodus Der Austritt aus diesem Submodus in den Submodus 0 ist von der Hinterflanke des Impulses TP-8 am UND-Gatter 1002 zusammen mit einer der folgenden Bedingungen abhängig: (1) Datenanforderung, (2) Daten laden, (3) Ausführung, (4) Auswertung, (5) Daten speichern oder (6) Testobjekt fehlerhaft. Eine der grundlegenden Funktionen dieses Submodus liegt in der Vorgabe einer Freigabezeit für das Eintakten von Daten mit der Zeichennummer in die signifikantesten Bitpositionen der Datenregister.
Datenübertragung und Datenübertragungssteuerung
Die Übertragung von Daten und Steuersignalen wird von der Steuerelektronik 501 und der Schnittstelleneinrichtung 502 (siehe Figur 5) bewirkt. Insbesondere werden die Daten und Steuersignale über eine Datenschiene, die der externen Schnittstelle 512 zugeordnet ist, übertragen, wobei der Taktsteuermechanismus 514 und der Datenübertragungs-Steuermechanismus 513 verwendet werden.
Unter Bezugnahme auf die Figuren 6, 11, 12 und 13 wird die Adressierung, die Datenübertragung und der Schnittstellenmechanismus im folgenden näher beschrieben. Jede Datengruppe 1201 innerhalb einer Nachricht besteht aus 4 diskreten Zeichen 1 bis 4, von denen sich jedes aus 6 Bit zusammensetzt. Insgesamt sind 16 Adressgruppen verfügbar (Siehe Figur 13). Die Gruppen sind mit 00 bis 17 (oktal) durchnummeriert. Jedes Zeichen ist wie folgt gekennzeichnet:
(1) Das Zeichen 1 kennzeichnet die Gruppen-Adressdaten und und es wird in das Gruppen-Adressregister 1202 während des Submodus 0 geladen; es wählt aus, welches Leitungsadressregister 1201 benutzt werden soll.
(2) Das Zeichen 2 bestimmt die Zeilenadressdaten und es wird in das Zeilenadress-Datenregister 1204 während des Submodus 1 geladen; es wählt aus, welche Gruppe von funktionellen Datenregistern 1207, 1208 Zeichen aufnehmen.
709810/0407
(3) Das Zeichen 3, das auch als Datenwort 1 bezeichnet wird, enthält die ersten 6 Bits der in die Register 1208 einzugebenden funktionellen Daten, wobei die Dateneingabe durch die in den Zeichen 1 und 2 enthaltenen Daten freigegeben wird.
(4) Das Zeichen 4, das auch als Datenwort 2 bezeichnet wird, umfaßt die letzten 6 Bit, der in die Register 1207 einzugebenden funktionellen Daten, wobei die Dateneingabe durch die in den Zeichen 1 und 2 enthaltenen Daten freigegeben wird.
Gemäß Figur 13 ist zu entnehmen, daß insgesamt 16 Adressgruppen verfügbar sind. Die Gruppen sind oktal mit 00 bis 17 beziffert. Wenn eine bestimmte Gruppe durch die Gruppenadresse ausgewählt wird, wobei dies im Gruppenadress-Datenregister 1202 über die Gruppenadress-Decodiereinrichtung 1203 erfolgt, so bereitet diese besondere Gruppenausgangsleitung ein bestimmtes Leitungsadressregister 1204 vor. Das Leitungsadressregister 1204, das die Leitungsadressdaten 00 bis 77 enthält, bereitet eine von 64 Leitungen vor, die oktal mit 00 bis 77 beziffert sind. Diese ausgewählte Leitung gibt seinerseits die Zeichen 3 und 4 zum Laden in eine bestimmte Gruppe funktioneller Datenregister 1207, 1208 frei, in dem sie das an das UND-Gatter 1208 angelegte Datentaktsignal durchsteuert. Der Ausgang der funktionellen Datenregister wird für mehrere Funktionen benutzt, wie beispielsweise das Programmieren kommerzieller Ausrüstungen, indem Bitmuster an den Eingangsklemmen des Testobjektes UUT erzeugt werden, was weiter unten noch näher erläutert wird.
Schnitt stellen-Modxissteuerung
Gemäß Figur 6 ist die Folge der Ereignisauftritte der Schnittstelleneinheit 512 bei der Datenübertragung wie folgt:
a) Leerlauf - wenn zwischen der Teststation und dem Computer keine übertragung stattfindet, so kehrt die Schnittstelle zu
709810/0407
diesem Modus zurück. Dies wird durch das Anlegen eines Schnittstellen-Löschsignales oder eines negierten Computersignales am ODER-Gatter 601 angezeigt, um zum nächsten Modus fortzuschreiten, muß das Signal SAT (Station zum Empfang bereit) wirksam werden. Dieses Signal wird erzeugt, wenn die Teststation das Senden von Daten anfordert.
b) Bereit zum senden - wenn ein Freigabesignal SAT an das UND-Gatter 602 angelegt wird, so ist diese besondere Station in der Lage, Daten an den Computer zu senden. Die Station muß jedoch warten, bis der Computer zum Datenempfang bereit ist. Wenn der Computer zum Datenempfang bereit ist, so gibt ein Signal CRDY (Computerkanal bereit) das UND-Gatter 603 frei, so daß zu diesem Zeitpunkt die Modussteuerung in den Sendestatus fortschreitet.
c) Sendestatus - in diesem Modus wird ein 16 Bit-Datenzeichen von der Teststation 500 auf die parallelen Datenleitungen zu dem Computer abgegeben. Dieses Zeichen beinhaltet die Identifizierungsnummer der Station, eine Beschreibung der Konsole (Steuerpositionen), und eine Modusidentifikation (Daten bei fehlerhaftem Testobjekt, Anforderungsdatei, Anforderung des nächsten Blockes, fehlerhafte Datenaufzeichnung, gespeicherte Daten und Testfortführung). Die Testnummeridentifizierung, die Dateinummeridentifizierung, die Testnummer und die Dateinummer ID beziehen sich auf Information, die über die Vorwahlschalter 508a in der Steuerkonsole 508 eingegeben werden. Wenn Daten durch die Sendeeinheit gesendet v/erden, so geht eine Datenübertragungssteuerung 513 über das UND-Gatter 604 in den Wartemodus über. Zur gleichen Zeit wird ein Impuls an den Computer 503 gesendet, um diesen Leerlaufzustand anzuzeigen.
709810/0407
d) Warten - die Übertragungssteuerschaltung 513 des Computers verharrt in diesem Modus bis der Computer mit einem Kanalbereitschaftssignal (FF4) antwortet, wobei dieses Signal an das UND-Gatter 608 angelegt wird, um anzuzeigen, daß die zu dem Computer gesendeten Daten empfangen worden sind und in die Zentraleinheit CPU eingegeben worden sind.
e) Entscheidung - in diesem Modus können zwei Wege beschritten werden. Der eingeschlagene Weg hängt davon ab, ob die Station Daten zu dem Computer sendet oder Daten von dem Computer empfängt. Wenn die Station Daten zu dem Computer sendet, so sind die Daten auf der Datenschiene vorhanden und es werden ein Sendeverriegelungssignal und ein Störimpulssignal dem UND-Gatter 607 zugeführt, wodurch dem Computer angezeigt wird, daß er die Daten aufnehmen soll. Die Schnittstelle schreitet sodann zu dem Wartemodus weiter.
Es gibt grundsätzlich 5 Datenquellen für die automatische Teststation 500. Die Daten werden eingegeben entweder durch die Vorwahlschalter 508a, den Computer 503, den Lochstreifenleser 507, die Anzeigekonsole 510 und die Instrumentenauslesung der Testkopfanordnung 504. Während einer normalen Operation schreitet die Teststation zu einem Modus, bei dem das Senden von'Daten an den Computer angefordert wird. In diesem Fall wird die Leitung RTSI wirksam (siehe Figur 11). Wie zuvor beschrieben, tritt dieser Zustand während der Moden: Datenanforderung, Testobjekt fehlerhaft und Datenspeicherung auf. Zu dem Zeitpunkt, wo das Signal RTSI freigegeben wird, startet die Teststation 500 mit dem Entladen der Daten in die Computerschnittstelle 512. Während des Submodus 1 und der Zeittaktperiode TP-8 (siehe Figuren 8 und 9) werden 16 Datenbits in den Datenpuffer 1101 eingegeben. Hierdurch wird die Station-Bereitschaftsverriegelung 1113 freigegeben und erzeugt ein Unterbrechungssignal für den Computer. Die Computerschnitt-
709810/0407
stelle 512 schreitet zu dem Bereitschaftsmodus fort. Im ModusZeitpunkt 6 wird die Stationbereitschaftsverriegelung 1113 gelöscht. Die Bestimmungs-Bereit-Leitung vom UND-Gatter 1106 nimmt das hohe Potential ein.und veranlaßt die Station, weitere 16 Datenbits zu entladen. Dieses Mal wird jedoch die Station beim Vorliegen des Submodus 3 und des Signales TP-8 gestoppt und der gesamte Prozeß wird solange wiederholt, bis alle Stationsdaten entladen sind.
Wenn die Stationsschnittstelle in den Daten-Lade-Modus fortschreitet, so verursacht die gesetzte Station-Bereitschaftsverriegelung eine Unterbrechung in der zuvor beschriebenen Weise. Die Computerschnittstelle 512 erzeugt das Signal DNP zum Zeitpunkt des Modus 4. Dieses Signal DNP veranlaßt den Taktsteuerzähler 1105 zur Erzeugung eines Datenausdruckes und eines Puffertaktsignales, welches seinerseits Computerdaten in das Serien-Parallelregister 1101 taktet. 16 Taktimpulse werden sodann sowohl auf der Puffertaktleitung, als auch auf der externen Taktleitung erzeugt, welche zur Übertragung der Blockdaten in die Teststation 500 benutzt werden. Am Ende des 16. Taktzyklus befindet sich die Teststation im Submodus 1 und in der Zeitperiode TP-8, sofern es sich um die erste Blockübertragung handelt oder sie befindet sich im Submodus 3.und in der Zeitperiode TP-8, wenn es sich um die zweite Blockübertragung handelt. Diese Signale erzeugen ein Signal EOL über das ODER-Gatter 1112 und die UND-Gatter 1111 und 1107, die ihrerseits die Taktsteuerung 1105 sperren bis mehr Daten bereitstehen, um eingegeben zu werden. Dieser Prozeß wird wiederholt bis alle Daten für einen bestimmten Testblock zu der Teststation übertragen sind. Danach schaltet ein Vorwärts-Modussignal des Computers den Stations-Mastermodus-Steuerzyklus weiter.
709810/0407
Interner Speicher
Der interne Speicher 515 wird als ein Pufferspeicher zur Speicherung von Daten benutzt, die von an die Teststation 500 angeschlossenen Einheiten, wie beispielsweise dem Lochstreifenleser 507 und dem Computer 5O3;-erhalten werden. Da der Test mit einer Geschwindigkeit ausgeführt wird, die ungefähr 10 mal so hoch als die Computerrechengeschv/indigkeit ist, ist eine Schnittstelle mit Datenpufferung im internen Speicher 515 erforderlich. Der interne Speicher besteht aus einem MOS-Halbleiterspeicher und erfordert eine Wiederauffrischung, um die gespeicherten Daten aufrechtzuerhalten. Ein solcher Speicher ist beispielsweise in der US-PS 3 760 379 beschrieben.
Testobjekt (UÜT) - Anregungssignale
Die Testobjekt-Anregungssignale können sowohl analoger, als auch digitaler Natur sein. Beide Signalarten werden für bestimmte Tests benötigt. Analoge Testobjekt-Anregungssignale werden von einem der beiden Impulsgeneratoren 545, 546 und/ oder von dem Impulsgenerator 544 erhalten. Aus den Figuren 5, 15 und 16.ist entnehmbar, daß der Impulsgenerator 545 oder der Impulsgenerator 546 an einen von zwei Anregungs-Knotenpunkten C oder D angeschlossen werden kann. Von jedem dieser Knotenpunkte kann irgendeine von 12 Leitungen über Anregungsleitungen an die Platinenadapter des Testkopfes 504 angeschlossen werden. Die Programmdaten für die Impulsgeneratoren und den Kurvenformgenerator werden angelegt, wenn die Teststation von dem Datenlademodus zu dem Ausführungsmodus fortschreitet. Die Verteilerrelais bleiben von einem Testzyklus .zu dem nächsten Testzyklus geschlossen, vorausgesetzt, daß nicht eine besondere Relais-Programmsteuergruppe zum Datenladen adressiert worden'ist, in welchem Fall nur die davon
709810/0407
beeinflußten Relais gesperrt werden, während die Gruppe adressiert wird.
Die digitalen Anregungssignale können eine der vier folgenden Formen einnehmen: (1) ein digitales Standard-Eingangssignal von der Einheit 526; (2) ein spezielles Anregungs-Eingangssignal von der Einheit 524; (3) ein Testobjekt-Takteingangssignal von der Einheit 523 oder (4) ein Testobjekt-Wort-Anregungs-Eingangssignal ebenfalls von der Einheit 523. Unabhängig von der Form des betroffenen Anregungs-Eingangssignales tritt die tatsächliche Aufschaltung des Anregungssignales im Zeitpunkt des Eintrittes in den Ausführungsmodus auf, wobei eine Verzögerung um den Betrag der Testverzögerung,die programmiert sein kann, gegeben ist. In Figur 17 sind die verschiedenen Anregungssignale im Verhältnis zu den verschiedenen Moden und Submoden dargestellt.
Gemäß den Figuren 5 und 17 wird ein digitales Standard-Eingangssignal, welches TTL-kompatibel ist, an irgendeine der 256 Leitungen des Testkopfes 504 angelegt. Die Auswahl einer besonderen Leitung als Eingangsleitung erfolgt programmgesteuert, wie dies zuvor anhand der Figuren 12 und 13 erläutert wurde. Digitale Eingangssignale werden der Reihe nach an eine ausgewählte Leitung in Form eines Musters aus Einsen und Nullen angelegt. In Abhängigkeit von der Anzahl der Anregungstaktimpulssignale wird ein vorbestimmtes Bitmuster auf der Leitung in serieller Weise zu der Ein/Ausgabematrix 55Oa, 55Ob verschoben. Die maximale Anzahl der programmierbaren Anregungstakte ist typischerweise mit 4095 gegeben, so daß eine entsprechende Anzahl von Bitverschiebungen auf einer Eingangsleitung möglich ist. Die Anregungstaktfrequenz ist programmierbar und kann bis zu 5 MHz betragen, wobei diese Frequenz die Geschwindigkeit festlegt( mit der die in einem bestimmten Bitmuster angeordneten Bits zu der Eingangsklemme hinbewegt werden.
709810/0407
Ausgehend von der speziellen digitalen Anregungseinheit 524
sind 12 spezielle Anregungsleitungen auf jeder Seite des
Testkopfes 504 angeordnet. Diese Anregungsleitungen stimmen
grundsätzlich mit den Standard-Anregungsleitungen überein
mit der Ausnahme, daß den Werten von "1" und "0" andere Pegel zugeordnet sind. Die Werte auf den Standard-Leitungen sind TTL-kompatibel und der Pegel für "1" und "0" ist auf diesen Leitungen im Bereich von -36 V bis +36 V so programmiert, daß
das Pegelprogramm für den Zustand "0" wenigstens o,5 V negativer als das Pegelprogramm für den Wert "1" ist. Die 24
speziellen Anregungsleitungen sind weiterhin in 3 Gruppen
zu 8 Leitungen unterteilt, wobei innerhalb jeder Gruppe die
Leitungen mit einem unterschiedlichen Pegel hinsichtlich des Wertes "1" und "0" programmiert werden können.
Es gibt eine Testobjekt-Taktleitung, die auf jeder Seite des Testkopfes 504 vorhanden ist. Diese Leitung ist TTL-kompatibel und stellt grundsätzlich einen Anregungstakt mit gepufferter fester Breite dar.(siehe Figur 17). Die Frequenz und die Anzahl der Taktimpulse auf einer Leitung sind beide programmierbar, wobei die Maximalwerte die gleichen, wie bei einem digitalen Standard-Eingangssignal sind. Die hier gewählte Frequenz entspricht derjenigen eines Anregungstaktes in Fig.17 und wird daher für das Takten der digitalen Standardleitung benutzt. Die
Anzahl der Taktimpulse ist jedoch unabhängig programmierbar.
Es gibt ebenfalls eine Testobjekt-Wortleitung pro Seite des
Testkopfes, wobei diese Leitung ebenfalls TTL-kompatibel ist. Das Signal auf dieser Leitung ist ein programmierbares Serienwort von 64 Bit. Die Bits werden aus der Wortleitung mit der Anregungstaktfrequenz herausgetaktet, wobei die Anzahl der
Taktimpulse die gleiche, wie bei der zuvor erläuterten Testobjekt-Taktleitung ist. Das Bitmuster wird fortlaufend automatisch im Kreis verschoben.
7098 1 0/0407
Testobjekt (UUT)-Messung
Die Testobjekt-Messung ist ebenfalls in zwei allgemeine Funktionsgruppen, nämlich eine analoge und eine digitale Kategorie unterteilt. Für einen befriedigenden Test kann eine dieser beiden Funktionsgruppen oder es können auch beide Funktionsgruppen herangezogen werden. Die Testobjekt-Messungen werden mit einer der drei folgenden handelsüblichen Meßeinrichtungen durchgeführt: (1) ein Oszillographensystem 541, das aus dem Oszillograph Tektronix, Typ 568 bestehen kann; (2) ein Multimeter 542, das ein Gerät vom Typ 82OOA der Firma John Fluke sein kann und (3) ein Zeittaktzähler 543, der ein Gerät vom Typ 5326A der Firma Hewlett-Packard sein kann. Nimmt man erneut Bezug auf die Figuren 15 und 16, so sind die Eingangsklemmen irgendeines der drei Meßgeräte an die beiden Messungs-Knotenpunkte A oder B angeschlossen. Der Knotenpunkt A ist seinerseits mit einer von 6 Musterleitungen verbunden, die auf der linken Seite des Testkopfes verteilt sind oder er ist an eine von 6 Musterleitungen auf der rechten Seite des Testkopfes 504 angeschlossen. In gleicher Weise ist der Knotenpunkt B mit irgendeiner der 6 Musterleitungen auf der linken Seite des Testkopfes 504 oder mit irgendeiner von 6 Musterleitungen auf der rechten Seite des Testkopfes 504 verbunden. Die Zeittaktdiagramme für den Zähler, den Oszillographen und das Multimeter sind in den Figuren 19, 20 und 21 entsprechend dargestellt.
Gemäß den Figuren 18 und 19 wird der Zeittaktzähler wie folgt betrieben: Wenn durch die Teststation und den Test-Verzögerungs— impuls (sofern programmiert) in den Ausführungsmodus eingetreten wird und das Fehler-Analysiermuster (sofern programmiert) seine Bewegung beendet hat, so wird eine Warteperiode von 100 ms ausgelöst. Wenn die Zählerfreigabeleitung programmiert ist, so
709810/0407
wird nach der Warteperiode der Zähler getriggert, um eine Messung auszulösen. Wenn die Messung durch den Zähler beendigt ist, so signalisiert der Zähler über den Druckbefehl der Teststation, daß die Messung beendigt ist und Auslesedaten für einen Vergleich bereitstehen. Zu diesen Zeitpunkt wird ein Vergleich zwischen den programmierten oberen und unteren Grenzwerten und dem tatsächlichen, vom Zähler gemessenen Wert,durchgeführt und es wird eine Entscheidung getroffen, ob ein Fehler oder kein Fehler vorliegt. Das Bereitschaftssignal für den Datendruck liefert ein Gattersignal, das die Teststation vom Ausführungsmodus zum Auswertemodus fortschreiten läßt. Wenn das Ergebnis zeigt, daß das Testobjekt bezüglich dieser Messung fehlerfrei ist, so schreitet die Station vom Auswertercodus zum Datenanforderungsmödus weiter, es sei denn, daß dies der letzte Test gewesen ist, wobei in diesem Fall die Teststation in den Datenspeichermodus übergeht* Wenn der Test ergibt, daß das Testobjekt nicht fehlerfrei war, so geht die Station in den Betriebsstillstandmodus über und es wird das aus dem Zähler ausgelesene Ergebnis in den. Computer übertragen.
Die Messung mit dem Multimeter kann für externe Triggerung programmiert sein, wobei der Betrieb des Multimeters eine zu der anhand der Zählermessung beschriebenen Zeittaktsteuerung identische' Zeittaktsteuerung aufweist. Wenn eine externe Triggerung nicht programmiert ist, so werden wiederholte Messungen mit dem Multimeter durchgeführt (Siehe Figur 21). Während einer normalen Operation werden Programmdaten zu dem Multimeter übertragen, wenn die Teststation 500 den Datenlademodus verläßt. Wenn jedoch ein getriggerter Eintritt von Programmdaten in das Multimeter gewünscht wird, so wird der externe Befehlseintritt programmiert. In diesem Modus werden die eingegebenen Daten im Multimeter gespeichert und es werden programmierte Daten zur Ergänzung nur herangezogen, wenn der Trigger betätigt wird.
709810/0407
Die Messung mit dem Oszillographen erfolgt durch die Teststation beim Vorliegen eines positiven Trigger-Freigabesignales (Siehe Figur 20) . Eine einzelne Messung wird sodann in Koinzidenz mit dem ersten .positiven Synchronisationssignal, das dem Oszillographen zugeführt wird, durchgeführt. Programmdaten, die obere und untere Grenzdaten umfassen, werden dem Oszillographensystem zugeführt, wobei dies sofort geschieht, wenn die Teststation 500 den Oszillographen zum Eintritt in den Ausführungsmodus veranlaßt. Bei Beendigung der Messung durch den Oszillographen 541 wird ein Druckbefehl an die Station ausgegeben, der ein Bereitschaftssignal zum Datenausdruck auslöst, welches Signal die Signalauswertung der Grenzwertleitungen gestattet. In Abhängigkeit von dem Zustand dieser Leitungen, versetzt die analoge Ein/Ausgabeeinheit 527 den Schaltkreis in die Lage, eine Betriebsfreigabe/Betriebsstillstand-Feststellung zum Zeitpunkt TP-I und im Submodus 2 während des Auswertemodus durchzuführen. Während dieser normalen Operation wird nur eine Messung pro Test durchgeführt. Wenn es gewünscht ist, die Oszillographenmessungen zu wiederholen, so wird die getriggerte Wiederholungsleitung programmiert.
Spannungsversorgung und Steuerung
Es gibt im allgemeinen zwei Arten von Spannungsversorgungseinrichtungen in der Teststation 500; eine Spannungsversorgungseinrichtung 547 für die Station und eine Spannungsversorgungseinrichtung 548 für das Testobjekt. Die Spannungsversorgungseinrichtung 547 besitzt Setzausgänge. Die Spannungsversorgungseinrichtung für das Testobjekt ist programmierbar und besteht in erster Linie aus 8 Einheiten PS-I bis PS-8. Die Spannungsversorgung-Uberwachung und Steuerung 521 für die Einheiten PS-I bis PS-8 sind in den Figuren 22 bis 26 dargestellt. Auf einer Testkonsole 511 können die Ausgänge der Spannungsversorgungseinheiten fortlaufend überwacht werden. Ferner ist eine
709810/0407
Spannungsversorgung für die Beleuchtung von Überwachungslampen auf der Steuerkonsole 508 vorgesehen, wobei diese Lampen aufleuchten, wenn die Spannungsversorgung vorgegebene Grenzwerte unterschreitet.
Gemäß Figur 22 wird ein Digital/Analogwandler 2203 über ein 10 Bit-Schieberegister 2202 programmiert, um eine programmierte Eingangsspannung für die Spannungsversorgungseinrichtung 548 über einen Operationsverstärker 2204 und einen Transistor 2206 zu erzeugen. Der Ausgang der Spannungsversorgungseinheit 548 (Figur 5) wird mit der programmierten Eingangsspannung im Vergleicher 2205 verglichen, um ein unteres Grenzwertsignal zu erhalten.
Gemäß Figur 23 entspricht die Steuereinheit PS-2 im wesentlichen der Steuereinheit PS-I mit der Ausnahme, daß der Ausgang von der Spannungsversorgungseinhext negativ ist und die programmierte Spannung ein positives Vorzeichen auf v/eist, was eine Invertierung der programmierten Spannung im Inverter 2304 vor dem Anlegen der Spannung an den Spannungsvergleicher 2306 erfordert. Ein Serien-Widerstandsnetzwerk, bestehend aus einem Widerstand 2307 von 9,1 kS£ und einem Potentiometer 2308 von 2 kA ist für die Anpassung an einen Rückkopplungswiderstand 2309 von 10 k£vorgesehen, um eine Spannungsverstärkung von 1 für den nachgeschalteten Verstärker zu gewährleisten. Die aus der Steuereinheit PS-2 erhältliche Spannung bewegt sich zwischen 0 und 7 V.
Gemäß Figur 24 ist die Spannungsversorgungs-Steuereinheit PS-3 und PS-5 dargestellt, die der Steuereinheit PS-I mit der Ausnahme entsprechen, daß der Operationsverstärker 2405 eine Spannungsverstärkung von 4 aufweist. Die Steuereinheit PS-3 liefert eine Spannung im Bereich von 0 bis 40 V.
709810/040?
Gemäß Figur 25 ist ein Teil der Spannungsversorgungsversorgungs-Steuereinheit PS-7 dargestellt, wobei die in Figur 25 dargestellte Schaltungsanordnung den Schaltungsteil 2403 in Figur ersetzt.
In Figur 26 ist die Spannungsversorgungs-Steuereinheit PS-4, PS-6 und PS-8 dargestellt. Es sei vermerkt, daß dieser Schaltkreis dem Schaltkreis gemäß Figur 23 mit der Ausnahme entspricht; daß das Rückkopplungsnetzwerk 2609 so gewählt ist, daß der Vergleichereingang im Verhältnis 1:4 die programmierte verstärkte Ausgangsspannung kompensiert. Da das Serien-WiderStandsnetzwerk das gleiche wie bei der Einheit PS-2 ist und der Rückkopplungswider stand in der Spannungsversorgungseinheit 39 k^£ aufweist, ergibt sich eine 1:4 Verstärkung.
Testkopfanordnung
Gemäß Figur 27 ist die Testkopfanordnung 504 gemäß Figur 5 perspektivisch dargestellt. Das Testobjekt ÜUT-2701 ist eine durch die Teststation 500 getestete gedruckte Schaltungs— platine und sie ist kein integraler Bestandteil des Testkopfes, obwohl sie in Figur 27 mit dargestellt ist, um das Zusammenwirken mit dem Testkopf zu veranschaulichen. Die Adapterplatinen 2702 und 2703 verbinden die Leitungen der Teststation über Anschlußstiftblöcke 2704 und 2705 mit dem Testobjekt UUT-2701. Die beiden Adapterplatinen 2702 und 2703 sind zu beiden Seiten des Testkopfes angeordnet. Die Adapterplatinen weisen eine Verdrahtung nach Art eines gedruckten Schaltkreises auf und sie können verschiedene elektronische Komponenten aufweisen, die für die Ausführung der Testfolge erforderlich sind. Die austauschbaren Stiftblöcke 2704 und .2705 besitzen ein unterschiedliches Stiftraster, so daß die Teststation alle möglichen Arten von gedruckten Schaltungsplatinen zum Test aufnehmen kann. Die Verbindungskabel 2706
709810/0407
und 2707 verbinden die Adapterplatinen direkt mit den Stiftblöcken 2704 und 2705, die ihrerseits unter Programmsteuerung verschiedene analoge und/oder digitale Anregungssignale an das Testobjekt anlegen. Andererseits werden Meßsignale über die Stiftblöcke von dem Testobjekt abgenommen und über die Adapterplatinen zu den Meßinstrumenten weitergeleitet. Es sind insgesamt 280 Stationsleitungen (140 Leitungen pro Seite) vorgesehen, die mit dezimal 000 bis 279 beziffert sind und die bei jedem diskreten Testschritt ausgewählt werden können, um eine bestimmte, durch eine Anweisung in der Maschinensprache vorgegebene Funktion auszuführen. Beispielsweise führt eine Gruppenadresse 04, eine Leitungsadresse 02, ein Datenwort 01 und ein Datenwort 02 zu einer Prüfung der Leitung 011 auf den Wert "1". Jede Stationsleitung kann als Eingangs- oder Ausgangsleitung in Bezug auf das Testobjekt benutzt werden.
Ein beweglicher Taster 2708 besteht beispielsweise aus dem Standardmodell 1124A von Hewlett-Packard. Die Position des Fehleranalysier-Tasters 2708 wird durch drei Schrittmotore 2709, 2710 und 2711 gesteuert, die Bewegungen des Tasters in x, y und z-Richtung bewirken, wobei jeweils ein Motor einer Achse zugeordnet ist. Die Geschwindigkeit der Motoren, für die x- und y-Richtung erfolgt beschleunigt beim Bewegungsstart und abgebremst vor dem Erreichen des Endpunktes der Bewegung, um. einen Positionierfehler zu verhindern. Die maximale Geschwindigkeit des Tasters in der x- und y-Richtung beträgt 4,5 cm pro Sekunde. Der Motor für die z-Richtung wird benutzt, um den Taster mit dem Testobjekt UUT in Kontakt zu bringen und diesen Kontakt wiederum aufzuheben. Die Geschwindigkeit in der z-Richtung erfolgt mit konstanter Geschwindigkeit, wobei diese 10,7 cm pro Sekunde beträgt. Der Taster wird in den x- und y-Koordinaten auf dem Testobjekt UUT mit einer Genauigkeit von 0,01 cm positioniert. Grenz-
709810/0407
schalter verhindern eine Aussteuerung des Tasters in dem Fall, wo eine Fehlfunktion auftritt oder wo eine falsche Tasterposition programmiert wird, was zu einer Beschädigung der Hardware führen könnte. Der Fehleranalysier-Taster führt Messungen an Signalen aus, die sich im Bereich von 40 mV bis 40 V bewegen und die eine Frequenz aufweisen von 0 bis 35 MHz. Der Taster ist in erster Linie für Analogmessungen vorgesehen, er wird jedoch auch für digitale Untersuchungen mit hoher Geschwindigkeit benutzt, wenn er in Zusammenarbeit mit dem Computer H316 betrieben wird.
Ein vollständiger Test des Testobjektes 2701 wird unter Steuerung eines Testprogramines ausgeführt, welches aus einer Folge von Testanweisungen besteht, von denen jede einen bestimmten Testschritt definiert. Gemäß Figur 28 ist jede Testanweisung in einer Gruppe von Testregistern 2801 gespeichert. Obgleich diese Testregister in Figur 28 an einem Ort dargestellt sind, können sie in der tatsächlichen Teststation über die ganze Station verteilt sein und jeweils der Einheit benachbart angeordnet sein, deren Funktion sie zu steuern haben. Beispielsweise können die Register 0000 bis 0002 eine Gruppe von Registern bilden, die in der Nähe des Testkopfes angeordnet sind, um die in dem Block 2802 angegebenen Funktionen auszuführen, d. h. Eingang, Anregung, Auswertung, Ausgang und Antwort. In gleicher Weise können die Register 0003 bis 0005 in der Nähe des Tasters 2708 angeordnet sein, um dessen Funktion und Bewegung zu steuern.
Um einen einzelnen diskreten Testschritt auszuführen, wird die Information in dem Testprogramm zunächst in die Stationsregister 2801 geladen, wobei die Information dem H316-Computer 503, dem Lochstreifenleser 507 oder dem internen Speicher gemäß Figur 5 entnommen wird. Die Information in den Testregistern 2801 der Station steuert die Stationfunktionen für
709810/0407
jeden diskreten Testschritt. Die Register sind in 16 Gruppen unterteilt, die mit oktal 0 bis 17 beziffert sind und es gibt 64 Leitungen innerhalb jeder Gruppe, die mit oktal 0 bis 77 beziffert sind. Jede Anweisung in einem Testprogramm besteht aus 4 Zeichen, wobei das erste Zeichen 2806 die Gruppenadresse 0 bis 17 oktal und das zweite Zeichen 2807 die Leitungsposition 0 bis 77 oktal innerhalb der Gruppe von Registern definiert. Die dritten und vierten Zeichen 2808 und 2809 definieren die Daten, die unter der Registeradresse vorhanden sind. Die Adressen-Decodiereinrichtung 2810 gibt eine der verschiedenen Leitungen frei und verteilt auf diese Weise die Daten in das ausgewählte Register.
Ein logischer Schaltkreis für die Verteilung der Signale auf verschiedene Leitungen ist in Figur 29 dargestellt. Die Information wird über das UND-Gatter 2901 mittels einer ausgewählten Leitungsadresse und eines Daten-Schiebetaktsignales aus der Datenschiene in die Register 2902 und 2903 eingegeben. Die Daten werden durch Verwendung von 1 aus 16-Decodiereinrichtungen 2904 und 2905 decodiert, um eine der 32 Leitungen in der Einrichtung 2906 zu beaufschlagen. Daten und/oder andere Signale werden durch den Verstärker 2907 und die Relaisspule 2908 auf die freigegebene Leitung gegeben. Ein UND-Gatter 2909 wird durchgeschaltet, wenn die Adressierung beendigt ist und die Daten werden an den Anzeigeausgang ausgegeben. Dieser Schaltkreis kann hinsichtlich Wechselspannungssignalen für eine Anregung, eine Messung, eine Synchronisierung, eine allgemeine Triggerung und eine allgemeine Torsteuerung benutzt werden, wie dies im Block 517 gemäß Figur 5 gezeigt ist. Der Schaltkreis kann auch mit geringfügigen Modifikationen gemäß dem Block 518 in Figur 5 für die Messung mit dem Oszillographen, dem Multimeter, dem Zähler, für die Impulserzeugung, die Kurvenformerzeugung und die Gleichstromsignalverteilung verwendet werden.
70 9 810/0407
Fehleranalysier-Tastersteuerung
In de Figuren 30 und 31 ist ein logisches Blockdiagramm für die Bev/egung steuerung des Tasters und ein Zeittaktdiagramm für diese Bev/egungs steuerung dargestellt. Der Modus A-301 stellt den zuvor beschriebenen Leerlaufmodus dar. Der Modus B ist für die Rückführung des Tasters in z-Richtung vorgesehen und er wird ausgehend von dem Modus A über ein UND-Gatter 3002 angeregt, wenn ein neues Daten-Verriegelungssignal und ein Ausführungs-Modussignal vorliegt. Der Modus C-3005 ist der Bewegung des Takters in x- und y-Richtung zugeordnet und wird über den Modus B erreicht, wenn einem UND-Gatter 3004 ein Signal zugeführt wird, das die Beendigung der Bewegung in z-Richtung anzeigt und das Modus B-Signal ebenfalls vorliegt. Der Modus D-3OO8 ist der Weiterführung des Tasters in z-Richtung zugeordnet und er wird vom Modus C über das UND-Gatter 3007 ausgelöst, v/enn die Bewegung des Tasters in x- und y-Richtung beendet ist. Der Modus E-3011 dient dem Laden des Zählers für die z-Richtung und wird von dem Modus D ausgelöst, nachdem die Bev/egung des Tasters ausgeführt ist. Schließlich wird der Zyklus vervollständigt und der Modus A, d. h. der Leerlaufmodus wird über das UND-Gatter 3012 von dem Modus E ausgelöst, nachdem von dem Z-Schrittakt ein Signal an dem UND-Gatter angelegt wird.
Figur 32 zeigt das logische Blockdiagramm für die Steuerung des Testkopfes. Beim Einsetzen des Testobjektes UUT in den Testkopf wird ein logisches Signal mit hohem Pegel an dem UND-Gatter 3201 erzeugt. Wenn der Testkopf-Freigabe/Sperrschalter auf der Frontkonsole sich in der Freigabeposition befindet, so veranlaßt das UND-Gatter 3201 das Setzen der Verriegelung 3202. Das Setzen der Verriegelung 3202 zieht das Setzen der Verriegelungen 3204 und 3206 nach sich, wobei dies mit Verzögerungen erfolgt, die durch Monoflops 32O3
70981 0/0407
und 3205 vorgegeben sind. Wenn die Verriegelung 3206 gesetzt ist, so wird der Treiberverstärker 3207 eingeschaltet und verursacht die Erregung der dem Stiftkontakt zugeordneten Spule, wodurch die zu testende gedruckte Schaltungsplatine an die Teststation angeschlossen wird. Die Verriegelung 3206 ruft ein Testauslösesignal hervor, das über die Verzögerungsschaltungen 3208 und 3209 ausgegeben wird. Das Testauslösesignal verursacht den Testbeginn.
Wenn der Test beendet ist, so erzeugt das ODER-Gatter 3213 ein Ausstoßsignal, welches über das UND-Gatter 3212 und nachgeschaltete Verzögerungsglieder die Verriegelung 3206 löscht. Das Löschen dieser Verriegelung gibt über die Spulen den Stiftkontakt frei, wodurch die zu testende Schaltungsplatine freigegeben wird. Bei der Freigabe des Testobjektes v/erden die Verriegelungen 3204 und 3202 zurückgestellt.
Figur 33 zeigt das logische Blockdiagramm für die Bewegung des Tasters in einer Richtung. Der Anfangsblock 3301 enthält die Differenz zwischen der tatsächlichen Tasterposition und der geforderten Position des Tasters und das anfängliche Bewegungssignal setzt die Verriegelung 3306. Die gesetzte Verriegelung 3306 gestattet das Zählen eines Frequenztaktes im Zähler 3307 und im Frequenzgenerator 3305. Am Ausgang des Frequenzgenerators werden Schrittimpulse erzeugt, die die Bewegung des Tasters hervorrufen. Diese Impulse erhöhen den Zählstand des Aufwärtszählers 3303, wobei dies über das UND-Gatter 3304 solange geschieht, bis der maximale Zählstand im Zähler 3307 erreicht ist. Danach werden die Impulse ebenfalls im Abwärtszähler 3301 gezählt, wodurch sich die zurückzulegende Entfernung ergibt. Der Aufwärtszähler veranlaßt den Frequenzgenerator zu einer sanften Beschleunigung bis zu einer maximalen Geschwindigkeit und der Abwärtszähler verursacht über den Abbrems-Vergleichsblock 3302 eine Abbremsung bis die korrekte Position erzielt ist. Wenn der Abwärtszähler 3301
709810/0407
auf O zurückgestellt ist, so wird die Verriegelung 3306 gelöscht und die Bewegung des Tasters beendet.
Zur weiteren Veranschaulichung der Wirkungsweise der Fehler-Analysier-Hardware sei auf die Figuren 34, 35 und 36 Bezug genommen. Wie zuvor erläutert, erfolgt die Bewegung des Tasters unter Steuerung durch das Programm, wobei Testdateien, Verbindungsdateien und Knotenpunkt-Referenzdateien herangezogen werden. Die Testdatei enthält das auf die Maschinensprache der Teststation umgewandelte Eingangsmuster und steuert die Testeinrichtung an. Die Knotenpunkt-Referenzdatei weist eine errechnete oder empirisch ermittelte Tabelle von Ereignissen für jeden vorgegebenen Knotenpunkt des Schaltkreises auf, wobei diese Ereignisse mit dem aufgeprägten Bitmuster in Beziehung stehen. Die Verbindungsdatei enthält die Schaltkreisverbindungen der verschiedenen Elemente und wenn möglich die Knotenpunktidentifizierung für einen vorgegebenen Fehler. Das Operationsprogramm gestattet die Ausführung eines Testes auf einen fehlerfreien/fehlerbehafteten Betrieb des Testobjektes und eine automatische Fehlerisolierung durch Benutzung des von der Software gesteuerten Tasters und durch die Möglichkeit eines Operatoreingriffes. In einer vollständig automatischen Betriebsweise durchläuft das System den Test und die Fehlerisolierung und gibt dem Systemoperator das oder diejenigen Elemente an, die fehlerhaft sind.
Die Wirkungsweise des programmgesteuerten Fehler-Isolier- und Testsystems wird anhand der Figuren 34, 35 und 36 beschrieben. Gemäß Figur 36 beginnt der Taster an den Ausgangsklemmen 3GO7 eines mit Fehlern behafteten, gedruckten Schaltkreises 3608. Durch Benutzung der Verbindungsdatei für diese Art gedruckter Schaltungsplatinen wird der Taster zu dem ersten Knotenpunkt 3606 des Elementes 3605 des gedruckten Schaltkreises geführt. Der Punkt 3606 ist in der Verbindungsdatei in Form von x- und y-Koordinaten vorhanden und diese Koordinaten ergeben bei ihrer
709810/0407
Decodierung geeignete Signale, die den Taster in den Knotenpunkt 3606 führen. Der Taster wird sodann in z-Richtung abgesenkt, um den Knotenpunkt 3606 zu berühren, nachdem der Taster seine Bewegung in x, y~Richtung beendigt hat. Die Eingangsklemmen 3600 werden sodann mit dem geeigneten elektrischen Anregungssignal angesteuert und es wird das Ergebnis mit dem geforderten Ergebnis verglichen, wobei das geforderte Ergebnis durch die Knotenpunkt-Referenztabelle für diese Position vorgegeben ist.
Gemäß Figur 34 speichert eine Gruppe von Registern 3401 die Testfolge. Eine andere Gruppe von Registern speichert die Verbindungsdatei, durch die die x, y-Positionen der verschiedenen Knotenpunkte für die gerade getestete gedruckte Schaltungsplatine vorgegeben werden. Eine v/eitere Gruppe von Registern 3403 speichert den geforderten Testwert für die zu testende Position, die mit diesem Wert über Verbindungsdaten verbunden ist. Wenn der durchgeführte Vergleich nicht erfüllt wird, so erfolgt eine Anzeige, daß der vorliegende spezielle Knotenpunkt ein fehlerhafter Knotenpunkt ist. Wird der Vergleich erfüllt, so fährt der Taster zu dem nächsten Knotenpunkt 3607 vielter, wobei diese Schritte solange wiederholt werden, bis ein Fehler festgestellt wird.
In.Figur 35 ist ein Flußdiagramin dargestellt, das den typischen Fehler-Isolierprozeß zeigt. Vom Startpunkt 3500 bis zu dem Schritt 3505 sind Schritte dargestellt, in denen die erforderlichen Daten in eine Gruppe von Registern 3401 bis 3403 geladen werden. Im Block 3506 fährt der Taster zu dem am nächsten liegenden Test-Knotenpunkt. Alle vorausgegangenen Tests bis zu dem Test, der einen Fehler ergab, werden im Block 3507 gesammelt und verarbeitet und es wird eine Festlegung getroffen, ob dieser Knotenpunkt in einem Fehlerweg liegt oder nicht. Liegt dieser Knotenpunkt in dem Fehlerweg,
709810/0407
so wird angezeigt, daß er einen oder mehrere fehlerhafte Zweige aufweisen kann. Dementsprechend wird der Taster über alle äquidistanten Zweige bewegt und es wird der Test hinsichtlich aller Zweige ausgeführt, um den Fehlerweg aufzusuchen. Wenn andererseits keiner der äquidistanten Zweige einen Fehlerweg darstellt, so ist der letzte Knotenpunkt in dem Fehlerweg der fehlerhafte Knotenpunkt.
70981 0/0407

Claims (15)

  1. Patentansprüche
    , 1. JFehler-Analysiersystem zur Bestimmung des Fehlerortes auf ^ einer gedruckten Schaltungsplatine, gekennzeichnet durch
    a. eine erste Einrichtung zum automatischen Anlegen einer vorbestimmten Reihenfolge elektrischer Testsignale an die gedruckte Schaltungsplatine,
    b. eine zweite auf die erste Einrichtung ansprechende Einrichtung zur Feststellung eines durch die Testsignale ausgelösten Fehlers und
    c. eine auf die erste und zweite Einrichtung ansprechende dritte Einrichtung zum automatischen Festlegen des ■Fehlerortes auf der gedruckten Schaltungsplatine.
  2. 2. System nach Anspruch 1, dadurch gekennzeichnet , daß die dritte Einrichtung einen beweglichen Fehleranalysier-Taster zur automatischen und aufeinanderfolgenden elektrischen Kontaktgabe mit vorgegebenen Stellen der fehlerhaften Schaltungsplatine aufweist.
  3. 3. System nach Anspruch 2, gekennzeichnet durch eine vierte Einrichtung zur elektromechanischen Kopplung mit dem Fehleranalysier-Taster, um dem Taster eine Bewegung in den x, y, z-Koordinaten zu erteilen, wobei diese Koordinaten jeweils senkrecht aufeinander stehen.
  4. 4. System nach Anspruch 3, gekennzeichnet durch eine fünfte an die vierte Einrichtung angeschlossene Einrichtung, um dem Fehleranalysier-Taster eine vorbestimmte Anfangsbeschleunigung in den x, y, z-Koordinaten zu erteilen.
    709810/0407
  5. 5. System nach Anspruch 4, gekennzeichnet durch eine sechste an die vierte und fünfte Einrichtung angeschlossene Einrichtung, um dem Fehleranalysier-Taster eine vorbestimmte Endbeschleunigung in den x, y-Koordinaten zu erteilen, wobei der Taster in Richtung auf eine vorbestimmte Position zunächst beschleunigt und sodann abgebremst wird.
  6. 6. System nach Anspruch 3, gekennzeichnet durch Schrittmotoren als vierte Einrichtung.
  7. 7. System nach Anspruch 3, gekennzeichnet durch siebte mit der dritten Einrichtung verbundene Einrichtungen zur Adressenspeicherung vorbestimmter Positionen der gedruckten Schaltungsplatine, mit der sich der Fehleranalysier-Taster nacheinander in elektrischem Kontakt befindet.
  8. 8. System nach Anspruch 7, gekennzeichnet durch eine mit der ersten und siebten Einrichtung verbundene achte Einrichtung zur Speicherung der hinsichtlich einer vorbestimmten Position auszuführenden Testfolge.
  9. 9. System nach Anspruch 8, dadurch gekennzeichnet , daß die achte Einrichtung den bei jedem Test hinsichtlich einer vorgegebenen Position erwarteten Wert speichert.
  10. 10. System nach Anspruch 9, gekennzeichnet durch eine neunte an die erste und achte Einrichtung angeschlossene Einrichtung zum Vergleich des in Bezug auf die vorbestimmte Position erhaltenen Testwertes mit dem in der achten Einrichtung gespeicherten erwarteten Wert.
    709810/0407
    - 49 - 9 6 393? 3
  11. 11. System nach Anspruch 1 oder einem der folgenden, gekennzeichnet durch eine zehnte Einrichtung zur Erzeugung von x, y-Koordinatenadressen für jede vorgebbare Kontaktstelle auf der gedruckten Schaltung splat ine .
  12. 12. System nach Anspruch 11, gekennzeichnet durch eine 11. Einrichtung zur Erzeugung einer Anzahl digitaler Impulse auf Grund der vorgegebenen x, y-Koordinatenadressen, die den Schrittmotoren als Sollimpulse vorgegeben werden.
  13. 13. System nach Anspruch 12, gekennzeichnet durch den Schrittmotoren zugeordnete Codiereinrichtungen und durch einen Speicher zur Speicherung der codierten Werte.
  14. 14. System nach Anspruch 13, gekennzeichnet durch eine 12. Einrichtung zum Anhalten der x, y-Schrittmotoren, wenn die von den Codiereinrichtungen ausgegebenen digitalen Werte mit den x, y-Koordinatenadressen übereinstimmen.
  15. 15. System nach Anspruch 14, gekennzeichnet durch eine 13. eine Bewegung in z-Richtung ausführende Einrichtung.
    70981 0/0 407
    Leerseife
DE19762639323 1975-09-05 1976-09-01 System zur fehleranalysierung bei gedruckten schaltungsplatinen Withdrawn DE2639323A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/610,581 US4012625A (en) 1975-09-05 1975-09-05 Non-logic printed wiring board test system

Publications (1)

Publication Number Publication Date
DE2639323A1 true DE2639323A1 (de) 1977-03-10

Family

ID=24445606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762639323 Withdrawn DE2639323A1 (de) 1975-09-05 1976-09-01 System zur fehleranalysierung bei gedruckten schaltungsplatinen

Country Status (7)

Country Link
US (1) US4012625A (de)
JP (1) JPS5245058A (de)
BE (1) BE845847A (de)
CA (1) CA1065062A (de)
DE (1) DE2639323A1 (de)
FR (1) FR2323297A1 (de)
GB (1) GB1523060A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0104534A1 (de) * 1982-09-16 1984-04-04 Siemens Aktiengesellschaft Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125763A (en) * 1977-07-15 1978-11-14 Fluke Trendar Corporation Automatic tester for microprocessor board
US4168796A (en) * 1978-04-13 1979-09-25 Ncr Corporation Tester with driver/sensor circuit having programmable termination devices
US4174805A (en) * 1978-04-13 1979-11-20 Ncr Corporation Method and apparatus for transmitting data to a predefined destination bus
USRE31828E (en) * 1978-05-05 1985-02-05 Zehntel, Inc. In-circuit digital tester
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
US4192451A (en) * 1978-05-30 1980-03-11 Tektronix, Inc. Digital diagnostic system employing signature analysis
US4242751A (en) * 1978-08-28 1980-12-30 Genrad, Inc. Automatic fault-probing method and apparatus for checking electrical circuits and the like
US4404627A (en) * 1979-05-11 1983-09-13 Rca Corporation Interrupt signal generating means for data processor
US4417336A (en) * 1981-06-18 1983-11-22 The Bendix Corporation Method of testing with computers
US4538269A (en) * 1983-04-18 1985-08-27 International Telephone And Telegraph Corporation Programmable coding and decoding arrangement
GB8432305D0 (en) * 1984-12-20 1985-01-30 Int Computers Ltd Crystal oscillator overdrive
US4713815A (en) * 1986-03-12 1987-12-15 International Business Machines Corp. Automatic fault location system for electronic devices
EP0296884A3 (de) * 1987-06-24 1991-01-16 Schlumberger Technologies, Inc. Methode zur In-Circuit-Prüfung von elektronischen Geräten
US5047708A (en) * 1988-12-23 1991-09-10 Kondner Jr Robert L Apparatus for testing circuit boards
US5032789A (en) * 1989-06-19 1991-07-16 Hewlett-Packard Company Modular/concurrent board tester
US5045782A (en) * 1990-01-23 1991-09-03 Hewlett-Packard Company Negative feedback high current driver for in-circuit tester
US5091693A (en) * 1990-07-13 1992-02-25 Schlumberger Technologies, Inc. Dual-sided test head having floating contact surfaces
FR2675921B1 (fr) * 1991-04-24 1993-08-20 Hewlett Packard Co Procede et dispositif de test d'une carte d'un systeme informatique.
US5414712A (en) * 1991-07-23 1995-05-09 Progressive Computing, Inc. Method for transmitting data using a communication interface box
US5455938A (en) * 1994-09-14 1995-10-03 Ahmed; Sultan Network based machine instruction generator for design verification
US5748497A (en) * 1994-10-31 1998-05-05 Texas Instruments Incorporated System and method for improving fault coverage of an electric circuit
US5663967A (en) * 1995-10-19 1997-09-02 Lsi Logic Corporation Defect isolation using scan-path testing and electron beam probing in multi-level high density asics
CN1146215C (zh) * 1996-11-13 2004-04-14 英国电讯有限公司 用于远程通信网络的故障管理系统
US6473707B1 (en) * 1998-08-21 2002-10-29 National Instruments Corporation Test executive system and method including automatic result collection
US6266787B1 (en) * 1998-10-09 2001-07-24 Agilent Technologies, Inc. Method and apparatus for selecting stimulus locations during limited access circuit test
US20020152046A1 (en) * 2001-04-13 2002-10-17 Velichko Sergey A. Concurrent control of semiconductor parametric testing
US7162386B2 (en) * 2002-04-25 2007-01-09 Micron Technology, Inc. Dynamically adaptable semiconductor parametric testing
US7010451B2 (en) * 2003-04-17 2006-03-07 Micron Technology, Inc. Dynamic creation and modification of wafer test maps during wafer testing
US8626460B2 (en) * 2006-03-31 2014-01-07 Teseda Corporation Secure test-for-yield chip diagnostics management system and method
US20090105983A1 (en) * 2007-10-23 2009-04-23 Texas Instruments Incorporated Test definer, a method of automatically determining and representing functional tests for a pcb having analog components and a test system
US8539389B2 (en) 2010-09-27 2013-09-17 Teseda Corporation Correlation of device manufacturing defect data with device electrical test data
US8907697B2 (en) 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1237325A (en) * 1968-10-17 1971-06-30 Bowater Flexpipe Ltd Improved helically wound tubing
DE2013070A1 (de) * 1970-03-19 1971-09-30 Licentia Gmbh Verfahren und Vorrichtung zur Prüfung von unbestuckten gedruckten Schaltungs platten
US3631229A (en) * 1970-09-30 1971-12-28 Ibm Monolithic memory array tester
BE790243A (fr) * 1971-11-08 1973-02-15 Burroughs Corp Procede et appareil de verification de sous-systemes de circuits binaires
US3764995A (en) * 1971-12-21 1973-10-09 Prd Electronics Inc Programmable test systems
US3777129A (en) * 1972-05-22 1973-12-04 Gte Automatic Electric Lab Inc Fault detection and localization in digital systems
US3851249A (en) * 1973-06-04 1974-11-26 Electroglass Inc Microcircuit test device with multi-axes probe control and probe stop means
DE2443716A1 (de) * 1974-09-12 1976-03-25 Siemens Ag Einrichtung zum orten von kurzschluessen auf bestueckten und unbestueckten gedruckten schaltungen
US3931506A (en) * 1974-12-30 1976-01-06 Zehntel, Inc. Programmable tester
US4001818A (en) * 1975-10-22 1977-01-04 Storage Technology Corporation Digital circuit failure detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0104534A1 (de) * 1982-09-16 1984-04-04 Siemens Aktiengesellschaft Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde

Also Published As

Publication number Publication date
BE845847A (fr) 1976-12-31
AU1682876A (en) 1978-02-16
US4012625A (en) 1977-03-15
FR2323297A1 (fr) 1977-04-01
JPS5245058A (en) 1977-04-08
GB1523060A (en) 1978-08-31
CA1065062A (en) 1979-10-23

Similar Documents

Publication Publication Date Title
DE2639323A1 (de) System zur fehleranalysierung bei gedruckten schaltungsplatinen
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE3903835C2 (de)
DE10010043C2 (de) Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung
DE3825260C2 (de) Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens
DE2346617C3 (de) Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
DE69634778T2 (de) Vorrichtung zum parallelen prüfen von halbleiterschaltkreisen
DE2729053C2 (de) Prüfverfahren für eine monolithisch integrierte stufenempfindliche, einseitig verzögerungsabhängige logische Einheit
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
EP0318768B1 (de) Logikanalysator
DE3819425A1 (de) Anordnung zum automatischen pruefen von speichern
DE10392497T5 (de) Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung
DE3702408C2 (de)
DE19855488A1 (de) Testmustergenerator mit verbesserter Testsequenzverdichtung
DE2658611A1 (de) Vorrichtung zur erzeugung und zum empfang von digitalwoertern
DE19700513A1 (de) Mit CAD-Daten verknüpftes Halbleiterprüfsystem
DE10150404A1 (de) Apparat und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE19536226A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE10150058A1 (de) Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE10123154A1 (de) Halbleitervorrichtungs-Prüfvorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung
DE2902375A1 (de) Logikbaustein fuer integrierte digitalschaltungen
DE4121637C2 (de) Verfahren zur Prüfung von Steuergeräten und Prüfeinrichtung zur Durchführung des Verfahrens
DE112021003677T5 (de) Automatisierte unterstützte schaltkreisvalidierung
EP0104534B1 (de) Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee