DE2641741A1 - Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern - Google Patents
Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnernInfo
- Publication number
- DE2641741A1 DE2641741A1 DE19762641741 DE2641741A DE2641741A1 DE 2641741 A1 DE2641741 A1 DE 2641741A1 DE 19762641741 DE19762641741 DE 19762641741 DE 2641741 A DE2641741 A DE 2641741A DE 2641741 A1 DE2641741 A1 DE 2641741A1
- Authority
- DE
- Germany
- Prior art keywords
- computer
- data exchange
- address
- control
- individual computers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Description
Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden Einzelrechnern
Die vorliegende Erfindung betrifft ein Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden Einzelrechnern
mit einem Steuer- oder Leitrechner sowie den Einzelrechnern und dem Steuerrechner oder dem Leitrechner zugeordneten
Speichern nach Patent P 25 46 202.6 (VPA 75P7195 BRD),
Im Hauptpatent wurde ein Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden Einzelrechnern angegeben
bestehend aus einem Steuer- oder Leitrechner und mehreren Einzelrechnern, dem Steuer- oder Leitrechner und den
Einzelrechnern zugeordneten Speichern und den Einzelrechnern zugeordneten Schaltvorrichtungen, über die die Speichereinund-ausgänge
der Einzelrechner dem Steuer- oder Leitrechner verbunden sind und die vom Steuer- oder Leitrechner gesteuert
werden.
Pc 17 The 10.9.1976
80981 2/0178
Gegenstand des Hauptpatentes ist ferner ein Verfahren zum
Betrieb eines solchen Rechnersysteme, nachdem das Rechnersystem in einem Dreiphasenbetrieb betrieben wird, nämlich
einer Steuerphase, während der nur der Steuer- oder Leitrechner arbeitet, einer autonomen Phase, während der die Einzelrechner
gleichzeitig und unabhängig voneinander die ihnen übertragenen Aufgabenlösen und einer anschließenden Informationsübermittlungsphase,
während der gesteuert von dem Steuerrechner der Datenaustausch zwischen den Speichern der Einzelrechner und
ggf. des Hauptrechners erfolgt.
Bei dem Rechnersystem nach dem Hauptpatent wird also der Steueroder
Leitrechner auch zur Steuerung des Datenaustausches verwendet. Bedingt durch die vielseitigen Aufgaben dieses Steuer-
oder Leitrechners muß hierfür ein sog. "general purpose-computer" verwendet werden, d.h. ein Rechner der auf Grund seines schaltungsmäßigen
Aufbaues und seines Betriebssystems zur Lösung einer Vielzahl von Aufgaben geeignet ist. Eine Untersuchung
der Informationsübermittlungsphase dieses Rechnersystems hat ergeben, daß hierbei die Kapazität der Datenschienen (Datenbus)
nur bis zu etwa 12 bis 17 5^ ausgenutzt wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes
System anzugeben, bei dem der Datenaustausch möglichst schnell durchgeführt wird und die Kapazitäten der Datenschiene
möglichst vollständig ausgenutzt wird.
Zur Lösung dieser Aufgabe schlägt die Erfindung ein Rechnersystem der eingangs genannten Art vor, bei dem erfindungsgemäß
neben dem Steuer- und Leitrechner ein freiprogrammierbarer Datenaustauschrechner
vorgesehen ist, der den Datenaustausch zwischen den Einzelrechnern und ggf. dem Steuer- oder Leitrechner
steuert.
Ein solcher Datenaustauschrechner dient nur der Steuerung des Datenaustausches und ist speziell auf die Aufgabenstellung hin
809812/0178
zugeschnitten. Er kann diese Aufgabe daher wirkungsvoller erledigen
als ein normaler Vielzweckrechner.
Die Erfindung schlägt ferner einen Datenaustauschrechner zur
Steuerung des Datenaustausches in einem Multiprozeßsystem vor
mit einem Programmspeicher zur Speicherung von Datenübertragungsprogrammen, einem Befehlsdecodierer, einer Ablaufsteuerung,
durch die ein geeignetes Programm aus dem Programmspeicher aufgerufen
werden kann und das aus dem im Programmspeicher aufgerufenen
und durch den Befehlsdecodierer decodierten Befehlen Steuerbefehle für die Funktionseinheiten des Datenaustauschrechners
und die Einzelrechner erzeugt, einem Adreßzähler, der beim Datenblocktransfer auf die Startadresse eingestellt wird
und ansteigende Adressen auf die Adreßsammelschiene liefert, bis ein Komparator, der beim Datenblocktransfer auf die Endadresse
eingestellt wird, das Ende des Datenblocks anzeigt, sowie mit einem Befehlszähler, der auf die Startadresse des ausgewählten
Programmes voreingestellt wird und danach durch Aufwärtszählen auf den jeweils nächsten Befehl im Programmspeicher
zeigt.
Ein solcher Datenaustauschrechner gestattet die Erzielung einer hohen Übertragungsrate mit einer hohen Ausnutzung der Datenschiene.
Er ist freiprogrammierbar und gestattet es, unter mehreren gespeicherten Datenaustauschprogrammen ein bestimmtes
auszuwählen. Er gestattet ferner, das programmgesteuerte Aussenden von Schalt- und Steuerbefehlen und das Verarbeiten von
Einzel- und Blocktransferbefehlen zur Übertragung von Einzeldaten bzw. Datenblöcken. Durch die hohe Ausnutzung der Datenschiene
des Austauschrechners wird die Dauer des Datenaustausches wesentlich verringert, ohne daß die pro Datenwort zur Verfügung
stehende Übertragungszeit verkürzt wird. Daher ist die Erhöhung der Datenübertragungsgeschwindigkeit ohne Verwendung schnellerer
Bausteine in den Einzelprozessoren möglich.
Vorzugsweise umfaßt die Ablaufsteuerung einen Zwischenspeicher, in der während der Ausführung eines Befehls der, vorzugsweise
809812/0178
decodierte- nächste Befehl zwischengespeichert wird. Es kann
also auf diese Weise, noch während der vorangegangene Befehl ausgeführt wird, der nächste Befehl aus dem Speicher abgerufen
und decodiert werden. Auf diese Weise gelangt man zu einer Erhöhung der Busausnutzung auf 100$.
Der Programmspeicher ist vorzugsweise so aufgebaut, daß er Transferbefehle
speichern kann, die aus dem eigentlichen Befehl und der dazugehörigen Speicheradresse besteht.
10
Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Figuren beschrieben.
Figur 1 zeigt ein Blockschaltdiagramm eines Rechnersystems nach
der Erfindung,
Figur 2 zeigt ein Blocksehaltdiagramm eines Datenaustauschrechners,
Figur 3 zeigt eine ausführliche Schaltzeichnung eines Datenaustauschrechners
gemäß Figur 2.
Figur 1 zeigt den generellen Aufbau eines erfindungsgemäßen
Rechnersystems. Ss besteht aus einem Steuerrechner mit einem eigenen Hauptspeicher sowie einer beliebigen Anzahl von Modulen,
die 3swells aus einem Einzelrechner und je einem dazugehörigen
Verkehrsspeicher und Arbeitsspeicher bestehen. Zusätzlich ist hier ein Datenaustauschrechner vorgesehen, der den Datenaustausch
zwischen den einzelnen Modulen sowie zwischen den Modulen und dem Steuerrechner steuert.
Wie im Hauptpatent P 25 46 202.6 im einzelnen erläutert, arbeitet das Rechnersystem in einem Dreiphasenbetrieb mit einer
autonomen Phase, einer Steuerphase und einer Informationsübermittlungsphase.
In der autonomen Phase hat jeder Einzelrechner Zugriff zu seinem Verkehrsspeicher und zu seinem Arbeitsspeicher
und arbeitet getrennt von den anderen Rechnern und von dem Steuerrechner. Während dieser Zeit führt jeder der Einzelrechner
809812/0178
26 A 17 41 *■
> ■ 76 P 7 1.1 9 BRD
das ihm zugewiesene Programm aus. Während der Steuerphase arbeitet
nur der Steuerrechner und hat während dieser Zeit Zugriff sowohl zu seinem eigenen Hauptspeicher als auch zu den Verkehrsspeichern der Einzelrechner. Schließlich erfolgt während der Informationsübermittlungsphase
die Informationsübermittlung zwischen den Verkehrsspeichern der Einzelrechner untereinander und
zwischen den Verkehrsspeichern und dem Hauptspeicher. Die Steuerung dieser Phase erfolgt durch den Datenaustauschrechner.
Figur 2 zeigt die Blockschaltung eines Datenaustauschrechners. Der dargestellte Datenaustauschrechner umfaßt eine Ablaufsteuerung
30, die einen Zwischenspeicher umfaßt zur Zwischenspeicherung von Befehlen und die in der Lage ist, ein geeigistes Programm
aus dem Programmspeicher 32 aufzurufen, worauf die aus dem Programmspeicher 32 aufgerufenen und durch den Befehlsdecodierer
31 decodierten Befehle durch die Ablaufsteuerung in Steuerbefehle für die Funktionseinheiten des Datenaustauschrechners
und die Einzelrechner umgesetzt weiden. Ferner ist ein Adreßzähler 35 vorgesehen, der beim Datenblocktransfer auf die
Startadresse eingestellt wird und ansteigende Adressen auf die Adressensammelschiene liefert, ein Konparator 37». der bei Datenblocktransfer
auf die Endadresse eingestellt wird und das Ende des Datenblocks anzeigt sowie ein Befehlszähler 39, der auf die
Startadresse des ausgewählten Programms voreingestellt und jeweils
nach Abarbeitung eines Befehls des Programms aufwärts gezählt wird. Der Datenaustauschrechner umfaßt ferner in der
Datenschiene 36 einen Treiber 40 und in der Adreßschiene 33, einen Multiplexer 34, sowie einen Schalter 38.
In den Programmspeicher 32 können geeignete Datenübertragungsprogramme über einen DMA-Kanal (direct memory access) eingelesen
werden.
Die aus 16 Bits bestehenden Befehle umfassen den aus zwei Bit bestehenden eigentlichen Befehl und eine aus 14 Bit bestehende
Adresse. Bei der Adresse kann es sich je nach dem verwendeten
809812/0178
Operationsbefehl um folgende Arten von Adressen handeln:
00 Schaltadresse
01 Startadresse für ein Blocktransfer
10 Einzeltransferadresse oder Endadresse für ein Blocktransfer 11 Stopinfnrmation
Im folgenden wird die funktion des Datenaustauschrechners "beschrieben.
Zunächst wird der Befehlszähler auf die Startadresse des ausgewählten Datenaustauschprogramms eingestellt. Er wird
nach jedem Befehl aufwärtsgezählt und zeigt somit auf den jeweils nächsten Befehl. Der unter der Adresse, auf die der Befehlszähler
eingestellt ist, vorgefundene Befehl wird aus dem !Programmspeicher 32 gelesen und im Befehlsdecodlerer 31 decodiert.
Die Ablaufsteuerung 30 erzeugt hieraus die entsprechenden Steuersignale für die Punktionseinheiten des Dätenaustauschrechners.
Schalteradressen werden durch den Schalter 38 direkt auf den Adreßbus 33 durchgeschaltet. Bei Blocktransferbefehlen
wird der Adreßzähler 35 auf die Startadresse eingestellt, während der Komparator 37 auf die Endadresse eingestellt wird. Der
Adreßzähler erzeugt nun ansteigende Adressen auf der Adreßschiene 33, bis der Komparator das Ende des Datenblocks anzeigt.
Im Falle von Einzeltransferbefehlen wird die Übertragungsadresse direkt der Adreßschiene 33 zugeleitet. Ein Haltbefehl (Stopinformation)
beendet das Datenaustauschprogramm, womit gleichzeitig das Ende der Informationsübermittlungsphase gekommen ist. Der
Datenaustauschrechner liefert dann einen entsprehhenen Befehl an den Steuerrechner, um die Steuerphase einzuleiten.
Figur 3 zeigt das vollständige Schaltbild des Datenaustauschrechners.
Die gesamte Schaltung ist durch strichlierte Linien in die in Figur 2 dargestellten Blöcke aufgeteilt, die mit übereinstimmenden
Bezugszeichen versehen sind. Die gesamte Schaltung ist im übrigen aufgebaut aus einem JK Mas'ter-Slave-Flip-Flop
1, z.B. des Typs Siemens 7473, aus acht flankengetriggerten D-Flip-Flops 2,3,4,21,22,23,24,25 z.B. des Typs Siemens 7474,
einem 2-Bit-Binärcodierer 5, z.B. des Typs Siemens 74139, zwei
809812/0178
statischen 256 χ 4 Bit RAM Speichern 6 und 7, z.B. des Typs AMD
9111f vier 4 Bit Binärzählern mit Ladeeingang 8, 9, 16 und 17,
z.B. des Typs Siemens 74193, zwei 4 Bit-Vergleichern 10, 11, z.B. des Typs Siemens 7485, fünf 8 Bit E/A-Bausteine 12,13,18,
19,20 z.B. des Typs Intel 8212, vier 2 zu 1 Multiplexern 14,15 z.B. des Typs Siemens 74157 und darüber hinaus einer Reihe von
Gattern.
die Eingangs- und Ausgangsleitungen sind die folgenden Signalbezeichnungen
in der Zeichnung verwendet worden:
0 Eingangstakt
Reset Rücksetz- und Startimpuls
Write Programmspeicher schreiben
DMA. Direkter Programmspeicher - Zugriff
Startadresse Startadresse in Befehlszähler laden laden
SB Schaltbefehl - Übernähmesignal
SP Schalter-Freigabe (Freigabe Datenweg)
W/R Schreib/Lesesignal für die angekoppelten
Verkehrsspeicher
HALT Halt-Meldung
HALT Halt-Meldung
Der in Figur 3 dargestellte Datenaustauschrechner weist in
seiner Ablaufsteuerung 30 einen aus 4 D Flip-Flops 22, 23, 24 bestehenden Zwischenspeicher auf, so daß während der Ausführung
eines BefeSils der nächste Befehl nach seiner Decodierung zwischengespeichert
werden kann. Hierdurch ist eine sehr hohe Ausnutzung der Datenschiene möglich und eine Überlappung der Befehls-Lese-
und Ausführzyklen. Es wird unabhängig von der Folge der Übertragungsbefehle eine Ausnutzung der Datenschiene von 100$
erzielt. Somit wird eine Verbesserung der Ausnutzung der Daten— schiene etwa um den Faktor 7 erreicht.
3 Figuren
4 Patentansprüche
809812/0178
-40-
Leerseite
Claims (3)
- . TB P 7 1 I 9 QRDPatentansprücheRechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden Einzelrechnern und einem Steuer- oder Leitrechner sowie den Einzelrechnern und dem Steuer- oder Leitrechner zugeordneten Speichern und den Einzelrechnern zugeordneten Schaltvorrichtungen nach Patent P 25 46 202.6 (VPA 75P7195 BRD), dadurch gekennzeichnet , daß neben dem Steuer- oder Leitrechner freiprogrammierbarer DatenaustaHshhrechner vorgesehen ist, der den Datenaustausch zwischen den Einzelrechnern steuert.
- 2. Datenaustauschrechner zur Steuerung des Datenaustausches in einem Multiprozessorsystem gekennzeichnet durch einen Programmspeicher zur Speicherung von Einzel- und Blockübertragungsprogrammen, einem Befehlsdecodierer, einer Ablaufsteuerung, durch die ein geeignetes Programm aus dem Programmspeicher aufgerufen v/erden kann, das aus den im Programmspeicher aufgerufenen und durch den Befehlsdecodierer decodierten Befehlen Steuerbefehle für die Punktionseinheiten des Datenaustauschrechners und die Einzelrechner erzeugt, einen Adreßzähler, der bei Datenblocktransfer auf die Startadresse eingestellt wird und ansteigender Adressen auf die Adreßsammelschiene liefert, bis ein Komparator, der bei Datenblocktransfer auf die Endadresse eingestellt wird, das Ende des Datenblocks anzeigt sowie mit einem Befehlszähler, der auf die Startadresse des ausgewählten Programms voreingestellt und danach durch Aufwärtszählen auf den jeweils nächsten Befehl im Programmspeicher zeigt.
- 3. Datenaustauschrechner nach Anspruch 2, dadurch g e k e η η zeichnet , daß die Ablaufsteuerung einen Zwischenspeicher umfaßt, in der während der Ausführung eines Befehls der vorzugsweise decodierte nächste Befehl zwischengespeichert wird.omrni jweffiw®Datenaustauschrechner nach Anspruch 2 oder 3, dadurch g e kennzeichnet , daß der Programmspeicher Transferbefehle, die aus dem eigentlichen Befehl und der dazu gehörigen Speicheradresse besteht, sowie Schaltbefehle, die aus der Schalteradrasse und dem eintlichen Befehl bestehen, speichert.H09812/0178
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2641741A DE2641741C2 (de) | 1976-09-16 | 1976-09-16 | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
US05/832,541 US4181936A (en) | 1976-09-16 | 1977-09-12 | Data exchange processor for distributed computing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2641741A DE2641741C2 (de) | 1976-09-16 | 1976-09-16 | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2641741A1 true DE2641741A1 (de) | 1978-03-23 |
DE2641741C2 DE2641741C2 (de) | 1986-01-16 |
Family
ID=5988103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2641741A Expired DE2641741C2 (de) | 1976-09-16 | 1976-09-16 | Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner |
Country Status (2)
Country | Link |
---|---|
US (1) | US4181936A (de) |
DE (1) | DE2641741C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0009624A1 (de) * | 1978-09-27 | 1980-04-16 | Siemens Aktiengesellschaft | Modular aufgebautes Datenverarbeitungssystem für funktionsorientierten Einsatz |
DE3004827A1 (de) * | 1979-02-19 | 1980-08-21 | Philips Nv | Datenverarbeitungsanlage |
EP0022458A1 (de) * | 1979-06-18 | 1981-01-21 | International Business Machines Corporation | Hierarchisches Datenverarbeitungssystem für eine Eingangskontrolle |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2742035A1 (de) * | 1977-09-19 | 1979-03-29 | Siemens Ag | Rechnersystem |
US4276594A (en) * | 1978-01-27 | 1981-06-30 | Gould Inc. Modicon Division | Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same |
US4373179A (en) * | 1978-06-26 | 1983-02-08 | Fujitsu Limited | Dynamic address translation system |
DE3069249D1 (en) * | 1979-02-13 | 1984-10-31 | Secr Defence Brit | Data processing unit and data processing system comprising a plurality of such data processing units |
US4400778A (en) * | 1979-11-05 | 1983-08-23 | Litton Resources Systems, Inc. | Large-volume, high-speed data processor |
US4491916A (en) * | 1979-11-05 | 1985-01-01 | Litton Resources Systems, Inc. | Large volume, high speed data processor |
US4481580A (en) * | 1979-11-19 | 1984-11-06 | Sperry Corporation | Distributed data transfer control for parallel processor architectures |
US4445176A (en) * | 1979-12-28 | 1984-04-24 | International Business Machines Corporation | Block transfers of information in data processing networks |
JPS56109057A (en) * | 1980-02-04 | 1981-08-29 | Hitachi Ltd | Data communication system |
US4455661A (en) * | 1980-04-03 | 1984-06-19 | Codex Corporation | Dual processor digital modem apparatus |
US4418382A (en) * | 1980-05-06 | 1983-11-29 | Allied Corporation | Information exchange processor |
FI801896A (fi) * | 1980-06-12 | 1981-12-13 | Elevator Gmbh | Foerfarande och anordning foer att foermedla utomstaoende inkommande- och utgaoendedata i ett processystem |
FI66995C (fi) * | 1980-06-12 | 1984-12-10 | Elevator Gmbh | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem |
JPS5717049A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Direct memory access controlling circuit and data processing system |
CA1165895A (en) * | 1980-07-11 | 1984-04-17 | Venu Chari | Serial channel control processor method |
US4394726A (en) * | 1981-04-29 | 1983-07-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Distributed multiport memory architecture |
US4471458A (en) * | 1981-06-18 | 1984-09-11 | Allied Corporation | Computer interface |
US4417336A (en) * | 1981-06-18 | 1983-11-22 | The Bendix Corporation | Method of testing with computers |
US4454577A (en) * | 1981-06-18 | 1984-06-12 | The Bendix Corporation | Linked data systems |
US4583167A (en) * | 1981-06-24 | 1986-04-15 | Elevator Gmbh | Procedure and apparatus for conveying external and output data to a processor system |
US4495567A (en) * | 1981-10-15 | 1985-01-22 | Codex Corporation | Multiprocessor/multimemory control system |
US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
US4543627A (en) * | 1981-12-14 | 1985-09-24 | At&T Bell Laboratories | Internal communication arrangement for a multiprocessor system |
GB2112186B (en) * | 1981-12-22 | 1985-09-11 | Intersil Inc | Improved distributed processing system |
US4453228A (en) * | 1982-03-30 | 1984-06-05 | Burroughs Corporation | Component selection system for a multiple line adapter organization |
JPS58195265A (ja) * | 1982-05-10 | 1983-11-14 | Sony Corp | マイクロコンピユ−タ |
WO1984000221A1 (en) * | 1982-06-28 | 1984-01-19 | Singer Co | A high performance multi-processor system |
US4622633A (en) * | 1983-12-06 | 1986-11-11 | Tri Sigma Corporation | Object building method for self configuring computer network |
US4635192A (en) * | 1983-12-06 | 1987-01-06 | Tri Sigma Corporation | Self configuring bus structure for computer network |
JPS63501904A (ja) * | 1985-10-24 | 1988-07-28 | カラ− サイアンテイフイツク システムズ コ−ポレ−シヨン | 統合したマルチコンピュ−タデ−タ処理装置 |
US4847755A (en) * | 1985-10-31 | 1989-07-11 | Mcc Development, Ltd. | Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies |
US5021945A (en) * | 1985-10-31 | 1991-06-04 | Mcc Development, Ltd. | Parallel processor system for processing natural concurrencies and method therefor |
US4837682A (en) * | 1987-04-07 | 1989-06-06 | Glen Culler & Associates | Bus arbitration system and method |
JPS63255760A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
US4999771A (en) * | 1987-08-31 | 1991-03-12 | Control Data Corporation | Communications network |
US5003465A (en) * | 1988-06-27 | 1991-03-26 | International Business Machines Corp. | Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device |
US5025369A (en) * | 1988-08-25 | 1991-06-18 | David Schwartz Enterprises, Inc. | Computer system |
US5179709A (en) * | 1989-01-13 | 1993-01-12 | International Business Machines Corporation | Look ahead bus transfer request |
US5369749A (en) * | 1989-05-17 | 1994-11-29 | Ibm Corporation | Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems |
JPH04242287A (ja) * | 1991-01-17 | 1992-08-28 | Mitsubishi Electric Corp | 画像処理装置 |
US5442797A (en) * | 1991-12-04 | 1995-08-15 | Casavant; Thomas L. | Latency tolerant risc-based multiple processor with event driven locality managers resulting from variable tagging |
US5337414A (en) * | 1992-09-22 | 1994-08-09 | Unisys Corporation | Mass data storage and retrieval system |
US7203728B2 (en) * | 1993-01-26 | 2007-04-10 | Logic Controls, Inc. | Point-of-sale system and distributed computer network for same |
US6546441B1 (en) | 1993-01-26 | 2003-04-08 | Logic Controls, Inc. | Point-of-sale system |
US6272529B1 (en) | 1993-01-26 | 2001-08-07 | Logic Controls, Inc. | Point-of-sale system and distributed computer network for same |
US5895452A (en) * | 1993-01-26 | 1999-04-20 | Logic Controls, Inc. | Point-of-sale system |
US5917723A (en) * | 1995-05-22 | 1999-06-29 | Lsi Logic Corporation | Method and apparatus for transferring data between two devices with reduced microprocessor overhead |
US6216216B1 (en) * | 1998-10-07 | 2001-04-10 | Compaq Computer Corporation | Method and apparatus for providing processor partitioning on a multiprocessor machine |
US7106895B1 (en) * | 1999-05-05 | 2006-09-12 | Kla-Tencor | Method and apparatus for inspecting reticles implementing parallel processing |
US7984195B2 (en) * | 2006-07-07 | 2011-07-19 | Logic Controls, Inc. | Hybrid industrial networked computer system |
US7215808B2 (en) * | 2004-05-04 | 2007-05-08 | Kla-Tencor Technologies Corporation | High throughout image for processing inspection images |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2027181A1 (de) * | 1969-06-13 | 1970-12-23 | International Business Machines Corp., Armonk, N.Y. (V,St,A,) | Modulare Datenverarbeitungsanlage |
DE2217609A1 (de) * | 1971-04-15 | 1972-12-07 | Int Standard Electric Corp | Zugriffseinheit für Datenverarbeitungsanlagen |
US3735365A (en) * | 1970-09-25 | 1973-05-22 | Hitachi Ltd | Data exchange system |
US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702462A (en) * | 1967-10-26 | 1972-11-07 | Delaware Sds Inc | Computer input-output system |
US3810101A (en) * | 1971-12-29 | 1974-05-07 | Burlington Industries Inc | Data collection system |
US3801962A (en) * | 1972-12-29 | 1974-04-02 | Ibm | Communication mechanism for data transfer and control between data processing systems and subsystems |
US3976979A (en) * | 1974-01-02 | 1976-08-24 | Honeywell Information Systems, Inc. | Coupler for providing data transfer between host and remote data processing units |
US4024508A (en) * | 1975-06-19 | 1977-05-17 | Honeywell Information Systems, Inc. | Database instruction find serial |
US3997896A (en) * | 1975-06-30 | 1976-12-14 | Honeywell Information Systems, Inc. | Data processing system providing split bus cycle operation |
-
1976
- 1976-09-16 DE DE2641741A patent/DE2641741C2/de not_active Expired
-
1977
- 1977-09-12 US US05/832,541 patent/US4181936A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2027181A1 (de) * | 1969-06-13 | 1970-12-23 | International Business Machines Corp., Armonk, N.Y. (V,St,A,) | Modulare Datenverarbeitungsanlage |
US3735365A (en) * | 1970-09-25 | 1973-05-22 | Hitachi Ltd | Data exchange system |
DE2217609A1 (de) * | 1971-04-15 | 1972-12-07 | Int Standard Electric Corp | Zugriffseinheit für Datenverarbeitungsanlagen |
US3753234A (en) * | 1972-02-25 | 1973-08-14 | Reliance Electric Co | Multicomputer system with simultaneous data interchange between computers |
Non-Patent Citations (8)
Title |
---|
IEEE Transactions on Computers, Vol. C-18, No. 6, June 1969, S. 520-529 * |
IEEE TRANSACTIONS ON COMPUTERS, Vol. C-21, No. 9, September 1972, S. 948-960 * |
IITB-Mitteilungen, 1973/1974, S. 2-8 * |
Microcomputer Components Databook 67095665 der Fa. MOSTEK, 05. Januar 1976, S. 6.1 bis 6.9 * |
National Computer Conference, 1975, S. 389-395 * |
National Computer Conference, 1976, S. 755-764 * |
PROCEEDINGS OF THE IEEE, Vol. 54, No. 12, December 1966, S. 1889-1901 * |
THE F8 FROM MOSTEK ... A UNIVERSAL STANDARD MICROPROCESSOR, 1975, S. 2-37 bis 2-40 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0009624A1 (de) * | 1978-09-27 | 1980-04-16 | Siemens Aktiengesellschaft | Modular aufgebautes Datenverarbeitungssystem für funktionsorientierten Einsatz |
DE3004827A1 (de) * | 1979-02-19 | 1980-08-21 | Philips Nv | Datenverarbeitungsanlage |
EP0022458A1 (de) * | 1979-06-18 | 1981-01-21 | International Business Machines Corporation | Hierarchisches Datenverarbeitungssystem für eine Eingangskontrolle |
US4434460A (en) | 1979-06-18 | 1984-02-28 | International Business Machines Corporation | Hierarchical computer system for generating selective output signals in response to received input signals |
Also Published As
Publication number | Publication date |
---|---|
US4181936A (en) | 1980-01-01 |
DE2641741C2 (de) | 1986-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2641741A1 (de) | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern | |
DE2702090C3 (de) | Datenverarbeitungssystem mit einem zentralen Prozessor | |
DE2855673C2 (de) | ||
DE1956604B2 (de) | Datenverarbeitungsanlage | |
DE2801563C2 (de) | ||
DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2652706B2 (de) | Schaltungsanordnung zur Datenübertragung zwischen der Recheneinheit einer numerischen Steuerung und der zugehörigen Werkzeugmaschine | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE2928488A1 (de) | Speicher-subsystem | |
DE2339636A1 (de) | Programmsteuereinrichtung | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
EP0014850A1 (de) | Einrichtung zur Erweiterung des Standard-Makroinstruktionssatzes in einer Datenverarbeitungsanlage | |
DE2432608B2 (de) | Speicheranordnung für eine Datenverarbeitungseinrichtung | |
DE1499206B2 (de) | Rechenanlage | |
DE2935101C2 (de) | ||
DE2829972A1 (de) | Schnittstelle einer datenverarbeitungsanlage | |
DE1925427A1 (de) | Datenuebertragungsvorrichtung zum UEbertragen von Daten zwischen Informationsspeichern | |
EP0062141A1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE1922304A1 (de) | Datenspeichersteuergeraet | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE2530599A1 (de) | Steuerung von ein/ausgabe-geraeten | |
DE2522343B2 (de) | Anordnung zur steuerung von verfahrensablaeufen | |
DE1277598C2 (de) | Datenverarbeitungsanlage | |
DE1549486A1 (de) | Verfahren zur Datenuebertragung zwischen mindestens einer zentralen Recheneinheit und mehreren externen Speichern | |
DE2710436A1 (de) | Datenverarbeitungseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
OI | Miscellaneous see part 1 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
Q176 | The application caused the suspense of an application |
Ref document number: 2742035 Country of ref document: DE |
|
8365 | Fully valid after opposition proceedings | ||
8380 | Miscellaneous part iii |
Free format text: SPALTE 1, ZEILE 52 "BEFEHLE" AENDERN IN "BEFEHL" SPALTE 2, ZEILE 36 "AUGABE" AENDERN IN "AUFGABE" |
|
8339 | Ceased/non-payment of the annual fee |