DE2651422A1 - Ladungsspeicher mit halbleiterelementen - Google Patents
Ladungsspeicher mit halbleiterelementenInfo
- Publication number
- DE2651422A1 DE2651422A1 DE19762651422 DE2651422A DE2651422A1 DE 2651422 A1 DE2651422 A1 DE 2651422A1 DE 19762651422 DE19762651422 DE 19762651422 DE 2651422 A DE2651422 A DE 2651422A DE 2651422 A1 DE2651422 A1 DE 2651422A1
- Authority
- DE
- Germany
- Prior art keywords
- charge
- charge storage
- field effect
- electrode
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Description
Amtliches Aktenzeichen:
ITeuanmeldung
!Aktenzeichen der Anmelderin:
MA 975 010
'Ladungsspeicher mit Halbleiterelementen
Die Erfindung betrifft einen Ladungsspeicher mit Halbleiterelementen
nach dem Oberbegriff des Patentanspruchs 1,
jLadungsspeicher aus Halbleiterelementen, die zur analogen Signalverarbeitung
verwendet werden, sind prinzipiell bekannt, so ist z,B, in dem US-Patent 3 745 383 ein solcher Ladungsspeicher beschrieben,
der aus einem analogen Verschieberegister besteht, !das seinerseits aus einer Kette von Speicherkapazitäten und
■LadungsübertragungsSchaltkreisen aufgebaut ist. Dieses bekannte
Schieberegister ist in Fig. 1 der vorliegenden Anmeldung dargestellt
und wird durch zwei entgegengesetzte Takte mit einer Frequenz, die gleich der Abtastfrequenz ist, getrieben. Die Signalverzögerung
kann exakt gesteuert und auch, wenn erforderlich, elektronisch verändert werden. Da keine Gleichstrompulse vorhanden sind, tritt auch nur eine geringe Signalverzerrung oder
Verringerung auf, so daß zwischen hunderten von Stufen eines solchen Speichers keine Verstärker erforderlich sind.
In der Schaltung nach Fig. 1 ist die Eingangssignalquelle E. mit dem Ladungsspeicher(US-P 3 745 383) über der Quellenelektrode des
Feldeffekttransistors 4 verbunden. Der Feldeffekttransistor 4, wie aus Fig. 2 zu ersehen, mit dem Taktimpuls V1 über das Gate
dieses Feldeffekttransistors gesteuert. Das Eingangssignal von der Signalquelle 2 wird als Ladungseinheit über den Feldeffekt-
709821/0682
transistor 4 auf den Punkt 18 übertragen, der die Drain-Elektrode
des Feldeffekttransistors 4 mit der Quellenelektrode eines Feldeffekttransistors
6 verbindet. Die Torelektrode wird mit dem Taktimpuls V2, wie aus Fig. 2 zu ersehen ist, beaufschlagt. Die das
Eingangssignal darstellende Ladungseinheit wird über die Kette der •Feldeffekttransistoren 4, 6, 8, 10 und 12 durch abwechselndes Arbeiiten
ihres Gates durch anliegende Taktimpulse V1 und V2 fortgeschaltet. Die das Eingangssignal repräsentierende Ladung ist schließlich
jdas am Ausgangspunkt 26 abzunehmende Ausgangssigna1. Ein solcher
Ladungsspeicher kann unter Verwendung von bekannten MOSFET-Technojlogien
hergestellt werden. Die ausschlaggebenden Kriterien bei der !Schaffung der Schaltung eines solchen LadungsSpeichers sind die
;übertragungseffektivität und der dynamische Bereich. Wie aus Fig.1
!zu ersehen ist< in der ein bekannter Ladungsspeicher gezeigt istf
!ist jedem der Feldeffekttransistoren die charakteristische Kapazität
!zugeordnet/ nämlich die Gate-Quellenkapazität C-,o, die Quellen-Substratkapazität
C35f die Drain-Substratkapazität CDS und die
jGate-Drainkapazität C_D. Wegen dieser Kapazitäten am Knotenpunkt
J8 in einem bekannten Ladungsspeicher kann die Ladung, die das
Eingangssignal am Knotenpunkt 18 repräsentiert, nicht das Optimum
erreichen. Die Konsequenz ist, da3 die Spannung am Ende einer
j?hasenzeit an einem der folgenden Knotenpunkte tiefer liegt jim Vergleich zu der am Eingangsknotenpunkt 18. Dieser Vorgang
Kann wie folgt erklärt werden:
;Für eine effiziente Ladungsübertragung von der Quelle zur Drain !eines Feldeffekttransistors muß die Gate-Spannung eine Schwellenjspannung
Vfc höher sein als die Spannung an der Quelle. Dies ist
■in Fig. 1 und in Fig. 2 dargestellt und durch die folgende Glei-
;chung repräsentiert;
: v1 Ein + Vt·
Während der Phasenzeit V1 wird das Eingangssignal E. voll zum
Anschlußpunkt 18 über den Feldeffekttransistor 4 übertragen. Die j
.Knotenspannung wird durch die Ladung, die in den Knotenkapazitäten,
MA 975 010
709821/0682
265H22
bestehend aus Cn„ und C__ des Feldeffekttransistors 6, besteht,
repräsentiert. CQD wirkt außerdem als Koppelkapazität zwischen
dem Takt V1 und dem Anschlupunkfc 18. Dadurch wird die Knotenladung
durch das Abfallen der Spannung V1 beeinflußt. Wenn .der Takt V1 anliegt, ändert sich die Knotenladung praktisch
nicht, bis V1 unter E^n fällt. Dann ist die Knotenladüng aus
und folgt dem Verlauf von V1 über die Koppelkapazität C . Die resultierende Knotenspannung am Ende der Phasenzeit ist geringer
wegen der Ladungsverteilung über alle Kapazitäten. Die Amplitude der Spannung kann nach folgender Formel berechnet werden;
CGD+CDS*CGS+CSS'
Die resultierende Knotensρannung am Ende der Phasenzeit ist?
In C—n+CnC!+Cr,c.+CCie!
\sD Ufa Gis ob
Es ist sehr wichtig,, daß die resultierende Spannung immer kleiner
als E. istf weil CGD immer in einem Feldeffekttransistor gegenwärtig
ist. Dies zeigt, daß das Optimum zur übertragung nicht
.erreicht werden kann und der dynamische Bereich reduziert wird wegen der Ladungsverteilung entsprechend der Taktierung der
bekannten Ladungsspeicher.
Der Erfindung liegt deshalb die Aufgabe zugrunde s einen Ladungsspeicher der oben genannten Art dahingehend zu verbessern, daß
der dynamische Bereich vergrößert wird und die Ladungsübertragung j effizienter wird.
Die Lösung dieser Aufgabe bestellt im Kennzeichen des Patentanspruchs 1.
Der Vorteil dieser Lösung besteht darin f daß die Ladungsübertragungseffektivität
und der dynamische Bereich in einem La-
MA 975 010
709821/0682
- ir- S
dungsspeieher in bisher nicht bekannter Weise verbessert wird.
Die Erfindung wird nun anhand von in den Zeichnungen dargestellten
Ausführungsbeispielen näher beschrieben.
Es bedeuten:
'Fig. 1 einen bekannten Ladungsspeieher;
Fig, 2 Taktimpulse für den Ladungsspeieher nach Fig. 1;
Fig. 3 einen verbesserten Ladungsspeicher und
Fig. 4 die Taktimpulse für den verbesserten Ladungsspeicher nach Fig, 3.
Da der in Fig. 1 dargestellte Ladungsspeicher, der mit Taktimpulsen
nach Fig, 2 gespeist wirdf bereits in der Einleitung diskutiert
wurdef wird im nachfolgenden der Gegenstand der vorliegenden
Erfindung nach Fig, 3 beschrieben.
Dieser Ladungsspeicher nach Fig. 3 besteht aus einer Reihe von 5 Feldeffekttransistoren 4, 6, 8, 10 und 12f wobei jeweils die
•Drain des vorhergehenden Feldeffekttransistors mit der Quellenelektrode des nachfolgenden Feldeffekttransistors über die Knotenpunkte
18 bis 24 verbunden sind. In diesem Beispiel ist der
Ladungsspeicher mit N--Kanal LSI-MOS Schaltkreisen aufgebaut.
Jeder Feldeffekttransistor hat ein Längen/Breitenverhältnis des Gates von 2,12. Die Gate-Quellenkapazität CGg jedes Feldeffekttransistors
ist hier 0,089 pF. Die Quellen/Substratkapazität CSS jedes Feldeffekttransistors ist hier 0,0175 pF. Die Gate/Drain-Kapazität
C1 der Feldeffekttransistoren 6, 8 und 10 ist 0,284 pF. Die Drain/Substratkapazität der Feldeffekttransistoren 6,8 und
10 ist 0,05 pF. Die Gate/Drainkapazität C2 des Feldeffekttransistors
4 ist 0,01216 pF. Die Drain/Substratkapazität C1 des Feldeffekt-
MA 975 010
7 0 9 8 21 /0882
265U22
- Sir -
transistors 4 ist 0,284 pF. Für den Ausgangs-Feldeffekttransistor
12 ist die Gate/Drainkapazität C3 0,089 pF und die Drain/Substratkapazität
CDS ist 0,05 pF. Die hier angegebenen Werte sind sowohl
für den bekannten Ladungsspeieher als auch den Ladungsspeicher
nach Fig. 3 in der vorliegenden Figur 3 und in der vorliegenden Beschreibung gleich.
Mit einem Eingangssignal E. von + 5 Volt und einem Substratpotential
von -5 Volt sowie mit dem Taktimpulsen V1 und V2 mit einer Amplitude von 8 Volt entsprechend Fig. 2, ergibt sich
eine Spannung an dem Knotenpunkt 18, dem Knotenpunkt 20, dem Knotenpunkt 22 und dem Knotenpunkt 24, wie es aus der nachfolgenden
Tabelle zu ersehen ist.
Konventioneller Schaltkreis
Punkt/Volt V1 V1 V2 V1 V2 Start V1 Ende V2 Ende Vl Ende V2 Ende
18 4f9O 5f0 3,84 6,33 4,90 5f0 3,79 6f33 4,9
20 3,55 6f33 4,75 9,32 3,60 6f33 4,75 9,25 3,54
22 4,75 9,28 3,57 6,33 4,75 9,33 3,61 6,33 4,75
24 3,61 6,33 4,75 9,28 3,57 6f33 4,75 9,34 3,62
Wie aus dieser Darstellung zu ersehen ist, ist die Spannung am Anschlußpunkt 18 nur noch 3,84 Volt am Ende von V1, verglichen
mit der Eingangsspannung E. =5 Volt. Die nachfolgenden Knotenpunkte können deshalb niemals die Eingangsspannung E. erreichen.
Das Ausgangssignal E am Ausgangsknotenpunkt des bekannten Ladungs Speichers wird somit eine Spannung von 3,62 Volt haben.
Durch Verbinden des Kondensators 30 mit dem Knotenpunkt 18, die eine Kapazität gleich der charakteristischen Gate/Drainkapazität
MA 975 010
709821/0682
C2 des Feldeffekttransistors 4 hat und durch Verbinden des anderen
Anschlußpunktes 32 des Kondensators 30 mit der inversen Taktimpuls-*
form vT können die Ladungsvertexlungs- und Spannungsabfallprobleme |
am Knotenpunkt 18 während der Abfallzeit des Taktimpulses V1
eliminiert werden.
Dadurch wird die Ladungsübertragungseffizienz und der dynamische Bereichs des Ladungsspeichers nach Fig. 3 wesentlich verbessert.
Der Signalinverter 40, bestehend aus den Feldeffekttransistoren
42 und 44, invertiert das Taktsignal V1 zur Eingabe am Anschlußpunkt 32. Die Wirkung des in die Schaltungsanordnung eingefügten
Kondensators kann wie folgt erklärt werden:
Wie aus der vorhergehenden Beschreibung entnommen werden kannf
wird vom Knotenpunkt 18 während der Äbfallzeit des Taktimpulses ;
die Ladung entzogen. Weil nun der Kondensator 30 in seiner Größe gleich der Kapazität CGD ist und zwischen dem Änschlußpunkt 18
und der invertierten Taktimpulse Vl liegt Q wird der inverse Taktimpuls
die Ladung am Knotenpunkt über die Kapazität 30 dann auffrischen,
wenn der Taktimpuls 1 abfällt, weil der inverse Taktim-* \
puls dazu ansteigt„ Wenn die Abfallzeit und die Anstiegszeit der j
Taktimpulse V1 und V1 exakt komplementär zueinander sind„ dann !
fließt Ladung in den Anschlußpunkt und aus dem Anschlußpunkt über ί
den Kondensator 30 bzw, den Kondensator C„_. Der Zufluß und der
Abfluß sind identisch und die Nettoladung am Knotenpunkt ist jetzt ; am Ende der Phasenzeit die gleiche, verglichen Mit der während der ,
Phasenzeit. Dadurch wird die Spannung am Knotenpunkt 18 konstant i
gehalten und gleich dem Eingangssignal Ein am Ende der Phasenzeit.
Dies verhindert die Ladungsneuverteilung durch das Abfallen der Taktimpulse. Das Optimum der Ladungsübertragung wird dadurch j
erreicht und der dynamische Bereich verbessert. ;
Wenn man nun dieselben Werte für das Längen/Breitenverhältnis der Feldeffekttransistoren, der Kapazitäten, der Eingangssignale,
der Taktimpulse und der Substratspannungen, wie im bekannten La-
MA 975 010
709821/0682
dungsspeicher nach Fig. 1 verwendet, dann ergeben sich für die
Schaltung nach Fig. 3 mit dem Eingangssignal nach Fig. 4, nachfolgend ausgeführte Werte.
Verbesserter | Ladung | s spei el | ier | V2 | 33 | V2 Ende |
V1 | 0 | vi Ende |
V2 | 33 | V2 Ende |
Punkt/Volt | V1 Start |
V1 | V1 Ende |
6, | 38 | 5,09 | 5, | 33 | 5,0 | 6, | ,38 | 5,09 |
18 | 5,09 | 5,0 | 5,0 | 10, | 33 | 4,64 | 6, | 33 | 4,75 | 10 | ,33 | 4,64 |
20 | 4,64 | 6,33 | 4,75 | 6r | 38 | 4,75 | 9, | 33 | 4,64 | 6 | ,38 | 4,75 |
22 | 4,75 | 1O,38 | 4,64 | 10, | 4,65 | 6, | 4,75 | 10 | 4,64 | |||
24 | 4,65 | 6,33 | 4,75 | |||||||||
Daraus ist klar zu ersehen, daß durch die Einfügung des Kondensators
30 in den Ladungsspeicher am ersten Knotenpunkt 18 und durch die Zuführung der inversen Taktimpulse vT die Ladungsneuverteilungsphänomene
am Knotenpunkt 18 während der Abfallzeit von Vl eliminiert sind. Mit dieser Änderung in der Schaltung wird
erreicht, daß das volle Spannungssignal vom Eingangsanschlußpunkt zum Anschlußpunkt 18 übertragen werden kann und nachfolgend zu
allen anderen Anschlußpunkten innerhalb der Schaltung. Daraus resultiert eine erhöhte Ladungsübertragungseffaktivität und ein
!verbesserter dynamischer Bereich für die Ladungsspeieher.
1ObWOhI das gerade beschriebene Ausführungsbeispiel mit Feldeffekttransistoren
eines bestimmten Typs beschrieben wurde, ist die vorliegende Erfindung auch ohne weiteres auf Ladungsspeicher mit
bispolaren Transistoren und auf Ladungsspeicher mit Feldeffekttransistoren anderen Typs anwendbar, ohne daß ein erfinderisches
Zutun erforderlich wäre. Wenn man z.B, bipolare Transistoren verwendet, dann wird der Kondensator 30 mit dem Anschlußpunkt
verbunden, der zwischen dem Kollektor des ersten oder Eingangs-Itransistors
und dem Emitter des zweiten bipolaren Transistors liegt, der in Serie mit dem ersten bipolaren Transistor verbunden
:ist.
MA 975 010
709821/0682
Le e rle i t e
Claims (1)
- PATENTANSPRÜCHELadungsspeicher mit Halbleiterbauelementen, deren innere Kapazitäten zur Ladungsspeicherung benützt werden und die zum übertragen der Ladung mit Taktimpulsen von äußeren Taktquellen gespeist werden, dadurch gekennzeichnet, daß ein Kondensator (30) mit der einen Elektrode mit einem ersten Knotenpunkt (18) des LadungsSpeichers und mit der zweiten Elektrode mit einer Schaltung (40) verbunden ist, die inverse Taktimpulse (vT) liefert. !Ladungsspeieher nach Anspruch 1, dadurch gekennzeichnet, daß die Größe des Kondensators (30) gleich der Kapazität der Steuerelektrode und der Ausgangselektrode des ersten Halbleiters innerhalb des LadungsSpeichers ist,Ladungsspeieher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Schaltung (40) aus zwei in Serie liegenden Transistoren (42, 44) besteht, wobei an der Steuerelektrode des einen Transistors (.42) der Taktimpuls CVD liegt und das inverse Taktsignal (vT) der Verbindung zwischen den beiden Transistoren entnommen wird,Ladungsspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Ladungsspeicher aus in Reihe geschalteten bipolaren Transistoren besteht und die Schaltung (40) ebenfalls aus einem bipolaren Transistor aufgebaut ist.5. Ladungsspeieher nach Anspruch 4, dadurch gekennzeichnet, daß die Torelektrode des einen Transistors (44) zusammen mit der Drain-Elektrode an einem Referenzpotential (VDD) liegt.MA 975 010709821/0682
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63274775A | 1975-11-17 | 1975-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2651422A1 true DE2651422A1 (de) | 1977-05-26 |
DE2651422C2 DE2651422C2 (de) | 1982-06-03 |
Family
ID=24536780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2651422A Expired DE2651422C2 (de) | 1975-11-17 | 1976-11-11 | Ladungsspeicher mit Halbleiterelementen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4130766A (de) |
JP (1) | JPS598919B2 (de) |
DE (1) | DE2651422C2 (de) |
IT (1) | IT1075851B (de) |
NL (1) | NL7612812A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53106552A (en) * | 1977-02-28 | 1978-09-16 | Toshiba Corp | Waveform shaping circuit |
US4198580A (en) * | 1978-05-30 | 1980-04-15 | National Semiconductor Corporation | MOSFET switching device with charge cancellation |
US4499387A (en) * | 1981-12-15 | 1985-02-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Integrated circuit formed on a semiconductor substrate with a variable capacitor circuit |
US4500800A (en) * | 1982-08-30 | 1985-02-19 | International Business Machines Corporation | Logic performing cell for use in array structures |
DE4338811A1 (de) * | 1993-11-15 | 1995-05-18 | Boehringer Mannheim Gmbh | Verwendung von Teststreifen zur Bestimmung der UV-Intensität oder zur Vorbestimmung der sonnenbrandfreien Aufenthaltsdauer in der Sonne sowie hierfür geeignetes Testsystem und Teststreifenpackung |
US6215840B1 (en) | 1998-05-06 | 2001-04-10 | Emagin Corporation | Method and apparatus for sequential memory addressing |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6615058A (de) * | 1966-10-25 | 1968-04-26 | ||
US3575609A (en) * | 1969-05-27 | 1971-04-20 | Nat Semiconductor Corp | Two-phase ultra-fast micropower dynamic shift register |
NL165869C (nl) * | 1970-09-25 | 1981-05-15 | Philips Nv | Analoog schuifregister. |
US3789239A (en) * | 1971-07-12 | 1974-01-29 | Teletype Corp | Signal boost for shift register |
US3983414A (en) * | 1975-02-10 | 1976-09-28 | Fairchild Camera And Instrument Corporation | Charge cancelling structure and method for integrated circuits |
-
1976
- 1976-09-10 IT IT27049/76A patent/IT1075851B/it active
- 1976-10-27 JP JP51128421A patent/JPS598919B2/ja not_active Expired
- 1976-11-11 DE DE2651422A patent/DE2651422C2/de not_active Expired
- 1976-11-17 NL NL7612812A patent/NL7612812A/xx not_active Application Discontinuation
-
1977
- 1977-10-13 US US05/842,004 patent/US4130766A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT * |
Also Published As
Publication number | Publication date |
---|---|
US4130766A (en) | 1978-12-19 |
IT1075851B (it) | 1985-04-22 |
DE2651422C2 (de) | 1982-06-03 |
JPS598919B2 (ja) | 1984-02-28 |
JPS5261935A (en) | 1977-05-21 |
NL7612812A (nl) | 1977-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2553517C3 (de) | Verzögerungsschaltung mit Feldeffekttransistoren | |
DE2541131A1 (de) | Schaltungsanordnung zur regelung der schaltverzoegerung und/oder verlustleistungsaufnahme von integrierten fet- schaltkreisen | |
DE3814667A1 (de) | Rueckspannungsgenerator | |
DE2719462C2 (de) | Transistor-Treiberschaltung | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE4331880A1 (de) | CMOS-Spitzenamplitudendetektor | |
DE2346568C3 (de) | Hybrider Zweitakt-Verriegelungsschaltkreis mit Zwischenspeicherung | |
DE3643546C2 (de) | ||
DE2928430A1 (de) | Oszillatorschaltung | |
DE4236072A1 (de) | Treiberschaltung zur erzeugung digitaler ausgangssignale | |
DE1950191A1 (de) | Taktschaltung | |
DE2651422A1 (de) | Ladungsspeicher mit halbleiterelementen | |
DE2001538B2 (de) | Dynamisches Schieberegister | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE2144455C2 (de) | Pufferschaltung | |
DE2951166C2 (de) | ||
DE1801886A1 (de) | Vierphasige logische Systeme | |
DE2639554A1 (de) | Spannungsvervielfacherschaltung | |
DE69914379T2 (de) | Vierphasenladungspumpe mit geringem spitzenstrom | |
DE3837080C2 (de) | ||
DE2706270C3 (de) | Schnelle auf Impulsflanken ansprechende Feldeffekttransistor-Schaltungsanordnung | |
DE2811146A1 (de) | Differenz-schaltkreis mit ladungsgekoppelter anordnung | |
DE1904787B2 (de) | Elektrisches speicherelement und betrieb desselben | |
DE2302652A1 (de) | Zweiphasiges schieberegister | |
DE3047222A1 (de) | Verknuepfungsschaltung in 2-phasen-mos-technik |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |