DE2718449A1 - Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung

Info

Publication number
DE2718449A1
DE2718449A1 DE19772718449 DE2718449A DE2718449A1 DE 2718449 A1 DE2718449 A1 DE 2718449A1 DE 19772718449 DE19772718449 DE 19772718449 DE 2718449 A DE2718449 A DE 2718449A DE 2718449 A1 DE2718449 A1 DE 2718449A1
Authority
DE
Germany
Prior art keywords
layer
region
area
produced
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772718449
Other languages
English (en)
Other versions
DE2718449C2 (de
Inventor
Hendrik Cornelis De Graaff
Paul Anton Herman Hart
Albert Schmitz
Jan Willem Slotboom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2718449A1 publication Critical patent/DE2718449A1/de
Application granted granted Critical
Publication of DE2718449C2 publication Critical patent/DE2718449C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Description

PHN. 8372.
20.4.77.
N. V. P/;ii|j·- O:-.ci':,i:'.p..iil
Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor, bei dem von einem Halbleiterkörper mit einem ersten Gebiet von einem ersten Leitungstyp ausgegangen wird, auf dem ein zweites Gebiet vom zweiten Leitungstyp erzeugt wird, auf dem dann ein drittes Gebiet vom ersten Leitungstyp erzeugt wird, wonach in dem dritten Gebiet ein an die Oberfläche grenzendes viertes Gebiet vom ersten Leitungstyp
709845/0964
PHN. 8372.
20.4.77. Ό
2 7 1 8 Λ A 9
mit einer höheren Dotierung als das dritte Gebiet erzeugt wird, wobei das erste Gebiet die Kollektorzone, das zweite Gebiet die Basiszone und das dritte und das vierte Gebiet die Emitterzone eines Bipolartransistors bilden. Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung, die durch dieses Verfahren hergestellt ist.
Ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor der obenbeschriebenen Art ist u.a. aus der US-PS 3 59T 430 bekannt. Der darin beschriebene Transistor enthält eine Emitterzone, die aus einem verhältnismässig niedrig dotierten Teil, der an den Basis-Emitter-Uebergang grenzt, und aus einem verhältnismässig hoch dotierten Teil besteht, der an die Oberfläche grenzt und mit dem niedriger dotierten Teil einen PP - oder einen NN -Uebergang bildet. Es hat sich gezeigt, dass ein derartiger Transistor sehr günstige Eigenschaften, Insbesondere einen niedrigen Rauschpegel und auch eine hohe Stromverstärkung aufweisen kann. Weiter können derartige Transistorstrukturen, wenn die Kollektorzone einen an den Kollektor-Basis-Uebergang grenzenden niedriger dotierten Teil und einen an diesen niedriger dotierten Teil grenzenden höher dotierten Teil enthält, eine ziemlich symmetrische (N+NPNN+)- oder (P+PNPP)-Struktur aufweisen, wobei die Symmetrieeigenschaften in vielen Schaltungen mit Vorteil angewendet werden können.
709845/0964
PHN. 8372. 2Ο.ί».77.
Die beschriebenen Transistoren können entweder als diskreter Transistor oder in einer integrierten Schaltung verwendet werden, wobei im letzteren Falle die Kollektorzone völlig oder teilweise durch eine vergrabene Schicht vom ersten Leitungstyp gebildet werden kann. Die Halbleiteranordnung nach der Erfindung kann daher aus einer integrierten Schaltung mit einem Transistor der obenbeschriebenen Art bestehen.
Der hochdotierte, an die Oberfläche grenzende Teil der Emitterzone, der oben als das"vierte Gebiet" bezeichnet^ wird, kann auf verschiedenen Wegen, z.B. durch Diffusion aus der Gasphase oder durch Ionenimplantation, hergestellt werden, wobei die erhaltene Oberflächendotierung genügend hoch, z.B. bei einem N N-Emitter 10 bis 10 Atome/cm3, ist.
Die Erfindung hat u.a. die Aufgabe, ein Verfahren zur Herstellung eines derartigen Transistors mit erheblich verbesserten elektrischen Eigenschaften, insbesondere mit einer wesentlich besseren Stromverstärkung, zu schaffen, worunter eine höhere und/oder eine weniger stromabhängige Stromverstärkung zu verstehen ist. Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass diese Aufgabe dadurch gelöst werden kann, dass die hochdotierte Oberflächenschicht der Emitterzone nach einem sehr besonderen Verfahren erzeugt wird.
Die Anmelderin hat nämlich gefunden, dass die
709845/096*
PHN. 8372. S 20.4.77.
-Jt-
2718A49
Weise, in der die hochdotierte Emitteroberflächenschicht erzeugt wird, von wesentlicher Bedeutung für die Eigenschaften des beschriebenen Transistors ist, was sich nicht erwarten liess, weil die hochdotierte Emitterober-
> flächenschicht selber nicht an die Basiszone grenzt, sondern von dieser Zone durch den niedrig dotierten Teil der Emitterzone (das "dritte Gebiet") getrennt ist.
Daher ist ein Verfahren der eingangs beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass zur Erzeugung des vierten Gebietes auf dem dritten Gebiet eine undotierte Schicht polykristallinen Siliziums abgelagert wird, wonach durch Einführung eines Dotierungsstoffes durch die polykristalline Siliziumschicht hindurch in das dritte Gebiet das vierte Gebiet erzeugt wird.
Es sei bemerkt, dass die Erzeugung einer Emitterzone durch Diffusion über eine polykriütalline Siliziumschicht an sich für Hochfrequenztransistoren bekannt war (siehe z.B. H.Murrmann und A. Glasl "Der Polysil-Emitter", Sixth International Congress on Microelectronics, München, 25-27 November 197*0· Dabei wird aber im Gegensatz zu der Erfindung die ganze an die Basiszone grenzende Emitterzone auf diesem Wege erzeugt. Es ist fürs erste nicht ganz klar, warum dieses Verfahren zu den genannten wichtigen Verbesserungen bei Transistoren mit einem N N- oder P P-Emitter führt, wobei das hochdotierte Emittergebiet in
709845/0964
PHN. 8372- .
a 20.4.77.
-Jf-
einiger Entfernung von der Basiszone liegt. Es stellt sich aber heraus, dass die Emitterwirkung der durch Anwendung des· erfindungsgemässen Verfahrens erhaltenen Transistoren erheblich stärker als die der beschriebenen bekannten Transistorstrukturen ist, deren hochdotierte Emitter obei'f lächenschicht auf anderem Wege hergestellt wurde.
Weiter ist es wichtig, zu bemerken, dass der Ausdruck "polykristallines Silizium" in der vorliegenden Anmeldung in weitem Sinne für nicht?einkristallines Silizium aufzufassen ist, so dass unter einer polykristallinen Schicht nicht nur eine Schicht aus grösseren oder kleineren, an sich einkristallinen Gebieten, sondern auch eine Schicht mit einer amorphen Struktur zu verstehen ist, in der keine gesonderten Gebiete mit an sich regelmässiger Ordnung der Atome zu unterscheiden sind.
Es hat sich weiter herausgestellt, dass besonders günstige Ergebnisse erzielt werden, wenn vor der Ablagerung der. Schicht aus polykristallinen! Silizium auf dem dritten Gebiet eine dünne Schicht aus einem elektrisch isolierenden Material gebildet wird. Es ist noch unbekannt, warum eine derartige Schicht ein so günstiges Ergebnis liefert. Mit Vorteil wird eine Schicht mit einer Dicke
ό ο
von mindestens 0,0010 ,um (1O A) und höchstens 0,010 /um (IOOA)
ο und vorzugsweise von mindestens 0,0020/Um (20 A) und
709845/0964
PHN. 8372.
20.4.77.
2718U9
ο
höchstens 0,0060/um (6θ A) gebildet. Als Material haben
sich Siliziumnitrid und Siliziumoxid als besonders günstig erwiesen. Dabei soll in diesem Zusammenhang unter "Siliziumnitrid" eine Schicht verstanden werden, die Silizium, 5"> Stickstoff und meistens auch eine gewisse Menge Sauerstoff enthält, aber deren Stickstoffgehalt genügend hoch ist, damit sie erwünschtenfalls als Oxidationsmaske dienen kann. Ebenso ist in diesem Zusammenhang unter "Siliziumoxid" eine Schicht zu verstehen, die Silizium und Sauerstoff in einem Verhältnis enthält, das nicht notwendigerweise mit dem in SiO2 (Siliziumdioxid) übereinstimmt, wobei z.B. an ein Gemisch von SiO2 und SiO zu denken ist.
Die Erfindung wird nachstehend für ein Ausführungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigen: Fig. 1 bis 7 schematisch im Querschnitt aufeinanderfolgende Stufen in der Herstellung einer Halbleiteranordnung nach der Erfindung, und
Fig. 8 eine andere Ausführungsform einer durch das erfindungsgemässe Verfahren hergestellte Anordnung. Die Figuren sind schematisch und nicht massstäblich gezeichnet. Entsprechende Teile sind in den Figuren mit den gleichen Bezugsziffern bezeichnet. Halbleiterzonen vom gleichen Leitungstyp sind in derselben Richtung schraffiert. Sofern Bearbeitungsschritte zur Erzeugung von Halbleitergebieten und Isolierschichten auf
709845/0964
PHN.8372.
20.4.77. -X-
der Oberseite des Halbleiterkörpers auch zu der Bildung von Schichten auf oder in der Unterseite führen, sind diese Schichten oder Zonen, die nachher entfernt werden, und für die Erfindung nicht wesentlich sind, in den Figuren nicht dargestellt. Obgleich die Herstellung nur einer einzigen Anordnung beschrieben ist, werden im allgemeinen in derselben Halbleiterscheibe eine Vielzahl derartiger Anordnungen, die nachher voneinander getrennt werden können, zu gleicher Zeit hergestellt.
Fig. 1 bis 7 zeigen schematisch im Querschnitt verschiedene Stufen in der Herstellung nach dem erfindungsgemässen Verfahren, wobei von einem Halbleiterkörper 1 mit einem ersten Gebiet (2, 3) von einem ersten Leitungstyp ausgegangen wird. Im vorliegenden Beispiel wird von einem Halbleiterkörper aus Silizium ausgegangen, während das
Gebiet (2, 3)·η-leitend ist. Es kann aber auch von einem anderen Halbleitermaterial, z.B. von Germanium oder von einer III-V-Verbindung, wie z.B. GaAs, ausgegangen werden. Auf diesem ersten Gebiet (2, 3) wird ein zweites Gebiet h vom zweiten Leitungstyp, im vorliegenden Beispiel also ein p-leitendes Gebiet, erzeugt. Das erste Gebiet (2,3) wird hier dadurch erhalten, dass auf einem Substrat 2 aus η-leitendem Silizium mit einem spezifischen Widerstand von 0,005 bis 0,01 Λ-.cm auf in der Halbleitertechnik allgemein bekannte Weise eine epitaktische Schicht 3 aus
7098A5/096A
PHN.8372. . 20.*».77-
n-leitendem Silizium mit einem spezifischen Widerstand
*· ■ von etwa O t6SL . cm und einer Dicke von etwa 10/um angewachsen wird. Diese Schicht 3 wird dann thermisch oxidiert, .: wodurch eine Schicht 5 aus Siliziumoxid mit einer Dicke von etwa 0,5 /um erhalten wird. In diese Schicht wird danach unter Verwendung bekannter Photolack- und Aetztechniken ein Fenster 6 mit Abmessungen von z.B. 100 χ 100/um2 geätzt, wonach in dem Fenster durch eine kurzzeitige thermische Oxidation eine sehr dünne Oxidschicht 7 mit einer Dicke von z.B. 0,05/um gebildet wird. Durch diese dünne Oxidschicht 7 hindurch werden dann Borionen mit einer Energie von z.B. 70 keV und einer Dosis von z.B. 10 Atomen/cm2 in die Schicht 3 implantiert. Durch Erhitzung z.B. auf zunächst 9000C während 30 Minuten in trockenem Stickstoff und dann auf 1200°C während 2 Stunden in einer oxidierenden Atmosphäre wird das zweite Gebiet k in Form einer p-leitenden Schicht mit einem Flächenwiderstand γ von etwa 10 bis erhalten. Das zweite Gebiet h kann aber auch auf anderem Wege, z.B. durch Diffusion aus der Gasphase, aus einer dotierten Schicht, durch epitaktisches Anwachsen oder auf andere Weise, erzeugt werden. So wird die Stufe nach Fig. 1 erhalten.
Anschliessend wird auf dem zweiten Gebiet k ein drittes Gebiet 8 vom ersten (n)-Leitungstyp erzeugt (siehe Fig. 2). Dazu wird die ganze Siliziumoberfläche
709845/0964
PHN.8372.
2O.4.77.
reingeätzt und wird durch epitaktisches Anwachsen nach bekannten Techniken eine Schicht 8 aus η-leitendem Silizium mit einer Dicke von etwa h /um und einem spezifischen Widerstand von etwa 0,6 cm erhalten. Die Schicht k weist eine derart niedrige Dotierung auf, dass sie fast nicht in die Schicht 8 eindiffundiert. Um das Gebiet k später kontaktieren zu können, wird nach dem Anwachsen der Schicht auf bekannte Weise durch die Schicht 8 hindurch eine hochdotierte p-leitende ringförmige Zone 9 diffundiert.
Dabei bildet sich eine Oxidschicht 10. Anschliessend wird in dem dritten Gebiet 8 ein an die Oberfläche grenzendes viertes Gebiet 11 vom ersten Leitungstyp, hier somit ein η-leitendes Gebiet, mit einer höheren Dotierung als das dritte Gebiet 8 erzeugt, wobei das erste Gebiet (2, 3) die Kollektorzone, das zweite Gebiet 4 die Basiszone und das dritte Gebiet 8 samt dem vierten Gebiet 11 die Emitterzone eines Bipolartransistors bilden, wie aus Fig. 7 er sichtlich ist, die einen Querschnitt durch die endgültig erhaltene Anordnung zeigt.
Nach der Erfindung wird zur Erzeugung des vierten Gebietes auf dem dritten Gebiet 8 eine undotierte Schicht aus polykristallinem Silizium gebildet (siehe Fig. 5)1 wonach durch Einführung eines Dotierungsstoffes, im vorliegenden Beispiel eines Donators, durch die polykristalline Siliziumschicht 12 hindurch in das dritte
709845/0964
PriN. 8372. 20.4.77.
Gebiet 8 das vierte Gebiet 11 erhalten wird. Dies findet im-vorliegenden Beispiel auf folgende Weise statt.
Zunächst wird an der Stelle des zu erzeugenden
vierten Gebietes 11 eine Oeffnung in die Oxidschicht 10 geätzt. Mit Vorteil wird nun zunächst (nach Eintauchen in HF, z.B. 30 Sekunden in 1$ HF-Lösung) auf der Oberfläche der Schicht 8 in der Oeffnung eine sehr dünne Isolierschicht erzeugt. Diese Schicht kann z.B. aus Siliziumnitrid bestehen. ' - Diese Schicht kann durch Erhitzung bei einer Temperatur
JO . zwischen etwa 90O0C und 1100°C, z.B. bei 100O0C, während 30 Minuten, in einer Atmosphäre erzeugt werden, die Stickstoff und Ammoniak, z.B. in einem Verhältnis von 1 Volumenteil Ammoniak zu 20 Volumenteilen Stickstoff enthält. Dabei bildet sich auf der Schicht 8 eine etwa 0,0040/um (40 A) dicke Schicht 19 (siehe Fig. 3), die neben Silizium und Stickstoff auch Sauerstoff enthält, aber deren Stickstoffgehalt, wie gefunden wurde, wohl genügend hoch ist, um als Antioxidationsmaske dienen zu können. Die Schicht 19 ist in Fig. 3 dargestellt, aber ist in den folgenden Fig. 4 bis 7 und 8 der Deutlichkeit halber weggelassen. Die Siliziumnitridschicht 19 kann auch auf andere Weise, z.B. in einem Stickstoffplasma, das bei Radiofrequenz z.B. mit einer Leistung von 600 W während 6o Minuten unter einem Druck von 3 Torr betrieben wird, oder in einem
Ϊ5 . Ammoniak- (NH.,)-Plasma erzeugt werden.
Statt aus Siliziumnitrid kann die Schicht 19 auch
709845/0964
AS
J* -
PHN. 3372.
20.4.77.
aus Siliziumoxid bestehen. Sie kann dann durch thermische Oxidation bei niedriger Temperatur (700 bis 800°C) oder dadurch erzeugt werden, dass eine Behandlung mit einem Sauerstoffplasma durchgeführt wird (in dem z.B. bei Leistungen zwischen 100 und 4θΟ W und während Perioden zwischen I5 und 30 Minuten wahlweise Schichten mit einer Dicke zwischen 0,0025 und 0,0060/um erhalten werden können). Auch kann eine derartige Oxidschicht durch Behandlung in rauchender bzw. konzentrierter siedender Salpetersäure erhalten werden.
Nach der Erzeugung der Schicht 1 wird eine undotierte Schicht 12 aus polykristallinem Silizium, z.B. durch chemische Umwandlung von SiHr bei etwa 65O0C, abgelagert.
Die Schicht 12 weist z.B. eine Dicke von 0,5 /um auf.
Um die Schicht 12 in die gewünschte Form zu bringen, wird durch thermische Oxidation eine sehr dünne Oberflächen schicht der Schicht 12 in eine Oxidschicht I3 umgewandelt, die mit einer HF-haltigen Lösung und die gewünschte Form geätzt wird und dann als Aetzmaske zum Aetzen der polykristallinen Schicht 12 dient. Das Aetzen der Schicht 12 kann mit bekannten Aetzmitteln, im allgemeinen mit einer HNO~, HF und Essigsäure enthaltenden Flüssigkeit, erfolgen.. So wird die Struktur nach Fig. k erhalten. Nach einer Tauchätzbehandlung, bei der keine Maske erforderlich ist, und durch die die dünne Oxidschicht 13 entfernt wird,
709845/0964
PHW.8372. 20.4.77.
- ve -
wird die Struktur nach Fig. 5 erhalten.
Dann wird über die undotierte hochohmige Schicht aus polykristallinem Silizium ein Donator, im vorliegenden Beispiel Phosphor, in das Gebiet 8 eingeführt. Im vorliegenden Beispiel erfolgt dies durch Erhitzung in einer PpCl_ enthaltenden Atmosphäre während etwa 20 Minuten bei 880°C, wonach eine Oxidation in feuchtem Stickstoff (etwa 20 Minuten bei 880°C) durchgeführt wird. Während dieser Bearbeitung diffundiert der Phosphor durch die polykristalline Siliziumschicht 12 hindurch in das Gebiet ein und bildet darin eine sehr untiefe, hochdotierte n—leitende Schicht 11 mit einer 0,1 /um unterschreitenden Dicke. Veiter wird während dieser Bearbeitung die polykristalline Siliziumschicht 12 stark mit Phosphor dotiert, während über das Ganze eine Phosphorglasschicht 14 gebildet wird. In diese Phosphorglasschicht werden anschliessend auf übliche Weise Kontaktfenster geätzt, wonach durch Aufdampfen einer Metallschicht, z.B. einer Aluminiumschicht, und durch Aetzen auf der ringförmigen Zone 9 eine Basiskontaktschicht und auf der polykristallinen Siliziumschicht 12 eine Emitterkontaktschicht 16 gebildet wird. Die Unterseite der Siliziumscheibe wird, nach Entfernung aller während der vorhergehenden Verfahrensschritte auf und in dieser UjPterseite gebildeten Glas- und Diffusionsschichten, mit einer Kollektorkontaktschicht 17 versehen.
Im vorliegenden Beispiel ist das vierte Gebiet
709845/0964
PHN.8372.
20.4.77.
-Vl-
bis zu einer derartigen Tiefe in dem Halbleiterkörper erzeugt, dass der Abstand des Uebergangs 18 zwischen dem dritten Gebiet 8'und dem vierten Gebiet 11 von dem zweiten Gebiet h höchstens eine Diffusionslänge von Minoritätsladungsträgern (in diesem Beispiel also Löchern) in dem dritten Gebiet 8 beträgt. Dadurch wird ein hoher Stromverstärkungsfaktor erreicht. Auch wenn der genannte Abstand grosser als eine Diffusionslänge ist, werden mit dem Verfahren nach der Erfindung Vorteile, namentlich eine grosse Stromunabhängigkeit des Stromverstärkungsfaktors, erzielt, obgleich der Stromverstärkungsfaktor selber dann niedriger ist.
Die nach dem beschriebenen Verfahren hergestellten Transistoren wiesen eine sehr hohe Stromverstärkung auf, was sich aus den gemessenen Emitter-Gummel-Zahlen (G )
13 -k 14 -k ergibt, die zwischen 5 · 10 see.cm und 10 see.cm variieren. Unter der Emitter-Gummel-Zahl ist G„ = h„„ χ Gn
Iv riv
zu verstehen, wobei h der Stromverstärkungsfaktor und
¥ N
BB G die Basis-Gummel-Zahl ist; Gn wird als Gn = 7; definiert,
XJ ±3 XJ D-j
wobei Vn = die Basisbreite in cm, Nn = die Basisdotierung
XJ XJ
in Atomen/cm3 und D = der Diffusionskoeffizient für Elektronen in der (p-leitenden) Basis in cm2.see F1Ur diese Definitionen und deren Bedeutung für das Verhalten des Transistors sei auf z.B. H.C.de Graaff und J.W.Slotboom, "Solid State Electronics", Band 19, 1976, S.8O9-8i4 verwiesen.
709845/0964
PHN.8372. a 20.4.77.
- yr-
Dadurch, dass in diesem Beispiel von einem Halbleiterkörper ausgegangen wurde, dessen erstes Gebiet durch ein hochdotiertes Substrat gebildet wurde, auf dem eine niedriger dotierte epitaktische Schicht vom gleichen Leitungstyp angewachsen wurde, wird eine N NPPNN —Struktur gebildet, die günstige Symmetrieeigenschaften aufweisen kann. Das Kollektorgebiet kann aber auch auf andere Weise, z.B. als ein homogendotiertes Gebiet ohne epitaktische Schicht, gebildet werden. Auch kann das erste Gebiet (2,3) z.B. in integrierten Schaltungen aus einer "Insel" 2 mit einer vergrabenen Schicht 3 bestehen, die völlig von einem p-leitenden Gebiet 2O umgeben sind (siehe Fig. 8, in der ein derartiger integrierter Transistor als Beispiel dargestellt ist, der in einem p-leitenden Substrat 20 neben einer in einer anderen η-leitenden Insel 21 gebildeten pn-Diode (21, 22) gebildet ist.). Im Beispiel nach Fig. 1 bis 7 wurden Phosphoratome durch die polykristalline Schicht 12 hindurch diffundiert. Die Einführung von Dotierungsatomen durch die polykristalline Siliziumschicht hindurch kann aber oft auch mit Vorteil mit Hilfe von Ionenimplantation nach den in Fig. 5 angegebenen Pfeilen stattfinden, wobei die Glasschicht ~\k nicht gebildet wird. Wohl kann vor oder nach einer derartigen Implantation eine Isolierschicht, z.B. aus Siliziumoxid, über die Oberfläche erzeugt werden, wobei in dieser Schicht nachher
709845/0964
PHN. 8372. 20.4.77.
- ys -
die Kontaktfenster gebildet werden. Sofern eine derartige Schicht vor der Implantation erzeugt wird, muss sie selbstverständlich genügend dünn sein, um Implantation von Dotierungsionen durch diese Isolierschicht und die polykristalline Schicht hindurch zu ermöglichen.
Es sei noch bemerkt, dass die Einführung der Dotierungsatome über die polykristalline Siliziumschicht auch in zwei Schritten erfolgen kann, z.B. dadurch, dass zunächst in die undotierte polykristalline Schicht Dotierungsatome eindiffundiert oder implantiert werden und dann in einem zweiten Schritt durch Erhitzung wenigstens ein Teil dieser Dotierungsatome aus der polykristallinen Siliziumschicht in das Gebiet 8 eindiffundiert wird. Auch kann der Dotierungsstoff statt aus der Gasphase aus einer dotierten Schicht, z.B. einer dotierten Glasschicht oder einer anderen dotierten Schicht, durch die ursprüngliche undotierte polykristalline Siliziumschicht hindurch in dem vierten Gebiet erzeugt werden.
Veiter sind viele Abwandlungen des beschriebenen Verfahrens möglich; insbesondere können in den Beispielen die Leitungstypen aller Halbleitergebiete (gleichzeitig) vertauscht und andere Isolierschichten, z.B. aus Aluminium oxid oder Siliziumnitrid, und andere Halbleitermaterialien verwendet werden. Dabei können auch verschiedene Halbleitermaterialien, die durch HeteroÜbergänge voneinander getrennt
7098A5/0964
PHN.8372. 20.4.77·
sind, Anwendung finden. Auch können andere Dotierungsatome, z.B. statt Phosphor ein anderer Donator und statt Bor ein anderer Akzeptor, verwendet werden.
Veiter kann der beschriebene Transistor auch einen Teil einer verwickelten Anordnung, z.B. eines
Thyristors, bilden. So kann in Fig. 8 das p-leitende
Gebiet 20 kontaktiert werden, wobei ein pnpn—Thyristor (20,3,2,4,8,11) gebildet wird.
709845/0964
Leerseite

Claims (18)

PHM.8372. 20.4.77. PATENTANSPRUECHE: 271c; 4 <-■ 9
1.J Verfahren zur Herstellung einer Halbleiteranordnung mit einem Transistor, bei dem von einem Halbleiterkörper mit einem ersten Gebiet von einem ersten Leitungstyp ausgegangen wird, auf dem ein zweites Gebiet vom zweiten Leitungstyp erzeugt wird, auf dem ein drittes Gebiet vom ersten Leitungstyp erzeugt wird, wonach in dem dritten Gebiet ein an die Oberfläche grenzendes viertes Gebiet vom ersten Leitungstyp mit einer höheren Dotierung als das dritte Gebiet erzeugt wird, wobei das erste Gebiet die Kollektorzone, das zweite Gebiet die Basiszone und das dritte und das vierte Gebiet die Emitterzone eines Bipolartransistors bilden, dadurch gekennzeichnet, dass zur Bildung des vierten Gebietes auf dem dritten Gebiet eine undotierte Schicht aus polykristallinem Silizium abgelagert wird, wonach durch Einführung eines Dotierungsstoffes durch die polykristalline Siliziumschicht hindurch in das dritte Gebiet das vierte Gebiet erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor der Erzeugung der Schicht aus polykristallinen! Silizium auf dem dritten Gebiet eine dünne Schicht aus einem elektrisch isolierenden Material gebildet wird.
3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine dünne Schicht m±t einer Dicke von mindestens
Ö O
0,0010 /um (10 A) und höchstens 0,010 ,um (100 A) erzeugt wird.
ORIGINAL INSPECTED
PHN.8372. 20.
4.77.
27 184'9
U. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine dünne Schicht mit einer Dicke von mindestens
O O
O,0020/Um (20 A) und höchstens O,OO6o ,um (6O A) erzeugt wird.
5. Verfahren nach einem der Ansprüche 2 bis k, dadurch gekennzeichnet, dass eine dünne Schicht aus Siliziumnitrid erzeugt wird.
6. Verfahren nach Anspruch 5» dadurch gekennzeichnet, dass die Siliziumnitridschicht durch Erhitzung in einer Stickstoffschicht und Ammoniak enthaltenden Atmosphäre erzeugt wird.
7· Verfahren nach Anspruch 5> dadurch gekennzeichnet, dass die Siliziumnitridschicht in einem Stickstoff— oder Ammoniakplasma erzeugt wird.
8. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass eine dünne Schicht aus Siliziumoxid erzeugt wird.
9· Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Siliziumoxidschicht durch thermische Oxidation erzeugt wird.
10. ' Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Siliziumoxidschicht in einem Sauerstoffplasma erzeugt wird.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das vierte Gebiet bis zu einer derartigen Tiefe in dem Halbleiterkörper erzeugt wird,
7Ü98A5/096A
PKN.8372. «1 20.4.77.
271 ρ/ -ο
dass der Abstand des Uebergangs zwischen dem dritten und dem vierten Gebiet von dem zweiten Gebiet höchstens eine Diffusionslänge von Minoritätsladungsträgern in dem dritten Gebiet beträgt.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das dritte Gebiet durch epitaktisches Anwachsen auf dem zweiten Gebiet gebildet wird.
13· Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper völlig aus Silizium besteht.
14. Verfahren nach einem der vorstehenden Ansprüche , dadurch gekennzeichnet, dass die Gebiete vom ersten Leitungstyp η-leitend sind.
15· Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass von einem Halbleiterkörper ausgegangen wird, dessen erstes Gebiet dadurch erzeugt wird, dass auf einem hochdotierten Substrat vom ersten Leitungstyp eine epitaktische Schicht mit niedrigerer Dotierung vom ersten Leitungstyp angewachsen wird, auf der dann das zweite und das dritte Gebiet erzeugt werden.
16. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Dotierungsstoff durch die polykristalline Siliziumschicht hindurchdiffundiert wird.
17· Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Dotierungsstoff durch die
709845/0964
ORIGINAL INSPECTED
PHN. 8372.
polykristalline Schicht hindurch implantiert wird.
18. Halbleiteranordnung, die durch Anwendung eines Verfahrens nach einem der vorstehenden Ansprüche hergestellt
709845/096*
DE19772718449 1976-04-27 1977-04-26 Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung Granted DE2718449A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7604445A NL7604445A (nl) 1976-04-27 1976-04-27 Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze.

Publications (2)

Publication Number Publication Date
DE2718449A1 true DE2718449A1 (de) 1977-11-10
DE2718449C2 DE2718449C2 (de) 1987-11-26

Family

ID=19826076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772718449 Granted DE2718449A1 (de) 1976-04-27 1977-04-26 Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung

Country Status (8)

Country Link
US (1) US4151006A (de)
JP (1) JPS52139386A (de)
CA (1) CA1085061A (de)
DE (1) DE2718449A1 (de)
FR (1) FR2349955A1 (de)
GB (1) GB1522291A (de)
IT (1) IT1078440B (de)
NL (1) NL7604445A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0029887A1 (de) * 1979-12-03 1981-06-10 International Business Machines Corporation Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7810549A (nl) * 1978-10-23 1980-04-25 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4228452A (en) * 1979-05-02 1980-10-14 Eastman Kodak Company Silicon device with uniformly thick polysilicon
US4452645A (en) * 1979-11-13 1984-06-05 International Business Machines Corporation Method of making emitter regions by implantation through a non-monocrystalline layer
US4534806A (en) * 1979-12-03 1985-08-13 International Business Machines Corporation Method for manufacturing vertical PNP transistor with shallow emitter
US4301588A (en) * 1980-02-01 1981-11-24 International Business Machines Corporation Consumable amorphous or polysilicon emitter process
US4380774A (en) * 1980-12-19 1983-04-19 The United States Of America As Represented By The Secretary Of The Navy High-performance bipolar microwave transistor
US4633287A (en) * 1982-08-09 1986-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor photoelectric conversion device
US4713355A (en) * 1984-04-16 1987-12-15 Trw Inc. Bipolar transistor construction
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
US5008208A (en) * 1988-12-07 1991-04-16 Honeywell Inc. Method of making planarized, self-aligned bipolar integrated circuits
US5028973A (en) * 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
US5296047A (en) * 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
US5324684A (en) * 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5989962A (en) * 1997-09-26 1999-11-23 Texas Instruments Incorporated Semiconductor device having dual gate and method of formation
US7482642B2 (en) * 2005-03-11 2009-01-27 Lsi Corporation Bipolar transistors having controllable temperature coefficient of current gain

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2429957A1 (de) * 1974-06-21 1976-01-08 Siemens Ag Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3536547A (en) * 1968-03-25 1970-10-27 Bell Telephone Labor Inc Plasma deposition of oxide coatings on silicon and electron bombardment of portions thereof to be etched selectively
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
US4027324A (en) * 1972-12-29 1977-05-31 Sony Corporation Bidirectional transistor
US4007474A (en) * 1972-12-29 1977-02-08 Sony Corporation Transistor having an emitter with a low impurity concentration portion and a high impurity concentration portion
US4032957A (en) * 1972-12-29 1977-06-28 Sony Corporation Semiconductor device
US4032956A (en) * 1972-12-29 1977-06-28 Sony Corporation Transistor circuit
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
GB1502165A (en) * 1974-04-10 1978-02-22 Sony Corp Semiconductor devices
JPS50137478A (de) * 1974-04-18 1975-10-31
DE2449688C3 (de) * 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2429957A1 (de) * 1974-06-21 1976-01-08 Siemens Ag Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Supplement to the Journal of the Japan Society of Applied Physics, Bd. 44, 1975, S. 279-283 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0029887A1 (de) * 1979-12-03 1981-06-10 International Business Machines Corporation Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor

Also Published As

Publication number Publication date
JPS6112388B2 (de) 1986-04-08
NL7604445A (nl) 1977-10-31
CA1085061A (en) 1980-09-02
GB1522291A (en) 1978-08-23
FR2349955B1 (de) 1983-06-17
US4151006A (en) 1979-04-24
FR2349955A1 (fr) 1977-11-25
JPS52139386A (en) 1977-11-21
DE2718449C2 (de) 1987-11-26
IT1078440B (it) 1985-05-08

Similar Documents

Publication Publication Date Title
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3019850C2 (de)
DE2823967C2 (de)
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427C3 (de)
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE2162445A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE2318179A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser anordnung
EP0003330A1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee