DE2721319C2

DE2721319C2 - Rekonfigurationseinrichtung

Info

Publication number: DE2721319C2
Application number: DE2721319A
Authority: DE
Inventors: Jaime Glendale Ariz. Calle; Robert J. Garvey; Earneast M. Monahan; George L. Parris; Jerome J. Phoenix Ariz. Twibell; John M. Glendale Ariz. Woods
Original assignee: Honeywell Information Systems Inc
Current assignee: Bull HN Information Systems Inc
Priority date: 1976-05-17
Filing date: 1977-05-12
Publication date: 1985-08-22
Also published as: FR2352340A1; AU505184B2; DE2721319A1; US4070704A; JPS6027048B2; CA1095630A; JPS52140245A; FR2352340B1; AU2448077A; BE854710A

Description

a) einen zu Beginn der Ladefo'ge einächaltbaren Intervallzeitgeber(412), der durch ein die Beendigung der Ladefolge anzeigendes Signal rücksetzbarist;

b) eine eine Ladeanforderung anzeigende erste Logikschaltung (407) mit einer dieser nachgeschalteten und bei erfolgloser Ladefolge ein Rekonfigurationssignal (RST-Rekonf) empfangenden Rekonfigurationsanzeigeschaltung(414);

c) eine durch das Überlaufsignal des intervallzeitgebers (-Ί2) fortschaltbare Zähleinrichtung (410,411), weiche an ihren Ausgängen die Konfiguration bestimmende codierte Signale für eine die Verbindungen htvsteil'-nde.Verbindungssteuerschaltung (101,102,41S) Hefen:

d) eine an den Überlaufausgang des In<ervallzeitgebers (412). einen Ausgang der Rekonfigurationsanzeigeschaltung (414) sowie an einen bei Fortschaltung der Zähleinrichtung (410,411) ein Ausgangssignal liefernden Ausgang dieser Zähleinrichtung angeschlossene zweite Logikschaltung (405), deren Ausgangssignal die Fortschaltung der Zähleinrichtung (410,411) steuert und bei erfolgreicher Ladefolge sperrt.

2. Einrichtung nach Anspruch 1, gekennzeichnet durch eine Leitungsverbindung zwischen einem beim Erreichen des Endzählstandes der Zähleinrichtung (4!0,411) einen vorgegebenen Signalpegel liefernden Ausgang dieser Zähleinrichtung und einem Eingang der zweiten Logikschaltung (405).

3. Einrichtung nach Anspruch 2, gekennzeichnet durch eine auf das Endzählstandssignal der Zähleinrichtung (410, 411) ansprechende Fehleranzeigeeinrichtung (in 124).

Die Erfindung betrifft eine Rekonfigurationseinrichtung nach dem Gattungsbegriff des Anspruchs 1 und befaßt sich in erster Linie mit der Internspeicher/Prozessorkonfiguration und dem Wiederingangsetzen einer Urladeprogrammfolge im Fall eines Fehlers der Anlauf' »phase des Urladeprogramms eines (Ein/Ausga'be-)Prozcssois(IOP).

Ein Urladeprogramm (bootstrap loader) ist ein sehr kurzes elementares Rechenprogramm von wesentlich weniger als 20 Befehlen, welche das Laden entweder des Betriebssystemprogramms oder eines anderen gcwünschten Programms in einen Kern- oder Transistorspeicher in Gang setzt Bei einer fehlerfreien Anlage wird das Urladeprogramm entweder in den Haupt-Direktzugriffsjveicher oder in einen internen Direktzugriffspeicher nur einmal eingegeben. Jedoch teiJ das Urladeprogramm den Bereich im allgemeinen mit anderen Programmen, wie Kompilier-, Assembler- und anderen Programmen und wird manchmal unvermeidlich über das geladene Programm geschrieben. Um diese .Schwierigkeit zu vermeiden und die Notwendigkeit des Rickladens eines solchen Programms als Betriebssystem aus dem Plattenspeicher od. dgl. zu umgehen, weisen verschiedene Rechnersysteme Hardware- oder Firmware-Urladeeinrichtungen zur automatischen Einleitung des Ladens eines gewünschten Programms auf.

Diese Einrichtungen können die Schwierigkeiten jedoch dann nicht beheben, wenn auf Grund von Fehlern im Speicher oder anderer Fehler das automatische Urladeprogramm nicht in der Lage ist, das gewünschte Programm in einen ausgewählten Direktzugriffspeicher

einzugeben oder aus anderen Gründen das Urladen nicht abschließen kann. In solchen Fällen benötigten die bekannten Einrichtungen einen Eingriff der Bedienungsperson, um das System zu rekonfigurieren und das Urladeprogramm wieder in Gang zu setzen. Dies ist jedoch zeitraubend, insbesondere, wenn mehrere Fehler festgestellt werden.

Aus DE-OS 23 21 260 ist eine Rekonfigurationseinrichtung bekannt, welche im Falle, daß eine Einheil, z. B. ein Speicher, ausfällt, ein Fehlersignal erhält, hierauf selbsttätig die Fehlerquelle lokalisiert und dann die gefundene fehlerhafte Einheit vom weiteren Betrieb ausschließt. Die Suche nach der Fehlerquelle ist vielfach zeitraubend und hält den Prozeß auf. Aufgabe der Erfindung ist es folglich, die Rekonfigurati,-η im Fehlerfall /u beschleunigen, sie soll also im Falle eines Fehlers während der Anlaufphase des Urladeprogramms die Inlernspeicher/Prozeßkonfiguration selbsttätig ändern und die Urladeprogrammfolge erneut in Gang setzen. Diese Aufgabe wird gelöst durch die im Anspruch 1 gekennzeichnete Erfindung. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen. Sie führen insbesondere dazu, daß die Rekonfigurationseinrichtung das System nacheinander und selbsttätig rekonfiguriert und ohne Unterbrechung wenigstens π Konfigurationen

so entstehen läßt, falls die vorhergehenden {n- 1) Konfigurationen nicht zum Erfolg geführt haben.

Oie Erfindung wird nachfolgend anhand der in den Zeichnungen dargestellten Ausführungsbeispiele im einzelnen erläutert. Dabei zeigt

Fig. 1 ein schematisches Blockdiagramm eines typischen, die Erfindung anwendenden Rechnersystems.die Fig. 2a bis 2f schematische Blockdiagramme ver schiedener Prozessor/Speicherkonfigurationen, welche automatisch hergestellt werden können.

F i g. 3 ein Flußdiagramm der Rekonfigurationsfolgc. F i g. 4 Logikschaltkreise der erfindungsgcmäßen-Einrichtung.

' Die Erfindung kann beispielsweise bei DV-Systemcn eingesetzt werden, wie sie in den älteren DE-OS

b5 26 11 907 und 26 11 975 beschrieben sind.Gemäß Fig. 1 enthält die Syslcm-Schnitlstclleneinhcit (SIU) 100 eine Prioritäts-Untcrbrcchungseinheit 101 sowie eine Prioritäts-Verteilereinheit 102 und stellt Verbindungen zwi-

sehen den Teilen des Rechnersystems her. Zusätzlich zum Zugriff zu den internen Speichern 121 und 122 sowie den externen Speichern 122a und 123, der über Aktivmodul-Prozessoren 103 bis 106 sowie das Rekonfigurationsbedienungsfeld 124 usw. erfolgt ermöglicht die Systemschnittstelleneinheit 100 eine direkte Adressierung des Hochgeschwindigkeitsmultiplexers 107 und der Niedriggeschwindigkeitsmultiplexer 112 und 113 sowie der Steuer?f?apter 108, 109, 134 und 135, urd zwar ebenfalls durch die Prozessoren 103 bis 106. Die Unter- to brechungseinheit 101 sowie die Verteilereinheit 102 steuern die Unterbrechungsprozedur und führen die Prozessorzuteilung entsprechend der Anforderung durch.

Jeder der Prozessoren 103 bis 106 enthält typischerweise 16 Register 130 bis 133 für jeden einem Prozessor zugeordneten Prioritätsrang oder insgesamt 128 Prozessorregister für die Speicherung von 128 Worten. Diese Register werden zuweilen als Zwischenspeicher bezeichnet. Jeder Prozessor ist als Mehrzweck-Rechen-119 und einer Konsole 120 durch einen Prozessor 103 bis 106. Dies geschieht über die Anschlüsse / und K sowie eine Geräteadapter-Schnittstelleneinheit DAl 115,116 bzw. 117.

In den F i g. 2a bis 2f sind in Form von Blockschaltbildern verschiedene Verbindungskonfigurationen wiedergegeben. Sie dienen dem selbsttätigen Urladen entweder eines Betriebssystemprogramms oder irgendeines anderen gewünschten Programms in den ausgewählten Speicher. In den F i g. 2a bis 2f sind jeweils nur die für die Erläuterung der jeweiligen Konfiguration erforderlichen Teile dargestellt, und zwar mit den gleichen Bezugszeichen wie in Fig. 1 unter Hinzufügung eines die Figur kennzeichnenden Buchstabens a bis f. Beispielsweise entspricht der Ein/Ausgabeprozessor 103a in Fig.2a dem Ein/Ausgabeprozessor 103 in Fig. 1 usw. Der interne Speicher 121a in Fig.2a ist gestrichelt dargestellt, weil er an der Konfiguration nicht teilnimmt; er entspricht aber dem internen Speicher 121 am Anschluß LMq gemäß F^;g. 1. In entspre-

cins4

ιιπΗ

ainanHp

gister-Register-, Register-Speicher-, Sofort-''erzweigungs-Bitfeld- und Verschiebebefehlen ausgerüstet. Diese Prozessoren können als Ein/Ausgabeprozessoren IOP benutzt werden, deren Funktion die Auslösung und Beendigung von Eingabe/Ausgabe-Befehlsfolgen, Abruf-, Prüf- und Übersetzungs-Kanalprogramme umfaßt sowie die direkte Steuerung von Niedriggeschwindigkcils-Peripheriegeräten, beispielsweise Auf zeich nungstind Daten-Übertragungsgeräten. Die Prozessoren 103 bis 106 stehen mit der Schnittstelleneinheit 100 über Anschlüsse H. C. Fund F. in Verbindung. Ferner stehen sie über die Schnittstelleneinheit 100 sowie die Anschlüsse LMo und LM\ mit den internen Speichern 121 und 122 in Verbindung. Diese sind als Lese/Schreibspeieher 136.137 mit zusätzlichem Festwertspeicher (ROM) 138,139 ausgebildet, dem wahlweise ein Pufferspeicher 140, 141 zugeordnet ist. Die Wortlänge der Schnittstellenanschlüsse LMo und LM\ beträgt 36 Bits zuzüglich 4 Bits für die Paritätsprüfung. Die Größe des internen Speichers beträgt typischerweise 2SbK oder 5\2K Bytes, wobei K jeweils 1024 Bytes entspricht

Die externen Speicheradapter 122a, 123 werden eingesetzt, wenn die Schnittstelleneinheit mit ihren Prozessoren und Peripheriegeräten Teil eines größeren Universalrechnvrsystems sind. Die Extemspeicheradapter (REMA) 122a und 123 dienen dann der Steuerung und der Datenübertragung zwr.chen den Prozessoren 103 bis 106 und einer zentralen Schnittstelleneinheit des größeren Mehrzweckrechners. Jeder Externspeicheradapter t22a bzw. 123 ist mit bis zu zwei Anschlüssen λ, β. γ und ό ausgestattet, wobei jeder Anschluß einen 40-Bit-Datenweg für Eingabe- und Ausgabe-Verbindung mit einem größeren, nicht dargestellten Rechnersystem aufweist. Die Externspeicheradapter 122a und 123 sind über die Anschlüsse RMo und RM\ mit der Schnittstelleneinheit 100 verbunden.

Ein Hochgeschwindigkeitsmultiplexer 107 sorgt für die direkte Steuerung der Datenübertragung zwischen Hochgeschwindigkeits-Peripheriegeräten wie Plattenspeicher 110, Bandgerät 111 und dem Externspeicher 122a, 123 bzw. den internen Speichern 121 oder 122. Der Multiplexer 107 steht mit der Schnittstelleneinheit 100 und den Peripheriegeräten über die Anschlüsse A bis F in Verbindung. Jeder der beiden Niedriggeschwindigkeitsmultiplexer 112 und 113 ermöglicht die direkte Steuerung eines Niednggeschwindigkeitsgerätes, beispielsweise eines Kartenstanzers 118. eines Druckers entsprechenden Teile bezeichnet. Der Block 400 in jeder der F i g. 2a bis 2f stellt die Rekonfigurationslogik 400 gemäß Fig.4 dar. Die Konfiguration gemäii der Fig.2a bis 2f umfassen Prozessoren 103 und 104, welche mit aen Anschlüssen H und C der Schnittstelleneinheit 100 verbunden sind. Diese Konfiguration der Prozessoren 103 und 104 wird als Prozessorpaar 0 oder einfach als Prozessor 0 bezeichnet. In F i %. 4 bezeichnet das Bezugszeichen 411 den4-Bitzählerdes Prozessors 0. Es ist zu erwähnen, daß ähnliche Konfigurationen entsprechend derjenigen nach den F i g. 2a bis 2f auch mit den an die Anschlüsse Fund Eder Schnittstelleneinheit 100 angeschlossenen Prozessoren 105 und 106 möglich sind. In Fig.4 bezeichnet das Bezugszeichen 410 den 4-Bitzähler für die Konfiguration der an die Anschlüsse fund Fangeschlossenen Ein/Ausgabeprozessoren, welche als Prozessor 1 bezeichnet werden.

F i g. 3 zeigt in Form eines Flußdiagramms die Betriebsweise der erfindungsgemäßen Einrichtung. Sie wird in Gang gesetzt, sobald sie ein Startsignal entweder von einer Bedienungskonsole oder einem Zentralrechnersystem erhält und außerdem ein Betriebssignal von der die Anforderung stellenden Einheit eingeht. Dies entspricht dem Block 301. Das Betriebssignai zeigt an. daß die anfordernde Einheit tatsächlich vorhanden und an die Stromversorgung angeschlossen ist und daß der die anfordernde Einheit mit der Schnittstelleneinheit 100 verbindende Anschluß unmaskiert ist. Die über eine ODER-Verknüpfung 407 gegebenen Anforderungssignale setzen denn den automatischen Rekonfigurationsanzeiger in Form des Flip-Flops 414 (siehe F i g. 4^ Der Ausgang Q dieses Flip-Flops befindet sich aut hohem Potential. Das System befindet sich im Rekonfigurationsmodu-Die über eine UND-Vtrknüpfung 401—404 geführten Anforderungs- und Betriebssignale werden dann dem 4-Bit-Register 413 zugeleitet, welches die den Anfangsbefehl gebende Einheit markiert (siehe Block 302). Als nächster Schritt wird gemäß Block 303 ein Ein/Ausgabeprozessor-Startsignal über das ODER-Gatter 406 abgegeben und das gesamte System einschließlich des Intervallzeitgebers 412 -zU-'ückgesetzt. Einzelheiten werden später noch erläutert. Das IOP-Startsignal wird mittels des 4-Bitzählers 408 und des ODER-Gatters 406 erzeugt. Normalerweise hat der Zähler 408 den Zählstand Null und verharrt in diesem Zustand, bis er durch ein externes Signal fortgeschaltet wird. Hierauf schaltet er bei iedem Taktsienal um ie-

weils einen von 16 aufeinanderfolgenden Zählschritten weiter, bis er seinen Anfangszählstand wieder erreicht hat und abgeschaltet wird und bleibt bis zum Eingang des nächsten Startsignals. Hinsichtlich Fig.4 ist zu bemerken, daß das Systemstartzählstandssignal SYS-IMT-CNT-O 100 bei hohem Signalpegel vorhanden ist. In F i g. 4 wird vorausgesetzt, daß einem Sternchen jeweils drei Ziffern 000 oder 100 folgen. 1st die erste Ziffer nach dem Sternchen eine Null, so bedeutet dies, daß die Feststellung bei niedrigem Signal richtig ist, während bei einer Eins hinter dem Sternchen die Feststellung bei hohem Signal richtig ist. Folglich wird das Ein/Ausgabeprozessorstartsignal beim Zählstand 0 erzeugt, wenn der 4-Bitzähler 408 ein niedriges Signal liefert. Dieses wird über das ODER-Gatter 406 invertiert und erzeugt das IOP-Startsignal. Es wird der nicht dargestellten lOP-Einheit zugeleitet, um diese auf einen bestimmten Zustand zu setzen, und gelangt ferner als Rückstellsignal zu dem 24-Bit-lntcrval!zähler412. Im letzten Block 304 erfolgt im Zuge der Ingangsetzung der Rekonfigurationseinrichtung das Demaskieren der Anschlüsse für einen ausgewählten Internspeicher und den Ein/Ausgabeprozessor. Dies wird mit dem 15. Zählstand des 4-Bitzählers 408 durchgeführt. Es wurde bereits erwähnt, daß das Ausgangssignal des ODER/NOR-Gatters 407 nicht nur an das Flip-Flop 414, sondern auch an den 4-Bitzähler 408 gegeben wird, um einen Zyklus von 16 Zählschritten in Gang zu setzen. Das gleiche Signal gelangt außerdem an die /-Klemme des JK-FIip-FIops 431. um an dessen (^-Ausgang ein Signal SIU-SYS-INIT 100 von hohem Pegel zu erzeugen. Dieses Signal wird an beide 4-Bitzähler 410 und 411 geleitet, um diese in den Anfangszustand zurückzustellen. Das SIU-SYS-INlT-Signal wird ferner zum Setzen ailer 14 Maskenbits in das Anschlußmaskenregister 415 benutzt, und zwar über das ODER-Gatter 432. Erreicht der 4-Bitzähler 408 den Zählstand Zehn, so wird ein Hochpegeisignai SYS-INIT-CNT-10 100 erzeugt und an die Klemme K des JK-FHp-Flops 431 gelegt, so daß dessen Ausgang Q auf einen niedrigen Pegel zurückgestellt wird. Damit wird das Rückstellsignal von den Konfigurationszählern 410 und 411 weggenommen, so daß diese gelöscht sind und jeder von beiden den Konfigurationscode für eine ausgewählte Anfangskonfiguration empfangen kann. Beim Zahlstand 15des4-BitzähIers408 wird ein Hochpegelsignal SYS-INIT-CNT-15 100 erzeugt und der Klemme / des IK-Flip-Flops 430 zugeleitet. Damit entsteht ein Hochpegelsignal START 100 am Ausgang Qdes Flip-Flops 430. Es gelangt während eines Taktzyklus an die Konfigurations/ähler 410 und 411. welche das Laden des von der Bedienungsperson am Bedienungspult ausgewählten Anfangs-Konfigurationscodes erlauben. Es ist in diesem Zusammenhang von Bedeutung, daß bei manchen bekannten Systemen die Bedienungsperson nicht nur die Anfangs-Konfiguration, sondern im Fehlerfall auch alle nachfolgenden Konfigurationen von Hand auswählen mußte. Dies wird durch die Erfindung vermieden. Der nächste in die Zähler 410 und 411 einzugebende Zustand steht als AusgangssignsJ zur Vefügung, so daß diese Signale dem 14-Bit-AnschIußmaskenregister 415 zugeleitet werden, um die Anfangs-Konfiguration entsprechend der ausgewählten Konfiguration nach den F i g. 2a bis 2f zu demaskieren. Anschlußmaskenregister sind an sich bekannt und speichern einen ausgewählten Code, der den einzelnen Anschlüssen zugeleitet werden kann, um irgendeine der Konfigurationen nach den F i g. 2a bis 2f auszuwählen. 1st dieser Zustand erreicht, so wird die selbsttätige Rekonfigurationseinrichtung in Gang gesetzt und ist bereit, um den ersten Urladevorgang auszuführen (siehe Block 304). Der eigentliche Urprogrammlader ist nicht Gegenstand der vorliegenden Erfindung, er kann durch Firmware 5 oder Software dargestellt sein.

Die tatsächliche Urladeoperation wird zeitlich vorgegeben durch einen 24-Bit-lntervallzähler 412. Ist während dieses Intervalls kein Erfolg zu erreichen, so wird eine andere Konfiguration versucht, und zwar so lange, bis alle möglichen Konfigurationen erschöpft sind (siehe Block 305). War der Urladevorgang erfolglos, so wird das Signal RST-RECONFIG nicht erzeugt und folglich auch nicht der Klemme K des Flip-Flops 414 zugeleitet. Dieser wird also nicht zurückgesetzt. Demzufolge bleibt der Rekonfigurationsanzeiger weiterhin eingeschaltet, und ein Signal hohen Pegels wird an eine Eingangsklcmme des UND-Gatters 405 geleitet (siehe Block 306). Da der 24-Bit-lntervallzeitgeber 412 abgelaufen ist. d.h.. das Bit 2¹⁴ erreicht ist. wird ein Übcrfaufsignal erzeugt und ebenfalls einem anderen Eingang des UND-Gatters 405 zugeführt. Da dies der erste Konfigurationsversuch war. weisen die Register 410 und 411 noch den anfänglichen Rekonfigurationscode auf und sind noch nicht über irgendwelche zusätzlichen Rekonfigurationen fortgeschaltet worden. Folglich ist wenigstens ein Ein/Ausgabeprozessor entsprechend dem Prozessor 0 oder dem Prozessor 1 konfiguriert. Das AUTO-BOOT-FLD 000-Signal der Konfigurationszähler 410 und 411 liegt auf hohem Pegel und wird einem dritten Eingang des UND-Gatters 405 zugeleitet (siehe Block 307 und 308). Befinden sich rrunmehr alle Eingangsklemmen des UND-Gatters 405 auf hohem Pegel, so entsteht ein Au«.-gangssignal und gelangt zum 4-Bitanschlußstartzähler 409. Dieser ist ähnlich wie der Zähler 408 aufgebaut.

Während der Zähler 408 in den ersten Stufen der Konfigurationseinrichtung verwendet wurde, wird der Zähler 409 in den Rekoniiguratiönssitifen der Einrichtung eingesetzt. Beim Zählerstand Null wird ein Niedrigpegelsignal PORT-lNIT-CNT-0 000 erzeugt und dem

•ίο ODER-Gatter 406 zugeleitet. Es wird dort invertiert und ein Hochpegel-IOP-Wiederstartsignal erzeugt (siehe Block 309). Dieses Signal, welches zuvor durch den Zähler 408 und jetzt durch den Zähler 409 erzeugt wird, gelangt ebenfalls zur IOP-Einheit sowie zum 24-Bit-Intervallzähler 412 und stellt diesen zurück. Wie zuvor der Zähler 408 wird nunmehr der Zähler 409 über 16 Zählschritte fortgeschaltet und hält beim Zählerstand 0 s« lange an, bis er wieder in Gang gesetzt wird. Beim Zählstand 10 wird das Signal PORT-1NIT-CNT-10 000 im

so Gatter 432 einer ODER-Verknüpfung unterworfen und dem Anschlußmaskenregister zugeleitet, um alle 14 Anschlüsse zu maskieren. Beim Zählerstand 15 des 4-Bitzählers 409 wird ein Hochpegelsignal PORT-INIT-CNT-15 100 erzeugt und den Konfigurationszählern 410 und 411 zugeleitet, um deren Zählstand um 1 zurückzuschalten. Wenn diesr Zählstand um 1 zurückgeschaltet ist, wird ein anderer Code als der anfänglich vom Konfigurationspult eingegebene Anfangscode erzeugt, weil der Zählstand verringert worden ist. Die folgenden Zustandsausgangssignale der Zähler 410 und 411 werden zum Demaskieren der neuen Konfiguration im Anschlußmaskenregister 415 benutzt, und zwar zur Zeit des Signals PORT-1NIT-CNT-15 100 (siehe Block 310). Damit ist ein zweiter Urladcvorgang abgeschlossen. ist dieser erfolgreich, so entsteht dns Signa! RS-RT CONFIG und gelangt zur Klemme K des Hip-Hops 414. wodurch dieses zurückgesetzt wird und sein Ausgang Q niedriges Potential annimmt. Damit wird das

UND-Gatter 405 gesperrt und der Rekonfigurationsmodus beendet. Ist auch der zweite Urladeversuch erfolglos, so bleibt das UND-Gatter 405 aktiviert, und der Rckonfigurationszyklus wird so lange wiederholt, bis .schließlich, wenn alle Urladeversuche erfolglös waren und dern-te Ladevorgang erreicht ist, das Signal AUTO-BOOT-FLD 000 von einem der 4-Bitzähler 410 und 411 nitftfigen Pegel annimmt und das UND-Gatter 405 sperrt. Gleichzeitig wird ein Pegel-Urlade-Fehlersignal erzeugt und einer Fehleranzeigelampe im Schaltpult 124 zugeleitet (siehe Block 311).

Nachdem die Arbeitsweise der Schaltungsanordnung gemäß F i g. 4 im Zusammenhang mit F i g. 3 kurz erläutert wurde, sollen nunmehr die Schaltungseinzelheiten erörtert werden. Fig.4 zeigt 4 UND/NAND-Gatter 401 bis 404. |cdes Gatter ist an eine der anfordernden Linheitcn des Rcchnersystenis gemäß Fig. 1 angekoppelt, um an seiner Eingangsklemme das Slartanforderungssignai und ein Betriebssignai aufzunehmen. Die nichtinvertierten Ausgänge der UND-Gatter 401 bis 404 sind an ein 4-Bit-Register 413 angeschlossen, und zwar jeder Ausgang des UND-Gatters an einen getrennten Biteingang. Die invertierten Ausgangssignale der Gatter 401 bis 404 werden den invertierenden Eingängen eines ODER/NOR-Gatters 407 zugeleitet. Seine Ausgangsklemme ist an den Eingang / des JK-FIip-Flops 414 und den Eingang /des JK-Flip-Flops 431 angeschlossen sowie an die Eingangsklemme des 4-Bitzählers 408. Der Ausgang Q des Flip-Flops 414 steht mit einer Fingangsklemme des UND-Gatters 405 in Verbindung. L)ie dem Zählstand Null zugeordnete Klemme des 4-Bitzählers 408 ist mit dem ODER-Gatter 406 verbunden. Der dem Zählstand 10 zugeordnete Ausgang des Zählers 408 liegt am Rückstelleingang K des JK-FIip-Flops 431. dessen Ausgang Q seinerseits an die Rücksiclleingänge der 4-Bitzählcr 410 und 411 angeschlossen Κ: Der Aus"S!>" ⁷^ des FSi~ F!c"s 43! isi mit einem Hingang des ODER-Gatters 432 verbunden. Sein Ausgang liegt am Löscheingang des Anschlußmaskenregisters 415. Die Ausgangsklemme für den Zählstand 15 des 4-BitzähIers 408 steht mit dem Setzeingang / des )K-Flip-Flops 430 in Verbindung, dessen Ausgang Q mit den Ladeklemmen der 4- Bitzähler 410 und 411 verbunden ist. Der Ausgang des ODER-Gatters 406 ist an die nicht dargetellte lOP-Einheit angeschlossen sowie an die Rückstelleingänge des 24-BilzähIers 412 Die Überlaufklemme dieses Zählers ist an einen Eingang des UND-Gatters 405 angeschlossen. Die invertierten Ausgänge der Zähler 410 und 411 stehen mit einem anderen Eingang des UND-Gatters 405 in Verbindung. Der Ausgang dieses Gatters liegt am Zähleingang des 4-Bitzählcrs 409, dessen dem Zählstand 0 zugeordneter Ausgang mit dem Invertereingang des ODER-Gatters 406 verbunden ist. Der dem Zählstand 10 zugeordnete Ausgang des Zählers 409 ist an einen invertierenden Eingang des ODER-Gatters 432 geführt. Der dem Zählstand 15 zugeordnete Ausgang des Zählers 409 steht mit dem Zählstand-Fortschalteingang der Zähler 410 und 411 in Verbindung. Weitere Eingänge der ZähIer410und411 empfangen vom Konfigurationsschaltpult einen Startkonfigurationscode. Auch das als Anschlußmaskenregister dienende 14-Bit-Register 415 hat Eingänge für einen Konfigurationscode, welchen die Zähler 410 und 411 liefern.

Die in dieser Einrichtung benutzten Bauelemente sind an sich bekannt Sie können beispielsweise von der Firma Texas Instrument Corporation in Dallas. Texas, bezosen werden. Die UND-Gatter 401 bis 405 sind beispielsweise unter der Typenbezeichnung TI7400. das ODER/NOR-Gatter407 unter der Bezeichnung TI7420, die Zähler 408 bis 412 unter der Bezeichnung TI74161, die Register 413 und 415 sowie die Flip^Flops 414, 430 und 431 unter der Bezeichnung TI740107 erhältlich.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Rekonfigurationseinrichtung für ein programmverarbeitendes Rechnersystem mit wenigstens zwei Prozessoren (103—106). wenigstens zwei Hauptspeichern (121,122), wenigstens einem Peripheriegerät (110,111,122a. 123) sowie einer diese Einheiten untereinander verbindenden Systemschnittstelleneinheit (100) und mit einer Ladefolgesteuerung zum automatischen Laden eines im Peripheriegerät gespeicherten Programms in einen ausgewählten Speicher zwecks Verarbeitung durch einen ausgewählten Prozessor, wobei im Falle eines Fehlers in einer der Geräteeinheiten die Verbindung zwischen den Prozessoren und den Speichern, d. Iu die Speicher/ Prozessorkonfiguration selbsttätig geändert und die Ladefolge erneut in Gang gesetzt wird, gekennzeichnet durch