DE2727533B2

DE2727533B2 - Datenübertragungssystem

Info

Publication number: DE2727533B2
Application number: DE2727533A
Authority: DE
Inventors: Wesley Dale Dickover; Barry Myron Mergenthaler
Original assignee: NCR Corp
Current assignee: NCR International Inc
Priority date: 1976-06-18
Filing date: 1977-06-18
Publication date: 1978-04-06
Also published as: US4070648A; JPS602813B2; DE2727533A1; GB1532753A; JPS52155934A; CA1092711A; DE2727533C3

Description

Das erfindungsgemäße Datenübertragungssystem gemäß dem Oberbegriff des Patentanspruchs 1 findet insbesondere dort Anwendung, wo die Datenquelle

J) eine ersten Datenverarbeitungseinheit und die Datenbestimmungseinrichtung eine zweite Datenverarbeitungseinheit enthält.

Bei einer bekannten Datenübertragungseinrichtung bewirkt ein durch eine Vergleichseinrichtung er-

4(i zeugtes Bestimmungsfehlersignal, daß ein Fehlersignal zu der Datenquelle zurückübertragen wird, um anzuzeigen, daß in der Datenbestimmungseinrichtung ein Fehler festgestellt wurde.

Bei diesem bekannten Datenübertragungssystem

4^r) besteht jedoch die Möglichkeit bzw. Gefahr, daß das zurückübertragene Fehlersignal von der Datenquelle nicht korrekt empfangen wird.

Der Erfindung liegt deshalb die Aufgabe zugrunde, diesen Nachteil zu beseitigen, d. h. sicherzustellen,

■50 daß ein in der Bestinimungseinrichtung aufgetretener Fehler mit Sicherheit als solcher in der Datenquelle signalisiert wird.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Maßnahmen gelöst.

Vi Da bei dem erfindungsgemäßen Datenübertragungssystem das Bestimmungsfehlersignal eine Komplementierung der an die Datenquelle zurückübertragenen Daten bewirkt, wird eine Fehlerbedingung für eine längere Zeitperiode wirksam angezeigt, so

bo daß die Empfangswahrscheinlichkeit der Fehleranzeige durch die Datenquelle wesentlich erhöht wird. Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Zeichnungen beschrieben. In diesen zeigt

Fig. 1 ein vereinfachtes Blockschaltbild eines Datenübertragungssystems zwischen zwei Datenverarbeitungseinheiten,

Fig. 2 ein Blockschaltbild einer Datenquelle, um

Daten einer Datenverarbeitungseinheit zu einer anderen Datenverarbeitungseinheit zu übertragen, und

Fig. 3 ein Blockschaltbild einer Datenbestimmungseinrichtung zum Empfangen der von der Datenquelle gemäß Fig. 1 gesendeten Da;en.

Wie bereits erwähnt, ist in Fig. 1 ein vereinfachtes Blockschaltbild eines Duplex-Datenübertragungssystems zwischen zwei Datenverarbeitungseinrichtungen bzw. Prozessoren dargestellt. Ein erster Rechner 100, Rechner A, enthält einen Sender-Teil 102, welcher Daten seriell Bit für Bit zu einem Empfänger-Teil 110 eines zweiten Rechners 106, Rechner ß, überträgt. Der zweite Rechner 106 enthält einen Sender-Teil 108, welcher Daten seriell Bit für Bit zu einem Empfängerteil 104 des ersten Rechners 100 überträgt. Demzufolge arbeiten die Sender-Teile 102 und 108 als Datenquellen und die Empfängerteile 104 und 110 als Datenbestimmungseinrichtungen. Die übertragenen Daten sind in einem binären Code dargestellt und die Übertragung erfolgt seriell Bit für Bit, :nit Einrichtungen zu einer vollständigen Duplex-Arbeitsweise. Dadurch ist es möglich, daß eine Datenübertragung gleichzeitig sowohl von dem Sender-Teil 102 des Rechners A und von djtm Sender-Teil 108 des Rechners B erfolgen kann, wobei die Übertragungsgeschwindigkeit von der Länge der Rechner-Verbindungsleitungen 112, 114, 116, 118, 120 und 122 abhängt, welche durch verdrillte Leiterpaare gebildet werden. Bei einer Anwendungsmöglichkeit des erfindungsgemäßen Datenübertragungssystems kann der Rechner 100 ein Hauptrechner und der Rechner 106 ein Hilfsrechner, welcher einen ständigen On-Line-Zugriff benötigt, innerhalb eines Einzelhandelsgeschäftssystems sein. In diesem Falle kann der Hauptrechner 100 den Hilfsrechner 106 periodisch auf den laufenden Stand bringen und im Falle eines Fehlers im Hauptrechner kann der Hilfsrechner 106 die Verarbeitungsfunktion des Hauptrechners übernehmen. Bei Verwendung dieses Systems in einem Supermarkt kann der Hauptrechner 100 beispielsweise mit den Datenerfassungs-Terminals an den Verkaufsstellen verbunden sein, während der Hilfsrechner 106 administrative Aufgaben zu erfüllen hat, wie Lohn- bzw. Gehaltsbuchhaltung und Lagerbestandskontrolle. Jedoch wird die Verbindung zwischen den beiden Verarbeitungseinheiten immer aufrechterhalten.

Der Sender-Teil 102 formt ein 16-Bit-Daten-Zeichen in ein 25-Bit-Wort um und überträgt dieses seriell Bit für Bit zu dem Empfängerteil 110 des Rechners 106. Auf der Leitung 112 wird das Datenwort seriell zu dem Empfängerteil 110 und auf der Leitung 114 wird das komplementierte Datenwort zu dem Empfängerteil 110 übertragen, in welchem jedes Bit der komplementierten Daten mit dem entsprechenden Bit der echten Daten verglichen wird, um einen eventuellen Übertragungsfehler festzustellen. Mittels einer Taktleitung 124, welche durch ein verdrilltes Leiterpaar gebildet wird, wird das Datentaktsignal von dem Sender-Teil 102 des Rechners 100 übertragen, um die Daten in dem Empfängerteil 110 des Rechners 106 zu takten. Die Datenleitung 116 dient zur Rückübertragung eines Datenwortes von dem Empfängerteil 110 zu dem Sender-Teil 102 des Rechners A, in welchem jedes Bit der zurückübertragenenen Daten mit jedem Bit des um eine Bitperiode verzögerten Datenwortes verglichen wird, um eventuelle Übertragungsfehler festzustellen. Die Datenübertragung von dem Sendsr-Teil 102 des Rechners 100 zu dem Empfängerteil HO des Rechners 106 bildet somit je eine Hälfte eines Duplex-Übertragungssystems, wobei das vollständige Duplex-System durch die Übertragung von im Rechner 106 erzeugten Daten von dem Sender-Teil 108 zu dem Empfängerteil 104 gebildet wird, wobei diese Übertragung in der gleichen Weise über Leitungen 118,120, 122 und 126 erfolgt, wie dies für die Leitungen 112,114, 116 und 124 beschrieben wurde.

ι» Im folgenden wird nur die Arbeitsweise einer Hälfte des Duplex-Systems beschrieben, da die andere Hälfte jeweils in identischer Weise arbeitet. Der Empfängerteil 110 des Rechners 106 führt einen Bitfür-Bit-Vergleich zwischen den empfangenen echten

i) und komplementären Daten durch und sendet die empfangenen Daten zurück zu dein Sender-Teil des Rechners 100. Falls der Empfängerteil 110 einen Fehler feststellt, dann wird die Rückübertragungsleitung 116 in einen Zustand bzw. in eine Polarität ge-

2» bracht, der bzw. die umgekehrt zu dem bzw. der von dem Sender-Teil 102 des Rechners A erwarteten Zustand bzw. Polarität ist. Dieser Zustand wird in dem Sender-Teil als Fehler festgestellt und bewirkt eine Fehlerbedingung für den Rest des Übertragungs-

y> zyklus, d. h. bis das laufende Wort übertragen ist. Ein typisches 16-Bit-Datenzeichen wird in ein 25-Bit-Wort umgeformt. Das Wort wird mit einem Bereit-Bit voran übertragen, welchem das 16-Bit-Datenzeichen folgt (mit dem stellenwertmäßig niedrig-

!0 sten Bit zuerst), danach folgen ein »Letztes-Wort«- Bit, welches anzeigt, daß dieses Wort das letzte Wort einer übertragenen Nachricht ist, drei Synchronisations-Bits, welche für das beschriebene Format immer ein logisches LOL-Muster darstellen, ein »Zu-

r> stands«-Bit, welches dem Sender anzeigt, daß am Empfänger eine vollständige Nachricht korrekt erhalten wurde, ein Paritäts-Bit und schließlich zwei Sicherheits-Bits, welche eine ausreichende Zeitspanne für die Durchführung der Fehlerprüfung der über-

4(i tragenen Daten sowohl am Sender als auch am Empfänger sicherstellen. Diese beiden Extra-Bits der Verarbeitungszeit werden vorgesehen, da die am Empfängerteil erhaltenen Daten zum Zwecke der zu beschreibenden Fehlerprüfung zum Sender-Teil

4-, rückübertragen werden. Das Bereit-Bit ist immer eine logische Eins (L), während das »Letztes-Wort«-Bit eine logische Null (0) sein kann, wenn noch mehr Daten folgen und ein »L« sein kann, wenn das übertragene Wort tatsächlich das letzte Wort ist. Das Zustands-Bit kann eine »0« sein, was dem normalen Bit-Zustand des Sender-Teils entspricht, bzw. es kann ein »L« sein, um die Richtigkeit der gesamten Nachricht zu bestätigen.

Der Sender-Teil 102 formt das Datenzeichen in das

y, obenerwähnte 25-Bit-Wort um, welches das Bereit-Bit (L) enthält. Wird das Bereit-Bit am Empfängerteil des Rechners B festgestellt, dann nimmt der Empfängerteil 110 das Bereit-Bit an und bereitet diesen so vor, daß er die Annahme des nachfolgenden Teiles

_b0 dieses Wortes gestattet, während das Bereit-Bit zum Sender-Teil des Rechners A riickübertragen wird. Beim Empfang des zurückgesendeten Bcreit-Bits fährt der Sender-Teil 102 mit der Aussendung des restlichen Teils des Wortes fort.

_b5 Da jedes Bit des Wortes sowohl in seinem normalen als auch im komplementierten Zustand übertragen wird und zwar gleichzeitig mit dem Taktsignal auf der Leitung 124, durch welches jedes Daten-Bit beim

Empfang im Empfängerteil in ein Empfängerregister geschoben wird, prüft die Empfänger-Fehlerlogikschaltung die ankommenden Daten in der bereits beschriebenen Weise durch Vergleichen jedes Bits des Datenwortes mit den korrespondierenden Bits des komplementären Datenwortes. Da diese Bits jeweils entgegengesetzte Polarität aufweisen, wird normalerweise kein Fehlersignal erzeugt, es sei denn, daß durch einen Leitungs- oder Schaltungsfehler oder durch ein Störsignal die Daten geändert wurden. Für die ankommenden Daten wird eine Paritätsprüfung durchgeführt, um sicherzustellen, daß die richtige Anzahl L-Bits in jedem Wort empfangen wurde. Der Sender-Teil 102 des Rechners A führt ebenfalls eine Fehlerprüfung der übertragenen Daten durch, indem der Zustand jedes übertragenenen Bits gespeichert und mit dem entsprechenden, von dem Empfängerteil des Rechners B über die Rückübertragungsleitung 116 zurückübertragenen Daten-Bit verglichen wird. Wurde das übertragene Wort empfangen, ohne daß ein Fehler festgestellt wurde, dann erzeugt der Empfängerteil 110 ein Unterbrechen-Signal, um anzuzeigen, daß das Empfänger-Bufferregister gefüllt ist und daß sich das Datenzeichen auf den Empfänger-Datenleitungen befindet. Dieses Verfahren wird für jedes zu übertragende Datenwort wiederholt, bis das letzte Wort der Nachricht übertragen ist. Zu diesem Zeitpunkt wird von dem Sender-Teil 102 ein Schlußsignal ausgesandt und eine Programmunterbrechung bewirkt. Wenn das letzte Wort an dem Empfängerteil festgestellt wird, dann wird ein Datenunterbrechungssignal und daran anschließend ein Programmunterbrechungssignal erzeugt und auf die Eingabedatenleitungen ein »Ende der Nachricht«-Zeichen gegeben.

Wenn die gesamte Nachricht richtig erhalten wurde, dann wird von der Empfänger-Verarbeitungseinheit ein Bestätigungssignal abgegeben und zu der Sender-Vcrarbeitungseinheit übertragen. Falls das Bestätigungssignal nicht innerhalb eines vorgegebenen Zeitabschnitts, beispielsweise innerhalb von 10 bis 20 Millisekunden, empfangen wird, dann wird dies als negative Bestätigung gewertet und die gesamte Nachricht wird von der Sender-Verarbeitungseinheit erneut übertragen.

Wie bereits mehrfach erwähnt, erwartet der Empfängerteil die Daten-Bits auf den Leitungen 112 und 114 in entgegengesetzten Werten. Wenn sich jedoch bei dem im Empfängerteil des Rechners B durchgeführten Vergleich herausstellt, daß zwei Bits die gleiche Polarität aufweisen, dann stellt die Empfänger-Fehlerlogikschaltung einen Fehler fest, sperrt die Daten, unterbricht und komplementiert auf der Rückübertragungsleitung 116 vorhandene Daten-Bits des übertragenen Wortes, was zur Folge hat, daß der Sender-Teil des Rechners A Daten-Bits mit der falschen Polarität zu empfangen beginnt, wodurch eine Fehlerbedingung in seinem Sender-Teil eingestellt wird. Eine solcher Fehlerbedingung im Sender-Teil bewirkt eine Unterbrechung der Übertragung der folgenden Wörter, verhindert die Erzeugung einer Programmunterbrechung und bewirkt die Übertragung eines Fehlerzustandssignals zu der Verarbeitungseinheit. Das mit dem Fehler behaftete Datenwort wird dann erneut übertragen, um zu versuchen, dieses Wort erfolgreich zu der Empfänger-Verarbeitungseinheit zu übertragen. Bs kann eine vorbestimmte Anzahl von Übertragungsversuchen, beispielsweise sieben, durchgeführt werden, bevor durch die System-Software eine andere Operation eingeleitet wird. Wie au der vorangehenden Beschreibung ersichtlich ist, erfolgt die Fehlerprüfung jeweils bitweise, während die Fehlerkorrektur wortweise, d. h. durch erneute Übertragung eines gesamten Wortes erfolgt. Bei diesem Verfahren ist es nicht erforderlich, vor der Fehlerkorrektur die gesamte Nachricht zu übertragen. Dadurch ergibt sich eine wesentliche Zeitersparnis.

Unter Bezugnahme auf Fig. 2 wird im folgenden

ι» der Sender-Teil 102 des Rechners A beschrieben und dieser Sender-Teil entspricht in seinem Aufbau dem Sender-Teil 108 des Rechners B und stellt die Datenquelle dar. Ferner wird im folgenden an Hand dei Fig. 3 der Empfängerteil 110 des Rechners B be-"i schrieben, dessen Aufbau dem Empfängerteil 104 des Rechners A entspricht und der die Datenbestimmungsschaltung darstellt.

Die vom Rechner A kommenden Daten werden in Form von 16-Bit-Zeichen über Dateneingabeleitun-

-'() gen 200 parallel und das »Letztes-Wort«-Bit übei eine Leitung 202 einem Parallel-zu-Serie-Schieberegister 204 zugeführt, in welchem die Daten so lange gespeichert werden, bis sie mit dem stellenwertmäßij niedrigsten Bit voran seriell einem Multiplexer 20( zugeführt werden.

Die echten (nicht-invertierten) Daten werden vor dem Multiplexer 206 aufgenommen und über eint Leitung 208 einem Sender 210 für die echten Dater zugeführt, welcher diese Daten über ein verdrilltes

so Leiterpaar 112 dem Datenempfängerteil des Rechners B zuleitet. Diese serielle Übertragung wird durcr eine Steuerschaltung 212 gesteuert, welche zusammer mit einer Zeitgabesteuerschaltung 214 die Taktunf des Registers 204 vornimmt. Gleichzeitig werder

v-, komplementäre Daten durch einen Sender 216 übei ein verdrilltes Leiterpaar 114 zu einem Empfängei für die komplementären Daten innerhalb des Rechners B übertragen, in welchem in der an Hand dei Fig. 3 noch zu beschreibenden Weise die echten unc

4(i die komplementären Daten verglichen werden.

Die Fehlerprüfschaltung des Rechners B ist so eingestellt, daß sie echte und komplementäre Daten-Bit; mit jeweils unterschiedlicher Polarität erwartet, unc wenn dies der Fall ist, dann werden die ankommender echten Daten von dem Empfänger 300 für die echter Daten unter Steuerung durch eine Steuerschaltung 304 und eine Zeitgabesteuerschaltung 318 des Rechners B einem Serie-zu-Parallel-Empfängerschieberegister 302 zugeführt. Die Daten werden dann inten über Datenleitungen 306 dem Rechner B zugeführt Wenn die über die Leitungen 112 und 114 den Empfängern 300 und 308 zugeführten echten und komplementären Daten-Bits die gleiche Polarität aufweiser (ein Fehlerzustand), dann stellt die Fehlerprüfschaltung diesen Fehler fest, sperrt die Daten, unterbrich und komplementiert die restlichen Daten-Bits des zu rückgesendeten Wortes. Die Fehlerprüfung erfolgt ar einem EXKLUSIV-ODER-Glied 310, welches bein Feststellen eines Fehlers ein Ausgangssignal abgib und dieses Ausgangssignal dem Eingang eine: ODER-Gliedes 312 zuführt. An diesem ODER Glied 312 wird ein Wort-Fehlersignal und ein Pari täts-Fehlersignal in der Weise zusammengeführt, dat das Ausgangssignal des ODER-Gliedes 312 beide

_b5 Fehler, d. h. sowohl einen Paritätsfehler als auch einer Übertragungsfehler anzeigt, wobei das Paritäts-Feh lersignal von einer Paritätsprüfschaltung 314 abgelei tet wird. Beim Auftreten einer solchen Fehlerbedin-

ίο

gung wird ein Fehler-Flip-Flop 316, das durch die Zeitgabesteuerschaltung 318 mit der Frequenz der empfangenen Daten getaktet wird, in seinen entgegengesetzten Zustand geschaltet. Die ankommenden, um eine halbe Bit-Zeit verzögerten echten Daten werden unter Steuerung der Steuerschaltung 304 durch ein UND-Glied 320 hindurchgetaktet und stellen die zurückzuführenden Daten dar, welche zunächst an einen Eingang eines EXKLUSIV-ODER-Gliedes 322 angelegt werden, dessen anderer Eingang mit dem Ausgang des Fehler-Flip-Flops 316 verbunden ist. Das Ausgangssignal des ODER-Gliedes 322, welches einen Fehlerzustand anzeigt, bewirkt die Sperrung der Übertragung weiterer Wörter der Nachricht, die Erzeugung einer Programmunterbrechung und die Übertragung eines Fehlerzustandes zu dem Rechner A. Das mit dem Fehler behaftete Datenwort wird dann eine bestimmte Anzahl von Malen erneut übertragen, um eine korrekte Übertragung zu versuchen. Die Feststellung einer Fehlerbedingung an dem Empfänger 218 für die zurückgesendeten Daten des sendenden Rechners (Rechner A) bewirkt das Auftreten einer Fehlerbedingung am sendenden Rechner. Die Sender-Fehlerlogikschaltung veranlaßt den Sender 216 statt der komplementären Daten die echten Daten zu übertragen, wodurch am empfangenden Rechner die Fehlerbedingung aufrechterhalten wird. Die zurückgeführten Daten werden einem EXKLU-SIV-ODER-Glied 220 zugeführt, und zwar zusammen mit den vor der Übertragung urn eine Bit-Zeit verzögerten Daten, welche vom Multiplexer 206 über eine Ein-Bit-Verzögerungsschaltung 222 zu diesem EXKLUSIV-ODER-Glied 220 gelangen. Diese wirkt somit als Vergleichsschaltung, dessen Ausgangssignal einer Übertragungsfehler-Halteschaltung 224 zügeführt wird, welche ein JK-Flip-Flop enthalten kann, dessen Ausgangssignal über eine Leitung 227 mit der Übertragungssteuerschaltung 212 verbunden ist, um ein Übertragungssperrsignal zu erzeugen. Die Halteschaltung 224 ist außerdem mit einem EXKLUSIV-ODER-Glied 230 gekoppelt, welches im eingestellten Zustand der Halteschaltung 224 statt der komplementären Daten dem Sender 216 echte Daten zuführt. Diese Bedingung wird so lange aufrechterhalten, bis die Übertragung des gerade übertragenen Wortes beendet ist. Die Zeitgabesteuerschaltungen 214 und 318 bewirken die Zeitgabesteuerung für den Sender- bzw. Empfängerteil. Das gleiche Eingangstaktsignal (250 kHz), welches über einen Anschluß 240 der Zeitgabesteuerschaltung 214 zugeführt wird, dient als Datenübertragungs- und Empfängertaktsignal 215 bzw. 325 und wird außerdem von der Empfänger-Zeitgabesteuerschaltung 318 verwendet. Die Unterbrechen-Bedingungen können enthalten:

A) Sender-Daten-Unterbrechung - wenn der Sender ein Datenzeichen abgesandt hat, welches nicht das letzte zu sendende Zeichen war und bei der Übertragung kein Fehler festgestellt wurde;

B) Sender-Programm-Unterbrechung - wenn das eo Datenzeichen das letzte zu sendende Wort war oder'eine Fehlerbedingung festgestellt wurde;

C) Empfänger-Daten-Unterbrechung - wenn der Empfänger feststellt, daß er ein vollständiges Datenzeichen ohne Fehler empfangen hat; und

D) Empfänger-Programm-Unterbrechung - wenn im Datenzeichen das »Letztes-Wort«-Bit gesetzt ist (nach einer Empfänger-Daten-Unterbrechung).

Die in der Verzögerungsschaltung 222 erzeugte Verzögerung kompensiert die in der Empfängerschaltung erzeugte Verzögerung, wenn das gleiche Bit über die Datenrücksendeleitung 116 rückübertragen wird. Falls das zurückgesendete Daten-Bit am EXKLUSIV-ODER-Glied 220 und das Ausgangssignal der Verzögerungsschaltung 222 nicht die gleiche Polarität besitzen, dann wird die Halteschaltung 224 eingestellt bzw. gesetzt, wodurch bewirkt wird, daß die weiteren Daten auf der normalerweise die komplementären Daten führenden Leitung 114 die gleiche Polarität besitzen wie die Daten auf der Leitung 112, wodurch die Fehlerbedingung aufrechterhalten wird.

Sowohl in der Empfänger- als auch in der Senderlogikschaltung werden in der oben beschriebenen Weise Übertragungsfehler überprüft. Die Schaltung 314 im Empfängerteil führt eine Paritätsprüfung durch und prüft ferner auch das Vorhandensein eines Synchronisationsfehlers unter Verwendung des drei-Bit-Synchronisationsmusters. Die Schaltung 314 erzeugt somit außerdem eine Fehleranzeige, wenn das Register 302 gefüllt ist, die Nachricht jedoch unrichtig geladen ist, indem sie innerhalb des Schieberegisters 302 um eine Bitposition nach vorn oder zurück verschoben ist. Das Zustands-Bitregister 217 erzeugt unter Software-Steuerung das Zustandsbit, um die Ergebnisse einer Software-Fehlerprüfung zu übermitteln. Das Synchronisations-Bit-Muster wird in das übertragene Wort durch einen Synchronisations-Muster-Generator 228 eingefügt.

Die Steuerschaltungen 304 und 212 enthalten softwaregesteuerte Logikschaltungen und Unterbrechungslogikschaltungen. Beide Verarbeitungseinheiten bzw. Prozessoren werden vollständig von dem Zustand der eigenen Übertragungsverbindungsschaltung, d. h. Übertragen, Empfangen und ohne Funktion, kontrolliert. Die Verarbeitungseinheit-Verbindungsschaltung-Steuereinheiten 304 und 212 enthalten die erforderlichen Logikschaltungen, um ein Eingabe/Ausgabe-Unterbrechen-Steuersignal an die entsprechende Mutter-Verarbeitungseinheit zu legen.

Die Empfänger 300, 308, 325 und 218 enthalten vorzugsweise elektrooptische Kopplungselemente mit einem Kopplungsfaktor von kleiner als eins. Die Sender 210, 216, 215 und 324 sind vorzugsweise einstufige Emitterfolger, die als Transistorschalter wirken. Beide Seiten des Datenübertragungssystems (Sender und Empfänger) haben die gleiche Fähigkeit, übertragene Fehler festzustellen und zu korrigieren, wobei die Fehlerfeststellung bitweise und die Korrektur wortweise durch das oben beschriebene doppelte Datenübertragungsverfahren erfolgt. Durch die Verwendung der elektrooptischen Kopplungselemente wird eine elektrische Isolation zwischen den entsprechenden Verarbeitungseinheiten erreicht. Das beschriebene Fehlerfeststell- und Korrekturverfahren ist insbesondere in solchen Datenübertragungssystemen zweckmäßig, in denen die Zahl der Wörter pro Nachricht variabel ist, da die beschriebene Feststell- und Korrekturschaltung unabhängig von der Nachrichtenlänge und der Übertragungsgeschwindigkeit ist.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenübertragungssystem zum Übertragen binärer Daten von einer Datenquelle zu einer Datenbestimmungseinrichtung, wobei die genannte Datenquelle eine erste Übertragungseinrichtung enthält, um eine die genannten Daten darstellende erste Datensignalfolge gleichzeitig mit einer zweiten Datensignalfolge seriell zu übertragen, welche normalerweise durch zu den genannten Daten komplementäre Daten gebildet wird, und mit einer ersten Empfangseinrichtung, wobei die genannte Datenbestimmungseinrichtung folgende Einheiten enthält: eine zweite Empfangseinrichtung, um die genannte erste und zweite Datensignalfolge zu empfangen, eine Bestimmungsvergleichseinrichtung, um seriell Bit für Bit die durch die übertragene erste und zweiten Datensignaifolge dargestellten Daten zu vergleichen und ein Bestimmungsfehlersignal zu erzeugen, wenn an der Vergleichseinrichtung gleiche binäre Ziffern festgestellt werden, dadurch gekennzeichnet, daß die genannte Datenbestimmungseinrichtung eine zweite Übertragungseinrichtung (324) enthält, welche mit der zweiten Empfangseinrichtung (300,308) gekoppelt ist und dazu dient, eine dritten Datensignalfolge, welche normalerweise Daten entspricht, die durch eine vorher bestimmte der empfangenen ersten und zweiten Datensignalfolge gebildet werden, die jedoch komplementiert ist, wenn ein Bestimmungsfehlersignal erzeugt wurde, zu der ersten Empfangseinrichtung (218) zu übertragen, daß die genannte Datenquelle eine Quellenvergleichseinrichtung (220) enthält, um seriell Bit für Bit die durch eine der ursprünglich ausgesendeten Datensignalfolgen dargestellten Daten mit den durch die empfangene dritte Datensignalfolge dargestellten Daten zu vergleichen und ein Quellenfehlersignal zu erzeugen, wenn keine Übereinstimmung festgestellt wird.

2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Datenquelle einen Datenspeicher (204) enthält, um die genannten binären Daten zu speichern, daß der Datenspeicher (204) mit der ersten Übertragungseinrichtung (210, 230) gekoppelt ist und daß die erste Übertragungseinrichtung (210, 230) eine erste Komplementierungsstufe (230) enthält, um die genannten binären Daten zu komplementieren.

3. Datenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die genannte Quellenvergleichseinrichtung (220) mit der genannten ersten Komplementierungsstufe (230) gekoppelt ist und daß das genannte Quellenfehlersignal auf die erste Komplementierungsstufe (230) in der Weise einwirkt, daß diese ein nichtkomplementiertes Ausgangssignal erzeugt, so daß die genannte erste und zweite Datensignalfolge die gleichen Daten darstellen.

4. Ddtenübertragungssystem nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß der genannte Datenspeicher (204) über eine Verzögerungseinrichtung (222) mit der genannten Quellenvergleichseinrichtung (230) gekoppelt ist.

5. Datenübertragungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Bestimm ungsvergleichseinrich-

tungen und die genannte Quellenvergleichseinrichtung (220) entsprechende EXCLUSIV-ODER-Glieder enthält.

6. Datenübertragungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannte Datenquelle und die Datenbestimmungseinrichtung zum Zwecte der Datenübertragung durch mehrere Datenübertragungsleitungen (112, 114, 116) miteinander verbunden sind, und daß die genannte erste und zweite Empfangseinrichtung mit den genannten Übertragungsleitungen (112, 114, 116) durch entsprechende elektrooptische Kopplungselemente gekoppelt sind.

7. Datenübertragungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannte Datenquelle eine Quellensteuereinriciitung (212) enthält, die mit der genannten Quellenvergleichseinrichtung (220) gekoppelt ist und dazu dient, die genannten Daten in Form aufeinanderfolgender Wörter zu übertragen, und daß die genannte Quellensteuereinrichtung (212) in Abhängigkeit von der Erzeugung eines Quellenfehlersignals die erneute Übertragung des dieses Quellenfehlersignal verursachenden Wortes bewirkt.