DE2727533B2 - Datenübertragungssystem - Google Patents
DatenübertragungssystemInfo
- Publication number
- DE2727533B2 DE2727533B2 DE2727533A DE2727533A DE2727533B2 DE 2727533 B2 DE2727533 B2 DE 2727533B2 DE 2727533 A DE2727533 A DE 2727533A DE 2727533 A DE2727533 A DE 2727533A DE 2727533 B2 DE2727533 B2 DE 2727533B2
- Authority
- DE
- Germany
- Prior art keywords
- data
- source
- bit
- transmission
- transmission system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/14—Arrangements for detecting or preventing errors in the information received by using return channel in which the signals are sent back to the transmitter to be checked ; echo systems
Description
Das erfindungsgemäße Datenübertragungssystem gemäß dem Oberbegriff des Patentanspruchs 1 findet
insbesondere dort Anwendung, wo die Datenquelle
J) eine ersten Datenverarbeitungseinheit und die Datenbestimmungseinrichtung
eine zweite Datenverarbeitungseinheit enthält.
Bei einer bekannten Datenübertragungseinrichtung bewirkt ein durch eine Vergleichseinrichtung er-
4(i zeugtes Bestimmungsfehlersignal, daß ein Fehlersignal
zu der Datenquelle zurückübertragen wird, um anzuzeigen, daß in der Datenbestimmungseinrichtung
ein Fehler festgestellt wurde.
Bei diesem bekannten Datenübertragungssystem
4r) besteht jedoch die Möglichkeit bzw. Gefahr, daß das
zurückübertragene Fehlersignal von der Datenquelle nicht korrekt empfangen wird.
Der Erfindung liegt deshalb die Aufgabe zugrunde, diesen Nachteil zu beseitigen, d. h. sicherzustellen,
■50 daß ein in der Bestinimungseinrichtung aufgetretener
Fehler mit Sicherheit als solcher in der Datenquelle signalisiert wird.
Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Maßnahmen gelöst.
Vi Da bei dem erfindungsgemäßen Datenübertragungssystem
das Bestimmungsfehlersignal eine Komplementierung der an die Datenquelle zurückübertragenen
Daten bewirkt, wird eine Fehlerbedingung für eine längere Zeitperiode wirksam angezeigt, so
bo daß die Empfangswahrscheinlichkeit der Fehleranzeige durch die Datenquelle wesentlich erhöht wird.
Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der Zeichnungen beschrieben. In
diesen zeigt
Fig. 1 ein vereinfachtes Blockschaltbild eines Datenübertragungssystems
zwischen zwei Datenverarbeitungseinheiten,
Fig. 2 ein Blockschaltbild einer Datenquelle, um
Daten einer Datenverarbeitungseinheit zu einer anderen Datenverarbeitungseinheit zu übertragen, und
Fig. 3 ein Blockschaltbild einer Datenbestimmungseinrichtung zum Empfangen der von der Datenquelle
gemäß Fig. 1 gesendeten Da;en.
Wie bereits erwähnt, ist in Fig. 1 ein vereinfachtes
Blockschaltbild eines Duplex-Datenübertragungssystems zwischen zwei Datenverarbeitungseinrichtungen
bzw. Prozessoren dargestellt. Ein erster Rechner 100, Rechner A, enthält einen Sender-Teil 102, welcher
Daten seriell Bit für Bit zu einem Empfänger-Teil
110 eines zweiten Rechners 106, Rechner ß, überträgt.
Der zweite Rechner 106 enthält einen Sender-Teil 108, welcher Daten seriell Bit für Bit zu einem
Empfängerteil 104 des ersten Rechners 100 überträgt. Demzufolge arbeiten die Sender-Teile 102 und 108
als Datenquellen und die Empfängerteile 104 und 110 als Datenbestimmungseinrichtungen. Die übertragenen
Daten sind in einem binären Code dargestellt und die Übertragung erfolgt seriell Bit für Bit, :nit Einrichtungen
zu einer vollständigen Duplex-Arbeitsweise. Dadurch ist es möglich, daß eine Datenübertragung
gleichzeitig sowohl von dem Sender-Teil 102 des Rechners A und von djtm Sender-Teil 108 des Rechners
B erfolgen kann, wobei die Übertragungsgeschwindigkeit von der Länge der Rechner-Verbindungsleitungen
112, 114, 116, 118, 120 und 122 abhängt, welche durch verdrillte Leiterpaare gebildet
werden. Bei einer Anwendungsmöglichkeit des erfindungsgemäßen Datenübertragungssystems kann der
Rechner 100 ein Hauptrechner und der Rechner 106 ein Hilfsrechner, welcher einen ständigen On-Line-Zugriff
benötigt, innerhalb eines Einzelhandelsgeschäftssystems sein. In diesem Falle kann der Hauptrechner
100 den Hilfsrechner 106 periodisch auf den laufenden Stand bringen und im Falle eines Fehlers
im Hauptrechner kann der Hilfsrechner 106 die Verarbeitungsfunktion des Hauptrechners übernehmen.
Bei Verwendung dieses Systems in einem Supermarkt kann der Hauptrechner 100 beispielsweise mit den
Datenerfassungs-Terminals an den Verkaufsstellen verbunden sein, während der Hilfsrechner 106 administrative
Aufgaben zu erfüllen hat, wie Lohn- bzw. Gehaltsbuchhaltung und Lagerbestandskontrolle. Jedoch
wird die Verbindung zwischen den beiden Verarbeitungseinheiten immer aufrechterhalten.
Der Sender-Teil 102 formt ein 16-Bit-Daten-Zeichen
in ein 25-Bit-Wort um und überträgt dieses seriell Bit für Bit zu dem Empfängerteil 110 des Rechners
106. Auf der Leitung 112 wird das Datenwort seriell zu dem Empfängerteil 110 und auf der Leitung
114 wird das komplementierte Datenwort zu dem Empfängerteil 110 übertragen, in welchem jedes Bit
der komplementierten Daten mit dem entsprechenden Bit der echten Daten verglichen wird, um einen
eventuellen Übertragungsfehler festzustellen. Mittels einer Taktleitung 124, welche durch ein verdrilltes
Leiterpaar gebildet wird, wird das Datentaktsignal von dem Sender-Teil 102 des Rechners 100 übertragen,
um die Daten in dem Empfängerteil 110 des Rechners 106 zu takten. Die Datenleitung 116 dient
zur Rückübertragung eines Datenwortes von dem Empfängerteil 110 zu dem Sender-Teil 102 des Rechners
A, in welchem jedes Bit der zurückübertragenenen Daten mit jedem Bit des um eine Bitperiode
verzögerten Datenwortes verglichen wird, um eventuelle Übertragungsfehler festzustellen. Die Datenübertragung
von dem Sendsr-Teil 102 des Rechners 100 zu dem Empfängerteil HO des Rechners 106 bildet
somit je eine Hälfte eines Duplex-Übertragungssystems,
wobei das vollständige Duplex-System durch die Übertragung von im Rechner 106 erzeugten Daten
von dem Sender-Teil 108 zu dem Empfängerteil 104 gebildet wird, wobei diese Übertragung in der gleichen
Weise über Leitungen 118,120, 122 und 126 erfolgt, wie dies für die Leitungen 112,114, 116 und 124 beschrieben
wurde.
ι» Im folgenden wird nur die Arbeitsweise einer Hälfte des Duplex-Systems beschrieben, da die andere
Hälfte jeweils in identischer Weise arbeitet. Der Empfängerteil 110 des Rechners 106 führt einen Bitfür-Bit-Vergleich
zwischen den empfangenen echten
i) und komplementären Daten durch und sendet die
empfangenen Daten zurück zu dein Sender-Teil des Rechners 100. Falls der Empfängerteil 110 einen
Fehler feststellt, dann wird die Rückübertragungsleitung 116 in einen Zustand bzw. in eine Polarität ge-
2» bracht, der bzw. die umgekehrt zu dem bzw. der von dem Sender-Teil 102 des Rechners A erwarteten Zustand
bzw. Polarität ist. Dieser Zustand wird in dem Sender-Teil als Fehler festgestellt und bewirkt eine
Fehlerbedingung für den Rest des Übertragungs-
y> zyklus, d. h. bis das laufende Wort übertragen ist.
Ein typisches 16-Bit-Datenzeichen wird in ein 25-Bit-Wort umgeformt. Das Wort wird mit einem Bereit-Bit
voran übertragen, welchem das 16-Bit-Datenzeichen folgt (mit dem stellenwertmäßig niedrig-
!0 sten Bit zuerst), danach folgen ein »Letztes-Wort«-
Bit, welches anzeigt, daß dieses Wort das letzte Wort einer übertragenen Nachricht ist, drei Synchronisations-Bits,
welche für das beschriebene Format immer ein logisches LOL-Muster darstellen, ein »Zu-
r> stands«-Bit, welches dem Sender anzeigt, daß am
Empfänger eine vollständige Nachricht korrekt erhalten wurde, ein Paritäts-Bit und schließlich zwei Sicherheits-Bits,
welche eine ausreichende Zeitspanne für die Durchführung der Fehlerprüfung der über-
4(i tragenen Daten sowohl am Sender als auch am Empfänger
sicherstellen. Diese beiden Extra-Bits der Verarbeitungszeit werden vorgesehen, da die am
Empfängerteil erhaltenen Daten zum Zwecke der zu beschreibenden Fehlerprüfung zum Sender-Teil
4-, rückübertragen werden. Das Bereit-Bit ist immer eine
logische Eins (L), während das »Letztes-Wort«-Bit eine logische Null (0) sein kann, wenn noch mehr Daten
folgen und ein »L« sein kann, wenn das übertragene Wort tatsächlich das letzte Wort ist. Das Zustands-Bit
kann eine »0« sein, was dem normalen Bit-Zustand des Sender-Teils entspricht, bzw. es kann
ein »L« sein, um die Richtigkeit der gesamten Nachricht zu bestätigen.
Der Sender-Teil 102 formt das Datenzeichen in das
y, obenerwähnte 25-Bit-Wort um, welches das Bereit-Bit
(L) enthält. Wird das Bereit-Bit am Empfängerteil des Rechners B festgestellt, dann nimmt der Empfängerteil
110 das Bereit-Bit an und bereitet diesen so vor, daß er die Annahme des nachfolgenden Teiles
b0 dieses Wortes gestattet, während das Bereit-Bit zum
Sender-Teil des Rechners A riickübertragen wird. Beim Empfang des zurückgesendeten Bcreit-Bits
fährt der Sender-Teil 102 mit der Aussendung des restlichen Teils des Wortes fort.
b5 Da jedes Bit des Wortes sowohl in seinem normalen
als auch im komplementierten Zustand übertragen wird und zwar gleichzeitig mit dem Taktsignal auf der
Leitung 124, durch welches jedes Daten-Bit beim
Empfang im Empfängerteil in ein Empfängerregister geschoben wird, prüft die Empfänger-Fehlerlogikschaltung
die ankommenden Daten in der bereits beschriebenen Weise durch Vergleichen jedes Bits des
Datenwortes mit den korrespondierenden Bits des komplementären Datenwortes. Da diese Bits jeweils
entgegengesetzte Polarität aufweisen, wird normalerweise kein Fehlersignal erzeugt, es sei denn, daß durch
einen Leitungs- oder Schaltungsfehler oder durch ein Störsignal die Daten geändert wurden. Für die ankommenden
Daten wird eine Paritätsprüfung durchgeführt, um sicherzustellen, daß die richtige Anzahl
L-Bits in jedem Wort empfangen wurde. Der Sender-Teil 102 des Rechners A führt ebenfalls eine Fehlerprüfung
der übertragenen Daten durch, indem der Zustand jedes übertragenenen Bits gespeichert und
mit dem entsprechenden, von dem Empfängerteil des Rechners B über die Rückübertragungsleitung 116
zurückübertragenen Daten-Bit verglichen wird. Wurde das übertragene Wort empfangen, ohne daß
ein Fehler festgestellt wurde, dann erzeugt der Empfängerteil 110 ein Unterbrechen-Signal, um anzuzeigen,
daß das Empfänger-Bufferregister gefüllt ist und daß sich das Datenzeichen auf den Empfänger-Datenleitungen
befindet. Dieses Verfahren wird für jedes zu übertragende Datenwort wiederholt, bis das letzte
Wort der Nachricht übertragen ist. Zu diesem Zeitpunkt wird von dem Sender-Teil 102 ein Schlußsignal
ausgesandt und eine Programmunterbrechung bewirkt. Wenn das letzte Wort an dem Empfängerteil
festgestellt wird, dann wird ein Datenunterbrechungssignal und daran anschließend ein Programmunterbrechungssignal
erzeugt und auf die Eingabedatenleitungen ein »Ende der Nachricht«-Zeichen gegeben.
Wenn die gesamte Nachricht richtig erhalten wurde, dann wird von der Empfänger-Verarbeitungseinheit
ein Bestätigungssignal abgegeben und zu der Sender-Vcrarbeitungseinheit übertragen. Falls das
Bestätigungssignal nicht innerhalb eines vorgegebenen Zeitabschnitts, beispielsweise innerhalb von 10
bis 20 Millisekunden, empfangen wird, dann wird dies als negative Bestätigung gewertet und die gesamte
Nachricht wird von der Sender-Verarbeitungseinheit erneut übertragen.
Wie bereits mehrfach erwähnt, erwartet der Empfängerteil die Daten-Bits auf den Leitungen 112 und
114 in entgegengesetzten Werten. Wenn sich jedoch bei dem im Empfängerteil des Rechners B durchgeführten
Vergleich herausstellt, daß zwei Bits die gleiche Polarität aufweisen, dann stellt die Empfänger-Fehlerlogikschaltung
einen Fehler fest, sperrt die Daten, unterbricht und komplementiert auf der Rückübertragungsleitung 116 vorhandene Daten-Bits
des übertragenen Wortes, was zur Folge hat, daß der Sender-Teil des Rechners A Daten-Bits mit der falschen
Polarität zu empfangen beginnt, wodurch eine Fehlerbedingung in seinem Sender-Teil eingestellt
wird. Eine solcher Fehlerbedingung im Sender-Teil bewirkt eine Unterbrechung der Übertragung der folgenden
Wörter, verhindert die Erzeugung einer Programmunterbrechung und bewirkt die Übertragung
eines Fehlerzustandssignals zu der Verarbeitungseinheit. Das mit dem Fehler behaftete Datenwort wird
dann erneut übertragen, um zu versuchen, dieses Wort erfolgreich zu der Empfänger-Verarbeitungseinheit
zu übertragen. Bs kann eine vorbestimmte Anzahl von Übertragungsversuchen, beispielsweise sieben,
durchgeführt werden, bevor durch die System-Software eine andere Operation eingeleitet wird. Wie au
der vorangehenden Beschreibung ersichtlich ist, erfolgt die Fehlerprüfung jeweils bitweise, während die
Fehlerkorrektur wortweise, d. h. durch erneute Übertragung eines gesamten Wortes erfolgt. Bei diesem
Verfahren ist es nicht erforderlich, vor der Fehlerkorrektur die gesamte Nachricht zu übertragen. Dadurch
ergibt sich eine wesentliche Zeitersparnis.
Unter Bezugnahme auf Fig. 2 wird im folgenden
ι» der Sender-Teil 102 des Rechners A beschrieben und dieser Sender-Teil entspricht in seinem Aufbau dem
Sender-Teil 108 des Rechners B und stellt die Datenquelle dar. Ferner wird im folgenden an Hand dei
Fig. 3 der Empfängerteil 110 des Rechners B be-"i
schrieben, dessen Aufbau dem Empfängerteil 104 des Rechners A entspricht und der die Datenbestimmungsschaltung
darstellt.
Die vom Rechner A kommenden Daten werden in Form von 16-Bit-Zeichen über Dateneingabeleitun-
-'() gen 200 parallel und das »Letztes-Wort«-Bit übei
eine Leitung 202 einem Parallel-zu-Serie-Schieberegister
204 zugeführt, in welchem die Daten so lange gespeichert werden, bis sie mit dem stellenwertmäßij
niedrigsten Bit voran seriell einem Multiplexer 20( zugeführt werden.
Die echten (nicht-invertierten) Daten werden vor dem Multiplexer 206 aufgenommen und über eint
Leitung 208 einem Sender 210 für die echten Dater zugeführt, welcher diese Daten über ein verdrilltes
so Leiterpaar 112 dem Datenempfängerteil des Rechners
B zuleitet. Diese serielle Übertragung wird durcr eine Steuerschaltung 212 gesteuert, welche zusammer
mit einer Zeitgabesteuerschaltung 214 die Taktunf des Registers 204 vornimmt. Gleichzeitig werder
v-, komplementäre Daten durch einen Sender 216 übei
ein verdrilltes Leiterpaar 114 zu einem Empfängei für die komplementären Daten innerhalb des Rechners
B übertragen, in welchem in der an Hand dei Fig. 3 noch zu beschreibenden Weise die echten unc
4(i die komplementären Daten verglichen werden.
Die Fehlerprüfschaltung des Rechners B ist so eingestellt, daß sie echte und komplementäre Daten-Bit;
mit jeweils unterschiedlicher Polarität erwartet, unc wenn dies der Fall ist, dann werden die ankommender
echten Daten von dem Empfänger 300 für die echter Daten unter Steuerung durch eine Steuerschaltung
304 und eine Zeitgabesteuerschaltung 318 des Rechners B einem Serie-zu-Parallel-Empfängerschieberegister
302 zugeführt. Die Daten werden dann inten über Datenleitungen 306 dem Rechner B zugeführt
Wenn die über die Leitungen 112 und 114 den Empfängern 300 und 308 zugeführten echten und komplementären
Daten-Bits die gleiche Polarität aufweiser (ein Fehlerzustand), dann stellt die Fehlerprüfschaltung
diesen Fehler fest, sperrt die Daten, unterbrich und komplementiert die restlichen Daten-Bits des zu
rückgesendeten Wortes. Die Fehlerprüfung erfolgt ar einem EXKLUSIV-ODER-Glied 310, welches bein
Feststellen eines Fehlers ein Ausgangssignal abgib und dieses Ausgangssignal dem Eingang eine:
ODER-Gliedes 312 zuführt. An diesem ODER Glied 312 wird ein Wort-Fehlersignal und ein Pari
täts-Fehlersignal in der Weise zusammengeführt, dat
das Ausgangssignal des ODER-Gliedes 312 beide
b5 Fehler, d. h. sowohl einen Paritätsfehler als auch einer
Übertragungsfehler anzeigt, wobei das Paritäts-Feh lersignal von einer Paritätsprüfschaltung 314 abgelei
tet wird. Beim Auftreten einer solchen Fehlerbedin-
ίο
gung wird ein Fehler-Flip-Flop 316, das durch die Zeitgabesteuerschaltung 318 mit der Frequenz der
empfangenen Daten getaktet wird, in seinen entgegengesetzten Zustand geschaltet. Die ankommenden,
um eine halbe Bit-Zeit verzögerten echten Daten werden unter Steuerung der Steuerschaltung 304
durch ein UND-Glied 320 hindurchgetaktet und stellen die zurückzuführenden Daten dar, welche zunächst
an einen Eingang eines EXKLUSIV-ODER-Gliedes 322 angelegt werden, dessen anderer Eingang
mit dem Ausgang des Fehler-Flip-Flops 316 verbunden ist. Das Ausgangssignal des ODER-Gliedes 322,
welches einen Fehlerzustand anzeigt, bewirkt die Sperrung der Übertragung weiterer Wörter der Nachricht,
die Erzeugung einer Programmunterbrechung und die Übertragung eines Fehlerzustandes zu dem
Rechner A. Das mit dem Fehler behaftete Datenwort wird dann eine bestimmte Anzahl von Malen erneut
übertragen, um eine korrekte Übertragung zu versuchen. Die Feststellung einer Fehlerbedingung an dem
Empfänger 218 für die zurückgesendeten Daten des sendenden Rechners (Rechner A) bewirkt das Auftreten
einer Fehlerbedingung am sendenden Rechner. Die Sender-Fehlerlogikschaltung veranlaßt den Sender
216 statt der komplementären Daten die echten Daten zu übertragen, wodurch am empfangenden
Rechner die Fehlerbedingung aufrechterhalten wird. Die zurückgeführten Daten werden einem EXKLU-SIV-ODER-Glied
220 zugeführt, und zwar zusammen mit den vor der Übertragung urn eine Bit-Zeit
verzögerten Daten, welche vom Multiplexer 206 über eine Ein-Bit-Verzögerungsschaltung 222 zu diesem
EXKLUSIV-ODER-Glied 220 gelangen. Diese wirkt
somit als Vergleichsschaltung, dessen Ausgangssignal einer Übertragungsfehler-Halteschaltung 224 zügeführt
wird, welche ein JK-Flip-Flop enthalten kann, dessen Ausgangssignal über eine Leitung 227 mit der
Übertragungssteuerschaltung 212 verbunden ist, um ein Übertragungssperrsignal zu erzeugen. Die Halteschaltung
224 ist außerdem mit einem EXKLUSIV-ODER-Glied 230 gekoppelt, welches im eingestellten
Zustand der Halteschaltung 224 statt der komplementären Daten dem Sender 216 echte Daten zuführt.
Diese Bedingung wird so lange aufrechterhalten, bis die Übertragung des gerade übertragenen Wortes beendet
ist. Die Zeitgabesteuerschaltungen 214 und 318 bewirken die Zeitgabesteuerung für den Sender- bzw.
Empfängerteil. Das gleiche Eingangstaktsignal (250 kHz), welches über einen Anschluß 240 der Zeitgabesteuerschaltung
214 zugeführt wird, dient als Datenübertragungs- und Empfängertaktsignal 215 bzw. 325
und wird außerdem von der Empfänger-Zeitgabesteuerschaltung 318 verwendet. Die Unterbrechen-Bedingungen
können enthalten:
A) Sender-Daten-Unterbrechung - wenn der Sender ein Datenzeichen abgesandt hat, welches
nicht das letzte zu sendende Zeichen war und bei der Übertragung kein Fehler festgestellt
wurde;
B) Sender-Programm-Unterbrechung - wenn das eo
Datenzeichen das letzte zu sendende Wort war oder'eine Fehlerbedingung festgestellt wurde;
C) Empfänger-Daten-Unterbrechung - wenn der Empfänger feststellt, daß er ein vollständiges
Datenzeichen ohne Fehler empfangen hat; und
D) Empfänger-Programm-Unterbrechung - wenn im Datenzeichen das »Letztes-Wort«-Bit gesetzt
ist (nach einer Empfänger-Daten-Unterbrechung).
Die in der Verzögerungsschaltung 222 erzeugte Verzögerung kompensiert die in der Empfängerschaltung
erzeugte Verzögerung, wenn das gleiche Bit über die Datenrücksendeleitung 116 rückübertragen wird.
Falls das zurückgesendete Daten-Bit am EXKLUSIV-ODER-Glied 220 und das Ausgangssignal der
Verzögerungsschaltung 222 nicht die gleiche Polarität besitzen, dann wird die Halteschaltung 224 eingestellt
bzw. gesetzt, wodurch bewirkt wird, daß die weiteren Daten auf der normalerweise die komplementären
Daten führenden Leitung 114 die gleiche Polarität besitzen wie die Daten auf der Leitung 112, wodurch
die Fehlerbedingung aufrechterhalten wird.
Sowohl in der Empfänger- als auch in der Senderlogikschaltung werden in der oben beschriebenen Weise
Übertragungsfehler überprüft. Die Schaltung 314 im Empfängerteil führt eine Paritätsprüfung durch und
prüft ferner auch das Vorhandensein eines Synchronisationsfehlers unter Verwendung des drei-Bit-Synchronisationsmusters.
Die Schaltung 314 erzeugt somit außerdem eine Fehleranzeige, wenn das Register
302 gefüllt ist, die Nachricht jedoch unrichtig geladen ist, indem sie innerhalb des Schieberegisters 302 um
eine Bitposition nach vorn oder zurück verschoben ist. Das Zustands-Bitregister 217 erzeugt unter Software-Steuerung
das Zustandsbit, um die Ergebnisse einer Software-Fehlerprüfung zu übermitteln. Das
Synchronisations-Bit-Muster wird in das übertragene Wort durch einen Synchronisations-Muster-Generator
228 eingefügt.
Die Steuerschaltungen 304 und 212 enthalten softwaregesteuerte
Logikschaltungen und Unterbrechungslogikschaltungen. Beide Verarbeitungseinheiten
bzw. Prozessoren werden vollständig von dem Zustand der eigenen Übertragungsverbindungsschaltung,
d. h. Übertragen, Empfangen und ohne Funktion, kontrolliert. Die Verarbeitungseinheit-Verbindungsschaltung-Steuereinheiten
304 und 212 enthalten die erforderlichen Logikschaltungen, um ein Eingabe/Ausgabe-Unterbrechen-Steuersignal an die
entsprechende Mutter-Verarbeitungseinheit zu legen.
Die Empfänger 300, 308, 325 und 218 enthalten vorzugsweise elektrooptische Kopplungselemente mit
einem Kopplungsfaktor von kleiner als eins. Die Sender 210, 216, 215 und 324 sind vorzugsweise einstufige
Emitterfolger, die als Transistorschalter wirken. Beide Seiten des Datenübertragungssystems (Sender
und Empfänger) haben die gleiche Fähigkeit, übertragene Fehler festzustellen und zu korrigieren, wobei
die Fehlerfeststellung bitweise und die Korrektur wortweise durch das oben beschriebene doppelte Datenübertragungsverfahren
erfolgt. Durch die Verwendung der elektrooptischen Kopplungselemente wird eine elektrische Isolation zwischen den entsprechenden
Verarbeitungseinheiten erreicht. Das beschriebene Fehlerfeststell- und Korrekturverfahren ist
insbesondere in solchen Datenübertragungssystemen zweckmäßig, in denen die Zahl der Wörter pro Nachricht
variabel ist, da die beschriebene Feststell- und Korrekturschaltung unabhängig von der Nachrichtenlänge
und der Übertragungsgeschwindigkeit ist.
Hierzu 3 Blatt Zeichnungen
Claims (7)
1. Datenübertragungssystem zum Übertragen binärer Daten von einer Datenquelle zu einer Datenbestimmungseinrichtung,
wobei die genannte Datenquelle eine erste Übertragungseinrichtung enthält, um eine die genannten Daten darstellende
erste Datensignalfolge gleichzeitig mit einer zweiten Datensignalfolge seriell zu übertragen, welche
normalerweise durch zu den genannten Daten komplementäre Daten gebildet wird, und mit einer
ersten Empfangseinrichtung, wobei die genannte Datenbestimmungseinrichtung folgende
Einheiten enthält: eine zweite Empfangseinrichtung, um die genannte erste und zweite Datensignalfolge
zu empfangen, eine Bestimmungsvergleichseinrichtung, um seriell Bit für Bit die durch
die übertragene erste und zweiten Datensignaifolge dargestellten Daten zu vergleichen und ein
Bestimmungsfehlersignal zu erzeugen, wenn an der Vergleichseinrichtung gleiche binäre Ziffern
festgestellt werden, dadurch gekennzeichnet,
daß die genannte Datenbestimmungseinrichtung eine zweite Übertragungseinrichtung (324) enthält,
welche mit der zweiten Empfangseinrichtung (300,308) gekoppelt ist und dazu dient, eine dritten
Datensignalfolge, welche normalerweise Daten entspricht, die durch eine vorher bestimmte
der empfangenen ersten und zweiten Datensignalfolge gebildet werden, die jedoch komplementiert
ist, wenn ein Bestimmungsfehlersignal erzeugt wurde, zu der ersten Empfangseinrichtung (218)
zu übertragen, daß die genannte Datenquelle eine Quellenvergleichseinrichtung (220) enthält, um
seriell Bit für Bit die durch eine der ursprünglich ausgesendeten Datensignalfolgen dargestellten
Daten mit den durch die empfangene dritte Datensignalfolge dargestellten Daten zu vergleichen
und ein Quellenfehlersignal zu erzeugen, wenn keine Übereinstimmung festgestellt wird.
2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Datenquelle einen
Datenspeicher (204) enthält, um die genannten binären Daten zu speichern, daß der Datenspeicher
(204) mit der ersten Übertragungseinrichtung (210, 230) gekoppelt ist und daß die erste
Übertragungseinrichtung (210, 230) eine erste Komplementierungsstufe (230) enthält, um die
genannten binären Daten zu komplementieren.
3. Datenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die genannte Quellenvergleichseinrichtung
(220) mit der genannten ersten Komplementierungsstufe (230) gekoppelt ist und daß das genannte Quellenfehlersignal auf
die erste Komplementierungsstufe (230) in der Weise einwirkt, daß diese ein nichtkomplementiertes
Ausgangssignal erzeugt, so daß die genannte erste und zweite Datensignalfolge die gleichen
Daten darstellen.
4. Ddtenübertragungssystem nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß der
genannte Datenspeicher (204) über eine Verzögerungseinrichtung (222) mit der genannten
Quellenvergleichseinrichtung (230) gekoppelt ist.
5. Datenübertragungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß die Bestimm ungsvergleichseinrich-
tungen und die genannte Quellenvergleichseinrichtung (220) entsprechende EXCLUSIV-ODER-Glieder
enthält.
6. Datenübertragungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß die genannte Datenquelle und die Datenbestimmungseinrichtung zum Zwecte der
Datenübertragung durch mehrere Datenübertragungsleitungen (112, 114, 116) miteinander verbunden
sind, und daß die genannte erste und zweite Empfangseinrichtung mit den genannten
Übertragungsleitungen (112, 114, 116) durch entsprechende elektrooptische Kopplungselemente
gekoppelt sind.
7. Datenübertragungssystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß die genannte Datenquelle eine Quellensteuereinriciitung (212) enthält, die mit
der genannten Quellenvergleichseinrichtung (220) gekoppelt ist und dazu dient, die genannten
Daten in Form aufeinanderfolgender Wörter zu übertragen, und daß die genannte Quellensteuereinrichtung
(212) in Abhängigkeit von der Erzeugung eines Quellenfehlersignals die erneute Übertragung
des dieses Quellenfehlersignal verursachenden Wortes bewirkt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/697,796 US4070648A (en) | 1976-06-18 | 1976-06-18 | Computer to computer communication system |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2727533A1 DE2727533A1 (de) | 1977-12-22 |
DE2727533B2 true DE2727533B2 (de) | 1978-04-06 |
DE2727533C3 DE2727533C3 (de) | 1978-11-30 |
Family
ID=24802575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2727533A Expired DE2727533C3 (de) | 1976-06-18 | 1977-06-18 | Datenübertragungssystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US4070648A (de) |
JP (1) | JPS602813B2 (de) |
CA (1) | CA1092711A (de) |
DE (1) | DE2727533C3 (de) |
GB (1) | GB1532753A (de) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4279002A (en) * | 1978-04-24 | 1981-07-14 | Xerox Corporation | Adapter for raster output scanning printer |
US4270168A (en) * | 1978-08-31 | 1981-05-26 | United Technologies Corporation | Selective disablement in fail-operational, fail-safe multi-computer control system |
JPS5837736B2 (ja) * | 1979-09-04 | 1983-08-18 | ファナック株式会社 | 直列デ−タ伝送方式 |
JPS5698051A (en) * | 1980-01-07 | 1981-08-07 | Hitachi Ltd | Signal transmitting device of lsi component |
US4428046A (en) | 1980-05-05 | 1984-01-24 | Ncr Corporation | Data processing system having a star coupler with contention circuitry |
US4298982A (en) * | 1980-06-03 | 1981-11-03 | Rca Corporation | Fault-tolerant interface circuit for parallel digital bus |
US4380810A (en) * | 1980-09-12 | 1983-04-19 | Bell Telephone Laboratories, Incorporated | Loopback test |
US4389636A (en) * | 1980-11-03 | 1983-06-21 | Riddle H S Jun | Encoding/decoding syncronization technique |
US4471486A (en) * | 1981-06-15 | 1984-09-11 | General Signal Corporation | Vital communication system for transmitting multiple messages |
DE3137904C2 (de) * | 1981-09-23 | 1985-10-31 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Sicherung der Übertragung codierter Signale |
JPS59112748A (ja) * | 1982-12-06 | 1984-06-29 | Fujitsu Ltd | デ−タ送受信システム |
US4882669A (en) * | 1983-11-28 | 1989-11-21 | Canon Kabushiki Kaisha | Multi computer fail safe control apparatus |
US4635195A (en) * | 1984-09-25 | 1987-01-06 | Burroughs Corporation | Power control network using reliable communications protocol |
JPH0332122Y2 (de) * | 1984-10-31 | 1991-07-08 | ||
US4982430A (en) * | 1985-04-24 | 1991-01-01 | General Instrument Corporation | Bootstrap channel security arrangement for communication network |
AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
JPS62122432A (ja) * | 1985-11-22 | 1987-06-03 | Sharp Corp | 直列データ転送におけるエラーチェック装置 |
US4698830A (en) * | 1986-04-10 | 1987-10-06 | International Business Machines Corporation | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit |
EP0260392A3 (de) * | 1986-09-19 | 1992-03-11 | International Business Machines Corporation | Ein-Ausgabeschnittstellensteuerung zum Verbinden eines synchronen Busses mit einem asynchronen Bus und Verfahren zur Operationsausführung auf den Bussen |
US4792950A (en) * | 1987-06-17 | 1988-12-20 | Ford Motor Company | Multiplex wiring system |
US5309174A (en) * | 1987-10-13 | 1994-05-03 | Motorola, Inc. | Electronic display system |
JPH01183000A (ja) * | 1988-01-14 | 1989-07-20 | Mitsubishi Electric Corp | 誤り訂正回路を有する半導体メモリ装置 |
US4894827A (en) * | 1988-03-02 | 1990-01-16 | International Telesystems Corporation | Redundancy and buffering circuits |
JPH0691513B2 (ja) * | 1989-01-27 | 1994-11-14 | 富士通株式会社 | データ伝送誤り検出方式 |
US5025444A (en) * | 1989-04-05 | 1991-06-18 | Phoenix Microsystems, Inc. | Communications error detection system |
US5159684A (en) * | 1989-05-24 | 1992-10-27 | Pitney Bowes Inc. | Data communication interface integrated circuit with data-echoing and non-echoing communication modes |
US5149945A (en) * | 1990-07-05 | 1992-09-22 | Micro Card Technologies, Inc. | Method and coupler for interfacing a portable data carrier with a host processor |
US5263164A (en) * | 1991-01-09 | 1993-11-16 | Verifone, Inc. | Method and structure for determining transaction system hardware and software configurations |
US5454001A (en) * | 1993-04-16 | 1995-09-26 | Honda Giken Kogyo Kabushiki Kaisha | Data transmission system for automotive vehicles |
US5666381A (en) * | 1993-05-19 | 1997-09-09 | Tokyo Electron Limited | Communication system used in semiconductor device manufacturing equipment |
JPH1041927A (ja) * | 1996-05-24 | 1998-02-13 | Kansei Corp | 多重通信方法及びその装置 |
US7555458B1 (en) * | 1996-06-05 | 2009-06-30 | Fraud Control System.Com Corporation | Method of billing a purchase made over a computer network |
US8229844B2 (en) * | 1996-06-05 | 2012-07-24 | Fraud Control Systems.Com Corporation | Method of billing a purchase made over a computer network |
US20030195847A1 (en) * | 1996-06-05 | 2003-10-16 | David Felger | Method of billing a purchase made over a computer network |
US5893049A (en) * | 1996-08-06 | 1999-04-06 | Pacesetter, Inc. | Rapid response voltage threshold determination circuit for electrophysiology diagnostic device |
US5703562A (en) * | 1996-11-20 | 1997-12-30 | Sandia Corporation | Method for transferring data from an unsecured computer to a secured computer |
US6141784A (en) * | 1997-11-26 | 2000-10-31 | International Business Machines Corporation | Method and system in a data communications system for the retransmission of only an incorrectly transmitted portion of a data packet |
DE19842506A1 (de) * | 1998-09-17 | 2000-03-23 | Volkswagen Ag | Verfahren und Vorrichtung zur Überwachung von Signalen bei vernetzten Systemen |
US7010730B1 (en) * | 2000-11-01 | 2006-03-07 | Sunrise Telecom Incorporated | System and method for testing the upstream channel of a cable network |
GB2370464A (en) * | 2000-12-22 | 2002-06-26 | Innovision Res & Technology Lt | Data communication apparatus and board game |
JP3741077B2 (ja) * | 2002-05-22 | 2006-02-01 | 日本電気株式会社 | データ転送装置 |
US7085993B2 (en) * | 2002-07-29 | 2006-08-01 | International Business Machine Corporation | System and method for correcting timing signals in integrated circuits |
US20040131072A1 (en) * | 2002-08-13 | 2004-07-08 | Starent Networks Corporation | Communicating in voice and data communications systems |
EP1632061B1 (de) * | 2003-06-03 | 2007-10-03 | Starent Networks Corporation | System und verfahren zur kommunikation über einen bus |
WO2006121882A2 (en) * | 2005-05-05 | 2006-11-16 | Cypress Semiconductor Corporation | Parallel input/output self-test circuit and method |
JP4492470B2 (ja) * | 2005-07-20 | 2010-06-30 | 株式会社デンソー | 車載制御装置のデータ書き換え方法および車載制御装置 |
KR100847560B1 (ko) * | 2006-12-11 | 2008-07-21 | 삼성전자주식회사 | 다운로드되는 펌웨어의 오류 정정을 위한 회로 및 방법 |
US20090135959A1 (en) * | 2007-11-27 | 2009-05-28 | Thales Rail Signalling Solutions Inc. | Apparatus and method for detecting a missing pulse in complementary coded irregular signals |
KR101547203B1 (ko) * | 2008-10-06 | 2015-08-26 | 삼성디스플레이 주식회사 | 백라이트 어셈블리 |
JP6330541B2 (ja) * | 2014-07-17 | 2018-05-30 | 富士通株式会社 | データ送受信システム、データ送信装置、データ送受信システムの制御方法 |
EP3166246B1 (de) * | 2015-11-06 | 2018-06-20 | Fts Computertechnik Gmbh | Verfahren zum nachweisen und handhaben von fehlern bei der kommunikation in einem rechnernetzwerk |
EP3565186B1 (de) * | 2018-05-02 | 2021-06-30 | TTTech Computertechnik AG | Vorrichtung und netzwerk zur zuverlässigen kommunikation in einem netzwerk |
CN116634308B (zh) * | 2023-07-20 | 2023-12-26 | 杭州炬华科技股份有限公司 | 一种仪表异常事件采集方法及系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL82289C (de) * | 1949-03-11 | |||
US3453592A (en) * | 1962-11-13 | 1969-07-01 | Nippon Electric Co | Delay time control system for signal check or correction |
US3430204A (en) * | 1965-05-19 | 1969-02-25 | Gen Electric | Data communication system employing an asynchronous start-stop clock generator |
US3523279A (en) * | 1968-04-17 | 1970-08-04 | Bell Telephone Labor Inc | Data transmission error checking arrangement |
US3624603A (en) * | 1969-09-16 | 1971-11-30 | Gen Electric | Digital data communications system with means for improving system security |
US3934224A (en) * | 1974-10-29 | 1976-01-20 | Honeywell Information Systems, Inc. | Apparatus for continuous assessment of data transmission accuracy in a communication system |
US3934131A (en) * | 1975-01-06 | 1976-01-20 | The Unites States Of America As Represented By The Secretary Of The Navy | Output controller for initiating delayed or conditional commands via a general purpose computer |
-
1976
- 1976-06-18 US US05/697,796 patent/US4070648A/en not_active Expired - Lifetime
-
1977
- 1977-06-09 CA CA280,184A patent/CA1092711A/en not_active Expired
- 1977-06-09 GB GB24077/77A patent/GB1532753A/en not_active Expired
- 1977-06-10 JP JP52068046A patent/JPS602813B2/ja not_active Expired
- 1977-06-18 DE DE2727533A patent/DE2727533C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4070648A (en) | 1978-01-24 |
JPS602813B2 (ja) | 1985-01-24 |
DE2727533A1 (de) | 1977-12-22 |
GB1532753A (en) | 1978-11-22 |
JPS52155934A (en) | 1977-12-24 |
CA1092711A (en) | 1980-12-30 |
DE2727533C3 (de) | 1978-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2727533C3 (de) | Datenübertragungssystem | |
DE2843235C3 (de) | Vorrichtung zum bitorientierten, rahmenstrukturierten, synchronen Übertragen von Informationen | |
DE69433098T2 (de) | Vorrichtung zur Übertragung von Daten | |
DE3136128C2 (de) | ||
DE2602807C2 (de) | ||
EP0898395A2 (de) | Verfahren und Vorrichtung zur Erkennung der Position von in einem seriellen Datenempfangsstrom liegenden Datenpaketen | |
DE2342009A1 (de) | Pruefsystem und -verfahren | |
DE2719531C3 (de) | Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen | |
DE1223414B (de) | Schaltungsanordnung fuer Codeuebersetzer in Empfangseinrichtungen fuer Nachrichten in fehlerkorrigierendem Code | |
DE2225141A1 (de) | Asynchroner datenpuffer und fehlerschutzverfahren unter verwendung solcher datenpuffer | |
DE2821348A1 (de) | Digitales dialogsystem | |
DE19857154C1 (de) | Verfahren zur Datenübertragung | |
DE2447255A1 (de) | Verfahren und schaltungsanordnungen zur fehlerpruefung | |
DE2400047A1 (de) | Anordnung zur uebertragung von datenzeichen zwischen einer datenverarbeitungseinrichtung und einer uebertragungsleitung | |
DE2551204B2 (de) | Schaltungsanordnung zur Herstellung von Datenverbindungen in Datenvermittlungsanlagen | |
DE10033143A1 (de) | Verbessertes CIMT-Codiersystem und -Verfahren mit einer automatischen Wortausrichtung für eine Simplexoperation | |
DE1186098B (de) | Verfahren und Schaltungsanordnung zur Fehlererkennung fuer in Seriendarstellung uebertragene Impulse | |
DE2902540C2 (de) | Schaltungsanordnung zum seriellen Übertragen von digitalen Signalblöcken | |
DE2542846C3 (de) | Verfahren zur Datenübertragung zwischen zwei Stationen im Duplex- oder Halbduplexbetrieb mit automatischer Fehlerkorrektur durch Rückfrage und Wiederholung der gestört empfangenen Zeichen | |
DE2150638A1 (de) | Empfaenger fuer Datenuebertragungsanlagen | |
DE1512568C3 (de) | Verfahren zur gesicherten blockweisen Übertragung binär codierter Daten und Anordnung zur Durchführung des Verfahrens | |
DE2609244C2 (de) | Schaltungsanordnung zum Vermeiden des Verlustes von Datenworten beim Einphasen einer Datenübertragungseinrichtung | |
EP0346783A1 (de) | Verfahren und Vorrichtung zum Ubertragen von digitalen Telemetriezeichen über eine digitale Datenleitung | |
DE2447255C (de) | Verfahren und Schaltungsanordnungen zur Fehlerprüfung in digitalen Datenübertragungsanlagen | |
DE2020666C3 (de) | Schaltung zum Feststellen von Fehlerort und -art von Übertragungsfehlern in einem seriellen Nachrichtenübertragungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NCR INTERNATIONAL INC., DAYTON, OHIO, US |
|
8328 | Change in the person/name/address of the agent |
Free format text: KAHLER, K., DIPL.-ING., 8948 MINDELHEIM KAECK, J., DIPL.-ING. DIPL.-WIRTSCH.-ING., 8910 LANDSBERG FIENER, J., PAT.-ANWAELTE, 8948 MINDELHEIM |
|
8339 | Ceased/non-payment of the annual fee |