DE2728270A1 - Datenzugriffsschaltung fuer eine speicheranordnung - Google Patents

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER . HIRSCH · BREHM

PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN 2728270

Patentconsult Radedtestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Pdlenlconsull Patentconsult Sonnenberger Straöe 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

«r

Weetem Electric Company

Incorporated
New York, N.T. 10007, USA Bussard, CA. 6-1-4-1

Datenzmnrlffaachaltung für eine Speicheranordnung

Die Erfindung betrifft eine Datenzugriffsachaltung «ir Speicherung einer Bit folge nt einer Speicheranordnung, die eine Vlelsahl von aich achneidenden Zeilen und Spalten bealtzt, wobei Jede Zellen- und Spaltenachnittatelle eine Blnlrapeicheratelle für ein Bit bildet.

Die annehmende Verwendung von Rechnern hat iaa Bedflrfnia verachlrft, die Nachrichtenverbindung swiachen Menach und Maachlne zu vereinfachen und zu verbeaaern. Ea wurden Fortachritte zur Erreichung einer beaaeren Nachrichtenübertragung swiaohen Menach und Maachine Im Bereich der Gerlte fttr geaprochene Antworten erzielt. Dleae Gerate apeichem unter Steuerung etnea zugeordneten Rechnen die menechliche Sprache entweder In analoger oder digitaler Form und atellen bei Anfragen an den Rechner eine geaprochene Antwort zuaammen, die an die fragende

709881/0934

München: R. Kramer Dipl.-Ing. · W. Weser Oipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. . H. P. Brehm Dipl.-Chem. Or. phil. nat. Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. . G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

(ο

Peraon weitergegeben wird. Ein solches Antworten auf eine menschliche Anfrage macht Fernschreiber, Bildschirme und Ihnllche Gerlte überflüssig und bietet lern Benutzer rtle gewünschten Informationen In einer Form an, die ihm am vertrautesten 1st.

Eine weitverbreitete Verweniung von Geräten für gesprochene Antworten hMngt von der Speicherung eines großen Vokabulare von WOrtern oder Ausdrücken ab. In bekannter Weise wurden individuelle Wörter oder Ausdrücke in analoger Form auf einer Magnettrommel gespeichert und dann bestimmte Wörter oder Ausdrücke zur Bildung vollständiger Sltse ausgewallt. Es hat sich gezeigt, ia8 ein wirksameres Verfahren zur Speicherung von Sprache darin beateht, die Sprache vorher zu digitalleieren. Zu diesem Zweck wurden In bekannter Welse Einrichtungen entwickelt, bei denen analoge Sprache dadurch digitalisiert wird, indem sie an einen Analog-Digitalwandler gegeben und die digitalisierte Sprache in Abschnitte unterteilt wird, die Lautgebilde (grunts) genannt werden und im allgemeinen kurzer als die meisten Wörter sind, und indem die Lautgebilde auf Magnettrommeln, Magnetscheiben oder Magnetbindern gespeichert werden. Die Laute werden dann in einer vorbestimmten Folge aus dem Speicher wiedergewonnen und an einen Dlgital-Analogwandler zur Bildung analoger Wörter und Sitze gegeben.

709881/0934

Dl· Verwendung von Magnettrommeln, -scheiben oder -bindern zur Speicherung digitalisierter Sprache führt zu einer Anzahl von Schwierigkelten aufgrund Ihrer GrOBe₁ ihres Gewichtes und der durch die Wartungsanforderungen bedingten Einschränkungen. Zur Beseitigung dieser Schwierigkeiten wurde festgestellt, daß Festkörperspelcher ein vorteilhaftes Medium zur Aufnahme digitalisierter Sprache sind, da sie nur minimale Größe und Gewicht besitzen, keine sich bewegenden Teile aufweisen und Im allgemeinen selbst an extreme Umweltbedingungen angepaßt werden können. Es sind eine Anzahl von Typen von Festkörperspelohern bekannt, beispielsweise Speicher mit wahlfreiem Zugriff (RAM's) und Nurlesespelcher (ROM's). Digitale Informationen In einem ROM wird wlhrend der Herstellung in diesen eingegeben und IKBt sich danach nicht ohne weiteres Indern. Digitale Informationen in einem RAM sind Jedoch adressierbar und können, falls nötig, leicht verlndert werden. Es ist daher zweckmlßig, in einem Gerftt fur gesprochene Antworten einen RAM-Speicher zu verwenden, wenn das gespeicherte Vokabular häufig geludert werden muß.

Die Möglichkeit for eine hluftge Änderung dea Vokabulars eines Geräts fur gesprochene Antworten 1st bei vielen AnwendungsfUlen wichtig, so daß das Verfahren für die Eingabe neuer digitaler Informationen In

709881/0934

einen RAM ein wesentliches Element für eine Erhöhung der Brauchbarkeit eines Gerätes für gesprochene Antworten ist. RAM-8peicher weisen im allgemeinen eine Matrix-Anordnung mit einer vorbestimmten Anzahl von sich schneidenden Zellen und Spalten auf. Jede Zeilen-Spaltenschnittstetle bildet eine Speicherzelle, die ein Bit der digitalisierten Sprache aufnimmt. Üblicherweise ist die Anzahl von Zellen in Jeder Zeile einer Speicheranordnung auf einen Wert begrenzt, der kleiner ist als die Anzahl der Bits in einem Laut. Es ist daher vorteilhaft, Laute in Spalten der Speicheranordnung zu speichern.

Die Speicherung eines Lautes in einer Spalte einer Speicheranordnung kann nicht direkt erfolgen, da übliche RAM-Speloher nur Zeile für Zeile adressierbar sind. Nach dem Stand der Technik wird dieses Problem dadurch gelöst, daß die Bits einer Vielzahl der ankommenden Laute ineinandergeschachtelt werden, so daß beim zeilenweisen Einschreiben in die Speicheranordnung Jeder der Laute in eine Spalte der Speicheranordnung geschrieben wird. Genauer gesagt, teilt der dem Speicher zugeordnete Rechner einen Strom digitalisierter Sprache in Laute und schachtelt die Bits der verschiedenen Laute unter Bildung eines seriellen Datenstrom· ineinander. Der serielle Datenstrom wird In Abschnitte unterteilt, die Je eine Anzahl von Bits gleich der Anzahl

709881/0934

- w-

der Speicherpoeitionen in einer Zeile des RAM enthalten. Der erste Abschnitt des Datenstroms setzt sich zusammen aus allen ersten Bits unterschiedlicher Laute, deren Zahl gleich der Zahl von Spalten in der Speicheranordnung ist. Der zweite Abschnitt setzt sich zusammen aus allen «reiten Bits der gleichen Laute, der dritte Abschnitt aus allen dritten Bits, usw. Aufeinanderfolgende Abschnitte werden seriell in einen Serien-Parallelwandler gesohoben und dann parallel in aufeinanderfolgende Zellen des RAM geschrieben. Jedes Bit in Jedem Abschnitt ist einer bestimmten Spalte der Anordnung zugeordnet, so daß ein paralleles Einschreiben der Abschnitte in aufeinanderfolgende Zeilen der Anordnung zu einer Speicherung Jedes Lautes in einer bestimmten Spalte der Anordnung führt.

Das vorstehend erläuterte Einschreibverfahren führt zu Schwierigkeiten, wenn ein bestimmter Datenstromabsohnltt, der in den Serien-Parallelwandler getaktet wird, einen TaktQbertragungsimpule zusatzlich gewinnt oder verliert. Das führt dazu, daß der gesamte Strom des Vlelbltabschnittes um eine Position nach links oder reohts geeohoben wird, so daß die Bits aller nachfolgender Abschnitte, die in den Serien-Parallelwandler unter TakteinfluB gegeben werden, ebenfalls verschoben sind. DemgemlB werden die Bits aller Abschnitte nach

709881/0934

dem Fehler in eine Speicherspalte geschrieben, die um eine Position links oder rechts von der Spalte Hegt, zu der das Jeweilige Bit gehört. Das Auftreten eines einzigen Taktfehlers wKhrend des Einschreiben· führt demgemlß dazu, daß Jedes Bit in allen Lauten nach dem Fehler in einer falschen Spalte des Speichere gespeichert ist. Dieses Problem, das als "Speichermaserung" (memory streaking) bekannt ist, macht ein Neueinschrelben des geeamten Speichers bei Jedem Auftreten erforderlich. Aus der vorstehenden Erläuterung ergibt sich, daß das bekannte Einschreibverfahren beim zufälligen Auftreten eines einfach« Taktfehlers zu einem schwerwiegenden Ausfall führt. Diese Anfilllgkelt gegen Fehler ist ein direktes Ergebnis dee Umstandes, daß nach dem bekannten Elnachrelbverfahren die Bits der ankommenden Laute verschachtelt werden müssen, um die Laute In die Spalten der Speicheranordnung einzugeben.

Die Erfindung hat sich die Aufgabe gestellt, diese Schwierigkeiten zu beseitigen. Zur Lösung der Aufgabe geht die Erfindung aus von einer Datenzugriffeschaltung der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Datenzugriffsschaltung Logikschaltungen aufweist, die bei Anlegen der Bitfolge an die Datenzugriffsschaltung sloh wiederholende Ladefolgen erzeugt, von denen Jede Ladefolge einer

709881/0934

individuellen Spalte der Speicheranordnung zugeordnet let, ferner EIngangs-Ausgangaschaltungen, die wKhrend Jeder Ladefolge in Tttigkelt treten und die in aufeinanderfolgenden Zeilen der Speicheranordnung gespeicherten Bit« auslesen, und daß die Logikschaltungen und erste Schaltungen unter Ansprechen auf das Auslesen Jeder Zelle von Bits das aus der jeweiligen Spalte gelesene Bit durch ein nachfolgendes Bit der Bitfolge ersetst und die ausgelesene Zeile von Bits sowie das ersetzte Bit zurück in die Zeile schreibt.

Nachdem digitalisierte Sprache in einen RAM-Speicher ohne Auftreten von Fehlern eingeschrieben worden ist, 1st es wichtig, zur periodischen Prüfung der Fehlerfreiheit des Speichers ein Wartungsschema anzuwenden. Bekannte Wartungssohemata bestehen normalerweise darin, daß der zugeordnete Rechner einfach nur eine Paritätsprüfung für jede Zelle des RAM-Speiohers durchfuhrt und jedesmal dann eine Speicherfehlfunktion anzeigt, wenn ein Paritltafehler gefunden wird. Dieaes Verfa hren 1st swar genau, beansprucht aber beträchtliche Rechnerzeit.

Die Erfindung will daher außerdem die zur Feststellung der Fehlerfreiheit des Speichere erforderliche Reohnerzeit möglichst klein machen.

709881/093*

Al

DarUberhinaus beschäftigt sich die Erfindung bei der Verwendung eines Festkörperspeichers zur Aufnahme digitalisierter Sprache mit dem Auslesen der gespeicherten Laute aus dem Speicher zur Bildung von gesprochenen Nachrichten. Nach dem Stand der Technik wird Jede Zeile der Anordnung ausgelesen, und die Bits Jeder Zeile werden auf Zeitlagen oder -kanüle In Rahmen einer Zeitmultiplex-Sammelleltung hoher Geschwindigkeit verteilt. Der Datenstrom auf der Zeitmultiplex-Sammelleitung wird einer Anzahl von AnsohluBschaltungen zugeführt. Jede AnschluBschaltung erhült durch den zugeordneten Rechner Zeitlapenadreseen, die die Zeitlagenpositionen In dem Datenstrom definieren, welche die Bits der aus der Speicheranordnung zu lesenden Laute enthalen. Jede Anachlußschaltung vergleicht die Zeitlagenadressen mit ZeItlagenposltionen und bei Jeder Feststellung eines positiven Verglelchser· gebnissee entnimmt die AnschluBschaltung der Sammelleitung ein Bit und gibt dieses Bit an einen Dlgital-Analogwandler, wodurch die binaren Laute in analoge Sprache umgewandelt werden. Es kann eine Vielzahl von AnschluBschaltungen an die Zettmultiplex-8ammelleltung angeschlossen werden, wobei Jede AnsohluBsohaltung ein getrenntes Sprachausgangsslgnal liefert. Bei diesem bekannten Verfahren sind komplizierte Vergleichsschaltungen erforderlich, wodurch das Verfahren teuer und kompliziert wird.

709881/0934

Die Erfindung will demgemäß außerdem die Art und Weise vereinfachen, auf die digitalisierte Sprache aus einer Speicheranordnung geleeen wird.

Entsprechend einem Merkmal der Erfindung werden ankommende digitalisierte Laute in Spalten der Speicheranordnung jeweils einzeln eingeschrieben, statt daß mehrere Laute gleichzeitig eingegeben werden.

Dabei sieht ein Merkmal der Erfindung vor, daß die ankommenden Laute in Form einer Folge von Bits in die Speicheranordnung In einer Vielzahl von sich wiederholenden Ladefolgen eingegeben werden, wobei Jede Ladefolge einer individuellen Spalte der Speicheranordnung zugeordnet ist. Es werden die in aufeinanderfolgenden Zellen der Speicheranordnung gespeicherten Bits ausgelesen. In Jeder aufeinanderfolgenden Zeile von Bits das Bit der zugeordneten Spalte durch ein nachfolgendes Bit In 1er Kette von Bits ersetzt und die ausgelesene Zelle von Bits einschließlich des ersetzten Bit zurück in die Zeile geschrieben. Das Einsohreiben von Jeweils einzelnen Lauten in Spalten der Speicheranordnung löst das beim Stand der Technik vorhandene Problem einer Maserung dea Speiohers, da eine Bltversohiebung im ankommenden Strom aufgrund der Hinzugewinnung oder des Verlustes eines TaktUbertragungs Impulses lediglich dazu fUhrt, daß die Bits nach dem Fehler um eine Position in

709881/0934

der Spalte nach oben oder unten geschoben werden. Eine solche Verschiebung um eine Position nach oben oder unten In der Spalte ergibt ein fehlerhaftes Bit in dem in der Spalte gespeicherten Laut, das nicht feststellbar ist, wenn der Laut wieder in hörbare Sprache umgewandelt wird. Dies steht im Gegensatz zum Stand der Technik, bei der eine Bitverschiebung Im ankommenden Datenetrom zu Bitverschiebungen In andere Spalten führt und demgemäß zu einem schwerwiegenden Einschreibfehler.

Nach einem weiteren Merkmal der Erfindung wird jede auegelesene Zelle von Bits in einem Umlaufregister gespeichert, und das aus der zugeordneten Spalte gelesene Bit wird vom Umlaufen ausgeschlossen. Das ausgeschlossene Bit wird ersetzt, und die auegelesene Zeile von Bits mit dem ersetzten Bit zurück In die Zeile eingeschrieben, wodurch alle Bits mit Ausnahme des ausgeschlossenen Bits unverändert zurück in die Zelle gegeben werden.

Nach einem weiteren Merkmal der Erfindung wird, da eine bestimmte Anzahl von Fehlern in digitalisierter Sprache ohne Verschlechterung de« Sprachsignals zulässig 1st, die Fehlerfreiheit des Speichers festgestellt, indem die Anzahl von Zellen in der Speicheranordnung gezählt wird, in

709881/0934

__H- 272R270

" \i

welchen Paritätsfehler auftreten, und eine Fehlfunktion des Speichers angezeigt wird, wenn die Anzahl von Zellen mit Paritätsfehlern eine vorbestimmte 8chwellenzahl übersteigt. Durch die Anzeige einer Speicherfehlfunktion nur dann, wenn Paritätsfehler eine vorbestimmte Schwelle übersteigen, wird die zur Feststellung der Fehlerfreiheit des Speichers erforderliche Rechnerzelt auf ein Minimum gebracht.

Nach einem zusätzlichen Merkmal der Erfindung werden die Bits von Lauten, die aus der Speicheranordnung entnommen werden sollen, auf Zeltlagen von Rahmen einer Zeltmultlplex-Sammellottung verteilt, wobei Jeder Rahmen eine Länge von η Bits hat und ein Bit von Jedem von n-Lauten enthält, die in der Speicheranordnung gespeichert sind. Nach einem weiteren Merkmal der Erfindung wird ein gewählter Laut der Sammelleitung entnommen, indem die Bits auf der Zeitmultiplex-Sammelleitung gezählt werden, beginnend mit einem ersten Bit des gewählten Lautes, und indem das erste Bit und Jedes nachfolgende n-te Bit entnommen werden.

Nachfolgend soll die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen näher beschrieben werden. Es zei-

709881/0934

\b

Flg. 1 das Blockschaltbild eines Frage/Antwortsjrstems

mit einem Gerät für gesprochene Antworten;

Flg. 2 das Blockschaltbild mit den Bauteilen des Ge

rätes für gesprochene Antworten;

Flg. 3A und 3B eine funktlonelle Darstellung einer Speicheran

ordnung, die in dem Gerät für gesprochene Antworten benutzt wird;

Fig. 4 die Einzelheiten einer AnschluEschaltung, die In

dem Gerät für gesprochene Antworten verwendet wird;

Flg. 5 ein Zeltdiagramm zur Erläuterung, aufweiche

Weise Informationen aus der Speicheranordnung entnommen werden;

Fig. 6 ein Zeitdiagramm zur Erläuterung, aufweiche

Welse Informationen in die Speicheranordnung geschrieben werden;

Fig. 7 und TA ein Zeitdiagramm für eine AnschluEschaltung; Fig. 8 die Einzelheiten einer Parltätslogikachaltung,

die in dem Gerät für gesprochene Antworten benutzt wird;

Flg. 9 ein Zeitdiagramm für die Parltätsloglkschaltung;

709881/0934

FIg. 10 lie Einzelheiten der als Blockschaltbild In Fig. 2 gezeigten Steuerlogik 215.

In Flg. 1 1st das Blockschaltbild eines Frage/Antwortsystems dargestellt, das rar einen Nachrichtenverkehr zwischen einer Vielzahl von entfernten Eb !stellen und einer Vielzahl von Datenbasis-Rechnern zum Zweck einer KreditbestBtigung, zur Angabe von Verkaufetraneaktionen, der elektronischen GuthabenUbertragung oder anderen Frage/Antwort-AnwendungefEHen ausgelegt ist. Die Datenbasis-Rechner 101 bis 103 können beispielsweise Allzweckrechner In einer Bank sein, die Kreditinformationen oder andere Informationen speichern, die für eine Vielzahl von Benutzern von Interesse slni. Die entfernten Endstellen HS bis 120 können beispielsweise normale Drucktasten-Fernsprechapparate oder alternativ Frage/Antwort-Endstellen sein. Die Endstellen sind in einem Qescbttft oder an einem anderen Platz angeordnet, von dem aus ein Zugriff zu Kreditinformationen oder anderen Informationen erwünscht ist, die in den Datenbasis-Rechnern gespeichert sind. Eine Zentralstation 100 dient zur wahlweisen Verbindung Jedes der Datenbasis-Rechner mit je ler der Endstellen auf eine noch im einzelnen zu beschreibende Weise. Sie enthält einen Allzweckrechner und zugeordnete Dateuübertragungsausrüstungen. Das Gerlt 109 für gesprochene Antworten speichert Hgitali-

709881/0934

eierte Spracbnachricbten entsprechen] ler vorliegenden Erfindung und überträgt Spracbnachricbten zu den entfernten Endstellen unter Steuerung des A11 zweckrechners in der Zentralstation. Das soll nachfolgend beschrieben werden. Eine entfernte Endstelle, die mit einem Datenbasis-Rechnerin Verbin jung treten will, leitet einen Anruf Über die Fernsprechleitungen 115, 116 oder 117 unj ein Fernsprechamt 114 zur Zentralstation 100 ein. Nach der Herstellung der Verbindung überträgt eine entfernte Endstelle Signalgabeinformationen über He Leitungen 115, 116 oder 117, das Amt 114 und Signalwege 110 und 111 zum Allzweckrechner in der Zentralstation. Die Zeichengabeinformation gibt an, mit welchem Datenbasis-Rechner die entfernte Endstelle in Verbiniung treten will. Die Zentralstation 100 verbindet aufgrund der Zeichengabeinformation die Signalwege 110 und 111 mit Zweiweg-Signalwegen 104, 1C5 oder 106 und schaltet eine Verbindung zwischen •ler Endstelle und dem angegebenen Datenbasis-Rechner durch. Anschließend seniet die entfernte Endstelle Anfragen an den Datenbasis-Rechner. Dieser verarbeitet daraufhin die Anfrage und formuliert «ine Antwort, die beispielsweise der Kreditstand eines bestimmten Kunden ist, der einen Gegenstand in dem Geschäft kaufen will, in welchem sich die entfernte Endstelle befln Jet. Diese Antwort wird In digitalem Format zur Zentralstation 100 über die Signalwege 104,

709881/0934

105 oder 106 Übertragen und Informiert die Zentralstation, welche Art einer gesprochenen Antwort zur Endstelle zurückgegeben werden soll. Die Zentralstation sendet Kommandoe zum Gerät 109 für gesprochene Antworten Über Sammelleitungen 107 und 108 und veranlaßt das Gerät, eine bestimmte Nachricht aus dem Speicher zu holen und Über Wege 112, 113 und das Amt 114 zur entfernten Endstelle aus zusenden, von der die Anfrage ausgegangen 1st.

Das Gerät 109 für gesprochene Antworten speichert eine Vielzahl von Sprachnachrichten zur übertragung zu entfernten Endstellen. Diese Nachrichten werden aus Sätzen oder Ausdrücken zusammengefügt, die wiederum aus einzelnen gesprochenen Wörtern bestehen. Jedes Wort setzt sich zusammen aus Sprachabschnitten, die "Laute" (grunts) genannt werden und im allgemeinen kürzer als ein gesprochenes Wort sind. Diese elementaren Sprachabschnitte werden digitalisiert und in einem Speicher mit wahlfreiem Zugriff (RAM) im Gerät 100 für Ine nachfolgende Wiedergewinnung gespeichert, wie im folgenden beschrieben werden soll. Es sei Jetzt auf Flg. 3A und SB eingegangen. Flg. 3A ist eine Blockdarstellung des RAM-Speichers, der in dem Gerät 109 für gesprochene Antworten benutzt wird. Der RAM-Speicher 1st in sechzehn einzelne Speicherabschnitte unterteilt.

709881/0934

Jeder Speicherabschnitt ist wiederum aus dreizehn Speicherebenen zusammengesetzt, und Jede Speicherebene enthält 32.768 Bits. Jede Speicherebene nimmt acht Laute auf, wobei Jeder Laut 4.096 Bits beansprucht.

Fig. SB zeigt einen der Speicherabschnltte in dem RAM-Speicher. Jeder Speicherabschnitt ist auf die gleiche Welse wie in Flg. SB angegeben, organisiert. Der Speicherabschnitt gemäß Fig. 3B ist In eine Anzahl von sich schneidenden Zellen und Spalten organisiert. Im einzelnen enthält Jeder Speicherabschnitt dreizehn Speicher spalten, die als Speicherebenen 0 bis 12 bezeichnet sind, und Jeder Speicherabschnltt enthält 32.768 Speicherzellen, die als Adressen 0 bis 32.767 bezeichnet sind. Jede Speicherebene enthält demgemäß 32.768 Speicherpoeitionen und Jede Zeile dreizehn Speicherpositionen, wobei Jede Spelcherposltion ein Bit digitalisierter Sprache aufnimmt. Jede Ebene in dem Speicherabsohnttt weist acht Laute auf, wobei Jeder Laut 4.096 Bits belegt. Beispielsweise enthält die Ebene 0 die Laute 0 bis 7, die Ebene 1 die Laute 8 bis 15 usw., wobei die Ebene 11 die Laute 88 bis 95 und die Ebene die Laute 96 bis 103 enthält. Die Laute sind in Jeder Ebene in aufsteigender Bit-Reihenfolge gespeichert. Beispielsweise enthalten die Positionen 0 bis 7 der Ebene 0 das Bit 0 der 8 in der Ebene 0 gespeicherten Laute. Die Positionen 8 bis 15 der Ebene 0 enthalten das Bit 1 der

709881/0934

272R270 - vt-

8 in der Ebene O gespeicherten Laute usw., wobei die Positionen 32.760 bis 32.767 der Ebene 0 das Bit 4.09S der 8 in der Ebene 0 gespeicherten Laute entbftlt. Die übrigen Ebenen dee RAM sind auf identische Weise wie in Flg. 3B organisiert.

Die In Jedem Abechnitt des RAM gespeicherte Information kann Zeile für Zeile zugegriffen werden. Wenn beispielsweise die Adresse 0 an einen Spelcherabschnltt gegeben wird, so erfolgt ein Zugriff zu allen

Bits in der Zeile 0, nämlich das Bit 0 der Laute 0, 8, 16 96. Die Adresse 1 ermöglicht einen Zugriff zum Bit 0 der Laute 1, 9,

17 ..... 97. Der Zugriff an den übrigen Zeilen Jedes Speicherabschntttes erfolgt entsprechend der Darstellung in Fig. SB.

Fig. 3A und 3B beinhalten eine funktioneile Darstellung eines RAM-Speichers unter Betonung der Matrix-Anordnung. Es versteht sich, daß ein solcher RAM-Speicher Eingangs- und Ausgangsschaltungen, Auffrisohschaltungen usw. benötigt, damit Informationen eingeschrieben und gelesen werden können. Solche Schaltungen sind bekannt. Nachfolg end wird Jeweils angenommen, daß die Blockdarstellung eines RAM solche Schaltungen aufweist, die auf bekannte Welse Informationen einschreiben und auslesen.

709881/0934

Es sei Jetzt auf Flg. 2 eingegangen. Dort sind Einzelheiten des Gerätes 109 für gesprochene Antworten dargestellt. Eine ankommende Datensammelleitung 107 vom Prozessor in der Zentralstation 100 führt zum Eingangeanschluß 201. Diese Datenaammelleltung führt Informationen, die im RAM zu speichern sind, und Informationen zur Identifizierung von Lautnummern. Das soll später noch genauer erläutert werden. Die ankommende Arbeitewelaen-Steuereammelleitung 108 vom Prozessor in der Zentralstation 100 1st an einen EingangsanscbluB 200 angekoppelt und führt Kommandoinformationen für die Einheit 109. Auch da· soll später genauer beschrieben werden. Diese Kommandolnformationen werden an Logikschaitungen 202 und 204 gegeben. Die Logikachaltung 202 erzeugt aufgrund der Kommandoinformationen von der Zentralstation 100 Adressen- und Kommandoinformationen für die Speicherabschnitte des RAM sowie Kommandoinformationen und ein Taktsignal für lie Elngangs-Ausgangslogik dea Speichere. Die Adressen- und Kommandoinformationen für die RAM-Abachnitte werden dleaen über Sammelleitungen 207 bzw. 208 zugeführt. Dieae Informationen sind von einer Art, die zur Adressierung bestimmter Zeilen im BAM erforderlich sind, sow ie um die RAM-Abachnltte zu veranlassen, Informationen von der Eingangs-Ausgangsschaltung zweck· Einschreiben in eine bestimmte Zelle aufzunehmen oder Informationen aus einer

709881/0934

bestimmten Zeile zur Elngange-Auegangsechaltung zu geben. Die logischen Schaltungen, die zur Erzeugung dieser A fressen- und Kommandoinformationen aufgrund der Kommandoinformationen vom Prozessor erforderlich sind, hMngen von dem speziellen Typ des Im Gerttt für gesprochene Antworten verwendeten RAM-Speichers ab. Wenn ein bestimmter RAM-Speicher vorgegeben wird, so ist die Ausbildung dieser logischen Schaltungen für Jen Fachmann klar. Die logischen Schaltungen bilden nicht Teil der hier beschriebenen Erfindung und daher soll derjenige Teil der logischen Schaltung 202, welcher Adressen- und Kommandoinformationen für die RAM-Abschnitte aufgrund von Kommando informationen des Prozessors erzeugt, hier nicht weiter beschrieben werden. Die logische Schaltung 202 erzeugt außerdem ein Taktsignal, das an die Eingangs-Ausgangsechaltungen und die Loglkechaitung 215 über den Weg 206 angelegt wird. Der zur Erzeugung dieses Signale erforderliche Taktgeber 1st ein frei laufender Oszillator bekannter Art, der nicht nlher beschrieben werden soll. Die Logikschaltung 202 erzeugt außerdem ein Lade-Anschlußachaltunga-Steuerslgnal, das der Logikschaltung 215 Ober den Weg 218 zugeführt wird. Das letzte, von der Logikschaltung 202 erzeugte Signal ist ein Lade-Kornmandosignal, das den Eingangs-Ausgangsschaltungen über die Sammelleitung 205 zugeführt wird. Die Beziehung des Lade-Kommandosignals und des Lade-Anscblußschaltungs-Steuer-

709881/0934

signals zu d«m anderen, in dem Gerät für gesprochene Antworten verwendeten Signalen 1st in Fig. 5 gezeigt und soll nachfolgend erläutert werden. Die zur Erzeugung dieser Signale erforderlichen logischen Schaltungen sind für den Fachmann klar, wenn die Beziehung dieser Signale zu den anderen Signalen In Verbindung mit Flg. 5 beschrieben wird. Die Lade-Logikschaltung 204 nimmt Arbeiteweisen-Steuerkommandos von der Zentralstation 100 auf und erzeugt daraufhin zwei Steuersignale, nämlich das Lade-Betlttlgungssignal und das Umlauf-Betätigungssignal. Diese Steuersignale werden Jeder Speichereingangs-Ausgangsschaltung Über Signalwege 2S0, 2Sl zugeführt und sollen später im einzelnen beschrieben werden. Jedem Speicherabschnitt 0 bis 15 sind Speichereingangs- Ausgangsschaltung en zugeordnet, die in Form der dem Speicherabschnitt 0 zugeordneten Speichereingangs-Ausgangsschaltung 210 bis zu der dem Speicherabschnitt 15 zugeordneten Speichereingangs-Ausgangsschaltung 226 dargestellt sind. Jedem der restlichen Speicherabschnitte 1 bis 14 ist eine identische Speichereingangs-Auegangsschaltung zugeordnet. Die Speichereingangs-Ausgangsschaltung 210 mit den zugeordneten weiteren Elngangs-Ausgangsschaltungen entnehmen den Spelcherabschnltten Informationen und speichern Informationen in Jedem Speicherabschnitt. Die Eingangs-Ausgangsschaltungen werden durch Kommando· vom Speicher·dreasen-

709881/0934

zähler, der Steuerlogik 202 und der Lade-Logik 204 auf eine nachfolgend noch genauer zu beschreibende Weise gesteuert. Die Lautpuffer- und Steuerlogik 215 nimmt Lautnummernadressen (d.h., die Adresse eines bestimmten, in den Speicherabschnitten gespeicherten Lautes) von der Zentralstation 100 auf und gibt diese Adressen an die Sammelleitung 216. Die Steuerlogik 215 erzeugt auf: er tem bestimmte Takt- und Steuersignale und gibt diese Signale zur Sammelleitung 217. Die Einzelheiten der Steuerlogik 215 sollen später beschrieben werden. Die Sammelleitung 216 führt zu Anachlußschaltungen 0 bis 111 und die Sammelleitung 217 führt zu Anschlußschaltungen 0 bis 111 und der Paritätslogik 221. Jede Anechlußechaltung 251 nimmt Informationen von Jeder Eingangs-Auegangsschaltung auf und wandelt diese Informationen in Sprachantwortnachrichten um. Das soll später beschrieben werden. Die Sprachantwortnachrichten werden an Ausgangsleitungen 222, 223 usw. gegeben. Die Paritäts logik 221 führt zwei Arten von Paritätsprüfungen für den in Jedem Speicherabschnitt gespeicherten Inhalt durch. Die Art und Weise, wie diese ParitätsprUfungen vorgenommen werden, soll später beschrieben werden.

Es sei Jetzt auf Fig. 4 hingewiesen. Dort sind die Einzelheiten einer A nschluf schaltung gezeigt, beispielsweise der Anschluß schaltung Q.

709881/0934

Die Übrigen Anschluß schaltungen sind auf identische Weise ausgebildet. Die Datensammelleitungen 234 bis 250 von Jeder Spelchereingangs-Auagangsschaltung sind mit EingangeanschlUssen 400 bie 415 verbunden und führen zum Wähler 41B. Die Lautnummern-Sammelleitung 216 ist an ElngangsanschlUese 425 bis 428 sowie 433 bis 439 angeschlossen. Die an den Eingangsanec-hlUssen 425 bis 428 erscheinenden vier Bits werden In einem 4-Blt-Zwischenregister 419 gespeichert und an den Wühler 418 gegeben. Der Wähler 419 wählt daraufhin aus den 16 ankommenden Datensammelleitungen die durch die vier Bits definierte Sammolleitung und verbindet sie mit der zum Flipflop 422 führenden Leitung 440. Die auf den Eingangeleitungen 433 bis 439 erscheinenden Bits werden an einen programmierbaren Zähler 421 angelegt und stellen ihn auf einen bestimmten, durch die ankommenden Bits definierten Zustand von 112 Zuständen ein. An den Zähler 421 sind außerdem Takt-, Lade- und Betätigungesignale angelegt, die von der AnschlußschaUungs-Steuersammelieitung 217 über die Eingangsanschlttsse 429 bis 432 und 417 kommen. Die Funktion des Zählers 421 soll spater beschrieben werden. Der Dlgital-Analogwan Her 423 und seine zugeordneten Schaltungen wandeln lie digitalisierte, aus dem RAM gewonnene Sprache in ein Sprachausgangesignal um, das an die Leitung 222 gegeben und zu den entfernten Endstellen Obertragen wird. Die vom Digltal-Analogwandler und

709881/0934

seinen zugehörigen Schaltungen durchgeführte Funktion zur Umwandlung eines seriellen Digitaleignale In ein Spracheignal ist bekannt und soll daher nicht nSher beschrieben werlen.

Unter Hinweis auf Fig. 2 und 5 soll Jetzt das Verfahren zum Losen von Informationen aus dem RAM im einzelnen erläutert wer len. Der Kurvenzug A in Fig. 5 ist die Schiebetaktimpulsfolge, die von der Logik 202 erzeugt und Über len Weg 206 an den Takteingang des Registers 212 und die übrigen Eingangs-Ausgangsschaltungen angelegt wir]. Der Schiebetakt Ist ein frei laufendes Taktsignal, das den Eingangs-Ausgangsregistnrn kontinuierlich zugeführt wird. Das Lesen von Informationen aus einem Speicherabschnitt beginnt mit einem Ladekommando von der Logik 202, das Über die Leitung 205 an Gatter 211 und ein Register 212 in jedem Speicherabechnitt angelegt wird. Dieses Ladekommando ist als Kurvenzug B in Flg. 5 dargestellt und wird von der Logik 202 aufgrund eines Kommandos erzeugt, das der Logik 202 vom Prozessor in der Zentralstation 100 Über die Sammelleitung 108 und den Anschluß 200 zugeführt wird. Es sei außer·lern angekommen, daE aufgrund des Kommandos vom Prozessor der Zentralstation die Logik 202 zum gleichen Zeitpunkt die Zeile 0 in Jedem Speicherabschnitt Über Jie Sammelleitungen 207 und 208 adressiert, so daß die Information in der

709881/0934

7728270

Zcllr C je les Speicherabschnittes an die Gatter 211 in der Speichercingangs-Ausgangsschaltung gegeben wird. (Es seJ darauf hingewiesen, dp.P die Logik 202 die Adresaenkommandos an jeden Spelcherabsehnltt gibt, daF aber, da alle Speicherabschnitte auf die gleiche Weise arbeiten, nur der Speicherabschnitt 0 Im einzelnen beschrieben wer lon soll.) Dae an die Gatter 211 gegebene Ladekommando veranlagt !lese Gatter, die Information aus der Zeile 0 im Spelcherabechnitt zwecke Speicherung an las Register 212 zu geben. Das an den LO/ Schiebe-Fingang les Registers 212 gegebene Ladekommando bringt las Register in die Lade-Betriebsweise, um die Informationen von den Gattern 211 aufzunehmen. Danach kehrt das Register 212 in die Schlebe-Betrlebsweise zurück, so daß die im Register gespeicherten Informationen herausgeschoben werden können. Das Herausschieben erfolgt aufgrund der Schiebetaktimpulsfolge und die Informationen erscheinen auf df r Datensammelleitung 234. Dan Gatter 214 let zu diesem Zeltpunkt abgeschaltet, wie spater beschrieben wird, so daß die Informationen über die Sammelleitung 234 an die AnschluBschaltungen gegeben werden. Der Kurvenzug D in Fig. 5 zeigt das Format der auf der Sammelleitung 234 erscheinenden, aus dem Register 212 unter Taktelnflttfi «usgeschobenen Informationen. Wie gezeigt, bestehen die Informationen aus den Bits der ibenen 0 bis 12 dee Spelcherabschnittea,

709881/0934

wobei die Bits das Bit 0 des Lautes 0, las Bit 0 des Lautes P₁ usw. ist. Nach 1er Eingabe ler Zeile 0 in las Register 212 wir J ein Inkrcment-Speicherimpuls (Kurvenzug C in Flg. 5) Ober He Leitung 207 an lie Spcicherabschnltte ο bis 15 angelegt. In Abhängigkeit davon liefert jeder Speicherabschnitt den Inhalt der Zeile 1 aus dem Abschnitt an die Speicherelngangs-Ausgangsschaltung. Nach dem Inkrmnent-Spelchera Iressenlmpuls wird ein weiteres Ladekommando von ler Stcuerlogik 202 an die Gatter 211 und das Register 212 in je ler Speichcreingangs-Auegangsschaltung gegeben. Daraufhin wird lann die Zeile 1 jedes Speicherabechnittes im Register 212 gespeichert.

Dieser Vorgang ler Erhöhung der Speieberadresse und iee Auslesens einer bestimmten Zeile aus einem Speicherabschnitt setzt sich fort, bis alle In jedem Spelcherabschnitt gespeicherten Informationen an lie Auagangedatensammelleitung jeder Speichereingangs-Ausgangsschaltung gegeben worden sind. Das Format der Daten auf einer bestimmten Datensammelleitung lMßt sich anhand der KurvenzUge E und F In Fig. 5 erläutern. Der Abschnitt 0 des Kurvensuges E enthält die dreizehn Bits aus der Zeile 0 eines bestimmten Speicherabschnittes. Beispielsweise enthält der Abschnitt 0 das Bit 0 des Lautes 0, 8, 16 bis zum Laut 96. Das vierzehnte Bit (mit S bezeichnet) im

709881/0934

- 3A-

Abschnitt C ist für Steuerzwecke reserviert. Der Abschnitt 1 les Kurvenzuges E enthält Jen Inhalt der Zeile 1 jedes Speicherabschnittes. Beispielsweise enthält der Abschnitt 1 las Bit C für die Laute 1, Θ, 17 .... Die restlichen Abschnitte les Kurvenzuges E enthalten das Bit O für die restlichen Laute, die in lern Speicherabschnitt gespeichert sind. Entsprechend der Darstellung in Fig. 5 zeigt der Kurvenzug E die 112 Bits, die man erhält, wenn das Bit 0 aller In einem Speicherabschnitt vorhandenen Laute gelesen und diese Bits an die Speicherelngangs-Ausgangsdalensanimelleitungen angelegt wer ten. Demgemäß enthält der Kurvenzug E ein Bit (Bit 0) von jedem Laut in einem Speicherabschnitt. Dieses Segment von 112 Bits soll nachfolgend als Rahmen von Daten bezeichnet werden. Der Kurvenzug F in Fig. 5 ist eine Darstellung de· Datensammelleitungsformats mit allen Bits von allen Lauten, die In einem bestimmten Speicherabschnitt gespeichert sind. Dieser Kurvenzug let daher aus 4.096 Datenrahmen gebildet, wobei jeder Rahmen ein Bit von je lern Laut In einem Speicherabschnitt enthält. Beispielsweise entspricht der Rahmen 0 des Kurvenzuges F dem Kurvenzug E und zeigt die Position des Bits 0 jedes Lautee auf der Datensammelleitung. Der Rahmen 1 tee Kurvenzuges F zeigt die Position les Bits 1, der Rahmen 2 die Position des Bits 2, usw. bis zum Rahmen 4.095, der die Position des Bits 4.095 je les Lautes auf der Datensammelleitung darstellt. Entsprechend

709881/0934

der Darstellung in FIg. 5 zeigt der Kurvenzug F las Datenformat, «'enn jtJes Bit aller 104 Laute In einem Speicherabs chnitt auf Me Fingangs-Ausgangs'lateneamm < !leitungen gegeben wird. Die Kombination aller 4.096 ^atenrahmen auf der Datensaramclleitung soll nachfolgend als Superrahmen von Daten bezeichnet werden.

Vorstehend 'et gezeigt worden, wie in jedem Rpoicherabschnitt gespeicherte Informationen an die Datensammelidtung und dann an lie AnschluPschaltungen gegeben worden sind. Es ist jetzt erforderlich, bestimmte Bits aus diesen Informationen zu entnehmen, um Antwortnachrichten für die entfernten Endstellen zu bilden. Die Gewinnung dieser Informati >n führen lie Anschluß schaltungen 0 bis 111 aufgrund von Lautadressen durch, die den AnschluFechaltungen von der Lautpuffer- und Steuerlogik 215 zugeführt werden.

Es sei auf Flg. 5 Bezug genommen. Der Kurvenzug G In Fig. 5 stellt das Lade-Anschlutfschaltungs-Steuersignal dar, das von der Logik 202 erzeugt und über den Weg ?1P an lie Logik 215 gegeben wird. Dieses Signal 1st normalerweis)- auf H un 1 geht gleichzeitig mit dem Rahmen 4.095 gern5fi Kurvenzug F auf L. Demgemäß 1st dieses Signal während des gesamten Super rahm ens von Daten auf der Dateneammelleitung auf

709881/0934

H und geht für den Vtzten nahmen des Superrahmens auf L. Der Kurvenzug G wird in Fig. 5 auf das durch den Kurvenzug H dargestellte Zeitintervall gedehnt. Der Kurvenzug I In Fig. 5 nimmt das gleiche Zeitintervall ein und zeigt die Lautadreseeninformatlon, die an die LautnummerneammeUeitung 216 während des lurch den Kurvenzug H dargestellten Intervalls gegeben wird. Entsprechend dem Kurvenzug I wird die Lautadresseninformation durch die Logik 215 seriell an die Lautnummernsammelleitung gegeben, wobei die Lautnummer für die An- ' echlußschaltung 0 als erste, die Lautnummer für die Anschlußschaltung als zweite, usw. erscheint. Diese Information befiehlt den Anschlufischaltungen, bestimmte Laute den Datensammelleitungen zu entnehmen. Das soll später erläutert werden.

Fs sei Jetzt auf FIg. 4 und 7 Bezug genommen. Im vorhergehenden 1st gezeigt worden, daß die Lautadressenlnformatlon auf die Lautsammelleitung 216 und an jede Anechlußschaltung während des letzten Rahmens des auf Icn Datensammelleltungon vorhandenen Superrahmcne gegeben worden ist. Die Lautadreseenlnformatlon wird im Lautpuffer durch den Prozessor in ler Zentralstation 100 gespeichert und auf eine nachfolgend noch im einzelnen zu beschreibende Weise auf die Lautsammellcitung gegeben. Diese Lautadressenlnformation wird an die Einganga-

709881/0934

anschlüsse 425 bis 428 und 433 bis 439 in Fig. 4 angelegt. Diese Information wird Jetzt benutzt, um eine :1er Datensammelleitungen 0 bis 15 und einen bestimmten Laut au· dem Super rahmen von Daten auf den Datensammelleitungen zu wBhlen.

Die Kurvenzüge B bis M in Fig. 7 werden von ier Steuerlogik 215 erzeugt und len Anschlußschaltungen über eine Sammelleitung 217 auf ine noch genauer zu beschreibende Weise zugeführt. Der Kurvenzug N In Fig. 7 stellt die Lautadressen dar, die von der Logik 215 an JIe Sammelleitung 216 (Fig. 2) gegeben wer Jen. Jedes Intervall PO bis Pill stellt das Intervall dar,Jas JeIe Lautairesse auf der Sammelleitung 216 belegt, wobei PO He Lautadresse für die Anschlufischaltung 0 und Pl die Lautadretee für die Anschlußschaltung 1 usw. sind. Der Kurvenzug A tu Flg. 7 stellt das Lade-AnschluEschaltunga-Steuereignal dar, das durch He Logik 202 erzeugt wird und in Fig. 5 als Kurvenzug H bezeichnet 1st. Genauer gesagt, zeigt der Kurvenzug A ein Intervall, das dem durch den Rahmen 4.095 im Superrahmen von Daten aus len Datensammelleitungen belegten Intervall entspricht. Die Kurvenzüge B und K In Flg. 7 sind Anschlußschaltunge-Steuerkommandos, die an die Elngangeanschlüsee 429 gewählter Anschlußschaltungen (FIg. 4) angelegt werden. Der Kurvenzug B in Fig. 7 wird dabei den

709881/0934

AnechlußechaUungen C bie 15 und der Kurveazug den Anschlufischaltungen IG bie 31 zugeführt. Ee sind flinf weitere Kurvenzuge vorbanden, die in Fig. 7 nicht dargestellt sind und die gleiche Funktion wie die Kurvenzuge D und K haben. Dieae xuaätzlichen Kurvenzüg· worden dem Eingangsanechluß 429 der Anachlußachaltungen 32-47, 48-6S uaw. zugeführt. Die Kurvenzüge C bie J liegen am EingangeaneohluB 4SO gewählter Anachlußachaltungen. Dabei wird der Kurvenzug C den Anechlußechaltungen 0 und 1, 16 und 17 uaw. zugeführt. Der Kurvenzug D liegt an den Ansehlußschaltungen 2 und 3, 18 und 19, uaw. und der Kurvenzug E an den Ansohiußachaltungen 4 und 5, 20 und 21 uaw. Die Kur· venzttge F bia J werden den weiteren Anachlu6acbaltungen auf die gleiche Weiae wie für die Kurvenzuge C bie E erläutert, zugeführt. Die Kurvenzüge L und M in Fig. 7 liegen am Eingangaanechuifi 431 abwechselnder Anachlußachaltungen, wie in Fig. 7 angegeben. Ea sei Jetzt auf Fig. 4 verwiesen und angenommen« daß dieae Figur die AnaohluBaohaltung 0 darstellt. Wie oben in Verbindung mit Fig. 7 erläutert, werden die Lautadresaen auf der Lautaammelleitung 216 Jeder Anachlußachaltung während des Rahmens 4.095 des Superrahmc zugeführt. Aue Fig. 7 ergibt aloh, daß die Kurvenzuge B, C und L während des durch die Lautadreaae PO auf der Sammelleitung 216 eingenommenen Intervalle alle auf L sind. Wie oben beschrieben,

709881/0934

-JH-

liegen die Kurvenzüge B, C und L an den Eingangsanschlttssen 429 bis 4SI der Anechlufiechaltung O an. Daraufhin wird das Gatter 420 (Flg. 4) betitigt, wodurch wiederum das Zwischenreglster 419 angesteuert wird. Dieses Register liefert vier Informationsbits von ier Lautsammelleltung zum Wühler 418. Entsprechend der obigen Erläuterung definieren diese vier Bits eine bestimmte Datensammelleitung der mit den EingangsanschlOssen 400 bis 416 der Anschlußschaltung verbundenen Datensammelleltungen. Der Wühler 418 wühlt daraufhin eine der 16 Datensammelleitungen, die durch die letzten vier Bits der Lautadresse definiert wird, und verbindet diese Datensammelleitung mit dem Weg 440 und dann mit dem Flipflop 422. Vom Ausgang des Gatters 420 wird außerdem ein Ladekommando zum Ladeingang des Zählers 421 geführt. (Der Zühler 421 ist durch den an den Eingang EN angelegten Kurvenzug A in Fig. 7 abgeschaltet, so daß er zu diesem Zeitpunkt nicht zählt.) Das Ladekommando führt die restlichen sieben Bits der Lautadresee zu den Eingängen des Zählers 421. Diese sieben Bits stellen den Zühler 421 auf einen bestimmten, durch die sieben Bits definierten Zustand der möglichen 112 Zählzustände ein. Die Anschlußschaltung 1 wird auf ähnliche Welse durch die Kurvenzüge B, C und M betätigt, derart, daß sie eine der 16 Datensammelleltungen wählt und ihr Zähler auf den durch die Lautadresee Pl auf der Sammelleitung 216 definierten

709881/0934

Zustand eingestellt wird. Die Übrigen Anschluß schaltungen werden auf die gleiche Welse eingestellt. Am Ende des Rahmens 4.095 ist daher Jede AnechluBechaltung so eingestellt worden, daß sie eine der 16 Datensammelleitungen und einen von möglichen 112 Zuständen wlhlt. Anhand des Kurvenzuges E in Fig. 5 IXBt sich erkennen, daß Jeder Rahmen des Superrahmens 112 Bits enthält, wobei Jedes Bit (mit Ausnahme der Steuerbus) ein Bit eines bestimmten, im RAM-Speicher gespeicherten Lautes ist.

Es sei Jetzt auf Fig. 4 und 7A Bezug genommen. Der Kurvenzug A in Fig. TA zeigt das Lade-Anschlußschaltungs-Steuerslgnal, das von der Logik 202 erzeugt wird und oben in Verbindung mit Fig. 5 und 7 beschrieben worden 1st. Dieser Kurvenzug liegt am ElngangsanschluB 482 Jeder AnechluBechaltung und betätigt, wenn er auf H geht, den Zähler 421. Dieser Zähler beginnt iann unter Ansprechen auf den am AnechluB 417 anliegenden Takt von einem Zuatand aue zu zählen, der im voraus durch die ersten 7 Bits der Lautadresse eingestellt worden ist. Cr zählt dann von diesem Zustand aus bis zum Zustand 112, bei welchem der Q-Ausgang des Zählen 421 auf H geht. Dieses Auagangseignal wird dem Kippeingang dee Flipflope 422 zugeführt. Das Flipflop entnimmt dann den auf der Leitung 440 erscheinenden Daten «in Bit

709881/0934

und gibt dieses Bit an den Dlgltal-Analogwandler 423. Der Kurvenzug B In Flg. 7A stellt den Superrahmen auf jeder der Datensammelleltungen dar. Dieser Super rahmen ist Identisch mit dem durch den Kurvenzug F In Flg. 5 dargestellten Superrahmen. Der Kurvenzug C In Fig. 7A zeigt, daß der Zlhler 421 zu zMhlen beginnt, wenn er durch den Lade-Anschlußscfaaltungs-Steuerimpuls betätigt wird, und 112 Zyklen abzüglich ler Lautnummern-Taktzyklen zählt. Dann wird ein Datenbit aus dem Superrahmen In das Flipflop 422 geführt und an Jen Digltal-Analogwaniler 423 angelegt. Der Zähler 421 läuft dann wieder an und zählt 112 weitere Taktzyklen. Zu diesem Zeltpunkt wird ein zweites Datenbit aus dem Superrahmen dem Flipflop 422 zugeführt. Dieser Vorgang läuft weiter, wobei der Zähler 421 Jedes 112. Bit aus dem Superrahmen entnimmt. Unter Bezugnahme auf die Kurvenzüge E und F (Fig. 5) läfit sich erkennen, !aß Jer Zähler 421, wenn er so voreingestellt ist, daß er mit dem Bit 0 des Lautes 0 beginnt, 112 Taktzyklen zählt und dann das Bit 1 des Lautes 1 weiterführt, anschließend zusätzliche 112 Zyklen zählt und las Bit 2 des Lautes 0 weiterführt usw. Auf entsprechende Weise kann der Zähler 421 so voreingestellt werden, daß er mit dem Bit 0 irgendeines anderen Lautes im RAM-Speicher beginnt und anschließend alle Bits dieses Lautes entnimmt. Auf diese Weise kann durch Voreinstellen des Zählers in jeder Anschlußschaltung jede Anschhißschaltung den Datensammelleltungen die Bits Je-

709881/0934

34-

les bestimmten Lautes im RAM-Speicher entnehmen und diese Bits dem Dlgltal-Analogwandler mit seinen zugeordneten Schaltungen zuführen, lie dann lic Bits des digitalisierten Lautes in eine gesprochene Antwortnachricht zurUckverwan lein. Demgemäß wird das Auslesen von Intormationen aus dem RAM-Speicher auf einfache Weise dadurch vorgenommen, daß jede AnschluEschaltung mittels einer bestimmten Lautadresse voreingestellt wird und dann auf sich wiederholende Welse den Datenaammelleitungen Jedes Bit ies bestimmten Lautes entnimmt und 1en Laut in eine gesprochene Antwortnachricht umwandelt.

Im vorstehenden ist las Verfahren zum Auslesen digitalisierter Sprache aus lern RAM-Speicher und Ue Umwandlung dieser digitalisierten Sprache In gesprochene Antwortnachrichten beschrieben wor ten. Nachfolgend soll Jas Verfahren zum Einschreiben ligltalisierter Sprache in den RAM-Speicher Im einzelnen erläutert werden. Es sind eine Anzahl von Verfahren zur Umwandlung von analoger Sprache in digitalisierte Sprache un 1 zur Eingabe in einen Festkörperspeicher bekannt. Solche Umwandlungsverfahren bilden nicht Teil der Erfindung. Daher soll angenommen werden, daß Vorrichtungen, die nicht Teil der Erfindung sind, in der Zentralstation 100 vorhan ion sind und Sprachnachrichten aufnehmen, die In dem Gerlt für gesprochene Antworten gespeichert werden sollen.

709881/0934

- JXT-

Die Vorrichtungen sind zweckmäßig so ausgebildet, daß sie Ue Sprachnachrichten in eine digitale Impulsfolge umwandeln, die im RAM gespeichert werden kann. Diese digitale Impulsfolge wird dann .lern Alizweckrechner in der Zentralstation 100 zugeführt. Dieser Rechner ist so programmiert, daß er die digitale Impulsfolge in serielle Laute unterteilt. Die seriellen Laute werden dann Ober He Datensammelleitung 107 dem FingangsanschluP 201 des Gerätes für gesprochene Antworten zugeführt. Der Allzweckrechner in der Zentralstation 100 ist außerdem so programmiert, daß er die verschiedenen Laute auf die Speicherabschnitte verteilt, in denen die Laute gespeichert werden sollen. Genauer gesagt, weist die vom Rechner ausgehende Sammelleitung 107 sechzehn A lern auf, von denen eine Ader Über die Sammelleitung 832 zum Gatter 213 in je ler Speichereingangs-Ausgangsschaltung führt. Der Rechner assembliert die Laute in serieller Form und gibt die seriellen Laute gleichzeitig Über die entsprechen len Adern der Sammelleitung 107 und 232 an die richtige Speicherelngangs-Ausgangssohaltung. Zu dem Zeitpunkt, zu dem die Zentralstation 100 die Laute der Datensammelleitung 107 zuführt, gibt die Zentralstation 100 auBerdem Kommandolnformatlonen an die Arbeitswelsen-8teuersammelleitung 108. Die Kommandoinformation wird dem Anschluß 200 zugeführt und von dort der Steuerlogik 202 und der Ladelogik 204. Die Kommandoinformation kann Irgendein geeignetes Format haben und setzt

709881/0934

lie Steuerlogik 202 und die Ladologik 204 davon in Kenntnis, daß ankommende Laute auf die Datenearamelleltung 107 gegeben worden sind.

Ee sei jetzt auf Flg. 6 Bezug genommen. Ee wird angenommen, daß die Korn ma η k> information, die der Steuer logik 2P2 angibt, daP serielle Laute auf Ue Datensammelleitung 107 gegeben worden sind, die Form des Kurvenzuges D in Fig. β hat. Der Lade-Datenimpuls des Kurvenzuge· D wird an den ElngangsanechluE 200 und von dort zur Steuerlogik 202 gegeben. Daraufhin liefert die Steuerlogik 202 Adressen- und Kommandoinformationen an Jeden Spelcherabschnitt, die den Abschnitt veranlassen, die in der Zelle 0 gespeicherten Daten auszulesen und an die Einginge der Gatter 211 zu geben. Die Steuerlogik 202 erzeugt außerdem den Kurvenzug B In Flg. 6 und gibt Ihn Ober den Weg 205 zu den Gattern 211 in 1er Speichereingange-Ausgangsechaltung 210 sowie zu den übrigen Eingangs-Ausgange schaltungen. Daraufhin führen die Gatter 211 in Jeder Speichereingangs-Auegangeschaltung die erste Informations zeile, die in den Speiche rabtchnit ten gespeichert 1st, aus dem Speicher in das Register 211 in jeder Spelcherelngangs-Auegangsschaltung. Die im Register 212 gespeicherte Information aus dem Speicherabschnitt 0 wird durch den Kurvenzug C in Fig. β dargestellt und durch den Schiebetakt aus dem Register 212 an die Wege 234, 219 und an den Eingang de·

709881/0934

Gatters 214 geführt. Der gleiche Vorgang lSuft für Je<le Spelchereingnngs-Ausgangsschaltung ab. Im Kurvenzug C stellt das Segment 0 die Information in der Zeile 0 der Ebene 0 des Spelcherabschnlttes 0 «tar, das Segment die Information in der Zeile 0, Ebene 1 usw. Auf liese Weise läuft lie im _;/ Register 912 für Jede Speichereingangs-Ausgangsschaitung gespeicherte Information vom Ausgang zum Eingang des Registers 212 um.

Es sei daran erinnert, da£ lie Zentralstation ankommende Laute in jedem Speicherabecbnitt speichern will. Die Laute liegen in serieller Form vor und sollen in jedem Speicherabschnitt beginnend mit der Ebene 0 und fortschreitend bis zur Ebene 12 gespeichert werden. Im einzelnen ergibt sich unter Bezugnahme auf Fig. 3B₁ daß der Strom serieller Laute mit Bit 0 des Lautes 0 beginnt, das in der Ebene 0, Zeile 0 gespeichert wird, gefolgt vom Bit 1 des Lautes 0, das in ter Ebene O₁ Zeile 8 gespeichert wird usw. Den Bits des Lautes 0 folgen die Bits les Lautes 1 usw. Der serielle Strom von Lauten RIr jeden Speiofcerabschnitt ist auf die gleiche Weise organisiert und jeder Strom besteht aus ten In einem bestimmten Spetcherabschnltt aufzunehmenden Lauten.

Die Ladelogik 204 erzeugt aufgrund der ihr Ober Ue Sammelleitung lOfl sugefflhrten Kommandoinformation die Kurvenzüge E und F (Flg. 6).

709881/0934

- 3P-

Diese Kurvnnzüge werden den Gattern 213 und 214 in Jedem Spelcherabsohnitt über Sammelleitungen ?30 und 231 zugeführt. Wie oben angegeben, sollen die ankommenden Laute In Jedem 8pelcherabsohnitt beginnen1 mit der Fbene 0 gespeichert werden. Entsprechend Fig. β geht in Verbindung mit den Daten in der Zelle 0, Ebene 0, die auf der Datensammelleitung erscheinen, die Kurve E auf I. und die Kurve F auf H. Diese Daten sind in ier Kurve C als Segment 0 angegeben. Wenn das Segment 0 ler im Register 212 gespeicherten Information auf der Datensammelleitung erscheint, wird es an den Eingang des Gatters 214 in Jedem Speicherabschnitt gegeben. Wenn der Kurvenzug EN REC auf L geht, wird las Gatter 214 abgeschaltet, und wenn der Kurvenzug EN LOAD auf H geht, so wird das Gatter 213 betätigt. Daher wird verhindert, daß die Information aus der Zelle 0, Ebene 0 Jedes Spelcherabschnittes unter Taktsteuerung in das Register 212 geführt wird, wShrend gleichseitig da β erste Bit des ankommenden Lautes auf der Sammelleitung 232 an den Eingang des betKtigten Gatters 213 in Jedem Speicherabechnltt angelegt wird. Dieses Bit wird in das Register in diejenige Position geführt, die vorher durch die in der Zelle 0, Ebene 0 Jedes Spelcherabschnlttea gespeicherte Information belegt worden 1st. Nach dem Segment 0 de· Kurvenzuges C geht die Kurve EN REC auf H und die Kurve EN LOAD auf L zurück. Dem gem Mf! laufen die weiteren Informationen, die auf der

709881/0934

Sammelleitung 234 erscheinen, einfach nur über las betätigte Gatter vom Ausgang zum Eingang des Registers um. Nach lern Segment 12 lea Kurvenzuges C sind alle IS Bits, Ue ursprünglich im Register 212 gespeichert waren, zurück in ihre ursprüngliche Position umgelaufen. Zu diesem Zeitpunkt geht die Kurve G auf IT. Der Kurvenzug G 1st ein Ladekommanjo aus der Steuerlogik 202, das über fen Weg 205 an He Gatter 211 angelegt wird. Aufgrund dieses Korn man 1os wird He im Register gespeicherte Information vom Register 21? zurück in die Zeile 0 des Speicherabschnlttes 0 geführt. Diese Information enthält Jetzt, wie bereits erläutert, das erste Bit des ankommenden Lautes, das in das Register 212 in die Position eingegeben worden ist, die ler Ebene 0 für die Zeile 0 im Speicherabacbnitt 0 entspricht. Wenn daher lieee Information neu in den Speicher eingeschrieben wird, so wird das erste Bit des ankommenden Lautes In die Zeile 0, Ebene 0 eingeschrieben, während die übrigen Bits, die vorher In der Zeile 0 gespeichert gewesen sind und nicht geänJert wurden, einfach nur unverändert In ihre früheren SpeIcherstellen zurückgeschrieben werden.

Nach dem Heueinschrelben der Informationen in den Speicher geht ler Kurvenzug H auf H. Der von der Steuerlogik 202 erzeugte Kurvenzug H wird Ober die Adressensammelleitung 208 an den Speicherabschnitt 0

709881/0934

und Ue weiteren Spelcherabechnltte gegeben und addiert fl zur Spelchern Ircsee. Daher wird ale nächstes die Zelle R Jedes Spelcherabachnitte· zugegriffen. Unter Bezugnahme auf Fig. SB lMßt sich erkennen, daß die Zelle 8 des Spei ehe rabechnittes O das zweite Bit der im Spelcherabachnltt enthaltenen taute enthalt.

Das oben beschriebene Verfahren zur Eingabe de* ersten Bits dea ankommenden Lautee In den Speicherabschnitt wird Jetzt für die in Zelle 8 des Speicherabschnittes enthaltene Information wiederholt. Diese Information aus der Zeile 8 wird in das Register 212 geladen, !Ruft um, und wird dann neu in den Speicher eingeschrieben, nachdem die in Zelle 8, Ebene 0 gespeicherte Information durch das zweite Bit its ankommenden Lautes ersetzt worden 1st. Dieser Vorgang lluft welter, wodurch der ankommende serielle Laut Bit fllr Bit in die Ebene O Jedes SpelcherabachnlttoB eingeschrieben wird. Das gleiche Verfahren wird zum Einschreiben jeder Ebene Jedes Speicherabschnlttes wiederholt.

Zusammengefaßt wird ein seriell ankommender Laut durch die Zentralstation 100 über die Sammelleitung 107 dem Gerftt for gesprochene Antworten zugeführt. Gleichzeitig hiermit liefert die Zentraletation 100 Kommandoinformationen an die Logik 204 und die Logik 202, um diese

709881/0934

Schaltungen darauf vorzubereiten, daß ankommende Laute in den Speicherabschnitten aufzunehmen sin!. Die Logik 202 und 204 liefert Adressenun 1 Kommandoinformatlonen an Ue Speicherabe chnitte und ihre zugeordnete Eingangs-Ausgangsschaltung. Daraufhin werden die ankommenden Laute Bit für Bit in die Spalten der Speicheranordnung eingeschrieben. Dies wird dadurch erreicht, daß die Zeilen der Speichurabschnltte ausgelesen wird, die in ihnen gespeicherte Information umläuft, eines der Bits der umlaufenden Information durch nachfolgende Bits der ankommenden Information ersetzt wird und die Information in diejenigen Positionen zurückgeschrieben wird, die vorher durch diese Zeile in der Speicheranordnung belegt worden 1st. Dieses Verfahren zum Einschreiben der Information in den Speicher Spalte für Spalte vermeidet die Probleme hinsichtlich einer Speichermaserung nach dem Stand der Technik. Es sei an die Erläuterung des Standes der Technik erinnert, wonach eine Spelchermaserung dann auftrat, wenn ein In eine bestimmte Zeile der Speicheranordnung eingeschriebenes Wort im Serien-Paralleleingangswandler aufgrund der Hinzugewinnung oder des Verlustes eines Taktübertragungsimpulses um eine Position nach links oder rechte verschoben worden ist. Dies hat dazu geführt, daß der gesamte ankommende Datens trom um eine Position nach links oder rechte verschoben wurde, so daß alls Bits nach dem Fehl er in die falsche Speichcrspalte geschrieben

709881/0934

- 42-

werrlen. In einem solchen Fall wuriu es erforderlich, Jen Speicher aufgrun 1 lcr groben Zahl von in Ihm enthaltenen Fehlern neu einzuschreiben. Bei der Schaltungsanordnung nach der Erfln lung würde eine Mhn-Ilche Verschiebung les ankommenden Datenstroms auftreten, wenn der Büchner in Ier Zentralstation 100 ein Bit Über die Sammelleitung 107 zum Gorät für gesprochene Antworten übertragen und aus diesem oder jenem Grund lie La lelogik 204 und die Steuerlogik 202 nicht veranlassen würde, das Bit auf Jie oben beschriebene Weise in die Speicheranordnung einzuschreiben. Das Ergebnis eines solchen Fehlers führt Jeloch in Vcrbiniung mit Ier vorliegen Jen Erfindung nicht zu einem so achwerwiegen Jen Ausfall wie beim Stand ier Technik. Zur genaueren Erläuterung sei angenommen, daß serielle Laute in einen bestimmten Speicherabschnitt eingegeben werden. Das Format der ankommenden Daten besteht zweckmKßlg aus de« aufeinanderfolgenden Bits des Lautes 0, anschlieCeni den aufeinanderfolgenden Bits des Lautes 1 usw. Wenn der Hechner beim Anlegen des ersten Bits des ersten Lautes an die Sammelleitung 107 nicht Jas richtige Kommando liefert, dann geht das erste Bit verloren. Es sei Jetzt angenommen, daß das richtige Kommen Io beim Anlegen des zweiten Bits an die Sammelleitung 107 empfangen wird. Das zweite Bit würde dann in Zelle 0, Ebene 0 des Speicherabschnittes eingeschrieben, also in die falsche Position für

709881/0934

'licses Bit. Entsprechend würfe las dritte DU in lie Zeile 8, Ebene C, das vierte Bit in die Zeile IC₁ Ebene 0 usw. eingeschrieben. Alle nachfolgenden BUs im ankommenden Datenetrora würden also um eine Position verschoben und in Ue falsch» Position der Jeweiligen Spalte eingeschrieben. In Jer sie gespeichert waren. Das Ergebnis des Fehlere würde demnach darin bestehen, daß die Information in jeder Spalte des Speichers nach dem Fehler um eine Position gegenüber der richtigen Position in len Spalten nach oben oder unten verschoben wäre. Eine Verschiebung nach oben oder unten um eine Position in len Spalten führt dazu, daß Jeder Laut um eine Position verschoben wird, so daß jeder Laut in einer Spalte ein fehlertat ftes Bit aufweist.

Wie bereits festgestellt worden 1st, beeinflußt ein fehlerhaftes Bit in Jedem Laut das Sprachausgangssignal nicht. Daraus ergibt sich, daß eine Verschiebung im ankommenden Datenstrom zu einer begrenzten Anzahl von Fehlern führt, die im Sprachausgangselgnal nicht feststellbar sind. Im Gegensatz dazu führt eine Verschiebung im ankommenden Datenstrom nach dem Stand der Technik dazu, daß jedes Bit in jedem Laut, daa nach dem Fehler in den Speicher gegeben worden 1st, fehlerhaft ist, und zwar wegen des Beilenwelsen Einschreibverfahrene nach dem Stand der Technik.

709881/0934

Γε so! jetzt auf Fig. P Bezug genommen. Dort sind die Einzelheiten der ParftSteiogik 2?1 dargestellt, die als Block In Fig. 2 gezeigt Ist. Die * Paritätsloglk 221 prüft die Fehlerfreiheit dee RAM-Speichers, indem ßle zwei Arten von Paritätsprüfungen durchfuhrt. Der erste Typ der ParUSlsprüfung wird als "weiche Paritätsprüfung" bezeichnet. Die weiche Paritätsprüfung besteht im wesentlichen aus einer Prüfung der ParitSt über Jede Zelle des RAM-Speichers. Es sei daran erinnert, daß eine Datensammelleitung von Jeder FIngange-Ausgangsschaltung eines Spelchcrabschnitte zur ParitBtsioglk führt. Jede Dotensammelleltung überträgt einen Datenstrom entsprechend den Kurvenzügen E and F (Flg. δ), wobei die Information jeder Zeile eines Spelcherabschnittes nacheinander an die Datensammelleitung gegeben wird. Bei der weichen Paritätsprüfung werden zunHchst vier Datensammelleltungen von den sechzehn verfügbaren Datensammelleitungen gewählt. Die vier gewählten Datensammelleitungen entsprechen einem bestimmten Regal des Speichers, wobei ein Speicherregal aus vier Speicherabschnitten entsprechend der Darstellung in Fig. SA besteht. Eine Paritätsprüfg wird mit den vier Bits durchgeführt, die aus der Zelle 0, Ebene 0 In den vier Speloherabechnitten stammen. Die Prüfung wird dann über die Zellen des Speichers weitergeführt, wobei die Parität nacheinander für die Zeile 0, Ebene 1, Zeile 0, Ebene 2, usw. geprüft wird, bis die Paritätsprüfung für eine

709881/0934

bestimmte Zeile in einem Regal oder vier Abschnitten dos Speichers beendet lsi. Die Prüfung geht welter, bis die Parität for Je te Zelle des ges amten Speicherregals geprüft 1st.

Dur Speicher ist so organisiert, IaP Je ie Zelle eines bestimmten Speicherregals gerate Parität hat, I.h., es ist eine gerade Anzahl von binären 1-Werten in Je ler Zeile eines Speicherregale gespeichert. (Man beachte, daß Jedes Regal aus vier Abschnitten besteht, so daß eine Zeile aus uinem Speicherregal aus 52 Bits besteht.) Wenn eine ungerade Anzahl von binären 1-Werten In einer bestimmten Zeile eines Speicherregals festgestellt wird, so bedeutet lies, da£ eines oder mehrere ier in dieser Zelle gespeicherten Bits fehlerhaft sind. Die welche Paritätsprüfung zählt die Anzahl von Zeilen In Jedem Speicher regal, In welchen eine ungerade Parität auftritt. Wenn JIe Anzahl von Zellen, In denen ungerade Parität festgestellt wird, eine vorbestimmte Schwellenzahl übersteigt, so wird Jem Rechner in der Zentralstation 100 von einer Spelcherfehlfunktlon Kenntnis gegeben. Die vorbestimmte Schwellenzahl wird vom Rechner festgesetzt und in ler Parltätslogik gespeichert, bevor eine Paritätsprüfung auf die nachfolgend im einzelnen beschriebene Weise durchgeführt wird. Daher wir 1 der Rechner erst dann von einer Speicherfehlfunktion unterrichtet, wenn He Anzahl von Zeilen, In denen

709881/0934

So

eine ungera le Parität festgestellt wird, die vorgegebene Schwellenzahl übersteigt, die vorher vom Rechner eingestellt worden 1st. Wie oben bereits gesagt, ist für digitalisierte Sprache, die In einem RAM gespeichert 1st, eine gewisse Anzahl von Fehlern zulässig, bevor its Sprachausgangssignal verzerrt wird. Daher kann mit diesem Verfahren der Rechner die Anzahl von Fehlern bestimmen, die in der Speicheranordnung zulässig 1st, und die Parltätslogik auf die Schwellenzahl von Fohlern im voraus einstellen. Nachdem die Paritätalogik voreingestellt ist, wird der Rechner erst dann von einer Speiche rfehlfunktlon unterrichtet, wenn die Schwellenzahl erreicht ist oder überschritten wird.

Die zweite Art der von -1er Paritätslogik durchgeführten Paritätsprüfung 1st eine Hintergrund-Wartungsprüfung und wird als Prttfsummen-Paritätsprüfung bezeichnet. Diese Prüfung wird periodisch durchgeführt, etwa einmal am Tag, und wird normalerweise dann angewendet, wenn der Speicher nicht Im aktiven Betrieb 1st. Die Prüfung besteht Im wesentlichen darin, daß alle binären 1-Werte in Jeder Spalte des Speichere sddiert werden. Die acht nledrlgststelllgen Bits dieser Summe für Jede Speicherebene wird dann zum Rechner in der Zentralstation 100 gegeben. Der Rechner kennt die Anzahl der binären 1-Werte, die In Jeder Ebene gespeichert sein sollen. Die übertragung der acht nledrigat-

709881/0934

-*- 2778270

stelligen Bits zum Rechner, die die Anzahl von 1-Werten in Jeder Speicherebene angeben, ermöglicht dem Rechner die Feststellung von Trends im Fehlerzustand des Speichere und ermöglicht dem Rechner beispielsweise die Feststellung einer graduellen Verschlechterung des Speichere Ober eine gewisse Zeit. Neben der Feststellung von Trends für den Fehlerzustand des Speichers 1st dieses Verfahren außerdem zweckmäßig, wenn es nach der welchen Paritätsprüfung angewendet wird, um eine bestimmte Speicherebene oder -ebenen zu isolieren, die fehlerhaft arbeiten. Das soll nachfolgend noch beschrieben werden.

Es wird Jetzt die Arbeitsweise der Paritätslogik im einzelnen erläutert. Dazu sei auf Fig. 8 Bezug genommen. Der Eingangeanschluß 800 erhält Informationen vom Weg 205 (Flg. 2). Diese Informationen sind in Fig. 5, Kurvenzug B als "Laden Schieberegister vom Speicher" angegeben. Der Kurvenzug wird an eine Zeitneuordnungsschaltung 801 gegeben, die den Kurvenzug seitlich so neuordnet, daß er an die von der Paritätslogik durchgeführten logischen Operationen angepaßt 1st. Solche Neuordnungsfunktionen sind bekannt und sollen nicht mehr erläutert werden. Die 16 Datensammelleitungen von den Speicherabschnitten führen zum Wähler 805, der aufgrund von Adressenblts, die ihm vom Wähler 806 zugeführt werden, vier der 16 Sammelleitungen auswählt. Der Wähler 806

709881/0934

wählt eine der Elngangssammelleitungen 822 und 823 und führt sie zum WMhler 805. Das soll nachfolgend Im einzelnen noch beschrieben werden. Der Regalzlhler 824 wMhlt ein bestimmtes Speicherregal, für das die weiche Paritlteprüfung durchgeführt werden soll, wie nachfolgend beschrieben wird. Die Zwiachenregleter 810 und 811 nehmen Informationen vom Rechner über die Sammelleitung 232 (Flg. 2) auf. Diese Informationen bestehen entweder aus der vorbestimmten Schwellenanzahl von ParitKtsfehlern, die der Rechner festgelegt hat, oder definieren eine bestimmte Speicherebene, für die die Prüfsummen-ParltKtsprttrang durchgeführt werden soll. Der EingangsanschluB 812 nimmt Informationen von der Sammelleitung 217 in Flg. 2 auf. Dleae Informationen bestehen aus dem Lade-AnechluBschaltunge-Steuerlmpuls, der als Kurvenzug G in Fig. 5 dargestellt 1st. Die Elngangsansohlflsse 813 und 814 nehmen Informationen vom Rechner über die Sammelleitung 232 auf, die die Betriebsart der Paritltsloglkbestimmen, d.h., entweder dlePrüfsummen- oder die weiche Paritätsprüfung. Die Paritltsprüfschaltnng 817 arbeitet wlhrend der weichen Paritlteprüfung und prüft die Parltlt in jeier Zeile eines Speioherregals. Das soll nachfolgend noch Im einzelnen beschrieben werden. Das Paritltaflipflop 819 bestimmt ungerade oder gerade Parität für Jedes Speicherregal. Der Wlhler 818 wühlt eine bestimmte Sammelleitung aus den 16 Datensammelleitungen aas und

709881/0934

arbeitet mit dem Zahler 828 zusammen, um wShreni der Prüfeummen-Par ltltaprttfung eine bestimmte Speicherebene auscuwlhlen. Der Zahler 835 1st ein 8-Blt-ZIhler, in welchem die vorbestimmte Schwellenzahl von Paritittsfehlern zur Voreinstellung lee Zählers auf den Schwellenzustand benutzt wird. Dieser ZShler wird außerdem benutzt, um wfhrend der PrWsummen-Paritätsprüfung die Anzahl von binlren 1-Werten in einer bestimmten Speicherebene zu zShlea. Die Zwischenspeicher und 839 nehmen Informationen auf, die dem Rechner über Ausgangetreiber 840 und 846 entsprechend der nachfolgenden Erläuterung zuzuführen sind. Die Betrlebsweleensdtaltung 816 empfingt Kommandos vom Rechner Ober die Sammelleitungen 217, 232 und erzeugt gewühlte Auegangssignale. Das soll nachfolgend im einzelnen noch beschrieben werden.

Es sei Jetzt auf Flg. 9 hingewiesen und angenommen, daß der Rechner in der Zentralstation 100 die ParitBtslogik In die weiche ParitStsbetrlebsw eise bringen möchte. Wie oben angegeben, ist der Kurvenzug A in Fig. der "Lade-Anechlueechaltungs-Steuerkurvenzug", der als Kurvenzug G In Flg. S gezeigt ist. Dieser Kurvenzug wird an den Anschlug 812 der Betrlebsweisenschaltung 816 angelegt. Diese Schaltung wird betitigt, wenn der Kurvenzug auf L geht und erzeugt bestimmte Ausgangseignale,

709881/0934

■* WO ""

die nachfolgend beschrieben werden sollen. Die von der Schaltung 816 bei einer aolchen Betätigung ausgeführten Funktionen treten wihrend Jes Rahmens 4095 des Supcrrahmena In Flg. 5 auf. Der Kurvenzug B in Fig. 9 stellt ein Strobe-Kommando vom Rechner In der Zentralstation 100 lar, daa an den Elngangaanechlufi 807 geführt wird. Wenn der Kurvenzug B auf H geht, dann lädt der Rechner 8 Bita in die Zwiachenspelcber 810 und 811, die die Schwellensahl von Zellen im RAM definieren, in welchen Paritätsfehler festgestellt werden können, bevor eine SpeicberstBrung angezeigt wird.

Während jie 8 Bits in die Zwiachenapeicher 810 und 811 geladen worden, gibt ler Rechner den Kurvenzug C an den EingangsanschluE 813, wodurch die Schaltung 816 veranlaßt wird, In die welche Paritätsbetrlebaweiae zu gehen. Daraufhin geht der Ausgang CKSM der Schaltung 816 auf L und der Ausgang IDLE auf H. Über den Inverter 825 wird dann ein Signal H an Ja« Gatter 833 angelegt. Der andere Eingang dieses Gatters liegt ebenfalls auf H vom Ausgang IDLE. Daa Gatter 833 führt dann einen LD-(Lade)-Impule zum Zähler 835, wodurch die in den Zwischenspeichern 810 und 811 stehende Information über die Sammelleitung 841 zum Vorelnatellelngang PS les Zählere 835 geführt wird. Diese · Bits stellen den Zähler 835 auf einen vorbestimmten Zustand ein, der gleich 256 abzüglich der

709881/0934

2778270

Scbwellenzabl von Zeilen let, in welchen Pa rltäts fehler auftreten können, bevor eine Speicheratörung angezeigt wird. Daa CKSM-A uegangsslgnal der Betriebeweiaenechaltung 816 wird außerdem zum Zähler 806 geführt, der daraufbin die vom Regalzähler 824 kommende Sammelleitung 823 wählt. Der Zähler 824, der zu Anfang gelöscht worden ist, gibt zwei Bita Ober die Sammelleitung 823 zum Wähler S06. Dieae zwei Bits, die beide O-Werte aind (4a der Zähler 824 gelöscht worden ist), werden zum Wähler 806 und von dort zum Wähler 805 geführt. Der Wähler 805 wählt aufgrund dieser zwei Bita die Sammelleitungen 0 bis 3, die zu den Speicherabcchnitten 0 bia 3 führen. Diese Speicherabachnitte bilden daa Regal 0 entaprechend der Darstellung in Fig. 3A. Die Kurvenzuge I bia K in Flg. θ zeigen die Daten auf den vier Datenaammelleitungen, die von den Spelcherabechnltten 0 bis 3 auegehen. Dieae vier Daten-Sammelleitungen aind an die Paritätsprttfschaltung 817 angeschlossen, die die gerade oder ungerade Parität Ober Jede Gruppe von vier Bits bestimmt, welche auf Jen vier Datenaammelleitungen erscheinen. Entaprechend der Darstellung in Fig. 9 führt die Ebene 0 der Zeile 0 zur gerades Parität. (Diea lat in Fig. 9 in Form eines E angedeutet, der direkt unterhalb der Ebene 0 für die Zeile 0 erscheint.) Die Ebene der Zeile 0 führt Jedoch zu ungerader Parität. Daraufhin wird daa Paritätafllpflop 819 entsprechend der Darstellung im Kurvenzug M in den

709881/0934

Sb

FinstcUzustan 1 gekippt. Die Ebene 2 der Zeile O führt wiederum zu ungerader Parität, wodurch das Fllpilop 819 zurttckgeklppt wird. Dieser Vorgang läuft weiter, bis die Zeile 0 in allen vier Speicherabschnitten geprüft ist. Wenn die Bits in der Zeile 0 aus den vier Speicherabschnitten aus einer ungeraden Zahl von binären 1-Werten besteht, ist das Flipflop 819 am Ende der Paritätsprüfung für diese Zeile im eingestellten Zustand. Zu diesem Zeitpunkt liegt der Kurvenzug M (der "Lade-Schleberegisterausdcm-Spe!cher"-Impuls von ien Sammelleitungen 205 und 251, Fig. 2) am Fingangeanschluß 800. Der Kurvenzug geht auf H, wodurch ein Signal H an einen Eingang des Gatters 820 angelegt wird. Die übrigen Eingänge des Gatters 820 sind ebenfalls auf H, da CKSM auf H und das Flipflop 819 im Einstellzustand ist. Dadurch wird ein Impuls über das Gatter 826 und das betätigte Gatter 834 (COUNT Ist auf H) an den Eingang EN dea Zählen 835 geführt. Der Zähler 835 wird daher auf den Zählwert 1 eingestellt, wodurch angezeigt wird, daß ein Paritätsfehler in der ersten Zeile des Speicherregale aufgetreten 1st. Dieser Vorgang setzt sich für Jede Zeile im Speicherregal entsprechend der Darstellung in Fig. 9 (Kurvenzüge I bis N) fort, und Jedesmal dann, wenn ein Paritätsfehler festgestellt wird, wird der Zähler 835 auf den nächsten Zustand gebracht. Wenn während dieses Vorgangs die Anzahl von Zeilen, In denen Paritätafehler festgestellt werden, den vorangestellten Zustand des Zählers 835 übersteigt,

709881/0934

so geht der Ausgang OF (überlauf) tee Zählers auf H, wo lurch las Überlauf-Flipflop P36 eingestellt wird.

Wenn ein vollständiges Regal geprüft wor len ist, so kehrt der Kurvenzug F auf L xurück. Daraufhin erzeugt die Detrlebsweisenschaltung 816 entsprechen) der Darstellung In Fig. θ die Schiebe- und Puffer-Ausgangssignale. Das Puffer-Ausgangssignal kippt den Zähler 824 in den Blnärzustanl 01. Das Schiebe-Ausgangssignal führt len Inhalt des Überlauf-Fllpflops 836 in das Register 837. (Die Kurvenzüge B und C gehen In Verbindung mit lern Puffer-Auegangssignal ebenfalls auf H, haben aber zu diesem Zeitpunkt keinen Einfluß.) Das oben beschriebene Verfahren beginnt dann erneut. Zu diesem Zeitpunkt befindet sich Jeloch ler Zähler 824 im Zustand 01. Daraufhin wühlt der Wählt er 8C5 He vier Sammelleitungen, die lern Regal 1 ies Speichers entsprechen. Es wird lann die Parität für jeIe Zeile tm zweiten Speicherregal geprüft. Wenn lie Anzahl der Zellen, He in iiesem Regal Paritätsfehler enthalten, die Im voraus bestimmte, Im Zähler 835 gespeicherte Schwellenzahl übersteigt, läuft der Zähler 835 wiederum über und stellt das Flipflop 836 ein. Am Ende der Paritätsprüfung für das Regal 1 gehen die Puffer- und Schlebe-Ausgangssignale wiederum auf H. Der Zähler 824 wird dann auf den Zustand 10 gebracht und las im Flipflop 83β

709881/0934

gespeicherte Bit in Jas Register 837 geführt. Dieser Vorgang setzt sich ^rort, bis Ue Parität für je ie Zelle in allen vier Speieberregalen geprttft ist. Am Ende ler Paritätsprüfung für das Regal 3 let der Zähler 824 im Zustanl 11, wo lurch las Gatter 829 betätigt wird. (Das Ausgangssignal CKSM ist auf H.) Da lurch wird las Gatter 831 Ober daa Gatter 830 betätigt. Dem gem Hl? wird jetzt, wenn Jas Puffer-Ausgangsslgnal auf H geht, ein Impuls über las betätigte Gatter 831 an Jen Takteingang der Zwischenspeicher 838 und 839 angelegt. Zu diesem Zeitpunkt 1st der Ausgang CKSM auf L un 1 ein entsprechendes Signal wird an den WIhIeingang les Zwischenspeichers 839 gelegt. Daraufhin wählt ler Zwischenspeicher 839 las zugefOhrte Eingangssignal B, un J wenn der Impuls vom Gatter 831 an Jen Takteingang !es Zwischenspeichers 839 angelegt wir J₁ werden Ue vier, im Register 837 gespeicherten Bits in Jen Zwischenspeicher 839 geführt. Diese Bits werden dann zu den Treibern 840 übertragen. Nach lern der Puffer-Kurvenzug auf L zurückgekehrt ist, geht lor an den Anschluß 813 angelegte Kurvenzug C auf H zurück. Dieser Kurvenzug wird über das Gatter 815 an den Betätigungeeingang EN der Treiber 840 angelegt, Ue daraufhin die vier Bits zur Sammelleitung und dann zum Rechner übertragen. Aus der vorstehenden Erläuterung ergibt sich, laß ein im Register 837 gespeichertes Bit angibt, daß ein bestimmtes Spoicherregal eine Anzahl von Zeilen enthält, in welchen

709881/0934

2778270

Paritfttsfehler festgestellt worden sind, wobei ,1Ic Zeilen lic Schwellenzahl Übersteigen, JIe zur Voreinstellung les Zähler» P35 henuUt worden 1st. Daher kann <ler Rechner in ler Zentralstation 100 bei einer Prüfung der vier Bits aus lern Register P37 feststellen, in welchem Speicherregal die Schwellenzahl von Zeilen, die Paritätsfehler enthalten, Überschritten worden ist. Der Rechner kann dann entsprechende Abhilfemaßnahmen einleiten oder altcrra tiv iie Prüfsummen-Paritätsprüfung beginnen, um die Ebene oder Ebenen zu isolieren, die Fehler enthalten.

Der Rechner tritt in He Prüfsutnmen-Arbeitsweise ein, iniem der Kurvenzug C an den Anschluß 814 angelegt wir 1 und gleichzeitig acht Informationsbits in die Zwischenspeicher PlC und Pll geführt werden. Die vier Bits im Zwischenspeicher 810 definieren die Jeweilige Ebene in einem Speicherabschnitt, die geprüft werden soll. Diese vier Bits werden zum ZBhler 828 gegeben und zur Voreinstellung dieses Zählers benutzt. Das soll nachfolgend noch genauer beschrieben werden. Zwei der vier Bits im Zwischenspeicher 811 wer len an den Wähler 806 und zwei weitere Bits an den Wähler 818 gegeben. Aufgrund des •n den Anschluß 814 angelegten Kurvenzuges C bleibt der Ausgang CKSM der Betriobsweisenschaltung 816 auf H. Dies zeigt rler Kurven-

709881/0934

zug D' In Fig. 9. Oaa entsprechende Signal CKSM wird an den Wlhler 806 gegeben, der daraufhin die Sammelleitung 822 wühlt. Die zwei Bit· auf der Sammelleitung 822 werden Ober den Wühler 806 an den Wühler 80S gegeben und wühlen vier der 16 Datenaammelleitungen. Auf entsprechende Weiae werden die zwei Bite auf der Sammelleitung 822 zum Wühler 818 gegeben, der eine der vorher gewühlten Tier Sammelleitungen auewühlt. An die Zeltneuordnungaachaltung 821 sind daher die Oaten einer bestimmten gewühlten Sammelleitung angelegt. Dleae Daten haben daa In den Kurrenzttgen E und F In Fig. 5 dargestellte Format. Die Daten werden In der Schaltung 821 zeitlich neu geordnet, so daß sie mit der Zeltsteuerung der Paritütsloglk fibereinstimmen, und werden dann an den Eingang 1 Gatters 827 gegeben. Der Eingang 2 dieses Gatters ist zu diesem Zeitpunkt auf H, da der Ausgang CKSM auf H ist. Der Eingang S des Gatters 827 geht Immer dann auf H, wenn der Ausgang OF des Zühlers 828 auf H geht. Wie oben angegeben, wird der Zühler 821 durch die Tier Bits im Zwischenspeicher 810 Toreingestellt. Diese Tier Bits geben an, welche Ebene In einem bestimmten Speicherabeohnitt zu prüfen 1st. Genauer gesagt, wird der Zühler 828 durch diese Tier Bits auf überlauf Toreingestellt (d.h., der Ausgang OF geht auf H). Der Zühler 828 ist ein Modnlus-14-Zühler and durohlüuft daher einen Zjklus IHr Je 14 Taktlmpulse.

709881/0934

Unter Beugnahme auf den Kurvenzug I In Flg. 9 «ei angenommen, daB die Dateneammelleltung vom Spelcberabacbnltt 9 auf die oben beschriebene Weise gewlhlt and mit dem Eingang 1 de· Gatter* 827 verbunden worden ist. Entsprechend der Darstellung in Fig. 9 (Kurvenxttge F and I) geht das Zlhl-Ausgangssignal In Verbindung mit dem Bit von der ersten Ebene eines Speioherabschnlttes auf H. Das ZIhI-Auegangssignal wird an den Betltigungaelngang EN des Zlhlers 828 angelegt, so daß der Zlhler 828 zu zlhlen beginnt, wenn das Bit von der ersten Ebene an den Eingang 1 des Gatters 827 geführt wird. Der dem Zlhler 827 zugeordnete Takt lluft synchron mit den an das Gatter 827 angelegten Daten, so daß der Zlhler 828 Jeweils am einen Zustand vorrückt, wenn ein Bit an das Gatter 827 geführt wird. Es sei angenommen, daß der Zlhler 828 so voreingestellt ist, daß er beim vierten Taktimpuls ttberlluft, d.h., der Zlhler 828 lluft dann über, wenn das Bit von der Ebene S der Zeile 0 an den Eingang 1 des Gatters 827 gegeben wird. Wenn der Ausgang OF des Zlhlers 828 auf H geht, wird das Gatter 827 betitigt und führt das Bit von der Ebene S, Zelle 0 Über das Gatter 826 und das betitigte Gatter 834 (der Ausgang Zlhlen 1st auf H) sum Eingang des Zlhlers 8SS. Wenn dieses Bit eine logische 1 ist, lluft der Zlhler 835 auf den ersten Zustand. Der Zlhler 828 slhlt weiter und lluft nach 14 zusätzlichen

709881/0934

-58-

Taktimpulaen über. Unter Bezugnahme auf den Kurvenaug I In Flg. θ ergibt sich, daß der Zähler 828 dann überläuft, wenn daa Bit von der Ebene S, Zelle 1 an <1aa Gatter 827 angelegt wird. Dleaea Bit wird demgemäß auf die oben beschriebene Weise zum Zähler 835 geführt. Dieaer Vorgang läuft welter, bla alle Bits der gewählten Ebene an den Zähler 835 angelegt worden sind. Der Zähler 835 zählt welter Im Modulus 256 die Zahl der binären 1-Werte, die in der gewählten Speicherebene gespeichert sind. Am Ende des Zählintervalls geht der Zähl-Knrvenaug (F in Fig. 9) auf L. Daraufhin geht daa Puffer-Ausgangaalgnal der Schaltung 816 auf H un,1 wird an einen Eingang dea Gattera 831 angelegt. Der weitere Eisgang dea Gattera 831 ist ebenfalls wegen dea Ober daa Gatter 830 zugeführten Auagangsalgnala CK8M auf H. Daa Gatter 831 liefert iaher einen Taktimpuls CK an die Eingänge CK der Zwischenspeicher 838 und 839. Der Zwischenspeicher 839 hat aufgrund dea an den Wähleingang angelegten Auagangaalgnala CKSM den Eingang A gewählt. Demgemäß nimmt der Zwischenspeicher 839 die vier Bits vom Zähler 835 auf, die auf der Sammelleitung 843 erscheinen. Der Zwischenspeicher 838 speichert auf entsprechende Welse die reatlichen vier Bits Im Zähler 835 über die Sammelleitung 844. Aufgrand des Pufferlmpulses übertragen die Zwlachenapeicher 838 und 839 dl« acht Im Zähler 835 gespeicherten Datenbits zu den Ausgangatrelbern.

709881/0934

-5A-

Dleae acht Datenblta aind die acht niedrigatatelligen Bite der Zahl von 1-Werten, die In der gewühlten 8peicherebene geapeichert sind. Nachdem daa Puffer-Auagangaaignal auf L zurückgekehrt ist, gehen die Kurvenzüge B und C' auf H zurück. Der Kurvenzug C liegt über den Weg 845 und daa Gatter 815 am BetMtigungaeingang EN der Treiber 840 und 844. Die Treiber führen dann die acht Informatlonsbits, die die Anzahl von binlren 1-Werten in einer beatlmmten Speicherebene definieren, zum Rechner. Ea wird von der Annahme auegegangen, JaB der Reohner die richtige Anzahl von binlren 1-Werten für Jede Ebene geapeichert hat und daher unter Verwendung der acht Informationabita die speziellen Speicherebenen Identifizieren kann, die geetörtsiad.

Ea sei Jetzt auf Flg. 10 Bezug genommen. Dort aind die Einzelheiten der Steuerlogik 215 gezeigt, die ala Block In Fig. 2 dargestellt iat. Die vom Anschluß 201 ausgehende Sammelleitung 232 führt Informationen zur Eingangslogik 1000 und zur Steuerlogik 1001. Die an die Logik 1000 gegebenen Informationen bestehen aus der ll-Bit-Lautadresae, die entsprechend der obigen Erläuterung benutzt wird, um die Anschlaftschaltungen voreinxustellen. Die elf Bits werden In die Logik 1000 eieebe und dann aufgrund eines an den Betltigungselngang

709881/0934

der Logik 1000 angelegten Steuersignale sum Speicher 1006 geführt. Die Sammelleitung 232 übertrügt ein Ladekommando vom Rechner Über den Weg 1011 zur Logik 1001. Dieae erzeugt aufgrund des Ladekommandoa bestimmte Steuersignale, die nachfolgend genauer beschrieben werden sollen. Der Speicher 1006 1st ein Üblicher Speicher mit wahlfreiem Zugriff (RAM). Der Speicher nimmt die Lautadressen auf und gibt sie an die Sammelleitung 216. Der Zlhler 1005 ist ein normaler Blnlrzlhler, der Adressen sn den Speicher 1006 und Decoder 1007, 1008 auf eine noch zu beschreibende Weise liefert. Die Decoder 1007 und 1008 sind übliche BCD /Dezimaldecoder.

Die Decoder 1007 und 1008 erseugen aufgrund von Adressensignalen, die sn die Einginge A bis C angelegt werden, Taktsignale, OEO bis GE6 und CEO bis CE7. Das Format dieser Taktsignale ist oben beschrieben worden und die Signale sind im einzelnen in Flg. 7 geseift. Des Ton der Logik 202 (Fig. 2) erzeugte Taktsignal wird über die Sammelleitung 206 zum EingangsanschluB 1012 gegeben und vom dort zum Zlhler 1005 und zu Invertern 1009 und 1010. Die Inverter 1009 und 1010 liefern aufgrund des Taktsignal« die Takteignale LEA und LEB. Diese Taktsignale sind oben beschrieben worden und im einseinen in Flg. 7 gezeigt. Die an die Sammelleitung 216 gegebenen Laut-

709881/0934

adressen werden an die Anachlußschaltungen O bis 111 (Flg. 2) angelegt und stellen Jede Anschlußschaltung auf die oben beschriebene Weise ein. Die Taktaignale LEA und LEB, CEO bis CE7 und GEO bis GE6 werden an lie Sammelleitung 217 angelegt und dann den Anschlußschaltungen 0 bis 111 zugeführt. Die Funktion dieser Signale 1st oben bereite beschrieben worden.

Wie oben erläutert, speichert die Steuerlogik 215 von dem Rechner in ler Zentralstation 100 empfangene Lautadressen und erzeugt außerdem die oben beschriebenen Takt- und Steuersignale. Das geschieht auf die folgende Welse. Es sei angenommen, daß der Adreseenzlhler 1005 zu Anfang Im gelöschten oder rttckgestellten Zustand iat. Der Rechner In der Zentralstation 100 formuliert die Lautadressen und gibt sie sequentiell an die Sammelleitung 232 und dann an die Logik 1000. Jedesmal dann, wenn eine Lautadresee an die Logik 1000 angelegt wird, erzeugt ler Rechner ein Ladekommando und gibt dieses Kommando über den Weg 1011 zur Logik 1001. Dleae bringt daraufhin den Speicher 1006 'turoh Anlegen eines Kommandolmpulses Ober den Weg 1004 in die Schreibarbeitswelse. Zur gleichen Zelt Obertrlgt die Logik 1001 einen Kommandoimpuls über den Weg 1003 an die Logik 1000, die diese veranlaßt, den Laut auf der Sammelleitung 232 zum Speicher 1006 zu öber-

709881/0934

tragen. Dieser erste Laut wir 1 dann in die Position 0 des Speiohers eingeschrieben. Die Logik 1001 (überträgt dann einen ZKhlerbetltlgungslmpuls an den ZShler 1005, der iiesen ZHhler in den nicbsten Zustand weiterschaltet. Der Rechner in ier Zentralstation 100 legt dann die nlchste Lautadresse an die Sammelleitung 232 an und eneugt ein weiteres Ladekommando. Dieser zweite Laut wird Über Ue Logik 1000 geführt und in der Position 1 des Speiohers 1006 eingespeichert. Der Zthler 1005 wird dann ajf den nächsten Zustand weitergeschaltet, eine weitere Lautadresse vlrd sur Logik 1000 gegeben und dann in He nlchste Position im Speicher 1006 eingeschrieben. Dieser Vorgang lauft weiter, bis der Rechner in der Zentralstation 100 eine Lautadresse flir Jede AnschlvBschaltung an die Sammelleitung 232 gegeben hat. Am Ende dieses Vorgangs speichert iann also der Speicher 1006 in aufeinanderfolgenden Positionen eine Lautadresse für Jede AnschluBschaltung.

Es sei JeUt auf den Kurvenzug A in Fig. 7 Bezug genommen. Wie oben beschrieben, 1st der Kurvenzug A das Lade-Aa echhlußschaltungs-Steuersignal, das Über die Sammelleitung 217 an Jede Anschlußschaltung angelegt wird. WKhrend des Intervalls, für das dieser Kurvennig auf L ist, werden die Lautadreasen in den verschiedenen Anschlufiechaltungen auf die oben beschriebene Weise voreingestellt. Dies geschieht wie folgt.

709881/0934

Der Ltde-AnecMußschaltungs-Steuerkurvenzug wird über fen Weg 218 an den Eingangsanechluß 1002 und dann an die Logik 1001 gegeben. Daraufhin überträgt die Logik 1001 ein ROokatellelgnal an den Zähler 1005, das diesen ZKhler auf den Zustant 0 zurückstellt. Die Logik 1001 bringt außerdem durch Anlegen eines Kommando Impulses Ober den Weg

1004 den Speicher 1006 In die Lesebetrlebsweise. Der Zähler 1005 kann dann mit der Frequent des Taktsignals 1012 zu zählen beginnen. Das Lade-Anschlußschaltungs-Steuersignal wird auf eriem an die Einginge O der Decoder 1007 und 1008 angelegt. Wenn ein Signal L an den Eingingen D angelegt 1st, so werden diese Decoder betitigt. Der Zlhler

1005 beginnt dann mit 1er Taktfrequenz zu zählen. Das Ausgangssignal des Zlhler· wird an den Speicher 1006 und außerdem an die Einginge A bit C der Decoder 1007 und 1008 gegeben. Der Zähler 1005 läuft zykllaoh durch seine verschiedenen Zustände und gibt sequentielle Adressen an den Speicher und die Decoder. Diese sequentiellen Adressen bewirken, daß aus dem Speicher 1006 die dort gespeicherten Lautadressen gelesen werden. Diese Lautadressen werden demgemäß sequentiell aus dem Speicher 1006 ausgelesen und an die Sammelleitung 216 gegeben. Sequentielle Adressen werden außerdem den Decodern 1007 und 1008 zugefOhrt. Daraufhin erzeugen diese beiden Deooder die Takteignale CEO bis CE7 und OEO bis GE6. Da es sich bei

709881/0934

den Decodern um Standardbauteile handelt, wird die Art und Weise, in der die Takteignale erzeugt werden, nicht weiter beechrieben. Dieser Vorgang lauft welter bis zu dem Intervall, in welchem das Lade-An-8chlußschaltungs-Steuerelgnal auf L ist. Am Ende dieses Intervalle sind alle Lautadreeeen an die AnechluBechaltungen angelegt «ad benutzt worden, um diese Anschlußschaltungen auf die oben beschriebene Weiee In vorbeetimmte ZuetBnde voranzustellen. Am Ende des Lade-AnschluBschaUunge-Steuerintervalle kehrt das Signal auf H zurück. Daraufhin legt die Logik 1001 ein Rückstelleignal an den ZIhler 1005, der dann zur Vorbereitung für nachfolgende Listen von LautaJressen, die im Speicher 1006 gespeichert werden sollen, zurückgestellt wird.

709881/0934

Claims (1)

1. BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER · HIRSCH · BREHM

   PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 2728270

   Patentconsult RadedcestraBe 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Strafte 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

   PATENTANSPRÜCHE

   j Datenzugriffaachaltung tür Speicherung einer Bitfolge In einer Speicheranordnung, die eine Vielzahl von eich schnellenden Zellen und Spalten besitzt, wobei jede Zellen- und Spaltenschnlttatelle eine Binlrapeicheratelle für ein Bit bildet,
   dadurch gekennzeichnet,
   dafi 'Ue Datenzugriffaschaltung

   Logikaohaltungen (202, 204) aufweist, die bei Anlegen der Bitfolge an die Oatenzugrlffaschaltung aich wiederholende Ladefolgen erzeugt, von denen Jede Ladefolge einer Individuellen Spalte der Speicheranordnung zugeordnet 1st,

   ferner Itegangs-Auagaagsschaltungen (211), die «tt hrend Jeder Ladefolge In Tltlgkelt treten und die in aufeinanderfolgenden Zellen der Speicheranordnung gespeicherten Bits auslesen, und dafi die Logikschaltungen und erate Schaltungen (212, 213, 214) unter Ansprechen auf das Auslesen Jeder Zeile von Bits das au· der

   709881/093A

   München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Or. rer. nat. · P. Hirsch Oipl.-Ing. · H. P. Brehm Dipl.-Chem. Or. phil. nat. Wiesbaden: P.G. Blumbach Dipl.-Ing.. P.Bergen Dipl.-Ing. Or. jur. . G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

   ORIGINAL INSPECTED

   Jeweiligen Spalte gelesene Bit durch ein nachfolgendes Bit der Bitfolge ersetzt und die ausgelesene Zelle von Bits sowie das ersetzte Bit zurück in die Zelle schreibt.

   ?,. Datenzugriffsschaltung nach Anspruch 1,
   dadurch gekennzeichnet,

   daß lie ersten Schaltungen ein Umlaufreglster (212) zur Aufnahme lcr ausgewesenen Zeile von Bits und zum Umlaufen der auegelesenen Bits aufweist und laß las Umlaufen des aus der zugeordneten Spalte auegelesenen Bits verhindert Ist.

   3. Datenzugriffsschaltung nach Anspruch 2,
   dadurch gekennzeichnet,

   daß das Umlaufreglster eine Anzahl von binären Spelcherpoeltionen besitzt, deren Zahl gleich der Zahl von Spalten in der Speicheranordnung 1st, wobei Jede binäre Speicherpoeltion einer Spelte der Speicheranordnung zugeordnet ist,

   daß die Loglkschaltungen (204) eine Einrichtung zur Auswahl einer bestimmten Spalte der Speicheranordnung aufweisen, in welche die Folge von Bits einzuschreiben 1st,
   und daß He ersten Schaltungen (212, 214) unter Ansprechen auf die

   709881/0934

   Logikschattungen etch wiederholend aufeinanderfolgende Bite der Folge von Bite in diejenige blnlre Spelcherposltion des Registers eingeben, welche der bestimmten Spalte der Speicheranordnung zugeordnet 1st.

   4. Datenzugriffsschaltung nach Anspruch 1, dadurch gekennzeichnet,

   daß die Datenzugrlffsechaltung eine Parititsschaltung aufweist, die die Parltlt der In Jeder Zeile der Speicheranordnung gespeicherten Bits prüft, die Ansaht der Zelten zahlt, In welchen Parltltsfehlor auftreten, und eine Störung der Speicheranordnung dann anzeigt, wenn die Anzahl der Zellen, die Parltltefehler enthalten, eine Torbestlmmte Sohwetlensahl übersteigt.

   5. Datensugriffssohaltung nach Anspruch 1, dadurch gekennzeichnet,

   daß die Loglksehaltungen und die ersten Schaltungen die aus Jeder Zelle der Speicheranordnung gelesenen Bl *m auf Zeitlagen in Rahmen auf eine Zeltmuttlplex-Sammelleltung verteilen, daß jeder Rahmen eine Lunge τοη η Bits hat und ein Bit von Jedem der In 1st Speicheranordnung enthaltenen η Mehrbit-Lauten enthalt, und laß

   709881/0934

   lie Datenzugrfffsschaltung ferner Logikschaltunpen (215) zur Identifizierung eines gewählten Mehrbit-Lautes aufweist, der der Multiplex-SammoHeitung zu entnehmen 1st, sowie AnschluBschaltungen (251), die In Abhängigkeit von den Logikschaltungen (15) eine ZMhlung der Bits auf der Multlpiex-Sammelleltung mit einem ersten Bit des gewBhltnn Lautes beginnen und das erste Bit sowie danach Jedes n-te Bit entnehmen.

   709881/0934