DE2738008A1 - Verfahren zum herstellen einer eintransistor-speicherzelle - Google Patents

Verfahren zum herstellen einer eintransistor-speicherzelle

Info

Publication number
DE2738008A1
DE2738008A1 DE19772738008 DE2738008A DE2738008A1 DE 2738008 A1 DE2738008 A1 DE 2738008A1 DE 19772738008 DE19772738008 DE 19772738008 DE 2738008 A DE2738008 A DE 2738008A DE 2738008 A1 DE2738008 A1 DE 2738008A1
Authority
DE
Germany
Prior art keywords
zones
recess
semiconductor crystal
insulating layer
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772738008
Other languages
English (en)
Inventor
Joerg Dipl Phys Dr Angerstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772738008 priority Critical patent/DE2738008A1/de
Priority to US05/929,787 priority patent/US4227297A/en
Priority to GB7833474A priority patent/GB2003322B/en
Priority to FR7824156A priority patent/FR2406303A2/fr
Priority to JP10224378A priority patent/JPS5445579A/ja
Publication of DE2738008A1 publication Critical patent/DE2738008A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/901—Capacitive junction

Description

AKTIENGESELLSCHAFT Unser Zeichen: Berlin und München 3 VPA 77 P 112 1 BRD
Verfahren zum Herstellen einer Ein-Transistor-Speicherzelle (Zusatz zu ?.?7.?7.O7?".6.(VPA 77 P 1113)
In der Hauptanmeldung P ?171.VO£ (VPA 77 P 1113) ist unter anderem ein Verfahren zum Herstellen einer Ein-Transistor-Speicherzelle geoffenbart, bei dem in einem Halbleiterkristall des einen Leitungstyps zwei durch einen Streifen dieses Leitungstyps voneinander getrennte Zonen des entgegengesetzten Leitungstyps als auch im Bereich dieser beiden Zonen eine mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart erzeugt werden, daß die beiden Zonen innerhalb der Vertiefung die Halbleiteroberfläche erreichen, bei dem außerdem die pn-übergänge der beiden Zonen zu dem den ursprünglichen Leitungstyp aufweisenden Teil des Halbleiterkristalls derart unterschiedlich ausgestaltet werden, daß die Kapazität der zu erzeugenden Speicherzelle mindestens zum überwiegenden Teil nur durch den einen der beiden pn-übergänge gegeben ist, und bei dem schließlich innerhalb der Vertiefung eine Isolierschicht und auf dieser eine die beiden pnübergänge kapazitiv steuernde Gateelektrode vorgesehen werden, wobei an einem ebenen Teil der Oberfläche des Halbleiterkristalls zunächst zwei zusammenhängende Zonen mit verschiedener Tiefe und einem dem des Halbleiterkristalls entgegengesetzten Leitungstyp hergestellt'und dann die Vertiefung an demselben Teil der Halbleiteroberfläche derart erzeugt wird, daß die beiden Zonen durch die Vertiefung voneinander getrennt werden.
Stg 1 Lau - 19.8.77 909809/0380
77 P 1 1 2 t BRD
Ein solches Verfahren dient zur Herstellung einer an sich bekannten VMOS-Ein-Transistor-Speicherzeile. Eine solche Speicherzelle besteht lediglich aus einem MOS-Feldeffekttransistor, der in einer ein V-förmiges Profil aufweisenden Vertiefung der Halbleiteroberfläche erzeugt ist. Infolge dieser Maßnahme braucht die Speicherzelle wenig Raum und erlaubt deshalb die Herstellung von Speichermatrizen hoher Bit-Dichte. Das in der Hauptanmeldung beschriebene Verfahren hat nun die Aufgabe, das zur Herstellung von VMOS-Transistören bekannte und ausschließlich unter Anwendung einer epitaktischen Abscheidung von Halbleitermaterial arbeitende Verfahren derart zu vereinfachen, daß die Epitaxie zum Fortfall kommt.
Eine bevorzugte Variante des in der Hauptanmeldung beschriebenen Verfahrens erfolgt dergestalt, daß an einem ebenen Oberflächenteil des Halbleiterkristalls ein Gebiet A in Kontakt mit einem den entgegengesetzten Leitungstyp, zu dem des Halbleiterkristalls erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe T eine Umdotierung des Halbleiterkristalls unter Entstehung eines der Gestalt und Größe des Gebietes A entsprechenden umdotierten Bereiches U1 bewirkt, daß außerdem ein von außen an das Gebiet A angrenzendes zweites Gebiet B in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkristalls erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe t < T unter Entstehung eines von der Gestalt und Größe des Gebietes B bestimmten umdotierten Bereiches U- eine Umdotierung des Halbleiterkristalls bewirkt, und daß schließlich die Vertiefung V an den Gebieten A und B der Halbleiteroberfläche derart erzeugt wird, daß aus den umdotierten Bereichen U1 und Up mindestens zwei getrennte Zonen Z1 und Z2 entstehen, von denen die eine die Halbleiteroberfläche in der Vertiefung V längs deren Rand und die andere die Vertiefung etwa an ihrer tiefsten Stelle erreicht.
Wichtig für die folgenden Darstellungen sind noch folgende, in der Hauptanmeldung enthaltene Varianten dieses Verfahrens:
909809/0380
-?5- 77 P 1 1 2 \ BRD
1. Das Gebiet A erhält die Gestalt eines Quadrats oder Rechtecks und das Gebiet B die Gestalt eines rings an das Gebiet A angrenzenden Streifens gleicher Breite und die Vertiefung V die Gestalt einer umgekehrten quadratischen Pyramide, (also eines quadratisehen, symmetrischen Trichters) deren Rand das Gebiet A parallel zu dessen Grenzen - innerhalb des Gebiets B umgibt.
2. Das Gebiet A erhält die Gestalt eines rechteckigen Streifens. Ferner sind Paare von Gebieten B derart vorgesehen, daß diese ebenfalls quadratisch oder rechteckig ausgestalteten Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebietes A aufeinander abbildbar sind und eine Kante jedes der Gebiete B mit einem Teil der Längskante des Gebietes A koinzidiert. Hinsichtlich der Herstellung der Vertiefung V gibt es hier zwei Möglichkeiten:
a) Je Gebietspaar B wird eine die Gestalt einer umgekehrten Pyramide aufweisende Vertiefung V derart erzeugt, daß die Vertiefung
V mit zwei Kanten das Gebiet A orthogonal schneidet.
b) Es wird eine die Gestalt eines symmetrischen umgekehrten Daches aufweisende Vertiefung V mit einer mindestens gleich der Länge des Gebietes A gleichen Länge erzeugt und so in Bezug auf die Gebiete A und B orientiert, daß die beiden Kanten der Vertiefung V parallel zur Symmetrieachse des Gebietes A die Gebiete B durchsetzen.
Einzelheiten hinsichtlich der Erzeugung der Vertiefungen mit V-förmig konvergierenden Begrenzungswänden sind in der Hauptanmeldung enthalten. An dieser Stelle ist lediglich zu vermerken, daß die Ätzgeschwindigkeit nach den verschiedenen Richtungen im Halbleiterkristall verschieden ist, sich also wie ein Tensor verhält, und daß bei geeigneter Orientierung der Kristalloberfläche in Bezug auf die (m)-Ebenen des Halbleitergitters und entsprechender Orientierung der Fenster der Ätzmasken sowie bei Verwendung nicht zu rasch wirkender Ätzmittel spontan derartige Vertiefungen
V entstehen. Eine geeignet orientierte Kristalloberfläche ist bei nach dem Diamantgitter bzw. diesem verwandten Gittern kristallisierenden Halbleitermaterialien mit einer (100)-Ebene identisch, während man bei der Herstellung der Vertiefungen die hier-
909809/0380
- > £ 77 P 1 1 2 1 BRD
bei zu verwendenden Ätzmasken so ausbildet, daß die Ränder ihrer Fenster parallel zu (111)-Ebenen verlaufen. Ein geeignetes Ätzmittel für die Erzeugung der Vertiefungen ist z.B. verdünnte KOH. Als Ätzmaske kann z.B. eine entsprechend perforierte SiOp-Schicht verwendet werden, die auf der Oberfläche des Halbleiterkristalls, z.B. durch Auf sputtern, aufgebracht worden und ihrerseits mittels einer bekannten Photolack-Atztechnik mit den entsprechenden Fenstern versehen worden ist.
Es ist nun die Aufgabe der Erfindung, das in der Hauptanmeldung P27.3ZP73,fc, (VPA 77 P 113) behandelte Verfahren weiter auszugestalten.
Hierzu wird erfindungsgemäß das eingangs zu diesen Darstellungen definierte Verfahren nach der Hauptanmeldung derart ausgestaltet, daß die für die Herstellung einer dieser beiden Zonen dienende Dotierungsmaske zugleich die Ätzmaske zur Erzeugung der Vertiefung am Ort der mit ihrer Hilfe erzeugten Zone verwendet wird.
Die Durchführung dieses Verfahrens wird anhand der Fig. 1 näher beschrieben. Das Verfahren kann noch weiter ausgestaltet werden, was anhand der Fig. 2 gezeigt werden wird.
Bei dem zunächst zu beschreibenden Verfahren gemäß der Erfindung wird die Vertiefung am Ort der weniger tief in den Halbleiterkristall Htaeinreichenden der beiden Zonen des entgegengesetzten Leitungstyps erzeugt und hierzu eine Diffusionsmaske verwendet, die gegen das bei der Herstellung der Vertiefung in den Halbleiterkristall zu verwendende Ätzmittel resistent ist. Verwendet man als Ätzmittel verdünnte Alkalilauge, z.B. KOH oder RbOH, so kann man als eine Ätzmaske eine entsprechend perforierte SiOp-Schicht verwenden, die möglichst wenig Dotierungsstoff enthält und beispielsweise durch pyrolytische Abscheidung aus einem mit Argon verdünnten Silan-Sauerstoffgemisch oder durch Aufsputtern aufgebracht und mittels Photolack-Ätztechnik mit den erforderlichen Dotierungsfenstern versehen werden kann.
909809/0380
An der Oberfläche eines p-leitenden Siliciumeinkristalls H (Fig.1) wird in einem ersten Dotierungsprozeß eine bis zu einer Tiefe T in den Halbleiterkristall H vorgetriebene und ^-dotierte Zone U1 durch maskierte Diffusion oder Implantation von Donatormaterial erzeugt. Dann wird unter Verwendung einer zweiten Dotierungsmaske M eine flachere umdotierte Zone U2 gebildet, die zum Teil in das Gebiet der umdotierten Zone U1 hinübergreift, bzw. zumindest an diese angrenzt. Die Diffuslonsmaske M besteht beispielsweise aus reinem SiO2*
Entsprechend der Lehre der Erfindung wird nun das zur Herstellung der zweiten, die geringere Tiefe t aufweisenden Zone U2 verwendete Dotierungsfenster zur Begrenzung der Einwirkung des Ätzmittels bei der Herstellung der Vertiefung V verwendet.
Fällt nun die Halbleiteroberfläche, an der die Vertiefung V erzeugt wird, mit einer (100)-Ebene des Sillciumgitters zusammen, so trifft diese Oberfläche die (m)-Ebenen unter einem Winkel, dessen Cotangens den Wert "ti1" hat. Soll nun die Abmessung der Vertiefung durch das Diffusionsfenster festgelegt werden, so ist darauf zu achten, daß die Tiefe t der mit seiner Hilfe erzeugten Zone U2 der Relation
t < ι < d:yr
genügt, wobei d die kleinere Dimension des rechteckförmigen oder quadratischen Dotierungsfensters F ist. 1 ist dann die Tiefe der V-förmigen Vertiefung.
Besonders vorteilhaft ist es nun, wie anhand von Flg.2 dargestellt, wenn man die Vertiefung V am Ort der tiefer in den Halbleiterkristall Hineinreichenden der beiden Zonen des entgegengesetzten Leitungstyps erzeugt, also die bei der Herstellung dieser Zone verwendete Dotierungsmaske zur Erzeugung der Vertiefung V heranzieht. Dabei empfiehlt es sich, daß man die flachere der beiden Zonen des entgegengesetzten Leitungstyps symmetrisch zur tieferen dieser beiden Zonen ausbildet, daß man dabei zuerst die flachere
Zone U2 und erst dann die tiefere Zone U1 erzeugt, daß man zur Her-
909809/0380
V? 1 12 1 BRD
stellung der tieferen Zone eine aus zwei übereinander angeordneten Schichten aus Isoliermaterial bestehende Dotierungsmaske M verwendet, daß man außerdem das Material der unteren Isolierschicht I1 so wählt, daß es durch ein weder das Material der oberen Isolierschicht I» noch das Halbleitermaterial angreifendes Medium selektiv ätzbar ist, daß dann unter Verwendung der oberen Isolierschicht als Ätzmaske und der Verwendung eines solchen Mediums das Dotierungsfenster in der unteren Isolierschicht soweit vergrößert wird, daß die zur Erzeugung der Vertiefung V zu verwendende Ätzflüssigkeit ohne Unterätzung der hierzu als Ätzmaske verwendeten ersten Isolierschicht I1 imstande ist, eine zur Trennung der beiden Zonen ausreichende Vertiefung V zu erzeugen.
Die Durchführung des Verfahrens wird unmittelbar anhand der Fig. 2
verständlich. Zunächst hat man nach Erzeugung der flacheren Zone U9 und dann der tieferen Zone U1. unter Verwendung der aus den beiden Isolierschichten I1 und I3/tiie aus der linken Hälfte ersichtliche Situation: Hätte die Ätzflüssigkeit bei der Herstellung der Vertiefung V nur das im unveränderten Dotierungsfenster freiliegende Areal der Siliciumoberflache zur Verfügung, so könnte sich eine zur Auftrennung der beiden Zonen U1 und U2 ausreichende Vertiefung V nur unter Anwendung einer entsprechend starken Unterätzung der als Ätzmaske bei diesem Prozeß zu verwendenden Isolierschicht I1 ausbilden. Wenn man hingegen eine durch die Ätzzeit und die Kapillarwirkung der oberen Isolierschicht I2 und der Halbleiteroberfläche gut zu kontrollierende Erweiterung des Dotierungsfensters erzeugt, und dann das so erweiterte Dotierungsfenster F1 zur Begrenzung der Ätzwirkung bei der Herstellung der Vertiefung V verwendet, so wird ersichtlich eine Abhilfe dieses Problems geschaffen.
Ist nun t die Tiefe der flacheren Zone U2 und T die Tiefe der anderen Zone U1, so hat man unter der Voraussetzung, daß die Halbleiteroberfläche eine (100)-Ebene ist, den Betrag s der Unterätzungder oberen Isolierschicht I2, also den Betrag s der Erweiterung des zur Erzeugung der Zone U1 verwendeten Dotierungsfensters F
909809/0380
- ^ - 77 P 1 1 2 1 BRD
derart zu bemessen, daß die Beziehung
t · Y^ < s < τ · y?
erfüllt ist. Diese Darstellungen gelten unabhängig davon, ob die Zonen U1 und U2 rechteckig oder quadratisch sind. 5
Als Material für die Isolierschicht I1 wählt man wiederum mit Rücksicht auf das bei der Ätzung der Vertiefungen V zu verwendende alkalische Ätzmittel SiO2, die obere Isolierschicht I2 besteht hingegen zweckmäßig aus Siliciumnitrid, das man entweder durch Aufsputtern oder durch pyrolytische Abscheidung aus einem geeigneten Reaktionsgas, z.B. einem durch ein Inertgas verdünntem Gemisch aus SiH^ und NH,, aufbringt. Für die Erweiterung des Dotierungsfensters F verwendet man zweckmäßig gepufferte Flußsäure. Zur Kontrolle wird bei der zur Erzeugung der Erweiterung des Dotierungsfensters F dienenden Ätzung die Ätzgeschwindigkeit durch Fixierung der Behandlungstemperatur auf einen konstanten Wert festgelegt, so daß man das Ausmaß der zu erzeugenden Erweiterung s über die Ätzdauer festlegen kann.
Der wesentliche Vorteil des anhand der Fig.2 beschriebenen Verfahrens liegt vor allem darin, daß die Kanallänge des die Speicherzelle darstellenden Feldeffekttransistors nicht mehr von der Justierung der zur Herstellung der Zone U1 zu der bei Herstellung der Zone U2 verwendeten Dotierungsmaske abhängig ist.
In der rechten Hälfte von Fig.2 ist die nunmehr durch ein entsprechend erweitertes Fenster F1 erreichte Führung der Vertiefung V eingezeichnet. Die außerhalb der Vertiefung befindlichen Teile Z1 und Z2 bilden dann die beiden Zonen der herzustellenden Ein-Transistor-Speicherzelle. Sie ist dann in der aus der Haup.tanmeldung ersichtlichen Welse zu vervollständigen, d.h. mit einer Gateelektrode in der Vertiefung V sowie mit entsprechenden Anschlüssen der beiden Zonen Z1 und Z2 zu versehen. Greift dabei die tiefste Stelle der Vertiefung V über die tiefste Stelle der
Zone U1 hinaus und ist die Zone U1 langgestreckt, so entstehen
909809/0380
-^- 77 P 1 12 1 BRD
zwei als Bit-Leitungen geeignete Zonen Z2 aus der umdotierten Zone U.. Die aus der umdotierten Zone Up entstandene und b die größere Fläche des sie begrenzenden pn-Übergangs aufweisende Zone Z^ bildet hingegen die Kapazität der Speicherzelle.
2 Figuren
6 Patentansprüche
909809/0380

Claims (6)

  1. Patentansprüche
    1 .j Verfahren zum Herstellen einer Ein-Transistor-Speicherzelle, bei dem in einem Halbleiterkristall des einen Leitungstyps zwei durch einen Streifen dieses Leitungstyps voneinander getrennte Zonen des entgegengesetzten Leitungstyps als auch im Bereich dieser beiden Zonen eine mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung V derart erzeugt werden, daß die beiden Zonen innerhalb der Vertiefung die Halbleiteroberfläche erreichen, bei dem außerdem die pn-Ubergänge der beiden Zonen zu dem den ursprünglichen Leitungstyp aufweisenden Teil des Halbleiterkristalls derart unterschiedlich ausgestaltet werden, daß die Kapazität der zu erzeugenden Speicherzelle mindestens zum überwiegenden Teil nur durch den einen der beiden pn-Ubergänge gegeben ist, und bei dem schließlich innerhalb der Vertiefung eine Isolierschicht und auf dieser eine die beiden pn-übergänge kapazitiv steuernde Gateelektrode vorgesehen wird, indem an einem ebenen Teil der Oberfläche des Halbleiterkristalls zunächst zwei zusammenhängende Zonen mit verschiedener Tiefe und einem dem des Halbleiterkristalls entgegengesetzten Leitungstyp hergestellt und dann die Vertiefung an demselben Teil der Halbleiteroberfläche derart erzeugt wird, daß die beiden Zonen durch die Vertiefung voneinander getrennt werden, nach Patent .. .. ... (Patentanmeldung P27.37.Q73U6 (VPA 77 P 113)), dadurch gekennzeichnet, daß die für die Herstellung einer dieser beiden Zonen dienende Dotierungsmaske zugleich als Ätzmaske zur Erzeugung der Vertiefung am Ort der mit ihrer Hilfe erzeugten Zone verwendet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefung am Ort der weniger tief in den Halbleiterkristall Hineinreichenden der beiden Zonen des entgegengesetzten Leitungstyps erzeugt und hierzu eine Dotierungsmaske verwendet wird, die gegen das bei der Herstellung der Vertiefung in den Halbleiterkristall zu verwendende Ätzmittel resistent ist.
    909809/0380
    ORJGJNAL INSPECTED
    77 P 1 1 2 1 BRD
  3. 3* Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefung am Ort der tiefer in den Halbleiterkristall Hineinreichenden der beiden Zonen des entgegengesetzten Leitungstyps erzeugt und hierzu eine Dotierungsmaske verwendet wird, die gegen das bei der Herstellung der Vertiefung in dem Halbleiterkristall zu verwendende Ätzmittel resistent ist.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Ätzmittel zur Erzeugung der Vertiefung eine verdünnte Alkalilauge, z.B. KOH oder RbOH, verwendet wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Vertiefung am Ort der tiefer in den Halbleiterkristall Hineinreichenden der beiden Zonen des entgegengesetzten Leitungstyps erzeugt, daß dabei zuerst die flachere der beiden Zonen erzeugt und diese symmetrisch zu der noch zu erzeugenden tieferen der beiden Zonen ausgebildet wird, daß man bei der Herstellung der tieferen der beiden Zonen eine aus zwei übereinander angeordneten Schichten aus Isoliermaterial bestehende Dotierungsmaske (Implantationsmaske oder Diffusionsmaske) verwendet, daß man außerdem das Material der unteren der beiden Schichten aus Isoliermaterial so wählt, daß diese untere Schicht durch ein - weder das Material der oberen Isolierschicht noch das Halbleitermaterial angreifendes Medium selektiv ätzbar ist, daß dann unter Verwendung der oberen Isolierschicht als Ätzmaske und der Verwendung eines solchen Mediums als Ätzmittel das Dotierungsfenster in der unteren Isolierschicht soweit vergrößert wird, daß das zur Erzeugung der Vertiefung zu verwendende Ätzmedium ohne Unterstützung der unteren Isolierschicht zu einer Trennung der beiden Zonen des entgegengesetzten Leitungstyps führt.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die untere Isolierschicht aus SiOg, die obere aus Si,N^, das zur Aufweitung des Dotierungsfensters in der unteren Isolierschicht zu verwendende Ätzmedium aus gepufferter Flußsäure und das zur Erzeugung der Vertiefung zu verwendende Ätzmittel aus einer verdünnten Alkalilauge, z.B. KOH oder RbOH, besteht.
    909809/0380
DE19772738008 1977-08-23 1977-08-23 Verfahren zum herstellen einer eintransistor-speicherzelle Ceased DE2738008A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19772738008 DE2738008A1 (de) 1977-08-23 1977-08-23 Verfahren zum herstellen einer eintransistor-speicherzelle
US05/929,787 US4227297A (en) 1977-08-23 1978-07-31 Method for producing a single transistor storage cell
GB7833474A GB2003322B (en) 1977-08-23 1978-08-16 Methods for manufacturing field effect transistors
FR7824156A FR2406303A2 (fr) 1977-08-23 1978-08-18 Procede pour fabriquer une cellule de memoire a un transistor
JP10224378A JPS5445579A (en) 1977-08-23 1978-08-22 Method of producing one transistor memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772738008 DE2738008A1 (de) 1977-08-23 1977-08-23 Verfahren zum herstellen einer eintransistor-speicherzelle

Publications (1)

Publication Number Publication Date
DE2738008A1 true DE2738008A1 (de) 1979-03-01

Family

ID=6017099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772738008 Ceased DE2738008A1 (de) 1977-08-23 1977-08-23 Verfahren zum herstellen einer eintransistor-speicherzelle

Country Status (5)

Country Link
US (1) US4227297A (de)
JP (1) JPS5445579A (de)
DE (1) DE2738008A1 (de)
FR (1) FR2406303A2 (de)
GB (1) GB2003322B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268952A (en) * 1979-04-09 1981-05-26 International Business Machines Corporation Method for fabricating self-aligned high resolution non planar devices employing low resolution registration
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
JPH0793365B2 (ja) * 1984-09-11 1995-10-09 株式会社東芝 半導体記憶装置およびその製造方法
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
USRE40790E1 (en) * 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5753947A (en) * 1995-01-20 1998-05-19 Micron Technology, Inc. Very high-density DRAM cell structure and method for fabricating it
JP3363154B2 (ja) * 1995-06-07 2003-01-08 ミクロン テクノロジー、インコーポレイテッド 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5812441A (en) * 1996-10-21 1998-09-22 Micron Technology, Inc. MOS diode for use in a non-volatile memory cell
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930300A (en) * 1973-04-04 1976-01-06 Harris Corporation Junction field effect transistor
US4065783A (en) * 1976-10-18 1977-12-27 Paul Hsiung Ouyang Self-aligned double implanted short channel V-groove MOS device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Also Published As

Publication number Publication date
JPS5445579A (en) 1979-04-10
GB2003322B (en) 1982-03-17
FR2406303A2 (fr) 1979-05-11
GB2003322A (en) 1979-03-07
US4227297A (en) 1980-10-14
FR2406303B2 (de) 1984-02-24

Similar Documents

Publication Publication Date Title
DE2738008A1 (de) Verfahren zum herstellen einer eintransistor-speicherzelle
DE2737073C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2303798C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2646308A1 (de) Verfahren zur herstellung elektronischer anordnungen
DE2120388A1 (de) Verbindungshalbleitervorrichtung
DE1764453B2 (de) Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind
DE1439741B2 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE102006060800B4 (de) Verfahren zum Bilden eines Grabens
EP0286855A1 (de) Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
DE2239687A1 (de) Verfahren zum beenden des aetzvorganges beim aetzen mit einem fluessigen koh-aetzmittel und aetzbarriere zur durchfuehrung des verfahrens
DE3625742A1 (de) Integrierte cmos-schaltung und verfahren zum herstellen der schaltung
DE3923755C2 (de)
DE3411960C2 (de)
DE1274243C2 (de) Verfahren zur herstellung einer tunneldiode
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen
DE2947291A1 (de) Verbindungshalbleiter-hall-effekt-element
DE2929719A1 (de) Halbleiterlaser
DE3324594C2 (de)
DE102004062956A1 (de) Verfahren zur Herstellung eines SRAM-Bauteiles
DE2147703A1 (de) Verfahren zum Herstellen wurfelfbr miger Kristallkorper

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection