DE2743422A1 - Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik - Google Patents
Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technikInfo
- Publication number
- DE2743422A1 DE2743422A1 DE19772743422 DE2743422A DE2743422A1 DE 2743422 A1 DE2743422 A1 DE 2743422A1 DE 19772743422 DE19772743422 DE 19772743422 DE 2743422 A DE2743422 A DE 2743422A DE 2743422 A1 DE2743422 A1 DE 2743422A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- memory
- lines
- word
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000015654 memory Effects 0.000 title claims description 92
- 238000007667 floating Methods 0.000 title claims description 64
- 238000005516 engineering process Methods 0.000 title description 2
- 239000012212 insulator Substances 0.000 claims description 47
- 230000005669 field effect Effects 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000012217 deletion Methods 0.000 claims description 7
- 230000037430 deletion Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 4
- 230000027756 respiratory electron transport chain Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 description 48
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 241000282421 Canidae Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 231100000572 poisoning Toxicity 0.000 description 2
- 230000000607 poisoning effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Description
Wortweise löschbarer, nicht flüchtiger Speicher in Floating-Gate-Technik
Die Erfindung betrifft einen Speicher, aufgebaut aus einer Vielzahl
einzelner Speicherzellen mit jeweils mindestens einem Feldeffekttransistor, mit allseitig von einer Isolatorschicht umschlossenem
und in elektrischer Hinsicht floatendem Speichergate und mit einem weiteren isolierten Gate, insbesondere mit einem
isolierten, steuerbaren Steuergate, wobei das Löschen des Feldeffekttransistors,
d.h. das Entladen des floatenden Gates, mittels eines direkten Übergangs von Elektronen aus dem floatenden
Gate durch die Isolatorschicht, veranlaßt durch ein starkes angelegtes elektrisches Feld, erfolgt. Ein derartiger Effekt ist z.B.
als Fowler-Nordheim-Tunnelübergang bekannt.
Aus DT-OS 25 05 824 ist ein elektronischer Speicher mit einer Vielzahl von elektrisch programmierbaren Speicher-Feldeffekttransistoren
bekannt, die jeweils ein isoliertes floatendes Speichergate und ein steuerbares Steuergate aufweisen, wobei das Löschen
des Speichers bzw. das Entladen des floatenden Gates mittels elektrischer Mittel erfolgt, und zwar mittels einer zwischen dem
Steuergate und der Kanalstrecke zugeführten Löschspannung. Das Programmieren
des Speichers, d.h. das Laden der floatenden Speichergates erfolgt hingegen an einer anderen Stelle im Feldeffekttransistor
und auch mit einem anderen physikalischen Mechanismus, näm-
Kus 1 Lau - 18.9.1977
909813/0554
lieh mittels Kanalinjektion. Dazu werden Ladungsträger in einem
kurzen Kanal beschleunigt und die sogenannten heißen Ladungsträger mit Hilfe eines zusätzlichen elektrischen Querfeldes zum Speichergate
befördert.
5
5
Bei dieser Art des Schreibens und Löschens von Speichern, d.h. des
Ladens und Entladens von floatenden Speichergates mittels unterschiedlicher physikalischer Mechanismen ergeben sich eine Reihe
von technischen Schwierigkeiten, die zu Nachteilen der hiernach gefertigten Speicher führen.
Zum ersten darf die Isolatorschichtdicke im Löschbereich dieser Speicherzellen nicht beliebig gewählt werden. Um die Dimensionierung
der Randelektronik und um die Spannungsversorgung zu vereinfachen und gleichzeitig die Verlustleistung zu verringern, wäre
es einerseits wünschenswert, die Löschspannung mittels einer Verringerung der Isolatorschichtdicke im Löschbereich zu erniedrigen.
Wegen der Gefahr einer Nachbarwortstörung ist andererseits darauf zu achten, daß die Löschspannung nicht in die Größenordnung der
Programmierspannungen (z.B. U = 15 V) gerät. Hierbei würde z.B.
beim Einschreiben einer "1" mittels Kanalinjektion in eine angewählte
Speicherzelle außerdem auch in jenen Speicherzellen eine "1" eingeschrieben werden, in welchen zwar kein Kanalstrom fließt,
zwischen deren floatenden Gates und zugehörigen Kanalbereichen jedoch eine hinreichend große Spannung liegt, so daß mittels Fowler
Nordheimeffekt durch die dünne Isolatorschicht im Löschbereich eine Aufladung der entsprechenden floatenden Gates erfolgt. Eine
solche Fehlprogrammierung wird weiterhin durch die technologisch bedingten Toleranzschwankungen der Isolatorschichtdicken begün-
30 stigt.
Zum zweiten setzt das Programmieren mit heißen Ladungsträgern aus
Lawineninjektionen oder Kanalinjektionen stets einen Strom zwischen den beiden Diffusionsgebieten bzw. zwischen einem Diffusionsgebiet
und dem Substrat voraus. Dieser Strom ist erheblich größer als der eigentliche Umladestrom des floatenden Speichergates und
verursacht bei wortweiser Programmierung von z.B. 8 bis 16 Bit zusätzliche Probleme. Als Nachteile ergeben sich hieraus z.B.
Θ09813/0554
eine geringere Lebensdauer, höhere Verlustleistungen, höhere Stromanforderungen an die Netzteile und eine Vergrößerung der
Dimensionen der Randelektronik.
Außerdem besteht bei der Verwendung von heißen Ladungsträgern zum Schreiben oder Löschen stets die Gefahr von walkout-Problemen,
welche die Lösch- bzw. Programmierdauer entsprechender Speicher
vergrößern und die Lebensdauer herabsetzen.
ι Aufgabe der vorliegenden Erfindung ist es daher, einen Speicher
sowie ein Verfahren zum Programmieren und wortweise Löschen des Speichers anzugeben, bei welchem eine große Störsicherheit des
Speichers sowie Unabhängigkeit des Speichers von Prozeßtoleranzen, z.B. von Schichtdickenschwankungen des Isolators und annähernd
gleichbleibend kurze Löschzeiten des Speichers auch bei einer hohen Anzahl von Schreib-Lösch-Zyklen erzielt werden. Gleichzeitig
soll eine Vereinfachung der Stromversorgung und Verringerung der erforderlichen elektrischen Leistung zum Umprogrammieren
erreicht werden.
Diese Aufgabe wird bei Speichern mit einer Vielzahl von Speicherzellen
mit jeweils mindestens einem Feldeffekttransistor, bei dem das Löschen des Speichers, d.h. das Entladen des in den Feldeffekttransistoren
enthaltenen floatenden Gates, mittels eines direkten Übergangs von Elektronen aus dem floatenden Gate durch die
Isolatorschicht, veranlaßt durch ein starkes angelegtes elektrisches Feld, erfolgt, dadurch gelöst, daß das Programmieren des
Feldeffekttransistors, d.h. das Laden des floatenden Gates, mittels des gleichen physikalischen Mechanismus wie das Löschen des
Feldeffekttransistors, d.h. das Entladen des floatenden Gates, durch eine hohe Spannung geeigneter Polarität zwischen dem Speichergate
und dem Substrat erfolgt, wobei der Elektronenübergang beim Programmieren und Löschen jeweils an den gleichen Stellen der
Isolatorschicht, jedoch in entgegengesetzter Richtung erfolgt, wobei sich die beim Programmieren und Löschen übertretenen Elektronen
auf Gittertemperatur befinden und wobei die Kapazität zwischen Steuergate und floatendem Gate groß ist gegenüber der Kapazität
zwischen floatendem Gate und Kanalbereich sowie zwischen
809813/0554
floatendem Gate und Substrat an der Stelle, an welcher der Elektronenübergang
erfolgt.
Es ist vorteilhaft, das Programmieren und Löschen von Feldeffekttransistoren,d.h.
das Laden und Entladen der floatenden Gates, mittels des gleichen physikalischen Mechanismus und an der gleichen
Stelle in der Isolatorschicht vorzunehmen, weil sich dadurch Toleranzschwankungen gleichermaßen auf den Programmier-
und Löschvorgang auswirken. Da die Isolatorvergiftung hauptsächlieh
durch das Einfangen heißer Löcher an Haftstellen des Isolators erfolgt, ist es auch besonders vorteilhaft, zum Löschen
wie zum Programmieren mit Ladungsträgern von Gittertemperatur zu arbeiten. Durch eine Herabsetzung oder Vermeidung der Isolatorvergiftung
läßt sich die Schreib- und Löschzeit des Speichers auch über eine Vielzahl von Schreib-Lösch-Zyklen annähernd konstant
halten.
Es ist vorteilhaft, daß diejenigen Stellen in der Isolatorschicht der Feldeffekttransistoren, an welche der Elektronenübergang beim
Laden .und Entladen des floatenden Gates erfolg, die Schreib-Löschfenster,
eine geringere Schichtdicke als die übrige Isolatorschicht, insbesondere eine geringere Schichtdicke als die übrige
Isolatorschicht im Kanalbereich jedes zugehörigen Feldeffekttransistors, aufweisen.
Eine Verringerung der Isolatorschichtdicke am Schreib-Löschfenster
bewirkt eine entsprechende Verringerung der zwischen floatendem Gate und Substrat anzulegenden Schreib-Löschspannung und
eine Herabsetzung der Schreib-Löschzeiten bei gleichbleibend guten Isoliereigenschaften der übrigen Teile des Feldeffekttransistors
sowie eine Vereinfachung der Randelektronik und Spannungsversorgung.
Es ist besonders günstig, daß die Isolatorschicht im Schreib-Löschfenster
eine Schichtdicke von 200 Ä bis 700 S aufweist, während
die übrigen Teile der Isolatorschicht,insbesondere im Kanalbereich
des zugehörigen Feldeffekttransistors, eine Schichtdicke von 800 S bis 1200 Ä aufweisen.
909813/0554
1 ί W
Eine Weiterbildung der Erfindung besteht darin, daß das Schreib-Löschfenster
innerhalb oder außerhalb des Kanalbereichs eines Feldeffekttransistors zwischen Source bzw. Drain einerseits und
floatendem Gate andererseits angebracht ist.
Ein außerhalb des Kanalbereichs angebrachtes Löschfenster hat den Vorteil, die elektrischen Eigenschaften des Feldeffekttransistors
nicht zu beeinflussen.
) Ein innerhalb des Kanalbereichs angebrachtes Schreib-Löschfenster
hat hingegen den Vorteil, einer einfacheren Herstellung und einer geringeren Halbleiterchipfläche.
Es ist vorteilhaft, daß die Isolatorschicht aus einem Oxid ί und/oder Nitrid des auch als Substrat verwendeten Halbleitermaterials
besteht.
Die Verwendung von Oxiden und/oder Nitriden des jeweiligen Halbleitersubstrats
als Isolator vereinfacht das Herstellungsverfahren von Feldeffekttransistoren wesentlich und ist deshalb vorteilhaft.
Es ist auch vorteilhaft, daß das floatende Speichergate aus Halbleitermaterial,
insbesondere aus dotiertem polykristallinen Halbleitermaterial besteht.
Außer einer Vereinfachung des Herstellungsverfahrens hiernach gefertigter
Halbleitertransistoren sind floatende Speichergates aus dotiertem polykristallinen Halbleitermaterial besonders vorteilhaft,
da sich Halbleitermaterial mit einer besonders guten elektrischen Isolatorschicht umgeben läßt und zugleich hohe Herstellungstemperaturen
aushält.
Eine Weiterbildung der Erfindung besteht darin, daß das Steuergate
aus Halbleitermaterial, insbesondere aus dotiertem polykristallinen
Halbleitermaterial oder aus einem Metall, insbesondere aus Aluminium, besteht.
90981 3/055A
Weiterhin ist es vorteilhaft, daß die einzelnen Feldeffekttransistoren
mit N- oder P-Kanal monolithisch in ein Halbleitersubstrat,
z.B. Siliciumsubstrat, integriert sind. Die Herstellung von monolithisch
in einem Halbleitersubstrat integrierten Speichern hat alle Vorteile, welche integrierte Schaltungen mit sich bringen,
so z.B. eine einfache Herstellung oder die Miniaturisierung entsprechender Speicheranordnungen.
Es ist auch erfinderisch, daß Jede Speicherzelle eine Splitgate-Struktur
besitzt, d.h., daß jeder mit einem floatenden Speichergate ausgestattete Feldeffekttransistor einer Speicherzelle mit
einem weiteren MOS-Transistor in elektrischer Hinsicht in Reihe geschaltet ist, wobei der MOS-Transistor ebenfalls über das Steuergate
geschaltet wird.
Der Vorteil einer in SpIitgate-Struktur ausgeführten Zelle liegt
in einem störungsfreien Lesen der eingeschriebenen Information. Der zusätzlich in Serie befindliche MOS-Transistoranteil verhindert,
daß bei einer Überlöschung Speicherzellen in den Depletions-
20 zustand geraten und den Lesevorgang verfälschen.
Weiterhin ist es vorteilhaft, daß die Leitungen zum Anschluß der Steuergates, die Gateleitungen, wortweise, während die Leitungen
zum Anschluß von Source, die Sourceleitungen, als auch die Leitungen
zum Anschluß von Drain, die Drainleitungen, bitweise angesteuert werden.
Eine derartige Ansteuerung hat den Vorteil, mittels geeigneter Potentiale
an den einzelnen Leitungen, z.B. wie in der Tabelle und in der Beschreibung ausgeführt, zu einem einfachen Lösch- und
Schreibverfahren zu gelangen und gleichzeitig eine Nachbarwortbzw. Nachbarbitstörung praktisch auszuschalten. Es lassen sich
hiermit mühelos eine "1" und eine "0" nebeneinander in ein angewähltes
Wort einschreiben.
Weiterhin ist es vorteilhaft, daß entweder die bitweise angesteuerten
Leitungen aus Aluminium und die wortweise angesteuerten Lei-
909813/0554
-/- Φ
77 P 1 147 BRD
tungen aus dotiertem polykristallinen Silicium bestehen oder daß
die bitweise angesteuerten Leitungen Diffusionsbahnen sind und die wortweise angesteuerten Leitungen aus Aluminium bestehen, da entsprechende Herstellungsverfahren mittels fotolothografischer Verfahren technisch leicht beherrschbar sind.
Es ist auch vorteilhaft, daß beim Löschen eines angewählten Wortes
an die Gateleitung des angewählten Wortes das Potential ϋβ =0 V
gelegt wird, während an den Sourceleitungen eine hohe positive Spannung Up angelegt wird, da durch dieses Verfahren der Speicher
auch wortweise gelöscht werden kann.
von 200 \
beträgt.
von 200 Ä bis 700 Ä am Schreib-Löschfenster Up » 20 V bis 40 V
Es ist auch erfinderisch, daß die Spannungen, die an den Gate- und
Sourcelei tungen der angewählten und der nicht angewählten Worte liegen, nicht unabhängig voneinander gewählt werden. Durch diese
Maßnahme kann eine Nachbarwort- bzw. eine Nachbarbitstörung beim Programmieren des Speichers vermieden werden.
Es ist erfinderisch, daß zum Einschreiben einer "1" sowie einer "0"
in die einzelnen Speicherzellen eines angewählten Wortes die Gateleitung des angewählten Wortes jeweils mit einer hohen positiven
Spannung Up beaufschlagt wird, während die Gateleitungen der nicht
angewählten Worte mit 1/3 Up beaufschlagt werden und während gleichzeitig zur Einschreibung einer "1" in eine Speicherzelle an die zugehörige Sourceleitung ein Potential Ug = 0 gelegt wird, während
ι zum Einschreiben einer "0" in eine Speicherzelle an die zugehörige Sourceleitung das Potential Ug = 2/3 Up angelegt wird.
Als Vorteile von erfindungsgemäßen Speichern sind die Möglichkeit
des wortweise elektrischen Löschens, geringe Nachbarwortstörungen,
ί geringe Abhängigkeit von Prozeßtoleranzen, z.B. von Isolatorschichtdickenschwankungen und von Betriebsspannungsschwankungen, einfacher
Aufbau, unkritische Entwurfsregeln, minimale Ströme (bewirkt durch
909813/0554
Einschreiben der Information ohne Kanalstrom) und kleine Abmessungen
der Randelektronik zu nennen.
Der Flächenbedarf einer Zwei-Transistorzelle eines erfindungsge-
2
mäßen Speichers beträgt ca. 1000/um . Kurze Kanallängen sind bei Transistoren erfindungsgemäßer Speicher von der Funktion her nicht erforderlich.
mäßen Speichers beträgt ca. 1000/um . Kurze Kanallängen sind bei Transistoren erfindungsgemäßer Speicher von der Funktion her nicht erforderlich.
Nachfolgend wird die Erfindung an einem Ausführungsbeispiel und der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf eine Speicherzelle mit Split-Gate-Struktur
Fig. 2 einen Querschnitt durch eine Speicherzelle nach Fig.1 längs
der Linie H-II in Fig.1
Fig. 3 ein Schaltschema eines erfindungsgemäßen Speichers.
Fig.1 stellt eine Draufsicht auf eine Speicherzelle I^ mit einer
Split-Gate-Struktur dar, bei der aus Gründen der besseren Übersicht
auf das Einzeichnen von Kontaktbahnen an der Oberfläche verzichtet, das Steuergate 12 mit einer einfachen und das floatende Gate 13 mit
einer doppelten Schraffur versehen wurde. Eine Doppellinie, bestehend
aus den Linien 7 und 8, deutet die Kanten einer schrägen Vertiefung 9 in der ersten Isolatorschicht an, die bis auf die Oberfläche
des Halbleitersubstrats hinunter reichend in den Isolator eingebracht wird. In Draufsicht auf eine Speicherzelle 1_ betrachtet,
weisen die Linien 7 und 8 den Abstand d auf. Ein polykristallines dotiertes Halbleitergate ist über Teilen der Vertiefung 9 als floatendes
Gate 13 angebracht, wobei das floatende Gate 13 mittels einer dünnen zweiten Isolatorschicht vom Halbleitersubstrat elektrisch
isoliert ist. Der Drainbereich 4 und der Sourcebereich 3 sind innerhalb der Vertiefung 9 in das Halbleitersubstrat eindiffundiert.
Das polykristalline Steuergate 12 wirkt bei einer solchen Diffusion sowie die erste Isolatorschicht, die sich außerhalb
der Vertiefung 9 befindet, als Diffusionsmaske, weshalb das Halbleitersubstrat unterhalb der ersten Isolatorschicht und unterhalb
des Steuergates 12,von einer schmalen Unterdiffusionszone abgesehen,
keine Halbleiterdotierung aufweist. Der Bereich 16 bildet
909813/055Λ
das Schreib-Löschfenster, das in diesem Fall außerhalb des Kanalbereichs
der Feldeffekttransistoren der Speicherzelle 1 liegt. Als Alternative kann das Schreib-Löschfenster auch innerhalb des Kanalbereichs
liegen, wie es der Bereich 15 mit strichlierter Begrenzung andeutet. Der Ladungsübergang innerhalb des Schreib-Löschfensters
erfolgt bevorzugt im Bereich der darunterliegenden Dotierungsgrenze. Das sourceseitige Kontaktfenster 5 und das drainseitige Kontaktfenster
6 führen von der äußersten Isolatoroberfläche aus hindurch bis zu den dotierten Halbleiterbereichen und dienen zur Kontaktierung
der Bereiche. Oberhalb des floatenden Gates 13 und elektrisch isoliert von diesem i3t das Steuergate 12 so angebracht, daß es zum
Drainbereich 4 hin das floatende Gate 13 sowie die Bereiche zwischen
den floatenden Gates 13 benachbarter Speicherzellen überlappt.
Die strichpunktierte Linie II-II stellt eine Schnittebene durch die
Speicherzelle 1_ senkrecht zur Zeichenebene dar.
Fig.2 stellt einen vergrößerten Querschnitt durch eine Speicherzelle
J[ nach Fig. 1 dar, wobei die Querschnittsfläche senkrecht zur
Zeichenebene von Fig.1 entlang der strichpunktierten Linie II-II aus Fig.1 verläuft. In dem Halbleitersubstrat 2 befindet sich eine
schmale Unterdiffusionszone, die nur in den Bereichen 15 und 16 eingezeichnet wurde, in welchen alternativ jeweils ein Schreib-Löschfenster
angebracht werden kann. Das Halbleitersubstrat 2 ist zu einem Teil mit einer ersten Isolatorschicht 10 beschichtet. Innerhalb
des Bereiches 16, d.h. im Schreib-Löschfenster 11, befindet sich zwischen floatendem Gate 13 und Halbleitersubstrat 2 eine
besonders dünne zweite Isolatorschicht 20 mit einer Schichtdicke von 200 8 bis 700 8. Die Schichtdicke der zweiten Isolatorschicht
20 im Kanalbereich zwischen dem floatenden Gate 13 und dem Substrat 2 beträgt 1000 8 bis 1200 8. über dem floatenden Gate 13 ist eine
dritte Isolatorschicht 17 und darüber das Steuergate 12 angebracht. Das Steuergate 12 ist mit einem nach außen führenden elektrischen
Kontakt versehen, was in der Fig.2 schematisch durch den Anschluß 19 angedeutet wird. Das Steuergate 12 ist mit Ausnahme des Anschlusses
19 durch eine vierte Isolatorschicht 18 nach außen isoliert.
909813/0554
COPY
2743A22 - λ/- fö" 77 P I H 7 BRD
Die Bedeutung von d wurde in Fig.1 bereits erklärt. Mit CK wird
die Kapazität zwischen dem floatenden Gate 13 und dem Kanalbereich bezeichnet.
Mit C wird die Kapazität innerhalb des Löschfensters 11 zwischen
floatendem Gate 13 und dem darunterliegenden Silicium bezeichnet. Cs ist die Kapazität zwischen dem Steuergate 12 und dem floatenden
Gate 13. Bei dem erfindungsgemäßen Speicher wird Co sowohl groß gegenüber
C wie auch gegenüber C^ gewählt.
Durch die starke kapazitive Kopplung zwischen Steuergate 12 und floatendem Gate 13 weisen diese Gates annähernd das gleiche elektrische
Potential auf. Wird an das Steuergate 12 eine positive Gleichspannung von ca. 30 V - 40 V angelegt, während der Sourcebereich
3 und der Drainbereich 4 auf Masse liegen, so gehen Elektronen infolge des starken elektrischen Feldes vom Bereich 16 durch
die darüber befindliche dünne Isolatorschicht 20 in das floatende Gate 13 über. Das floatende Gate 13 wird dadurch geladen. Das Entladen
des floatenden Gates 13 erfolgt analog zum Laden durch Umpolen der Spannung zwischen den Source- und Drainbereichen einerseits
und dem Steuergate 12 andererseits.
Das Halbleitersubstrat 2 kann beispielsweise aus schwach p-dotiertem
Silicium-Halbleitermaterial bestehen, während die eindotierten
.5 Source- und Drainbereiche n+-dotiert sind. Das floatende Gate 13
besteht in 'ler Regel aus dotiertem polykristallinen Silicium, das
Steuergate 12 kann wahlweise ebenfalls aus dotierten polykristallinem Silicium oder aus Aluminium bestehen. Die erste Isolatorschicht
10 sowie die zweite Isolatorschicht 20 und die dritte Isolatorschicht 17 bestehen bei Verwendung von Silicium als Substratmaterial
im allgemeinen aus Siliciumdioxid und/oder Siliciumnitrid. Die vierte Isolatorschicht 18 besteht z.B. aus einem Schutzglas.
Bei einem Steuergate aus polykristallinem Silicium kann jedoch die vierte Isolatorschicht 18 ebenfalls aus Siliciumdioxid und/oder
Siliciumnitrid bestehen.
Fig.3 stellt ein Schaltschema eines erfindungsgemäßen Speichers
dar. In Matrixanordnung sind vier Speicherzellen 41, 42, 43 und
90981 3/055A COPY
77 P H 4 7 BRD
44 dargestellt. Der Feldeffekttransistor 21 mit floatendem Gate ergibt sich nach Fig.1 aus dem Zusammenwirken von Source und Drain
mit dem floatenden Gate und dem Steuergate. Ein Feldeffekttransistor 25 ohne floatendes Gate resultiert nach Fig.1 aus dem Zusammenwirken
von Source und Drain in demjenigen Kanalbereich, der allein vom Steuergate, nicht jedoch vom floatenden Gate überdeckt
wird. Die Hintereinanderschaltung der Feldeffekttransistoren 21 und 25 wird nach Fig. 1 durch das durchgehende Stuergate 12 bewirkt,
welches das floatende Gate zum Drainbereich hin Überlappt. Die Speicherzellen 42, 43 und 44 entsprechen identisch der Speicherzelle
41. Die Feldeffekttransistoren 22, 23, 24 entsprechen jeweils dem Feldeffekttransistor 21 mit floatendem Gate, während die Feldeffekttransistoren
26, 27, 28 dem Feldeffekttransistor 25 ohne floatendem Gate entsprechen. Da die gesamte Speicheransteuerung mittels
der dargestellten Zellen 41, 42, 43 und 44 beschrieben werden kann, wurde auf eine Darstellung weiterer Speicherzellen verzichtet.
Die dargestellten Gateleitungen 29 und 30 des erfindungsgemässen Speichers verlaufen wortweise, während die Sourceleitungen 31
und 32 sowie die Drainleitungen 33 und 34 bitweise verlaufen. Zur Spannungsansteuerung der Gateleitung 29 ist ein Feldeffekttransistor
36 drain- und gateseitig mit einer Spannung U beaufschlagt.
Sourceseitig ist dieser Transistor 36 sowohl mit der Gateleitung 29 sowie mit der Drainleitung eines weiteren hochohmigen Feldeffekttransistors
35 verbunden, während das Source dieses Transistors 35 auf Masse liegt. Durch Anlegen einer positiven Spannung U, » U1
von z.B. 10 V an das Gate des Feldeffekttransistors 35 wird der Transistor 35 durchgeschaltet. Der Transistor 36 bildet mit Transistor
35 einen Inverter zur Ansteuerung der Gateleitung. Bei gesperrtem Feldeffekttransistor 35 liegt deshalb an der Gateleitung
29 die Spannung UQ^r U an. U^ ist um den Betrag der Schwellspannung
von Transistor 36 kleiner als U . Da im stromdurchflossenen Zustand der Innenwiderstand des Transistors 36 groß gegen den des
Transistors 35 ist, liegt bei durchgeschaltetem Transistor 35 an der Steuerleitung 29 das Potential UG«»0 V an. Gateleitung 30
wird analog angesteuert, wie Gateleitung 29, was in Fig.3 nicht
dargestellt ist.
Die bitweise Ansteuerung der Sourceleitungen erfolgt analog der
Die bitweise Ansteuerung der Sourceleitungen erfolgt analog der
909813/0554
77 P 1 M 7 BRD
Ansteuerung der Gateleitung. In dem entsprechenden Beschreibungstext
ist lediglich U durch U : 36 durch 38; 35 durch 37; UT
g S 1
durch Ujj und das Wort "Gate", falls es sich auf die Transistoren
21, 25 bezieht, durch das Wort "Source" zu ersetzen. Bei gesperrtem
Transistor 37 liegt somit an der Sourceleitung 31 die Spannung Uos*U. während bei durchgeschaltetem Transistor 37 an der
ο s
Sourceleitung 31 die Spannung Ug ^, 0 ist. Analoges gilt für die
Sourceleitung 32, deren Ansteuerung in Fig.3 nicht dargestellt ist.
Die Drainleitung 33 ist an einer Seite an ein Diffusionsgebiet eines Feldeffekttransistors 39 angeschlossen, während das Gate und
das zweite Diffusionsgebiet des Transistors 39 an einer Spannung U. anliegen. Ud beträgt ungefähr 5 V. Sind durch geeignete Potentiale
an Source und Drain entweder die Transistoren 21, 25 oder die Transistoren 23, 27 durchgeschaltet, so befindet sich die
Drainleitung 33 ungefähr auf dem Potential der Sourceleitung 31.
Für die Drainleitung 34 gilt Analoges inbezug auf die Sourceleitung
32.
Anhand von Fig.3 und der Tabelle soll die Funktion eines erfindungsgemäßen
Speichers näher erläutert werden. Zur Tabelle ist zu sagen, daß die erste Rubrik die fortlaufende Zeilennummer angibt,
die zweite Rubrik "Vorgang im Speicher" gibt an, was im Speicher geschehen soll, z.B. Löschen oder Schreiben. Die dritte Rubrik
"Wortanwahl" gibt an, ob die betrachtete Zelle zu einem angewählten
Wort, bezeichnet durch "Wort" oder zu einem nicht angewählten
Wort, bezeichnet durch "Wort" gehört. In der Rubrik "Information in den Speicherzellen" bedeutet eine "1", daß die betrachtete Zelle
eine Information enthält, d.h., daß das floatende Gate der betrachtenden Zelle elektrisch geladen ist, während eine "0" bedeutet,
daß die betrachtete Zelle keine Information enthält, d.h. das floatende Gate der zugehörigen Zelle nicht elektrisch geladen ist.
Die Bezeichnungen "Uj, Uj1, UQ, U3, UE" wurden in der Beschreibung
zu Fig.3 bereits näher erläutert. U1 und U2 sind positive Spannungen
von z.B. 10 V. Up ist ebenfalls eine positive Spannung, die durch Un- Uc nach Zeile 3 der Tabelle definiert ist und 30 V - 40 V
Ια Ο
beträgt. Ergibt sich für UG - U„ eine hinreichend stark negative
909813/0554
Spannung, so wird in der entsprechenden Zelle eine Information gelöscht.
Ergibt sich hingegen in dieser Rubrik eine hinreichend große positive Spannung, so wird in die entsprechende Zelle eine Information
eingeschrieben. Ergeben sich für die Differenz U„ - U„ positive
oder negative Werte von hinreichend kleinem Betrag, oder von dem Betrag Null, so wird in die betrachtete Zelle weder eine Information
eingeschrieben noch eine solche gelöscht.
Betrachtet man nun die erste Zeile der Tabelle, so soll ein Wort im
Speicher, wobei die einzelnen Speicherzellen des angewählten Wortes die Information "1" oder "0n tragen können, gelöscht werden. Dazu
wird U1 = U1 gewählt, d.h. der Feldeffekttransistor 35 von Fig.3
ist durchgeschaltet, d.h. an der Gateleitung 29 des angewählten Wortes liegt die Spannung Uq^O. Um an allen Sourceleitungen 31, 32
usw. des angewählten Wortes eine Spannung Ug = Up zu erhalten, muß
am Gate des Transistors 37 die Spannung Uj^ = 0 gewählt werden. Dadurch
liegt an der Sourceleitung 31 Ug'»Up an. Analog zur Sourceleitung
31 sind alle übrigen Sourceleitungen zu schalten. Da der Wert UQ - Ug einen negativen Wert, nämlich -U ergibt, wird bei hinreichend
großem Up, z.B. Up = 30 bis 40 V, das gesamte angewählte
Wort gelöscht. Um ein gleichzeitiges Löschen von benachbarten Worten zu vermeiden, müssen für alle Speicherzellen der Nachbarworte
die Bedingungen aus Zeile Nr. 2 hergestellt werden. Das ist dadurch
zu erreichen, daß alle Gateleitungen der Nachbarworte, z.B. die Gateleitung
30 aus Fig.3tauf das gleiche Potential gelegt werden, auf
welches alle Sourceleitungen zum Löschen des angewählten Wortes gelegt wurden. Der Wert UQ - Ug aller nicht angewählten Worte ergibt
somit den Wert Null, d.h. in allen Zellen der nicht angewählten Worte wird weder eine Information gelöscht noch eingeschrieben. Nachdem
bei den nicht angewählten Worten die Gates eine positive Spannung Up aufweisen, sind die Transistoren der Zellen eines nichtangewählten
Wortes, in Zeichnung 3 also die Transistoren 23, 27 bzw. 24, 28, durchgeschaltet. Die zugehörigen Drainleitungen 33 bzw.34
liegen somit annähernd auf den gleichen Potentialen wie die Sourceleitungen 31 bzw. 32 in Übereinstimmung mit den Werten von U~ in
der ersten und zweiten Zeile der Tabelle.
809813/0554
77 P I 1 47 BRD
Zeile 3 der Tabelle gibt die Bedingungen für das Einschreiben der
Information "1" an. Dazu muß an die Gateleitung der einzuschreibenden
Zelle, z.B. an die Gateleitung 29 der Zelle 41 aus Fig.3, eine positive Spannung Up angelegt werden. Das läßt sich dadurch
erreichen, daß der Transistor 35 gesperrt ist, also U1 = 0 ist,
während am Transistor 36 U = Up ist. Dadurch ergibt sich an der
Gateleitung 29 das Potential \J„& Up. Gleichzeitig ergibt sich bei
durchgeschaltetem Transistor 37, d«n. bei Uj1 - U2, und bei durchgeschaltetem
Transistor 38 eine Spannung an der Sourceleitung 31 von U3 = 0 V. Der Wert UQ - Ug «* +Up «30 V bis 40 V ist ausreichend,
um eine Information in die Zelle 41 einzuschreiben. Für alle weiteren Zellen eines angewählten Wortes, in welche ebenfalls eine
"1" eingeschrieben werden soll, werden analoge Bedingungen, wie
die Bedingungen aus Zeile 3 der Tabelle, geschaffen. Für alle übrigen Zellen des angewählten Wortes, in welchen eine nG" bleiben
soll, werden die Bedingungen von Zeile 4 der Tabelle geschaffen. Zum Einschreiben der Information "0" in die Zelle 42 bei bereits
eingeschriebener "1W in die Zelle 41 liegt an der gemeinsamen
Steuerleitung 29 die Spannung Up an. Um in der Zelle 42 eine "0"
zu erhalten, kann an der Sourceleitung eine positive Spannung von 2/3 Up angelegt werden, was dadurch erreicht wird, daß derjenige
Transistor der Sourceleitung 32, der analog zum Transistor 37 der Sourceleitung 31 ist, gesperrt wird, d.h., daß U,., = 0 ist. Gleichzeitig
wird an dem zum Transistor 38 der Sourceleitung 31 analogen
Transistor eine Spannung Us = 2/3 Up angelegt. Die Sourceleitung
32 weist somit eine positive Spannung von 2/3 Up auf. Die Transistoren
22, 26 sind somit durchgeschaltet. Nachdem der zum Transistor 39 analoge Transistor der Drainleitung 34 an eine geringe positive
Spannung von +5 V angeschlossen ist, die Sourceleitung 32 aber ein Potential von ca. 20 V aufweist, ist dieser Feldeffekttransistor
gesperrt und die Spannung an der Drainleitung 34 weist ebenfalls 2/3 Up auf. Um Nachbarwortstörungen zu vermeiden, sind
für alle Zellen aus nicht angewählten Worten,die in der gleichen Bitspalte einer nach Tabellenzeile 3 einzuschreibenden n1n stehen,
die Bedingungen von Zeile 5 zu wählen, während für alle übrigen Zellen von nicht angewählten Worten die Bedingungen von Zeile 6
909813/0554
77 P 1 H 7 BRD
zu wählen sind. Wie man sieht, ergeben sich die Bedingungen von Zeile 5 und Zeile 6 mit den bereits nach Zeile 3 und Zeile 4 der
Tabelle eingestellten Bedingungen, wenn zusätzlich alle Gateleitungen der nicht angewählten Worte mit einer Spannung ü« = 1/3 Up
ι angesteuert werden. Die Spannungsansteuerung geschieht analog wie
bereits beschrieben dadurch, daß bei nicht angewählten Worten die Spannung U =» 1/3 Up gewählt wird, während der zweite an entsprechenden
Gateleitungen angeschlossene Transistor gesperrt ist.
) Erfindungsgemäße Speicher lassen sich als Programmspeicher, z.B.
als Programmspeicher im Fernseh- . oder im Fernsprechbereich verwenden.
15 Patentansprüche 3 Figuren
909813/0554
| Zeilen Nr. |
Vorgang im Speicher |
Wortanwalh | Information in den Speicherzellen |
ÜI | UII | UG | US | 0D | ÜG-US |
| 1 | Löschen | Wort | 1 oder O | U1 | O | O | UP | UP | -up |
| 2 | M | WöFE | 1 oder O | O | O | UP | UP | UP | O |
| 3 | Schreiben | Wort | 1 | O | U2 | UP | O | O | + Up |
| 4 | Il | Wort | O | O | O | ÜP | 2/3 Up | 2/3 Up | +1/3 Up |
| 5 | It | WöFE | 1 | O | U2 | 1/3 Up | O | O | +1/3 Up |
| 6 | Il | Wort | O | O | O | 1/3 Up | 2/3 Up | 2/3 Up | -1/3 Up |
CO ^i 4>. CD
Claims (15)
1. Speicher aufgebaut aus einer Vielzahl einzelner Speicherzellen
mit jeweils mindestens einem Feldeffekttransistor, mit allseitig von einer Isolatorschicht umschlossenem und in elektrischer Hinsicht
floatendem Speichergate und mit einem weiteren isolierten Gate, insbesondere mit einem isolierten, steuerbaren Steuergate,
wobei das Löschen des Feldeffekttransistors, d.h. das Entladen des floatenden Gates, mittels eines direkten Übergangs von Elektronen
aus dem floatenden Gate durch die Isolatorschicht, veranlaßt durch ein starkes angelegtes elektrisches Feld, erfolgt, dadurch
gekennzeichnet , daß das Programmieren des Feldeffekttransistors, d.h. das Laden des floatenden Gates mittels des gleichen
physikalischen Mechanismus wie das Löschen des Feldeffekttransistors, d.h. das Entladen des floatenden Gates durch eine hohe
Spannung geeigneter Polarität zwischen dem Speichergate und dem Substrat erfolgt, wobei der Elektronenübergang beim Programmieren und
Löschen jeweils an den gleichen Stellen der Isolatorschicht, jedoch in entgegengesetzter Richtung erfolgt, wobei sich die beim
Programmieren und Löschen übertretenden Elektronen auf Gittertemperatur befinden und wobei die Kapazität zwischen Steuergate und
floatendem Gate groß ist gegenüber der Kapazität zwischen floatendem Gate und Kanalbereich sowie zwischen floatendem Gate und Substrat
an der Stelle, an welcher der Elektronenübergang erfolgt.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß diejenigen
Stellen in der Isolatorschicht der Feldeffekttransistoren, an welchen der Elektronenübergang beim Laden und Entladen des floatendem
Gates erfolgt, die Schreib-Löschfenster,eine geringere Schichtdicke
als die übrige Isolatorschicht, insbesondere eine geringere Schichtdicke als die übrige Isolatorschicht im Kanalbereich jedes
zugehörigen Feldeffekttransistors,aufweisen.
3. Speicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet,
daß die Isolatorschicht im Schreib-Löschfenster eine Schicht-
909813/0554
27Λ3Α22
y
77 P 114 7 BRD
dicke von 200 Ä bis 700 S aufweist, während die übrigen Teile der
Isolatorschicht, insbesondere im Kanalbereich des zugehörigen Feldeffekttransistors, eine Schichtdicke von 800 S bis 1200 Ä aufweisen.
4. Speicher nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß das Schreib-Löschfenster innerhalb oder außerhalb
des Kanalbereichs eines Feldeffekttransistors zwischen Source bzw. Drain einerseits und floatendem Gate andererseits angebracht
ist.
5. Speicher nach mindestens einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die Isolatorschicht aus einem Oxid und/oder Nitrid des auch als Substrat verwendeten Halbleitermaterials besteht.
6. Speicher nach mindestens einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß das floatende Speichergate aus Halbleitermaterial, insbesondere aus dotiertem polykristallinen Halbleitermaterial besteht.
7. Speicher nach mindestens einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß das Steuergate aus Halbleitermaterial, insbesondere aus dotiertem polykristallinen Halbleitermaterial oder aus
einem Metall, insbesondere aus Aluminium, besteht.
8. Speicher nach mindestens einem der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß die einzelnen Feldeffekttransistoren mit N- oder P-Kanal monolythisch in ein Halbleitersubstrat, z.B. Siliciumsubstrat, integriert sind.
9. Speicher nach mindestens einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß Jede Speicherzelle eine Split-Gate-Struktur
besitzt, d.h., daß jeder mit einem floatendem Speichergate ausgestattete Feldeffekttransistor einer Speicherzelle mit einem weiteren MOS-Transistor in elektrischer Hinsicht in Reihe geschaltet ist,
wobei der MOS-Transistor ebenfalls über das Steuergate geschaltet
wird.
909813/0564
10. Speicher nach mindestens einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Leitungen zum Anschluß der Steuergates,
die Gateleitungen, wortweise, während die Leitungen zum Anschluß von Source, die Sourceleitungen, als auch die Leitungen zum Anschluß
von Drain, die Drainleitungen, bitweise angesteuert werden.
11. Speicher nach mindestens einem der Ansprüche 1 bis 10, dadurch
gekennzeichnet, daß entweder die bitweise angesteuerten Leitungen aus Aluminium und die wortweise angesteuerten Leitungen aus dotiertem
polykristallinen Silicium bestehen, oder daß die bitweise angesteuerten Leitungen Diffusionsbahnen sind und die wortweise angesteuerten
Leitungen aus Aluminium bestehen.
12. Verfahren zum wortweise Löschen eines Speichers nach mindestens
einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß beim Löschen eines angewählten Wortes an die Gateleitung des angewählten
Wortes das Potential U~ = 0 V gelegt wird, während an deen Sourceleitungen
eine hohe positive Spannung Up angelegt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß bei einer Isolatorschichtdicke von 200 S bis 700 Ä am Schreib-Löschfenster
Up = 20 V bis 40 V beträgt.
14. Verfahren zum Programmieren und Löschen eines Speichers nach mindestens einem der Ansprüche 1 bis 11, dadurch gekennzeichnet,
daß die Spannungen, die an den Gate- und Sourceleitungen der angewählten und der nicht angewählten Worte liegen, nicht unabhängig
voneinander gewählt werden.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß zum
Einschreiben einer "1" sowie einer "0" in die einzelnen Speicherzellen eines angewählten Wortes die Gateleitung des angewählten
Wortes jeweils mit einer hohen positiven Spannung Up beaufschlagt
wird, während die Gateleitungen der nicht angewählten Worte mit 1/3 Up beaufschlagt werden und während gleichzeitig zur Einschreibung
einer "1" in eine Speicherzelle an die zugehörige Sourceleitung ein Potential Ug = 0 gelegt wird, während zum Einschreiben
einer "0" eine Speicherzelle an die zugehörige Sourceleitung das Potential Ug = 2/3 Up angelegt wird.
90981 3/0554
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772743422 DE2743422A1 (de) | 1977-09-27 | 1977-09-27 | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
| US05/942,320 US4209849A (en) | 1977-09-27 | 1978-09-14 | Non-volatile memory which can be erased word by word constructed in the floating gate technique |
| GB7838106A GB2005915B (en) | 1977-09-27 | 1978-09-26 | Non-volatile memories |
| FR7827511A FR2404280A1 (fr) | 1977-09-27 | 1978-09-26 | Memoire non-volatile effacable par mots, realisee suivant la technique a porte flottante |
| JP11904678A JPS5457972A (en) | 1977-09-27 | 1978-09-27 | Erasable nonnvolatile memory and method of driving same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772743422 DE2743422A1 (de) | 1977-09-27 | 1977-09-27 | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2743422A1 true DE2743422A1 (de) | 1979-03-29 |
Family
ID=6020009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772743422 Ceased DE2743422A1 (de) | 1977-09-27 | 1977-09-27 | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4209849A (de) |
| JP (1) | JPS5457972A (de) |
| DE (1) | DE2743422A1 (de) |
| FR (1) | FR2404280A1 (de) |
| GB (1) | GB2005915B (de) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2828855A1 (de) * | 1978-06-30 | 1980-01-03 | Siemens Ag | Wortweise elektrisch umprogrammierbarer, nichtfluechtiger speicher |
| DE3107543A1 (de) * | 1980-02-27 | 1981-12-24 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung |
| DE3136517A1 (de) * | 1980-09-26 | 1982-06-16 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Leistungslose bzw. nichtfluechtige halbleiter-speichervorrichtung |
| DE3123654A1 (de) * | 1981-06-15 | 1983-01-20 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Schaltungsanordnung zur speicherung eines mehrstelligen dekadischen zaehlwerts einer von einem fahrzeug zurueckgelegten wegstrecke |
| DE3236469A1 (de) * | 1981-10-01 | 1983-04-21 | Kabushiki Kaisha Daini Seikosha, Tokyo | Nichtfluechtiger speicher |
| US4495427A (en) * | 1980-12-05 | 1985-01-22 | Rca Corporation | Programmable logic gates and networks |
| US4723194A (en) * | 1985-09-26 | 1988-02-02 | Mitsubishi Denki Kabushiki Kaisha | Structure of capacitor circuit |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4282540A (en) * | 1977-12-23 | 1981-08-04 | International Business Machines Corporation | FET Containing stacked gates |
| US4300212A (en) * | 1979-01-24 | 1981-11-10 | Xicor, Inc. | Nonvolatile static random access memory devices |
| DE2916884C3 (de) * | 1979-04-26 | 1981-12-10 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Programmierbare Halbleiterspeicherzelle |
| US4399523A (en) * | 1979-08-24 | 1983-08-16 | Centre Electronique Horloger Sa | Non-volatile, electrically erasable and reprogrammable memory element |
| JPS5649570A (en) * | 1979-09-28 | 1981-05-06 | Hitachi Ltd | Semiconductor memory and its manufacturing process |
| EP0053075B1 (de) * | 1980-11-26 | 1988-04-20 | Fujitsu Limited | Nichtflüchtiger Speicher |
| JPS57157573A (en) * | 1981-03-25 | 1982-09-29 | Fujitsu Ltd | Semiconductor non-volatile memory cell |
| JPS58130571A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 半導体装置 |
| JPS58157170A (ja) * | 1982-03-15 | 1983-09-19 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| US4608585A (en) * | 1982-07-30 | 1986-08-26 | Signetics Corporation | Electrically erasable PROM cell |
| USRE34535E (en) * | 1983-02-23 | 1994-02-08 | Texas Instruments Incorporated | Floating gate memory with improved dielectric |
| DE3482847D1 (de) * | 1983-04-18 | 1990-09-06 | Toshiba Kawasaki Kk | Halbleiterspeichervorrichtung mit einem schwebenden gate. |
| US4590503A (en) * | 1983-07-21 | 1986-05-20 | Honeywell Inc. | Electrically erasable programmable read only memory |
| US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
| JPS61274368A (ja) * | 1985-02-28 | 1986-12-04 | テキサス インスツルメンツ インコ−ポレイテツド | 電気的に消去可能なプログラム可能な固定メモリ・セル |
| US4683554A (en) * | 1985-09-13 | 1987-07-28 | Ncr Corporation | Direct write nonvolatile memory cells |
| US4796228A (en) * | 1986-06-02 | 1989-01-03 | Texas Instruments Incorporated | Erasable electrically programmable read only memory cell using trench edge tunnelling |
| US4835741A (en) * | 1986-06-02 | 1989-05-30 | Texas Instruments Incorporated | Frasable electrically programmable read only memory cell using a three dimensional trench floating gate |
| IT1198108B (it) * | 1986-11-18 | 1988-12-21 | Sgs Microelettronica Spa | Cella di memori aeeprom a due livelli di polisilicio con zona di ossiso di tunnel |
| US4924437A (en) * | 1987-12-09 | 1990-05-08 | Texas Instruments Incorporated | Erasable programmable memory including buried diffusion source/drain lines and erase lines |
| US4839705A (en) * | 1987-12-16 | 1989-06-13 | Texas Instruments Incorporated | X-cell EEPROM array |
| KR920001402B1 (ko) * | 1988-11-29 | 1992-02-13 | 삼성전자 주식회사 | 불휘발성 반도체 기억소자 |
| US5122985A (en) * | 1990-04-16 | 1992-06-16 | Giovani Santin | Circuit and method for erasing eeprom memory arrays to prevent over-erased cells |
| US5753525A (en) * | 1995-12-19 | 1998-05-19 | International Business Machines Corporation | Method of making EEPROM cell with improved coupling ratio |
| US6201732B1 (en) | 1997-01-02 | 2001-03-13 | John M. Caywood | Low voltage single CMOS electrically erasable read-only memory |
| US5986931A (en) * | 1997-01-02 | 1999-11-16 | Caywood; John M. | Low voltage single CMOS electrically erasable read-only memory |
| US5790455A (en) * | 1997-01-02 | 1998-08-04 | John Caywood | Low voltage single supply CMOS electrically erasable read-only memory |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3500142A (en) * | 1967-06-05 | 1970-03-10 | Bell Telephone Labor Inc | Field effect semiconductor apparatus with memory involving entrapment of charge carriers |
| US3651490A (en) * | 1969-06-12 | 1972-03-21 | Nippon Electric Co | Three dimensional memory utilizing semiconductor memory devices |
| US3836992A (en) * | 1973-03-16 | 1974-09-17 | Ibm | Electrically erasable floating gate fet memory cell |
| US4087795A (en) * | 1974-09-20 | 1978-05-02 | Siemens Aktiengesellschaft | Memory field effect storage device |
| JPS5528232B2 (de) * | 1974-11-01 | 1980-07-26 | ||
| US3996657A (en) * | 1974-12-30 | 1976-12-14 | Intel Corporation | Double polycrystalline silicon gate memory device |
| US4112509A (en) * | 1976-12-27 | 1978-09-05 | Texas Instruments Incorporated | Electrically alterable floating gate semiconductor memory device |
| US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
-
1977
- 1977-09-27 DE DE19772743422 patent/DE2743422A1/de not_active Ceased
-
1978
- 1978-09-14 US US05/942,320 patent/US4209849A/en not_active Expired - Lifetime
- 1978-09-26 FR FR7827511A patent/FR2404280A1/fr active Granted
- 1978-09-26 GB GB7838106A patent/GB2005915B/en not_active Expired
- 1978-09-27 JP JP11904678A patent/JPS5457972A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2828855A1 (de) * | 1978-06-30 | 1980-01-03 | Siemens Ag | Wortweise elektrisch umprogrammierbarer, nichtfluechtiger speicher |
| DE3107543A1 (de) * | 1980-02-27 | 1981-12-24 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung |
| DE3136517A1 (de) * | 1980-09-26 | 1982-06-16 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Leistungslose bzw. nichtfluechtige halbleiter-speichervorrichtung |
| US4453234A (en) * | 1980-09-26 | 1984-06-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device |
| US4495427A (en) * | 1980-12-05 | 1985-01-22 | Rca Corporation | Programmable logic gates and networks |
| DE3123654A1 (de) * | 1981-06-15 | 1983-01-20 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Schaltungsanordnung zur speicherung eines mehrstelligen dekadischen zaehlwerts einer von einem fahrzeug zurueckgelegten wegstrecke |
| DE3236469A1 (de) * | 1981-10-01 | 1983-04-21 | Kabushiki Kaisha Daini Seikosha, Tokyo | Nichtfluechtiger speicher |
| US4723194A (en) * | 1985-09-26 | 1988-02-02 | Mitsubishi Denki Kabushiki Kaisha | Structure of capacitor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5457972A (en) | 1979-05-10 |
| FR2404280A1 (fr) | 1979-04-20 |
| GB2005915B (en) | 1982-04-21 |
| GB2005915A (en) | 1979-04-25 |
| FR2404280B1 (de) | 1984-10-26 |
| US4209849A (en) | 1980-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2743422A1 (de) | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik | |
| DE3103160C2 (de) | Wiederprogrammierbare, nichtflüchtige EPROM-Speicherzelle und mit solchen Speicherzellen aufgebauter Speicher | |
| EP0916138B1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
| DE2828855C2 (de) | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) | |
| DE4020007C2 (de) | Nichtflüchtiger Speicher | |
| DE4028575C2 (de) | Speicheranordnung mit einer Vielzahl elektrisch programmier- und löschbarer Speicherzellen | |
| DE4035660C2 (de) | Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen | |
| DE3929816C2 (de) | Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und Verfahren zum Löschen und Programmieren dieser Halbleiterspeichereinrichtung | |
| DE2916884C3 (de) | Programmierbare Halbleiterspeicherzelle | |
| DE3334557A1 (de) | Permanentspeicher | |
| DE2601622A1 (de) | Programmierbarer und loeschbarer festwertspeicher | |
| DE4014117A1 (de) | Elektrisch loeschbarer programmierbarer festwertspeicher mit nand-zellenbloecken | |
| DE3334296T1 (de) | Schwebe-Gate-Speicher | |
| EP0088815B1 (de) | Elektrisch löschbare Speichermatrix (EEPROM) | |
| WO1998006140A1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
| DE3136517C2 (de) | Nichtflüchtige Halbleiter-Speichervorrichtung | |
| DE4135032A1 (de) | Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen | |
| EP0946991B1 (de) | Nichtflüchtige speicherzelle | |
| EP1374308B1 (de) | Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben | |
| DE3443663C2 (de) | Halbleiteranordnung | |
| EP0016386A1 (de) | Umprogrammierbare Halbleiter-Speicherzelle vom Floating-Gate-Typ | |
| EP1625591A1 (de) | Integrierte speicher-schaltungsanordnung, insbesondere uniform-channel-programming-flash-speicher | |
| DE60104303T2 (de) | Halbleiteranordnung | |
| DE3138947A1 (de) | Speicherzelle mit einem doppel-gate feldeffekttransistor und verfahren zu ihrem betrieb | |
| EP0472240A2 (de) | Elektrisch programmier- und löschbarer Halbleiterspeicher und Verfahren zu seinem Betrieb |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8131 | Rejection |