DE2749770C2 - Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten Unterzelle - Google Patents
Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten UnterzelleInfo
- Publication number
- DE2749770C2 DE2749770C2 DE2749770A DE2749770A DE2749770C2 DE 2749770 C2 DE2749770 C2 DE 2749770C2 DE 2749770 A DE2749770 A DE 2749770A DE 2749770 A DE2749770 A DE 2749770A DE 2749770 C2 DE2749770 C2 DE 2749770C2
- Authority
- DE
- Germany
- Prior art keywords
- cell
- sub
- transistor
- cross
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 title claims description 14
- 238000010168 coupling process Methods 0.000 title claims description 14
- 238000005859 coupling reaction Methods 0.000 title claims description 14
- 210000004027 cell Anatomy 0.000 description 33
- 230000009977 dual effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
Description
Die Erfindung betrifft eine Koppelungsschaltung für eine Speiche: zelle mit einer ersten und einer zweiten
Unterzelle gemäß dem Oberbegriff des Patentanspruches 1.
Eine derartige, von zwei Stellen gleichzeitig ansprechbare Speicherzelle ist aus der DE-OS 20 41 456 bekannt.
Eine derartige, von zwei Stellen gleichzeitig ansprechbare Speicherzelle ist aus der DE-OS 20 41 456 bekannt.
In der US-PS 39 19 566 sind Ausgestaltungen der Unterzellen beschrieben.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die eingangs näher genannte Speicherzelle derart
weiterzubilden, daß die erste Unterzelle und die zweite Unterzelle so miteinander gekoppelt sind, daß der in
einer ausgewählten Unterzelle gespeicherte Status auch in der nicht ausgewählten anderen Unterzelle abspeicherbar
ist.
Gemäß der Erfindung wird diese Aufgabe durch die Merkmale des kennzeichnenden Teiles des Patentanspruches
1 gelöst.
Der Patentanspruch 2 beschreibt eine vorteilhafte Weiterbildung der Erfindung.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt
F i g. 1 ein Schaltschema einer bevorzugten Ausführungsform des Erfindungsgegenstandes,
F i g. 1 ein Schaltschema einer bevorzugten Ausführungsform des Erfindungsgegenstandes,
F i g. 2 eine schematische Darstellung, welche eine Abwandlung veranschaulicht, die aus der Ausführungsform
gemäß F i g. 1 abgeleitet werden kann, und
Fig.3 ein Blockdiagramm einer Speicherschaltung mit zwei Anschlüssen, welche eine Mehrzahl von Speicherzellen
der in der F i g. 1 dargestellten Schaltung aufweist.
Gemäß Fi g. 1 weist eine Speicherzelle 10 für wahlfreien Zugriff mit zwei Anschlüssen zwei Unterzellen 12
und 14 auf, und sie kann weiterhin zusätzliche Unterzellen haben, welche in derselben Weise angeordnet sind wie
die zwei Unterzellen 12 und 14.
Die Unterzelle 12 hat kreuzgekoppelte Transistoren 16/4 und 19/4. Die Basis des Transistors 16/4 ist über eine
Kreuzkopplung mit dem Kollektor des Transistors 19/4 verbunden, und die Basis des Transistors 19A ist über
eine Kreuzkopplung mit dem Kollektor des Transistors 16/4 verbunden. Die Emitter der Transistoren 16/4 und
19/4 sind mit der Leitung 22/4 verbunden, welche normalerweise einer Anzahl von anderen ähnlichen Unterzellen
der Speicherzelle für wahlfreien Zugriff mit zwei Anschlüssen in derselben Reihe gemeinsam wäre. Die
Leitung 22A ist über eine Stromquelle mit der negativen Spannung VEE verbunden. Der Kollektor des Transistors
19,4, welcher mit einem Knoten 2\A verbunden ist, ist auch mit der Basis der Transistoren 28/4 und 30/4
verbunden. In ähnlicher Weise ist der Kollektor des Transistors 16,4, welcher mit dem Knoten 18/4 verbunden
ist, auch mit der Basis der Transistoren 24A und 26A verbunden. Eine Schottky-Diode YlA ist zwischen dem
Knoten 18/4 und der Auswahlleitung 15/4 angeordnet. Die Auswahlleitung 15/4 würde auch mit einer Anzahl von
anderen Unterzellen in derselben Reihe wie die Unterzelle 12 angeordnet sein. Die Schottky-Diode 2OA ist
zwischen dem Knoten ZlA und der Auswahlleitung 15/4 angeordnet. Die Widerstände 29/4 und 23/4 sind
zwischen der Auswahlleitung 15/4 und den Knoten 18/4 bzw. 21A angeordnet. Die Emitter der Transistoren 28A
und 24A sind jeweils mit Bit-Abtast-Leitungen 25/4 und 31/4 verbunden, welche gemeinsam ein Bit-Abtast-Paar
bilden. Die Emitter der Transistoren 30A und 26A sind jeweils mit Leitungen 21B bzw. 185 verbunden, welche
eine Verbindung zu den Steueranschlüssen oder Kollektoranschlüssen der Unterzelle 14 bilden, wie es unten
nachfolgend im einzelnen näher erläutert wird. Die Kollektoren der Transistoren 3OA und 26A sind mit der
Spannungsleitung Vcc verbunden, obwohl sie auch mit der Auswahlleitung 15A verbunden sein könnten. Eine
Verbindung mit Vcc anstatt mit der Auswahlleitung 15A führt zu derselben Arbeitsweise, vermindert jedoch die
Kapazität der Auswahlleitung 15A, was ein wünschenswertes Ergebnis ist.
Der Aufbau der Unterzelle 14 ist dem Aufbau der Unterzelle 12 vollkommen ähnlich, und es sind auch die
Bezugszeichen ähnlich, mit der Ausnahme, daß anstatt des Buchstabens A der Buchstabe B gewählt wurde, um
entsprechende Teile zu bezeichnen. Die Emitter der Transistoren 28/? und 24£? sind jedoch mit Bit-Abtast-Leitungen
31B und 255 verbunden, die ein zweites Bit-Abtast-Paar bilden. Die Unterzelle 14 hat eine getrennte
Auswahlleitung 15Ä und eine getrennte Leitung 22ß, die beide weiteren Unterzellen in derselben Reihe gemeinsam
sind, welche in der Zeichnung jedoch nicht dargestellt sind. Jede der Bit-Abtast-Leitungen ist an eine
Stromquelle VEe angeschlossen. Die Emitter der Transistoren 3OZ? und 26ß sind jeweils mit Knoten 21Λ bzw. 18Λ
verbunden.
Wie oben bereits erläutert wurde, ist ein Speicher mit zwei Anschlüssen oder mit einem Doppelanschluß ein
solcher Speicher, bei welchem Speicherplätze über zwei verschiedene Adresseneingänge zugänglich sind. Es ist
erwünscht, daß die Möglichkeit, einen Speicherplatz über zwei verschiedene Anschlüsse anzusprechen, sowohl
auf den Lesevorgang als auch auf den Schreibvorgang ausgedehnt werden kann, und zwar in der Weise, daß
diese beiden Vorgänge unabhängig voneinander ablaufen können, so daß der Speicherplatz in unabhängiger
Weise von beiden Anschlüssen aus ausgelesen werden kann, wobei auch die Möglichkeit besteht über beide
Anschlüsse in unabhängiger Weise eine Information in diesen Speicherplatz einzuschreiben. Die Auswahl, das
Abtasten und das Einschreiben ist bei Speicherzellen wie bei den Unterzellen 12 und 14 an sich bekannt, ohne die
Transistoren 30Λ und 2SA (oder 3OZ? und 26B). Hierzu wird beispielsweise auf die US-Patentschrift 39 19 566
hingewiesen. Weiterhin wird in diesem Zusammenhang auf die US-Patentschrift 39 14 620 hingewiesen. Die
Auswahl einer der Unterzellen erfolgt dadurch, daß die zugehörige Auswahlleitung auf einen »hohen« Pegel
gebracht wird. Das Einschreiben in die Unterzelle geschieht dadurch, daß Bit-Leitungs-Bedingungen hergestellt
werden, welche die ausgewählte Unterzelle in den gewünschten Status bringen.
Die Doppelanschlußanordnung wird dadurch hergestellt, daß eine symmetrische gegenseitige Kopplung der
zwei Speicherzellen mit je einem Anschluß herbeigeführt wird, und zwar mit einem Doppelanschluß-Speicherplatz,
der direkt ansprechbar oder ansteuerbar ist. Diese symmetrische gegenseitige Kopplung erfolgt über die
Transistoren 30Λ, 2SA, 3Of? und 26ß, so daß die Emitter von 30,4 und 26/4 mit den Kollektorverbindungspunkten
der Unterzelle 14 und die Emitter von 30£? und 2SB mit den Kollektorveibindungspunkten der Unterzelle 12
verbunden sind.
Die betriebliche elektrische Verbindung kommt zustande, wenn der Doppelanschluß-Speicherplatz von einem
der Anschlüsse aus adressiert wird, d. d., indem entweder die Auswahlleitung 15/4 hoch gelegt wird oder die
Auswahlleitung 15Z? hoch gelegt wird. Wenn die Spannung der Auswahlleitung um mehr als einen Vß^Spannungsabfall
über denjenigen Pegel angehoben wird, bei welchem die Auswahl nicht anspricht, werden die
Emitterfolger-Verbindungstransistoren (d. h. 30Λ und 26Λ) eingeschaltet und stellen eine Verbindung her zwischen
den ausgewählten Unterzellen-Kollektor-Knotenspanriungen (d. h. 2\A und 18.4) und den entsprechenden
Kollektor-Verbindungspunkten in den nicht ausgewählten Unterzellen, welche dem anderen Anschluß oder den
anderen Anschlüssen zugeordnet sind. Wenn beispielsweise die Unterzelle 12 ausgewählt ist, wie es oben
angegeben ist, und wenn die Transistoren 28,4 und 16/4 eingeschaltet sind, dann bewirkt der Transistor 30/t, daß
die Basis der Transistoren 285 und 165 hoch gelegt wird, so daß dadurch die Transistoren 28£? und 16£?
eingeschaltet werden, wodurch wiederum der Knoten 18Z? tief gelegt wird, so daß die Transistoren 19S und 24S
abgeschaltet werden. Da die Auswahlspannung der Unterzelle 12 einer höheren Spannung entspricht als auf der
Auswahlleitung 15B, sind die Kopplungstransistoren 3OZ? und 26/? abgeschaltet, und die Informationsübertragung
erfolgt in einer Richtung, und zwar von der Unterzelle 12 zur Unterzelle 14, jedoch nicht umgekehrt. Eine
Informationsübertragung von einer Unterzelle zur anderen erfolgt nur dann, wenn eine Auswahlleitung hoch
gelegt ist und die andere tief gelegt ist. Die folgende Tabelle veranschaulicht die Arbeitsweise.
Auswahlleitung 15/4 Auswahlleitung 15Z? Übertragung
Tief Tief keine Übertragung
Tief Hoch von Unterzelle 14 — Unterzelle 12
Hoch Tief von Unterzelle 12 — Unterzelle 14
Hoch Hoch keine Übertragung
Es ist zu bemerken, daß selbst dann, wenn eine Doppelanschluß-Speicherzelle für Direktzugriff von beiden
Anschlüssen her ausgewählt wird, d. h., wrnn beide Auswahlleitungen 15/4 und 15/? hoch gelegt sind, eine
Wirkung von einem Anschluß die Wirkung des anderen Anschlusses nicht beeinträchtigen kann, so daß die
gewünschte Unabhängigkeit erreicht ist. Wenn ein Schreibvorgang von beiden Anschlüssen her erfolgt, kann die
endgültige Speicherinformation dadurch gesteuert werden, daß eine Adresse vor der anderen abgeschaltet wird.
Der Inhalt einer beliebigen ausgewählten Unterzelle wird automatisch in alle anderen, nicht ausgewählten
Unterzellen der speziellen Doppelanschluß-Speicherzelle mit Direktzugriff eingeschrieben.
Ein typischer Wert für Vcc ist Null Volt und für V^ beträgt ein typischer Wert — 5,2 Volt. Typische Spannungen
für die Auswahlleitungen sind —1,0 Volt für die Auswahlspannung und —2,0 Volt für die nicht ausgewählte
Spannung. Die Stromquellen auf den Leitungen 22/4 und 22/? liefern typischerweise 40 Mikroampere. Die
typische Vorwärtsspannung der Schottky-Dioden wie 17,4 und 20/4 beträgt 0,5 Volt. Somit würde die eine Seite
einer nicht ausgewählten Speicherzelle auf etwa —2,5 Volt liegen, und die Schottky-Diode der gegenüberliegenden
Seite der Zelle wäre abgeschaltet. Die Bit-Abtast-Leitungen, welche mit dieser Unterzelle verbunden sind,
werden derart vorgespannt, daß die Ausgangstransistoren wie 2SA und 24A abgeschaltet wären, während die
Unterzelle nicht ausgewählt ist. Wenn die Unterzelle ausgewählt ist und die Auswahlleitung von —2,0 Volt auf
— 1,0 Volt übergeht, steigt uie Spannung an dem Kollektor-Verbindungspunkt auf der eingeschalteten Seite von
— 2,5 Volt auf —1,5 Volt an, wodurch der Ausgangstransistor auf der Einschallseite der Speicherzelle einge-
schaltet wird, weil der (nicht dargestellte) Abtastverstärker, welcher mit den Bit-Auswahlleitungen verbunden
ist, in beiden Fällen auf etwa -1,25VoIt vorgespannt ist (der Mittelpunkt der Spannungsauslenkung am
Speicherzellenkollektor). Es fließt jedoch kein zusätzlicher Strom von einer Zelle zu der Bit-Abtastleitung auf
der Abschaltseite der Unterzelle. Deshalb wird der Strom in der Stromquelle am Ende der Bit-Abtastleitung
vollständig durch den Abtastverstärker geliefert. Auf der Einschaltseite der Speicherzelle vermindert jedoch der
zusätzliche Strom, welcher von der Speicherzelle in die Bit-Abtastleitung fließt, denjenigen Strom, welcher
durch den Abtastverstärker geliefert wird, wodurch der Abtastverstärker sein Ausgangssignal ansteigen läßt.
Für eine genauere Beschreibung der Vorgänge im Zusammenhang mit der Abtastung und dem Einschreiben
wird auf die obigen Patentschriften hingewiesen, welche hiermit zum Offenbarungsinhalt der vorliegenden
ίο Beschreibung erklärt werden. Ein anderer oder weiterer Abtastverstärker, welcher gemäß der Erfindung verwendet
werden könnte, wird in der US-PS 40 99 070 beschrieben. Dieses Patent geht auf dieselbe Anmelderin
zurück wie die vorliegende Anmeldung.
Die F i g. 2 beschreibt eine Schaltung, welche zwei Schottky-Dioden aufweist, die parallel und gegeneinander
geschaltet sind. Wenn der Transistor 26/1 und der Transistor 26ß entfallen und eine Schaltung gemäß Fig. 2
zwischen den Kollektor-Verbindungspunkten 18/1 und 18Ö angeordnet wird und wenn eine weitere Schaltung
gemäß Fig. 2 zwischen den Kollektor-Verbindungspunkten 21/1 und 215 vorgesehen wird, wobei weiterhin die
Transistoren 30/4 und 30ß entfallen, ergibt sich eine alternative Schaltungsanordung für eine erfindungsgemäße
Doppelanschluß-Speicherzeile mit Direktzugriff. Dabei wird jedoch der Nachteil in Kauf genommen, daß der
Strom zur Informationsübertragung von der ausgewählten Unterzelle zu den nicht ausgewählten Unterzellen
durch die ausgewählte Unterzelle geliefert werden muß, während bei der Ausführungsform gemäß F i g. 1 der
meiste Strom, welcher für die Informationsübertragung benötigt wird, von Vcc kommt.
In der F i g. 3 ist eine Doppelanschluß-Speicherschaltung dargestellt, welche eine Mehrzahl von Speicherzellen
derjenigen Art verwendet, die oben anhand der F i g. 1 erläutert wurden. Die Doppelanschluß-Speicherzellen
10 und 10' bestehen jeweils aus zwei Unterzellen (12 und 14 bzw. 12' und 14'). Obwohl nur zwei Doppelanschluß-Speicherzellen
in der F i g. 3 dargestellt sind, ist offensichtlich, daß zusätzliche Doppelanschluß-Speicherzellen
vorgesehen werden können. Die Unterzelle 12 wird durch die Auswahlleitung 15/4 ausgewählt, wie es oben
bereits erläutert wurde. Die Unterzelle 12' wird durch die Auswahlleitung 15A ausgewählt. Die Spannungen der
Auswahlleitungen 15/4 und 15/4' werden durch den Auswahlblock 42Λ festgelegt. Die Einzelheiten des Auswahlblockes
42Λ sind in der US-PS 39 14 620 beschrieben. In ähnlicher Weise werden die Unterzellen 14 und 14'
durch die Auswahlleitungen 15ß bzw. 15ß' ausgewählt, welche an den Auswahlblock 42ßangeschlossen sind, der
ähnlich aufgebaut ist wie der Auswahlblock 42/4.
Die Unterzellen 12 und 12' sind mit den Bit-Abtastleitungen 31Λ und 25/4 verbunden, welche an den Schreib-Lese-Block
AOA angeschlossen sind. Da das Einschreiben und das Abtasten im Zusammenhang mit den Unterzellen
oben bereits erläutert wurde, erübrigt sich eine Wiederholung der entsprechenden Erklärung. In ähnlicher
Weise werden die Unterzellen 14 und 14' mit den Bit-Abtastleitungen 31ß und 25ß verbunden, welche mit dem
Schreib-Abtast-Block 40ß verbunden sind, der ähnlich aufgebaut ist wie der Schreib-Abtast-Block 4OA Eines
der wesentlichen Merkmale der erfindungsgemäßen Doppelanschluß-Speicherzelle besteht darin, daß die Möglichkeit
geschaffen wird, daß der Schreib-Abtast-Block 40/1 und der Schreib-Abtast-Block 40ß zwar gleichzeitig,
jedoch unabhängig voneinander arbeiten können. Beispielsweise können gleichzeitig Daten in die Doppelanschluß-Speicherzellen
10 und 10' eingeschrieben werden. Eine Möglichkeit besteht darin, daß der Auswahlblock
42/4 die Doppelanschluß-Speicherzelle 10 dadurch gewählt, daß der Auswahlleitung 15Λ die Möglichkeit gegeben
wird, auf einer hohen Spannung zu liegen, während die Auswahlleitung 15/4' auf einer niedrigen Spannung
gehalten wird. Der Schreib-Abtast-Block 40/4 kann dann Daten in die Unterzelle 12 einschreiben. Gleichzeitig
kann der Auswahlblock 42ßdie Doppelanschluß-Speicherzelle 10' dadurch auswählen, daß die Auswahlleitung
15ß' in die Lage versetzt wird, eine hohe Spannung anzunehmen, während die Auswahlleitung 15ß auf einer
niedrigen Spannung gehalten wird. Der Schreib-Abtast-Block 40ß kann dann dazu verwendet werden, Daten in
die Unterzelle 14' einzuschreiben. Wie oben bereits erläutert wurde, bewirkt die Arbeitsweise der Doppelanschluß-Speicherzelle,
daß die in die Unterzelle 12 eingeschriebenen Daten in die Unterzelle 14 übertragen
werden, und es wird weiterhin bewirkt, daß die in die Unterzelle 14' eingeschriebenen Daten in die Unterzelle 12'
so übertragen werden. Aufgrund der Unterzellen-Datenübertragung, welche innerhalb jeder Doppelanschluß-Speicherzelle
durchgeführt wird, ist es dann leicht möglich, während der nachfolgenden Speicheroperation die
Daten abzutasten, welche in der Doppelanschluß-Speicherzelle 10 gespeichert sind, indem der Schreib-Abtast-Block
40ß verwendet wird und die Daten abgetastet werden, weiche in der Doppelanschluß-Speicherzelle 10'
gespeichert sind, und zwar unter Verwendung des Schreib-Abtast-Blockes 4OA Es sollte offensichtlich sein, daß
es auch möglich ist. Daten in die Doppelanschluß-Speicherzelle 10 einzuschreiben, indem der Schreib-Abtast-Block 40/4 verwendet wird, während die in der Doppelanschluß-Speicherzelle 10' gespeicherten Daten abgetastet werden, indem der Schreib-Abtast-Block 40ß verwendet wird oder umgekehrt
Claims (2)
1. Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten Unterzelle, die jeweils
erste und zweite bzw. dritte und vierte kreuzgekoppelte Transistoren aufweisen, und mit einer ersten
Auswahlleitung zur Auswahl der ersten Unterzelle sowie einer zweiten Auswahlleitung zur Auswahl der
zweiten Unterzelle, dadurch gekennzeichnet, daß die Koppelungsschaltung erste, zweite, dritte
und vierte Koppelungstransistoren (3OA, 26A, 3OB, 26 β) aufweist, daß der erste bzw. der zweite Koppelungstransistor (3OA 26/4) mit seiner Basis jeweils mit der Basis des ersten bzw. des zweiten kreuzgekoppelten
Transistors (16A bzw. 19A) verbunden ist, während die Emitter des ersten bzw. zweiten Koppelungstransistors
(3OA, 26A) jeweils mit der Basis des dritten bzw. des vierten kreuzgekoppelten Transistors (16ß bzw.
19ß) verbunden sind, und daß der dritte bzw. der vierte Koppelungstransistor (30ß bzw. 26B) mit seiner Basis
jeweils mit der Basis des dritten bzw. des vierten kreuzgekoppelten Transistors (16ß bzw. 19ß) verbunden ist,
während die Emitter des dritten bzw. vierten Koppelungstransistors (3OB, 26ß) jeweils mit der Basis des
ersten bzw. des zweiten kreuzgekoppelten Transistors (16/4 bzw. 19/4) verbunden sind, um in Ansprache auf
die erste, mit dem ersten und zweiten kreuzgekoppelten Transistor in Verbindung stehende, oder die zweite,
mit dem dritten und vierten kreuzgekc-ppelten Transistor in Verbindung stehende Auswahlleitung den in der
ausgewählten Unterzelle gespeicherten Status auch in der anderen Unterzelle abzuspeichern.
2. Koppelungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß anstatt der vier Koppelungstransistoren
ein erstes Paar von parallel zueinander und entgegengesetzt zueinander geschalteten Dioden (F i g. 2)
vorgesehen ist, welches zwischen den Kollektoren des ersten und des dritten kreuzgekoppelten Transistors
(16Λ bzw. 16ß) angeordnet ist, und daß weiterhin ein zweites Paar von parallel zueinander und entgegengesetzt
zueinander geschalteten Dioden vorgesehen ist, welches zwischen den Kollektoren des zweiten und des
vierten kreuzgekoppelten Transistors (19/4 bzw. 19ß) angeordnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/745,023 US4125877A (en) | 1976-11-26 | 1976-11-26 | Dual port random access memory storage cell |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2749770A1 DE2749770A1 (de) | 1978-06-01 |
DE2749770C2 true DE2749770C2 (de) | 1984-11-22 |
Family
ID=24994917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2749770A Expired DE2749770C2 (de) | 1976-11-26 | 1977-11-07 | Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten Unterzelle |
Country Status (3)
Country | Link |
---|---|
US (1) | US4125877A (de) |
JP (1) | JPS5368523A (de) |
DE (1) | DE2749770C2 (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2739283A1 (de) * | 1977-08-31 | 1979-03-15 | Siemens Ag | Integrierbare halbleiterspeicherzelle |
EP0011375A1 (de) * | 1978-11-17 | 1980-05-28 | Motorola, Inc. | Mehrfachzugangsspeicher mit wahlfreiem Zugriff für Datenverarbeitungsregister |
US4193127A (en) * | 1979-01-02 | 1980-03-11 | International Business Machines Corporation | Simultaneous read/write cell |
US4292675A (en) * | 1979-07-30 | 1981-09-29 | International Business Machines Corp. | Five device merged transistor RAM cell |
JPS5634179A (en) * | 1979-08-24 | 1981-04-06 | Mitsubishi Electric Corp | Control circuit for memory unit |
US4280197A (en) * | 1979-12-07 | 1981-07-21 | Ibm Corporation | Multiple access store |
EP0052669B1 (de) * | 1980-11-26 | 1985-03-27 | Ibm Deutschland Gmbh | Mehrfach adressierbarer hochintegrierter Halbleiterspeicher |
US4395765A (en) * | 1981-04-23 | 1983-07-26 | Bell Telephone Laboratories, Incorporated | Multiport memory array |
US4541076A (en) * | 1982-05-13 | 1985-09-10 | Storage Technology Corporation | Dual port CMOS random access memory |
US4489381A (en) * | 1982-08-06 | 1984-12-18 | International Business Machines Corporation | Hierarchical memories having two ports at each subordinate memory level |
JPS5998365A (ja) * | 1982-11-27 | 1984-06-06 | Shigeto Suzuki | 複数同時アクセス型記憶装置 |
US4554645A (en) * | 1983-03-10 | 1985-11-19 | International Business Machines Corporation | Multi-port register implementation |
US4570090A (en) * | 1983-06-30 | 1986-02-11 | International Business Machines Corporation | High-speed sense amplifier circuit with inhibit capability |
US4580245A (en) * | 1983-07-28 | 1986-04-01 | Sperry Corporation | Complementary metal oxide semiconductor dual port random access memory cell |
US4535454A (en) * | 1983-09-15 | 1985-08-13 | At&T Information Systems Inc. | Multifrequency tone distribution using a conferencing arrangement |
JPS6089895A (ja) * | 1983-10-24 | 1985-05-20 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US4608667A (en) * | 1984-05-18 | 1986-08-26 | International Business Machines Corporation | Dual mode logic circuit for a memory array |
US4610004A (en) * | 1984-10-10 | 1986-09-02 | Advanced Micro Devices, Inc. | Expandable four-port register file |
US4623990A (en) * | 1984-10-31 | 1986-11-18 | Advanced Micro Devices, Inc. | Dual-port read/write RAM with single array |
US4792923A (en) * | 1985-08-30 | 1988-12-20 | Mitsubishi Denki Kabushiki Kaisha | Bipolar semiconductor memory device with double word lines structure |
US4701882A (en) * | 1985-12-16 | 1987-10-20 | Motorola, Inc. | Bipolar RAM cell |
US4697251A (en) * | 1985-12-16 | 1987-09-29 | Motorola, Inc. | Bipolar RAM cell |
US4817051A (en) * | 1987-07-02 | 1989-03-28 | Fairchild Semiconductor Corporation | Expandable multi-port random access memory |
US4833649A (en) * | 1987-09-08 | 1989-05-23 | Tektronix, Inc. | Multiple port random access memory |
AU3667889A (en) * | 1988-06-30 | 1990-01-04 | Tambrands Limited | Improvements in 2-piece tampon applicators |
US5166903A (en) * | 1988-10-25 | 1992-11-24 | International Business Machines Corporation | Memory organization with arrays having an alternate data port facility |
US5150328A (en) * | 1988-10-25 | 1992-09-22 | Internation Business Machines Corporation | Memory organization with arrays having an alternate data port facility |
US5014247A (en) * | 1988-12-19 | 1991-05-07 | Advanced Micro Devices, Inc. | System for accessing the same memory location by two different devices |
US5287485A (en) * | 1988-12-22 | 1994-02-15 | Digital Equipment Corporation | Digital processing system including plural memory devices and data transfer circuitry |
US5031146A (en) * | 1988-12-22 | 1991-07-09 | Digital Equipment Corporation | Memory apparatus for multiple processor systems |
US5091881A (en) * | 1989-06-13 | 1992-02-25 | Atmel Corporation | Multiple port memory including merged bipolar transistors |
US5142540A (en) * | 1990-03-13 | 1992-08-25 | Glasser Lance A | Multipart memory apparatus with error detection |
US5020027A (en) * | 1990-04-06 | 1991-05-28 | International Business Machines Corporation | Memory cell with active write load |
US5941986A (en) * | 1993-04-30 | 1999-08-24 | Intel Corporation | Micro-code sequencer with branch-taken and branch-not-taken micro-code vectors sharing common address to eliminate taken branch penalties |
JP3133601B2 (ja) * | 1994-02-09 | 2001-02-13 | 株式会社東芝 | パラレル・シリアル変換装置及びこれを用いた線形変換装置 |
US5581720A (en) * | 1994-04-15 | 1996-12-03 | David Sarnoff Research Center, Inc. | Apparatus and method for updating information in a microcode instruction |
DE19909081C2 (de) * | 1999-03-02 | 2003-03-20 | Siemens Ag | Anordnung zur Übertragung von in mehrere Wörter unterteilten Datensätzen |
US7996592B2 (en) * | 2001-05-02 | 2011-08-09 | Nvidia Corporation | Cross bar multipath resource controller system and method |
GB0409728D0 (en) * | 2004-05-04 | 2004-06-09 | Wood John | Sram circuits |
DE102005029872A1 (de) * | 2005-06-27 | 2007-04-19 | Infineon Technologies Ag | Speicherzelle, Lesevorrichtung für die Speicherzelle sowie Speicheranordnungen mit einer derartigen Speicherzelle und Lesevorrichtung |
US20080024165A1 (en) * | 2006-07-28 | 2008-01-31 | Raminda Udaya Madurawe | Configurable embedded multi-port memory |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2402758A (en) * | 1941-10-30 | 1946-06-25 | Rca Corp | Device for and method of extinguishing phosphorescence |
GB1103861A (en) * | 1964-04-02 | 1968-02-21 | Nat Res Dev | Three-dimensional visual display systems |
US3573754A (en) * | 1967-07-03 | 1971-04-06 | Texas Instruments Inc | Information transfer system |
DE1933907A1 (de) * | 1969-07-03 | 1971-03-11 | Siemens Ag | Pufferspeicher |
US3633182A (en) * | 1969-08-26 | 1972-01-04 | Bell Telephone Labor Inc | Content addressable memory cell |
US3609665A (en) * | 1970-03-19 | 1971-09-28 | Burroughs Corp | Apparatus for exchanging information between a high-speed memory and a low-speed memory |
US3676717A (en) * | 1970-11-02 | 1972-07-11 | Ncr Co | Nonvolatile flip-flop memory cell |
US3914620A (en) * | 1973-12-26 | 1975-10-21 | Motorola Inc | Decode circuitry for bipolar random access memory |
US3919566A (en) * | 1973-12-26 | 1975-11-11 | Motorola Inc | Sense-write circuit for bipolar integrated circuit ram |
-
1976
- 1976-11-26 US US05/745,023 patent/US4125877A/en not_active Expired - Lifetime
-
1977
- 1977-11-07 DE DE2749770A patent/DE2749770C2/de not_active Expired
- 1977-11-10 JP JP13522177A patent/JPS5368523A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4125877A (en) | 1978-11-14 |
JPS5368523A (en) | 1978-06-19 |
DE2749770A1 (de) | 1978-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2749770C2 (de) | Koppelungsschaltung für eine Speicherzelle mit einer ersten und einer zweiten Unterzelle | |
EP0012796B1 (de) | Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information | |
DE2101431C3 (de) | ||
DE2545921A1 (de) | Binaere halbleiter-speicherzelle | |
DE2925925C2 (de) | Informationsspeicher | |
DE2947764A1 (de) | Speichereinheit | |
DE2460225C3 (de) | Schreib-Lese-Verstärker | |
DE2059598C2 (de) | Halbleiterspeicheranordnung | |
DE2525985C2 (de) | Verfahren zum Betreiben eines Speichers und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2610881C2 (de) | Schneller Assoziativ-Speicher | |
DE2041456A1 (de) | Beigeordnete Gedaechtniszelle | |
DE2851518A1 (de) | Flipflop-speicherzelle mit verbesserten lese-/schreibeigenschaften | |
DE2031038C3 (de) | Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems | |
DE2306866C2 (de) | Dreidimensional adressierter Speicher | |
DE2461088B2 (de) | Logisches verknuepfungsglied mit hoher arbeitsgeschwindigkeit und damit aufgebaute dekoderschaltung fuer einen bipolaren speicher mit direktem zugriff | |
DE3921404A1 (de) | Fehlertolerante differenzspeicherzelle und auslesen derselben | |
DE1959374B2 (de) | Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter-Speicherzelle | |
DE3242234A1 (de) | Hochintegrierte halbleiterspeicherschaltung | |
DE2753607C2 (de) | ||
DE2246756C3 (de) | Elektronischer Datenspeicher | |
DE2618760C3 (de) | Halbleiter-Speichervorrichtung | |
EP0218121B1 (de) | Netzwerk zur Verarbeitung von Daten grosser Bitbreite mit einem Sender und einer Vielzahl von Empfängern | |
DE2132560C3 (de) | ||
DE2427180C2 (de) | Assoziativer Speicher | |
DE1499744B2 (de) | Elektronisches speicherelement mit zwei transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 11/40 |
|
8126 | Change of the secondary classification |
Ipc: G11C 7/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |