DE2750209A1 - Integrierte halbleiterschaltung und verfahren zu ihrer herstellung - Google Patents
Integrierte halbleiterschaltung und verfahren zu ihrer herstellungInfo
- Publication number
- DE2750209A1 DE2750209A1 DE19772750209 DE2750209A DE2750209A1 DE 2750209 A1 DE2750209 A1 DE 2750209A1 DE 19772750209 DE19772750209 DE 19772750209 DE 2750209 A DE2750209 A DE 2750209A DE 2750209 A1 DE2750209 A1 DE 2750209A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- areas
- openings
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/383—Channel doping programmed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8236—Combination of enhancement and depletion transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Dipl. In?. Fr ..·:.: in MüHer
Dr. rer. n: t. '■:..· · ..., .,.;:cnut
Dr.-Ir.;?, hi.:; L,oyh
luclla-Grahn-Straß· 38 D 6 MfndiMi N
35 Marcus Boulevard, Hauppauge. L.I., New York 11787
- F.6245 -
Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
Lh/fi
809824/0596
Die Erfindung betrifft eine integrierte Halbleiterschaltung und ein Verfahren zu ihrer Herstellung.
Sie betrifft insbesondere Metall-Oxid-Silicium-Halbleiter
und ein Verfahren, um selektiv die elektrischen Eigenschaften solcher Halbleiter zu modifizieren.
Neuere Entwicklungen in der MOS-Technologie (Metall-Oxid-Silicium-Technologie)
ermöglichen die Herstellung einer Vielzahl von Schaltungseinheiten, wie z.B. FET (Feldeffekt-Transistoren)
innerhalb einer kleinen Fläche, z.B. zur Verwendung bei Taschenrechnern oder Mikroprozessoren. Eine der
Hauptkomponenten dieser Erzeugnisse ist ein Festspeicher (Read Only Memory, ROM),in welchem eine Vielzahl (beispielsweise
4096 oder 8192) Datenbits in einer vorgegebenen Matrix gespeichert oder programmiert sind.
Die gespeicherten Daten im ROM (Festspeicher) können beispielsweise benutzt werden, um die Operation anderer Stufen
des Mikroprozessors, des Rechners oder dergleichen zu steuern.
Bei dem üblichen Metall-Oxid-Silicium-Festspeicher wird jedes
Datenbit durch einen Feldeffekttransistor dargestellt, der mit den anderen datenspeichernden Feldeffekt-Transistoren
in einem Feld oder einer Matrix angeordnet ist, die aus sich überkreuzenden Reihen und Spalten besteht. Der Schnittpunkt
einer Reihe und einer Spalte definiert eine Datenstelle. Das an jeder Stelle gespeicherte Zeichen, z.B. eine
logische "1" oder eine logische "O" ist durch die elektrischen
Eigenschaften des Feldeffekt-Transistors an jeder der Datenstellen
bestimmt. So kann ein FET, der beim Anlegen eines Torsignales leitend ist, eine logische "1" definieren und
ein FET, der beim Anlegen eines Torsignales nichtleitend gemacht werden kann, kann eine logische "O" definieren.
- 2 809824/0596
Die selektive Modifizierung der elektrischen Eigenschaften
der Feldeffekt-Transistoren zum Einstellen des gewünschten Daten-Speicher-Musters in einem ROM wird bisher während
einer der frühen (ersten oder zweiten) photolithogaphischen Stufen der Herstellung bewirkt, indem ein photolithographischer Prozess unter Verwendung einer Maske vorgenommen wird,
die dem gewünschten Programm oder Datenmuster entspricht. In einem üblichen Festspeicher mit metallischem Tor wird
die zweite photolithographische Maske benutzt, um selektiv Fenster durch einen dicken Siliciumdioxidfilm zu bilden
und eine dünne Isolierschicht, wie z.B. Siliciumdioxid, wird in den geätzten Bereichen gezüchtet, wodurch eine
relativ niedrige Schwellspannung für den FET erreicht wird,
der danach an den durch diese Bereiche definierten Orten oder Stellen gebildet wird, während die Schwellwertspannungen der nachfolgend gebildeten Feldeffekt-Transistoren dort
wo die dicke Siliciumdioxidschicht verbleibt, relativ hoch sind. Somit kann das gewünschte Datenmuster an den Speicherstellen oder Speicherorten hergestellt werden. Die Herstellung des ROM wird dann fortgesetzt unter Anwendung
verschiedener weiterer Masken, um beispielsweise die Kontaktlöcher, die Metallisierung und die Passivierungsschichten
zu formen, wie bekannt. Da die bekannten Techniken zur Herstellung von Festspeichern oder Mikroprogrammspeichern
(Read Only Memory) verlangen, daß die Maskierungen zur Herstellung der gewünschten Datenmuster in einer frühen
Herstellungsstufe vorgenommen werden, z.B. in der zweiten photolithographischen Operation, müssen ROM-Speicher mit
unterschiedlichen Programmen ausgeschieden und separat in den nachfolgenden Herstellungstufen behandelt bzw. bearbeitet
werden. Um daher ROM-Speicher mit unterschiedlichen Programmen herzustellen, müssen nach dem ersten oder zweiten photolithographischen Schritt Platten (wafers) von jedem der
unterschiedlichen Datenmuster in getrennten Gruppen ausge-
- 3 -809824/0596
schieden werden, wobei die Weiterbearbeitbarkeit jeder Gruppe aufrechterhalten werden muß. Der Hersteller kann daher nicht
Platten bis zu einer späten Arbeitsstufe auf Lager halten, um dann die Maskenprogrammierung vorzunehmen und das Erfordernis
einer separaten Herstellung von Speichern mit unterschiedlichen gespeicherten Programmen erhöht die Kosten und
Schwierigkeiten bei der Herstellung von ROM-Speichern beträchtlich.
Es sind ROM-Speicher entwickelt worden, die nach der Herstellung programmierbar sind, sogenannte feldprogrammierbare
Speicher (PROM), die es dem Endbenutzer ermöglichen, den Speicher entsprechend einem gewünschten Datenmuster
zu programmieren durch Anlegen einer vorgegebenen Folge von elektrischen Signalen an den unprogrammierten Speicher.
Obwohl diese Speicher den Vorteil einer standardisierten Fabrikation bieten, auf die die Bildung des Datenfeldes
oder Datenmusters folgt, ist die Dichte dieser Speicher relativ niedrig, typisch zwischen 1/4 und 1/8 derjenigen
der oben beschriebenen, mit Masken programmierbaren Speicher. Es sind jedoch keine elektrisch veränderbaren oder feldprogrammierbaren
ROM-Speicher verfügbar, die eine hohe Dichte aufweisen und leicht herzustellen sind, wie diejenigen,
die mit konventionellen Masken programmiert werden. Ferner wird wegen der niedrigen Dichte der bekannten
feldprogrammierbaren ROM-Speicher deren Wirksamkeit zur Verwendung in einem Mikroprozessor reduziert, insbesondere
bei solchen, die auf einem einzigen Plättchen (chip) ausgebildet sind. Es ist ferner erwünscht, andere Charakteristiken
von Metall-Oxid-Silicium-Halbleitern zu modifizieren, wie z.B.
die Bildung von MOS-Halbleitern, die nach der Steigerungsmethode (enhancement) bzw. nach der Verarmungsmethode (depletion)
arbeiten, in einer späten Stufe der Herstellung anstatt, wie oben erforderlich, in einer frühen Herstellungsstufe, wobei vor-
- 4 809824/0596
zugsweise dies erfolgen soll, ohne daB zusätzliche photolithographische
Arbeiten erforderlich sind.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren
zur Herstellung von hochdichten ROM-Speichern zu schaffen, bei welchem die Datenprogrammierung in oder kurz
vor der letzten Herstellungstufe erfolgt. Ferner sollen Einheiten, die nach der Verstärkungs- und der Verarmungsmethode arbeiten, in einer späten Verarbeitungsstufe ohne
zusätzliche photolithographische Schritte herstellbar sein. Allgemein sollen ausgewählte elektrische Charakteristiken
der MOS-Schaltungsanordnungen selektiv in oder kurz vor der letzten Herstellungsstufe modifiziert werden können.
Außerdem sollen MOS-Anordnungen, wie z.B. ROM-Speicher, hergestellt und auf Lager gehalten werden können, derart,
daß sie zu einem späteren Zeitpunkt selektiv modifiziert werden können. Schließlich sollen MOS-Anordnungen, die
nach der Verarmungsmethode arbeiten, billiger und mit höherer Ausbeute hergestellt werden können.
Bei der Herstellung von MOS-Anordnungen ist es üblich, in
der letzten Herstellungsstufe eine obenliegende Passivierungsschicht aufzubringen, um das Plättchen zu schützen. Diese
Schicht wird aus pyrolitischem Siliciumdioxid hergestellt (aus der Dampfphase niedergeschlagen), sie kann jedoch
auch durch chemischen Niederschlag von Siliciumnitrid, mit Phosphor dotieren» Siliciumdioxid oder anderen Materialien
hergestellt werden. Nachdem die Passivierungsschicht aufgebracht ist, wird eine photolithographische Operation vorgenommen,
um Fenster an den Verbindungsstellen zu bilden und das passivierende dielektrische Material wird dann an diesen
Stellen weggeätzt, damit jede Anordnung überprüft werden und dann Verbindungsdrähte während des Zusammenbaus angebracht
werden können.
- 5 -809824/0596
Gemäß der Erfindung wird die Passivierungsschicht an weiteren Stellen innerhalb des MOS-Feldes, außer an den Verbindungsstellen/
weggeätzt und sie wird als Maske bei der selektiven Modifikation von bestimmten elektrischen Eigenschaften der
zuvor gebildeten MOS-Anordnungen verwendet. Vorzugsweise wird die Passivierungsschicht als Binimpfungssperre verwendet
und es wird eine Ionenimpfung vorgenommen, um Impfschichten an ausgewählten Kanalstellen zu bilden, um dadurch
einen hochdichten ROM-Speicher praktisch in der letzten Stufe seiner Herstellung zu programmieren. Die Zeit zwischen der
Programmierung oder Kodierung und der Fertigstellung des Geräts wird damit reduziert, und der Hersteller kann unkodierte
Chips herstellen und lagern für eine spätere Programmierung, wobei die schützende Passivierungsschicht bereits
aufgebracht ist.
Vorzugsweise werden ferner MOS-Anordnungen, die nach der Verstärkungsmethode
bzw. nach der Verarmungsmethode arbeiten, in einer späten Bearbeitungsstufe des Plättchens hergestellt,
ohne daß zusätzliche photolithographische Operationen erforderlich sind und zwar durch selektive Bildung von öffnungen
in einem Metallisierungsmuster oder einer Phosphosilicat-Glasschicht,
die dann als Maske für eine nachfolgende Ioneneinimpfung verwendet wird, um die ausgewählten MOS-Vorrichtungen
zu modifizieren.
Beispielsweise Ausführungsformen der Erfindung werden nachfolgend
anhand der Zeichnung erläutert, in der
Fig. 1a bis 1g Teilschnitte einer MOS-Vorrichtung darstellen,
die einige Verarbeitungsstufen bzw. Verarbeitungsschritte nach der Erfindung zeigen.
Fig. 2 ist ein Querschnitt durch eine MOS-Vorrichtung und
- 6 809824/0596
sie zeigt einen Verarbeltungsschrltt nach einer zweiten Ausführungsform der Erfindung.
Flg. 3 1st ein Schnitt einer MOS-Vorrichtung und sie zeigt
einen Verarbeitungsschritt nach einer dritten Ausführungsform der Erfindung.
Fig. 4 ist eine Draufsicht auf einen Teil einer MOS-Vorrichtung
und sie zeigt eine Verarbeitungsstufe nach einer weiteren Ausführungsform der Erfindung.
Fig. 6 zeigt in Draufsicht einen Teil einer MOS-Vorrichtung, wobei eine Verarbeitungsstufe nach einer weiteren Ausführungsform der Erfindung dargestellt ist.
einer MOS-Vorrichtung versehen ist, die nach den Verfahren der Fig. 6 und 7 hergestellt ist.
Fig. 9 zeigt im Schnitt eine Verarbeitungsstufe nach einer weiteren Ausführungsform der Erfindung.
Fig. 10 zeigt in Draufsicht eine MOS-Vorrichtung in einer Verarbeitungsstufe nach noch einer weiteren Ausführungsform der Erfindung.
Das Verfahren nach den Fig. la bis 1g wird angewendet, um einen
ROM-Speicher herzustellen, dessen Kodierung in einer späten Ver-
- 7 -809824/0596
arbeitungsstufe vorgenommen wird. Das Verfahren beginnt mit der Bildung des Aufbaus nach Fig. 1a, mit einem Substrat 10
mit p-Leitfähigkeit (100), auf dem thermisch eine relativ dünne Schicht 12 (1000 8 bis 1500 8) aus Siliciumdioxid S1O2
anwächst. Die Schicht 12 wird sofort mit einer dickeren
Schicht 14 (etwa 2000 bis 4000 8) aus mit Arsen dotiertem Polysilicium überdeckt, auf die eine Schicht 16 aus Siliciumnitrid Si3N4 abgelagert wird, z.B. durch chemischen Niederschlag, mit einer Dicke von etwa 10OO bis 2500 8. Alternativ
können andere langsame Diffusionsmittel, wie z.B. Antimon verwendet werden, um die polykristalline Schicht 14 zu
dotieren.
Danach wird eine erste photolithographische Operation an dem Aufbau nach Fig. 1a vorgenommen, um die Fenster 18 in den
Quellen- und Senkenbereichen der Feldeffekt-Transistoren zu bilden, die die Datenstellen in dem ROM-Speicher definieren.
Bei diesem Vorgang werden Teile der Siliciumnitridschicht 16 selektiv an den Fenstern entfernt. Danach werden unter Verwendung der restlichen Siliciumnitridschicht als Maske die
freien Teile der Polysiliciumschicht 14 und der darunterliegenden Siliciumdioxidschicht 12 z.B. durch Atzen entfernt,
um die Fenster zu erzeugen. Danach werden Verunreinigungen vom n+-Typ, wie z.B. Phosphor, z.B. durch Diffusion oder
Ioneneinpflanzung in die Fläche des Substrates eingebracht, um die n-t—Quellen- und Senkenbereiche 20 und 22 (Fig. 1b)
zu schaffen.
Danach wird eine zweite photolithographische Operation vorgenommen, um Teile der Siliciumnitridschicht 16 über den Feldoder parasitischen Bereichen zu entfernen, wobei die Nitridschicht an den Torbereichen der Stellen der Feldeffekt-Transistoren verbleibt. Teile der Polysiliciumschicht 14, von denen der
darüberliegende Nitridfilm entfernt worden ist, werden dann
- 8 -809824/0596
entweder vollständig thermisch oxidiert und damit in Siliciumdioxid
(nicht gezeigt) umgewandelt unter Verwendung der restlichen Nitridschicht als Maske gegen die Oxidation der übrigen
Polysiliciumschicht, oder sie werden alternativ weggeätzt, unter Verwendung der Nitridschicht als Maske nach einer
thermischen Oxidation der n+-Bereiche 20 und 22, um diese gegen die Wirkungen der nachfolgenden Poiysilicium-Ätzung
zu schützen.
Die freiliegenden Teile der Siliciumdioxidschicht werden dann weggeätzt und wie in Fig. 1c gezeigt ist, wird eine
dünne Schicht (etwa 1000 R) aus Siliciumdioxid (nicht gezeigt) thermisch über den ungeschützten Quellen-Senken-
und Feldbereichen zum Wachsen gebracht, worauf eine Einimpfung mit niedrigem Pegel von Borionen vorgenommen wird
und zwar in und durch die Oxidschicht und in die Quellen-Senken- und Feldbereiche, wobei die restliche Nitridschicht
und die darunterliegende Polysiliciumschicht in den Torbereichen als Impfsperre wirken. Durch diese Einimpfung wird
eine Schicht 24 mit p-Typ in den Feldbereichen erzeugt für Zwecke, die in dem US-PS 3 751 722 beschrieben sind.
Die Vorrichtung in dieser Verfahrensstufe wird dann in eine oxidierende Umgebung gebracht, wodurch die Teile der Platte
(wafer), die nicht durch die restliche Nitridschicht 16 abgedeckt sind, oxidiert werden, um einen dicken Siliciumoxidbereich
26 in den Feldbereichen zu erzeugen, der über der Schicht 24 liegt.
Die übrige Nitridschicht 16 wird dann entfernt, z.B. unter
Verwendung einer heißen Phosphorsäure, und es werden die gewünschten Kontakte durch die dicke Siliciumdioxidschicht
zu den verschiedenen diffundierten n+-Bereichen gebildet und
geätzt unter Verwendung einer üblichen photolithographischen
- 9 -809824/0596
Technik und es wird dann eine zweite (n+-dotierte) Schicht aus polykristallinen! Silicium 28 auf der Vorrichtung niedergeschlagen
mit einer Dicke von etwa 1000 bis 3000 8 (Fig. 1d). Eine Metallschicht 30 wird direkt oben auf den dotierten
Polysiliciumschichten über die gesamte Oberfläche der Platte aufgebracht. Das Metallisierungsmuster wird dann gebildet
und geätzt und die darunterliegende zweite Schicht 28 aus Polysilicium wird von allen Bereichen weggeätzt, die nicht
durch das Metall abgedeckt sind, wobei die restliche Metallschicht als Maske benutzt wird. Die Ätzung des polykristallinen
Silicium greift weder das Metall noch das Siliciumdioxid an.
Wie Fig. 1e zeigt, bleibt in dieser Verfahrensstufe das Metallisierungsmuster über allen Reihen der ROM-Matrix,
die durch die gebildeten Feldeffekt-Transistoren definiert ist, (von denen zwei in Fig. 1e gezeigt sind) und es verbleibt
somit über allen Teilen der Torbereiche dieser Transistoren. Eine Passivierungsschicht 32, die eine
aus der Dampfphase chemisch niedergeschlagene Siliciumdioxidschicht sein kann, wird dann auf die Oberfläche der
Platte in einer Dicke von etwa 3000 bis 10 0OO 8 aufgebracht und die Passivierungsschicht wird durch eine Schutzschicht
oder Deckschicht 34 abgedeckt.
Nach der Erfindung wird der ROM-Speicher in dieser späten Verfahrensstufe nunmehr kodiert, um das gewünschte gespeicherte
Datenmuster zu schaffen. Hierzu wird die Deckschicht 34 entsprechend geätzt, um Fenster zu bilden, wie
z.B. 36 (Fig. 1f), über jedem Tor oder jeder Bit-Stelle in dem Speicher, an welchen es erwünscht ist, eine logische
"0" bzw. den Zustand "Aus" zu speichern. Die Passivierungsschicht
aus Siliciumdioxid wird dann weggeätzt und die restliche Deckschicht und das darunterliegende Siliciumoxid der
Passivierungsschicht werden als Maske benutzt, um die frei-
- 1O 809824/0596
liegende Metallschicht 30 wegzuätzen, beispielsweise unter Verwendung einer Plasmaätzung oder einer chemischen Ätzung.
Wenn das Metall von den gewünschten Torbereichen entfernt worden ist, wird die Platte einer Impfung mit hoher Energie
(z.B. 150 KeV oder höher) ausgesetzt, wobei einzelionisierte
Borionen (B+) eingeimpft werden, wie bei 38 dargestellt. Alternativ können doppelt ionisierte Borionen niedrigerer
Engergie verwendet werden. Die Ionen haben eine ausreichende Energie, um durch die polykristallinen Schichten 14 und 28
und die Siliciumdioxidschicht 12 zum darunterliegenden Substrat zu dringen, um eine eingeimpfte Schicht 40 (mit
höherer Konzentration an Boratomen als im Substrat) im Kanalbereich des linken Transistors zu bilden, der sich
zwischen der Quelle und der Senke 20 und 22 erstreckt (Fig. 1g). Die Platte wird dann in Wasserstoff bei einer
Temperatur zwischen etwa 44O°C und 5OO°C geglüht, um
Strahlungsschäden und schnelle Zustände (fast states) zu eliminieren, und in einer nachfolgenden photolithographischen
Operation wird die Passivierungsschicht erneut selektiv weggeätzt, um die Bereiche für die Anschlußstellen zu
bilden.
Bei einer ausreichenden Dosierung an Borionen (etwa zwischen 1O11 und 1014 Ionen/cm3) hat die eingeimpfte Schicht 40 überall wo sie gebildet worden ist die Wirkung, die Schwellwertspannung des Torbereiches des n-Kanal-Feldeffekttransistors
in positiver Richtung zu verschieben. Die den freigelegten Feldeffekttransistoren zugeordneten Schwellwertspannungen
werden somit mehr positiv als Folge dieser Ioneneinpflanzung,
so daß, wenn eine positive Spannung an die leitende Leitung über dem Bit angelegt wird, an welchem der Einimpfungsbereich
gebildet worden ist, der Transistor nicht einschaltet und kein Strom zwischen der Senke und der Quelle gemessen wird,
- 11 -809824/0596
weshalb das Bit als logische "O" erkannt wird, wie für den
linken Transistor in Fig. 1g dargestellt. Jedoch in jeder Bitstelle,über der kein Fenster in der Passivierungsschicht
weggeätzt worden ist,bilden das Metall und das Passivierungsmaterial,
die über diesen Transistor-Torbereichen verbleiben, eine effektive Impfsperre, weshalb in diesen Stellen keine
Ionenimpfung erfolgt. Eine elektrische Kontinuität längs jeder leitenden Reihe der ROM-Matrix wird bewirkt durch die
elektrische Leitfähigkeit der Metallschicht und der darunterliegenden dotierten polykristallinen Siliciumschicht, und
wo die erstere an den "O"-Bit-Stellen entfernt worden ist,
bildet die restliche Polysiliciumschicht den leitenden Verbindungsweg. Ein Transistor an einer Stelle wie der rechts
in Fig. 1g schaltet bei einer niedrigen Spannung ein, wenn ein Potential an die metallische Leitung gelegt wird, worauf
ein Stromfluß zwischen der Senke und der Quelle hervorgerufen wird und das Bit wird als logische "1" erkannt,
wie dargestellt.
Fig. 2 zeigt eine Stufe in einem alternativen Verfahren nach der Erfindung zum selektiven Bilden eines Widerstandes, einer
Verbindung oder einer leitenden Schicht zwischen zwei zuvor nicht-verbundenen diffundierten Bereichen. Wie dargestellt,
werden p+-Bereiche 42, 44, 46 und 48 in der oberen Fläche eines Silicium-Substrates 50 vom η-Typ gebildet. Eine dünne
Siliciumdioxidschicht 52 und thermisch gewachsene dicke Oxidbereiche 54 werden selektiv auf dem Substrat ausgebildet
und eine dünne Siliciumnitridschicht 56 wird gebildet, die über den Bereichen und der Schicht aus Siliciumdioxid
liegt. In der dünnen Oxidschicht werden öffnungen ausgebildet, um einen Kontakt zwischen Metallelektroden 58 und
und den p+-Quellen- und Senkenbereichen 42 und 44 zu schaffen. Eine metallische Torelektrode 62 wird über den Isolierschichten
52 und 56 des Torbereichs gebildet. Danach wird eine Schicht
- 12 -
809824/0596
64 aus einem passivierenden dielektrischen Material auf der
Oberfläche der gesamten Vorrichtung niedergeschlagen und wie üblich eine Maske gebildet und geätzt, um öffnungen,
wie z.B. 66, zu formen, die sich bis zu dem Metall an den Anschlußstellen erstrecken, an denen ein Kontakt mit dem
Metall hergestellt werden soll.
Nach der Erfindung werden nun zusätzlich zur Bildung der
Fenster an den Anschlußstellen zusätzliche Fenster 68 in Bereichen gebildet, die über ausgewählten dünnen Oicidisolierungsschichten liegen, die nicht durch Metall während
der Bildung des Metallisierungsmusters abgedeckt wurden. Das heißt, während des Ätzprozesses, in welchem öffnungen
durch die Passivierungsschicht zum Metall an den Anschlußstellen gebildet worden sind, wird die Passivierungsschicht ebenfalls weggeätzt bis herab zu der Siliciumnitridschicht, die über dem dünnen Oxid-Isolierungsbereich
liegt.
Die Platte wird dann einer Einpflanzung mit mittlerer Energie von Borionen ausgesetzt, wie bei 70 gezeigt (für ein Substrat
vom η-Typ wie in Fig. 2) oder Phosphorionen (für ein Substrat vom p-Typ). Die Ionen haben eine ausreichende Energie, um
die mehrschichtigen Isolatorbereiche der Nitridschicht 56 und der Oxidschicht 52 zu durchdringen, dort wo diese
Schichten während des Xtzens der Passivierungsschicht freigelegt wurden, und sie treten in die Fläche des Substrates
ein, um eine Impfschicht 72 vom p-Typ zu bilden, die sich
zwischen den nicht-verbundenen p+-Bereichen 46 und 48 erstreckt und diese verbindet.
bindung (leitende Schicht) zwischen zwei zuvor nicht-verbundenen stark diffundierten Bereichen in der letzten
- 13 -809824/0596
9 9
Maskierungsstufe zu programmieren, während dies bisher in
einer früheren photolithographischen Stufe durchgeführt werden mußte. Wenn keine Verbindung in dem besonderen Bereich
erwünscht ist, wo ein dünner mehrschichtiger Isolator keinen Metallüberzug hat, wird dort keine öffnung
während der Anschlußstellen-Maskierung gemacht und die übrige Passivierungsschicht über diesem Bereich bildet
eine Sperre gegen die Impfung von Ionen in das Silicium, so daß die beiden nicht-verbundenen diffundierten Bereiche
ohne Verbindung bleiben, wie gewünscht.
Nach Durchführung der Ioneneinimpfung wird die Platte entweder in Wasserstoff oder Stickstoff bei Temperaturen in
der Größenordnung von 5OO°C legiert, um alle Kontaktstellen
zu bilden, um Strahlungsschäden, die eventuell während des Metallisierungsschrittes entstanden sind, zu eliminieren
und um Schäden am Siliciumgitter zu beseitigen und um elektrisch mehr der eingeimpften Ionen an Stellen zu aktivieren,
wo die Impfung die Siliciumoberflache durchdrungen hat.
Fig. 3 zeigt ein erfindungsgemäßes Verfahren zum selektiven
Formen von Verarmungs-Vorrichtungen ohne zusätzlichen photolithographischen Schritt. Wie dargestellt werden
n+-Bereiche 74, 76, 78 und 80 in der oberen Fläche eines Silicium-Substrats 82 vom p-Typ gebildet. Es werden
p-Bereiche 84 mit Akzeptorkonzentrationen höher als im Substrat in der Oberfläche des Substrates gebildet und
sie erstrecken sich zwischen nicht-verbundenen n+-Bereichen, wie oben anhand der Ausführungsform nach Fig. 1 beschrieben.
Die Torbereiche werden mit einer dünnen Oxid-Isolierschicht 86 und einer dotierten Polysiliciumschicht 88 überzogen,
und die Feldbereiche werden mit einer dicken Siliciumdioxidschicht 90 abgedeckt.
- 14 -
809824/0596
Gemäß der Erfindung ist das Metallisierungsmuster so ausgebildet, daß Metall, wie z.B. bei 92, das Polysiliciuir-Tor
von nur denjenigen Transistoren überdeckt, die vom Verstärkungstyp sein sollen, während die Tore der Transistoren,
die vom Verarmungstyp sein sollen, wie der linke Transistor in Fig. 3, nicht von Metall überdeckt werden.
Wie in Fig. 3 gezeigt, wird die Platte dann einer Ionenimpfung ausgesetzt mit einzeln oder doppelt ionisierten
Ionen vom η-Typ (Phosphor), wie bei 94 gezeigt. Die Ionen haben eine ausreichende Energie, um durch die freiliegende
Polysiliciumschicht 88 und die darunterliegende Oxidschicht durchzudringen und in das Substrat einzudringen, um einen
eingeimpften n-Kanal 96 am Tor des linken Transistors in Fig. 3 zu bilden. Die Bildung des Kanales 96 modifiziert
somit die Schwellwertspannung des linken üansistors, um
diesen Transistor in eine nach der Verarmungsmethode arbeitende Vorrichtung umzuwandeln. Die Metallschicht 92
wirkt als Impfsperre, so daß kein η-Kanal beim Tor des rechten Transistors gebildet wird, der daher ein solcher
vom Verstärkungstyp bleibt. Die Platte wird dann bei niedriger Temperatur (44O°C bis 5OO°C) in Wasserstoff geglüht.
Ein Kontakt zum Silicium-Tor des Verarmungs-Transistors mit einer metallischen Leitung kann erreicht werden, indem
das Siliciumtor über den Feldbereich erweitert wird und eine metallische Leitung darübergeführt wird, wodurch ein
Kontakt zwischen dem Tor und dem Metall bewirkt wird.
Die Fig. 4 und 5 zeigen eine weitere Ausführungsform einer
selektiven Bildung von Verstärkungs- und Verarmungseinrichtungen in einer Metall-Oxid-Silicium-Anordnung mit Siliciumtor, ohne die Notwendigkeit zusätzlicher Maskierungsstufen.
Bei diesem Verfahren wird eine Schicht aus Phosphosilikatglas auf der Platte (wafer) während der Herstellung gebildet,
- 15 -809824/0596
um die darüberliegende Metallisierung (in Fig. 5 nicht gezeigt)
von den dotierten Polysilicium-Torbereichen zu trennen. In den Fig. 4 und 5, die das Verfahren bei der Herstellung
eines n-Kanal-Metalloxid-Silicium-Gerätes darstellen, sind
Teile des Gerätes, die auch bei der Vorrichtung nach Fig. vorhanden sind, mit denselben Bezugszeichen wie in Fig. 3
bezeichnet. Das angewandte Herstellungsverfahren für die Vorrichtung nach den Fig. 4 und 5 führt zu koplanaren
Senken-Quellen- und Kanalbereichen.
In üblicher Weise werden Öffnungen 100 in der Phosphosilikatschicht
geätzt, während der photolithographischen Bearbeitung zur Bildung der Kontakte, um öffnunen zu bilden, durch die
wahlweise ein Kontakt zu den Quellen-Senken- und Torbereichen hergestellt werden kann. In dieser Ausführungsform des Verfahrens
werden weitere Öffnungen, wie z.B. bei 102, während der Kontakt-Photolithographie über den Torbereichen der gewünschten
Verarmungs-Vorrichtungen geschaffen. Wenn die Kontakt-Fenster und die Fenster für die Verarmung auf
diese Weise gebildet sind, wird die Platte einer hochenergetischen einzeln- oder doppeltionisierten Ionenimpfung
unterzogen, wie durch Pfeile 104 angezeigt, wobei das restliche Phosphosilikatglas als Impfsperre wirkt. Alternativ
kann die Deckschicht, die benutzt wird, um die Kontaktlöcher zu bilden, nach der Atzung belassen werden, um eine zusätzliche
Sperre zu schaffen. Durch die Impfung werden Ionen vom η-Typ durch den Polysilicium-Toraufbau der rechten Vorrichtung
in Fig. 5 geführt, um einen eingeimpften Kanal mit η-Typ in der Oberfläche des Substrates vom p-Typ unter
diesem Silicium-Tor-Aufbau zu bilden.
Danach werden, wie in Fig. 4 aber nicht in Fig. 5 gezeigt, die Metallkontakte 108 gebildet, um die Quellen- und Torbereiche
durch die Kontaktöffnungen zu kontaktieren und es
- 16 -
809824/0596
wird -eine Passivierungsschicht über der gesamten Vorrichtung,
wie üblich, ausgebildet.
Die Fig. 6 und 7 zeigen eine Verfahrensstufe ähnlich derjenigen in den Fig. 4 und 5, wobei hier ein MOS-Inverterkreis mit einem Belastungselement vom Verarmungstyp, wie
in Fig. 8 gezeigt, hergestellt wird, wie auf Seite 221 der Zeitschrift "MOS Field Effekt Transistors and Integrated
Circuits" von Paul Richraan, beschrieben und von John
Wiley * Sons 1973 veröffentlicht. Wie Fig. 1 zeigt, sind das Tor und die Quelle der Einrichtung Q1 vom Verarmungstyp miteinander und mit der Ausgangsklemme verbunden.
Fig. 7, die ähnlich Fig. 5 ist und in der entsprechende Bezugszeichen verwendet werden, um entsprechende Elemente
zu bezeichnen, zeigt die photolithographische Arbeitsstufe zur Bildung der Kontakte. Wie in der letzbeschriebenen Ausführungsform werden in dieser Arbeitsstufe Kontaktöffnungen selektiv in der Phosphosilikatschicht 98 gebildet,
wie bei 108 und 110 dargestellt. Ferner wird in demselben Arbeitsschritt eine öffnung 112 in der Phosphosilikatglasschicht an den Orten des Tores und der Quelle des Verarmungstransistors ausgebildet. Hierauf folgt eine Ionenimpfung,
wobei Ionen 114 vom η-Typ mit ausreichender Energie (p-Typ
für ein n-Typ-Substrat) durch die Polysilicium-Oxid-Torstruktur des Verarmungs-Transistors eingeimpft werden, um
wie bei Fig. 5 einen eingeimpften Kanal 116 vom η-Typ zu
bilden, der unter der Sillcium-Torstruktur liegt. Der Kanal 116 modifiziert, wie oben beschrieben, die Schwellwertspannung des Transietors, um, wie gewünscht, einen Transistor
zu bilden, der nach der Verarmungsmethode arbeitet.
Danach wird das Metallisierungsmuster gebildet, um Kontakte durch die zuvor geformten öffnungen in der Phosphosilikat-
- 17 -809824/0596
schicht zu schaffen und zwar zur Versorgung V__ an der
Leitung 118, zum Eingang an der Leitung 120 und zur Versorgung
VDD auf der Leitung 122 und zum Ausgang an der
Leitung 124. Das Metall der Leitung 124 schafft einen Kontakt sowohl zum Tor und zur Quelle des Verarmungs-Transistors,
um einen Anschluß des Transistors Q1 zu erreichen, der in der Schaltung nach Fig. 8 gezeigt ist.
Das Verfahren nach Fig. 9 zeigt eine Stufe zur Programmierung eines ROM-Spei eher s, in__dem Transistoren geschaffen
werden, die die Daten "1" und "O" an ausgewählten Stellen der Datenmatrix speichern und es kann
benutzt werden, um eine Metall-Oxid-Silicium-Vorrichtung
mit Metall-Tor und dicker Oxidschicht zu kodieren, nachdem die Passivierungsschicht aufgebracht worden ist. In der
Figur ist eine p-Kanal-Struktur gezeigt, jedoch wie in allen Ausfuhrungsformen der Erfindung kann das Verfahren
auch leicht verwendet werden, um die entgegengesetzte Polarität (η-Kanal in diesem Fall) herzustellen. Das
Verfahren nach Fig. 9 wird bei einer MOS-Struktur ausgeführt mit einem Silicium-Substrat 126 vom η-Typ, in
welchem p+-Quellen- und Senkenbereiche 128 und 130, z.B. durch Diffusion, ausgebildet werden. Tor-Isolierschichten
132 aus Siliciumdioxid und dicken Siliciumoxid-Bereichen 134 werden in üblicher Weise ausgebildet und dann mit einer
dünnen Schicht 136 aus n+-dotiertem Polysilicium überzogen.
Danach wird Metall niedergeschlagen und weggeätzt, um eine Metallisierungsschicht 138 über der dotierten Polysiliciumschicht
136 zu bilden. Das Metall wird nach der Ätzung als Maske benutzt, um die freiliegende dotierte Polysiliciumschicht
zu ätzen. Danach wird eine Passivierungsschicht auf die Oberfläche der Platte aufgebracht.
- 18 -
809824/0596
Das erfindungsgemäße Verfahren nach Fig. 9 weicht von den
üblichen Techniken ab, durch Ätzen von Fenstern durch ausgewählte Stellen der Passivierungsschicht, wie z.B. bei
142, und zwar über jeder Stelle, an der eine "O"-Speicherstelle geschaffen werden soll. Unter Verwendung der restlichen Passivierungsschicht als Maske wird das freiliegende Metall an den ausgewählten Stellen weggeätzt,
um die Polysiliciumschicht freizumachen, bzw. zu lassen. Danach wird eine Ionenimpfung durchgeführt, wobei einzelnionisierte oder doppeltionisierte Phosphorionen 144 verwendet werden, die eine ausreichende Energie haben, um
durch die freiliegende Polysilicium-Silicium-Dioxid-Torstruktur durchzudringen, um eine eingeimpfte Schicht 146
vom η-Typ zu erzeugen, die sich zwischen dem Quellenbereich 128 und dem Senkenbereich 130 erstreckt. Die eingeimpfte Schicht verschiebt die Schwellwertspannung des
linken Transistors in Fig. 9, um, wie gewünscht, ein logisches Bit "O" zu erzeugen.
Die metalldotierten Polysilicium-Verbindungen (Aluminium) im Aufbau nach Fig. 9 haben ferner vorteilhafte Auswirkungen
hinsichtlich der Beseitigung von Leckage-Strömen, die durch Aluminiumspitzen (aluminium spiking) entstehen, die durch
Versetzungen und durch flache Übergangszonen in das Substrat
reichen. An den Stellen der Kontaktlöcher wirkt die dotierte Schicht aus Polysiliciuro als Sperre gegen das Eindringen von
Aluminium durch die darunterliegende Übergangszone während des Legierungsschrittes. Die Wirksamkeit der dotierten
Polysiliciumschicht hängt stark von ihrer Dicke und dem Grad der Ordnung/Unordnung des Gitters des Polysilicium-Materials selbst ab.
Das in den Fig. 10 und 11 dargestellte Verfahren erlaubt
das Kodieren eines n-Kanal-ROM-Speichers gleichzeitig mit
- 19 -809824/0596
der Bildung der Maske für die Anschlüsse. Insoweit das Verfahren nach den Fig. 10 und 11 demjenigen nach den
Fig. 4 und 5 entspricht, werden entsprechende Bezugszeichen für entsprechende Elemente verwendet. Wie
Fig. 11 zeigt, wird eine Phosphosilikat-Glasschicht über den dicken Oxidbereichen 90, den Polysilicium-Oxid-Tor-Strukturen
und den freiliegenden Senken- und Quellenbereichen gebildet. Danach werden Kontaktöffnungen in
der Schicht 148 ausgebildet und eine selektiv geätzte Metallisierungsschicht 150 hergestellt, die einen Kontakt
mit dem Tor, der Quelle und der Senke über diese öffnungen schafft. Danach wird bei niedriger Temperatur eine
Passivierungsschicht 152 aus Siliciumnitrid auf der Oberfläche der Platte niedergeschlagen.
Um einen ROM-Speicher während des letzten photolithographischen Arbeitsschrittes zu kodieren, während welchem öffnungen in
der Passivierungsschicht an den gewünschten Anschlußstellen ausgebildet werden, werden weitere öffnungen in der Passivierungsschicht
an spezifischen Stellen innerhalb der ROM-Matrix geformt. Danach wird unter Verwendung der
restlichen Passivierungsschicht und der darüberliegenden Deckschicht als Maske die freiliegende Phosphosilikat-Glasschicht
weggeätzt, z.B. unter Verwendung eines chemischen Ätzmittels oder eines Plasmaätzmittels, um ein Fenster
zu bilden, das entweder einen Teil oder die gesamte PoIysiliciumschicht
88a freiläßt, die über der Tor-Isolier-Oxidschicht 86a liegt.
Danach wird eine Impfung vorgenommen unter Verwendung von hochenergetischen einzelnionisierten oder doppeltionisierten
Borionen 156, wobei die restliche Passivierungsschicht, die Metallisierungsschicht, die Phosphosilikat-Schicht ader die
restliche Deckschicht einzeln oder insgesamt als Impfsperre
- 20 809824/0596
wirken. Als Folge der IonenimpfungvArd ein Kanal 158 mit
p-Typ in einem Teil oder im ganzen Kanalbereich im rechten Transistor von Fig. 11 gebildet, wodurch die dem Transistor
zugeordnete Schwellwertspannung verändert wird, wodurch dieser in den "Aus"-Zustand, der einem logisch "O"-Zustand
entspricht, gebracht wird. Ein metallischer Kontakt 160 (Fig. 10) wird an der Polysilicium-Torstruktur des Transistors
angebracht. Der linke Transistor, der durch die Passivierungsschicht und die Phosphosilikat-Schicht während der Ionenimpfung geschützt war, bleibt unbeeinflußt von den Ionen
und ist daher in einem logisch "1"-Zustand.
Das erfindungsgemäße Verfahren ermöglicht die selektive Modifizierung einer MOS-Vorrichtung (Metall-Oxid-Silicium-Vorrichtung) z.B. die Kodierung oder Programmierung der
Bit-Stellen eines ROM-Speichers, oder die Herstellung von Verarmungstransistoren in oder kurz vor der Endstufe
der Herstellung der Platten, und praktisch ohne zusätzliche photolithographische Arbeiten und Maskierungen. Die Modifizierung der MOS-Vorrichtungen kann erreicht werden
während der Kontaktbildung, der Metallisierung oder der Maskenbildung für die Anschlüsse, worauf eine Ionenimpfung
durch öffnungen hindurch erfolgt, die während dieser Operationen gebildet wurden, um eine eingeimpfte Schicht an
gewünschten Stellen des Tor-Kanals zu bilden, durch welche die Charakteristiken der MOS-Vorrichtungen modifiziert
werden.
Nach der Erfindung können somit nahezu fertiggestellte MOS-Vorrichtungen hergestellt und in Plattenform gelagert werden,
d.h. z.B. im Falle eines ROM-Speichers fertig zur Programmierung und sie können dann schnell vervollständigt jwerden.
Das Verfahren nach der Erfindung eignet sich besonders zur Herstellung von ROM-Speichern (Read Only Memory) sowie
- 21 -809824/0596
zugehörige Eingang-Ausgang-Kreise für periphere Schaltungen auf einem einzelnen Plättchen (chip). Es können Hochgeschwindigkeits-Mikroprozessoren
mit ROM-Speichern und Speicher mit direktem Zugriff, komplett mit Eingängen und Ausgängen auf nur einem einzelnen Chip hergestellt
werden, worauf die ROM-Speicher und die Eingang-Ausgang-Schaltungen programmiert werden, nachdem die Passivierungsschicht
auf der Platte (wafer) aufgebracht ist. Nach der Erfindung kann daher ein Produkt hergestellt werden, nahezu
fertig bis auf die letzten Stufen und es kann dann später kodiert oder programmiert werden, wobei nur ein
Bruchteil der bisherigen Zeit erforderlich ist, um eine MOS-Schaltung zu entwerfen und herzustellen. Die unprogrammierten
Platten können dann auf Lager gehalten werden, bis sie in den Endstufen des Verfahrens programmiert werden.
Das Verfahren kann mit unterschiedlichen Arten von Materialien für die Passivierungsschichten angewendet werden, wie z.B.
Silicium-Dioxid, Silicium-Nitrid, dotiertes Silicium-Dioxid und Aluminiumoxid. Bei der Impfung können einzeln, doppelt
oder dreifach ionisierte Borionen oder Phosphorionen verwendet werden mit geeigneter Energie und Dosierungsstärke,
solange die Ionen in ausreichenden Mengen durch die freigelegten Schichten in das Substrat eindringen. Während das
Verfahren hier in Verbindung mit einem η-Kanal oder p-Kanal beschrieben wurde, kann es jeweils auch für die entgegengesetzte
Polarität verwendet werden.
Nach dem erfindungsgemäßen Verfahren ist es somit möglich,
selektiv die elektrischen Eigenschaften von MOS-Vorrichtungen in einer späten Herstellungstufe zu modifizieren, beispielsweise
die Datenstellen "1" und "O" eines ROM-Speichers, oder Vorrichtungen zu erzeugen, die nach der Verstärkungs- und
- 22 -
809824/0596
Verarmungsmethode arbeiten. Nach einer Ausführungsform
werden zusätzlich zur Ausbildung von öffnungen in der Passivierungsschicht zur Bildung der Anschlüsse weitere
öffnungen in der Passivierungsschicht an Stellen gebildet, an denen ein Daten-Bit von einem von zwei Niveaus erzeugt
werden soll. Danach wird eine Ionenimpfung durch die freiliegenden Polysilicium-Tor-Strukturen vorgenommen,
um eine Impfschicht in den Kanalbereichen ausgewählter MOS-Vorrichtungen zu schaffen und dadurch permanent
die Schwellwertspannungen dieser Vorrichtungen zu verändern. Bei anderen AusfUhrungsformen wird die Ionenimpfung durch öffnungen vorgenommen, die selektiv in
anderen Schichten ausgebildet worden sind, um geimpfte Bereiche an ausgewählten Stellen zu schaffen, um die
MOS-Vorrichtungen an diesen Stellen zu modifizieren.
809824/0596
Claims (23)
- PatentansprücheVerfahren zur Herstellung einer integrierten Halbleiterschaltung, dadurch gekennzeichnet , daß in einer Fläche eines Substrates eines ersten Leitfähigkeitstyps im Abstand liegende Bereiche entgegengesetzten Leitfähigkeitstyps ausgebildet werden, daß ein Kanalbereich zwischen benachbarten Paaren dieser Bereiche gebildet wird, die die Quellen- und Senkenbereiche eine Mehrzahl von Feldeffekt-Transistoren bilden, daß eine dünne über den Kanalbereichen liegende Tor-Isolierschicht gebildet wird, daß eine dotierte Polysilicium-Schicht für eine Tor-Elektrode gebildet wird, die über der Tor-Isolierschicht jedes Kanalbereiches liegt, daß eine Passivierungsschicht über der Polysilicium-Schicht gebildet wird, wodurch eine vollständige Halbleitervorrichtung mit dieser obenliegenden Passivierungsschicht gebildet wird, die eine Schutzschicht für die Vorrichtung bildet, so daß diese in dieser Form gelagert werden kann, wobei die Transistoren in dieser Stufe der Bearbeitung im wesentlichen gleiche elektrische Eigenschaften haben, daß dann die elektrischen Eigenschaften von ausgewählten Transistoren modifiziert werden, indem selektiv öffnungen in der Pssivierungsschicht gebildet werden, die über ausgewählten Kanalbereichen liegen, wodurch Teile der darunterliegenden Polysiliciumschicht freigelegt werden, daß danach, unter Verwendung der restlichen Passivierungsschicht als Impfsperre, Ionen durch diese öffnungen eingeimpft werden, die durch die Entfernung von Teilen der Passivierungs-809824/0596schicht gebildet worden sind, wobei diese Ionen eine ausreichende Energie haben, um durch die freiliegenden Teile der Polysilicium-Schicht und der darunterliegenden Tor-Isolierschicht einzudringen, so daß durch die eingeimpften Bereiche die elektrischen Eigenschaften dieser ausgewählten Transistoren modifiziert und eine andere elektrische Eigenschaft gebildet wird, und daß der übrige Teil der Passivierungsschicht erhalten wird, um einen mechanischen Schutz für die modifizierte Vorrichtung zu bilden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß selektiv eine Metallisierungsschicht vor der Herstellung der Passivierungsschicht gebildet wird, und daß die slektive Ausbildung von öffnungen in der Passivierungsschicht gleichzeitig mit der Bildung von Öffnungen in der Passivierungsschicht an ausgewählten Stellen über der Metallschicht vorgenommen wird, an welchen Anschlüsse ausgebildet werden sollen.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Ionen von einem Leitfähigkeitstyp sind, der entgegengesetzt zu demjenigen des Substrates ist.
- 4. Verfahren nach Anspruch 1, insbesondere zur Herstellung eines Metall-Oxid-Silicium-Festspeichers (Read Only Memory), dadurch gekennzeichnet , daß ein Substrat einer ersten Leitfähigkeit bereitgestellt wird, daß eine Vielzahl von Paaren von dotierten Bereichen in der oberen Fläche des Substrates mit entgegengesetzter Leitfähigkeit ausgebildet wird, wobei diese Paare von Bereichen zusammengehörige Quellen- und Senken-Bereiche eines Feldeffekt-809824/0596Transistors darstellen, an welchen die Datensignale logisch "1" oder logisch "O" gebildet werden sollen, daß ein Kanal-Bereich in dem Substrat zwischen jedem der Paare zusammengehöriger Regionen ausgebildet wird, daß eine Tor-Isolierschicht über jedem der Kanal-Bereiche gebildet wird, daß eine dotierte Polysilicium-Schicht und eine darüberliegende Metallisierungsschicht über der Tor-Isolierschicht in jedem der Kanalbereiche ausgebildet wird, daß eine Passivierungsschicht über der Metallisierungsschicht gebildet wird, daß danach Fenster in der Passivierungsschicht an Stellen ausgebildet werden, die über den Transistoren liegen, in denen ein Datensignal von einem dieser beiden logischen Zustände gespeichert werden soll, daß dann die Teile der Metallisierungsschicht unter den Fenstern entfernt werden, um dadurch Teile der dotierten Polysilicium-Schicht, die unter den entfernten Teilen der Metallisierungsschicht liegen, freizulegen, worauf Ionen durch die Fenster eingeimpft werden mit einer ausreichenden Energie, um durch die freiliegenden Teile der dotierten Polysiliciumschicht und der Tor-Isolierschicht durchzudringen und in den Kanalbereichen unter den freiliegenden Teilen der dotierten Polysilicium-Schicht und der darunterliegenden Tor-Isolierschicht eingeimpfte Schichten mit einer ausreichenden Verunreinigungskonzentration zu bilden, um die Schwellwertspannung, die den Kanalbereichen zugeordnet ist, zu modifizieren und um einen dieser logischen Zustände zu erzeugen.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß die Ionen dieselbe Leitfähigkeit haben wie das Substrat.809824/0596
- 6. Verfahren nach Anspruch 1, insbesondere zur Herstellung eines MOS-Mikro-Prograrranspeichers, dadurch gekennzeichnet , daß ein Substrat einer ersten Leitfähigkeit bereitgestellt wird, daß eine Vielzahl von Paaren von Bereichen in der oberen Fläche des Substrates mit entgegengesetzter Leitfähigkeit gebildet wird, daß diese Bereiche zusammengehörige Quellen- und Senkenbereiche eines Feldeffekt-Transistors darstellen, in welchem die Datensignale logisch *1" oder logiftch "O" ausgebildet werden sollen, daß ein Kanalbereich in dem Substrat zwischen jedem der Paare der zusammengehörigen Bereiche ausgebildet wird, daß ein Toraufbau mit einem Tor-Isolierfilm und einer darüberliegenden dotierten Polysilicium-Schicht an der Oberfläche des Substrates über den Kanalbereichen ausgebildet wird, daß eine dicke Isolierschicht über der Polysilicium-Schicht und über der übrigen freiliegenden Fläche des Substrates ausgebildet wird, daß selektiv Öffnungen in dieser dicken Isolierschicht geformt werden, die sich bis zur oberen Fläche der Polysilicium-Schicht erstrecken, daß selektiv weitere Öffnungen in der dicken Isolierschicht ausgebildet werden, die sich bis zur Oberfläche des Substrates zu ausgewählten Quellen- und Senkenbereichen erstrecken, daß eine Metallisierungsschicht in ausgewählten öffnungen gebildet wird, die sich zur Oberfläche des Substrates erstreckt, um einen Kontakt mit den ausgewählten Quellen- und Senkenbereichen zu schaffen, daß dann eine Passivierungsschicht über der dicken Isolierschicht und der Metallisierungsschicht gebildet wird, daß die Passivierungsschicht an diesen Stellen über den Transistoren weggeätzt wird, an denen ein Datensignal von einem dieser beiden logischen Zustände gespeichert werden soll, daß der übrige Teil der Passivierungsschicht als Maske zur Bildung809824/0596von Impföffnungen verwendet wird, daß dann durch die Impföffnungen Ionen mit ausreichender Energie eingeimpft werden, um die freiliegenden Teile der PoIysilicium-Schicht zu durchdringen und in den Kanalbereichen unter den Impföffnungen eine eingeimpfte Schicht mit ausreichender Verunreinigungskonzentration zu erzeugen, um die Schwellwertspannung der darunterliegenden Kanalbereiche zu modifizieren und dadurch einen dieser logischen Zustände zu erzeugen.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die Ionen dieselbe Leitfähigkeit haben wie das Substrat.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß die dicke Isolierschicht Phosphosilikat-Glas enthält.
- 9. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die Passivierungsschicht Siliciumnitrid enthält.
- 10. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die öffnungen und die zusätzlichen öffnungen in der dicken Isolierschicht gleichzeitig gebildet werden.
- 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß die dicke Isolierschicht eine Schicht aus Phosphosilikat-Glas enthält.
- 12. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daft die Ionen dieselbe Leitfähigkeit wie das Substrat haben.809824/0596
- 13. Verfahren nach Anspruch 4, dadurch gekennzeichnet , daß die Ionen dieselbe Leitfähigkeit wie das Substrat haben.
- 14. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß die Ionen dieselbe Leitfähigkeit wie das Substrat haben.
- 15. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß selektiv eine Metallisierungsschicht vor der Bildung der Passivierungsschicht hergestellt wird, daß die Ätzung der Passivierungsschicht gleichzeitig mit der Bildung der Öffnungen in der Passivierungsschicht an ausgewählten Stellen erfolgt, die über der Metallisierungsschicht liegen und an denen die Anschlüsse ausgebildet werden sollen.
- 16. Integrierte Halbleiterschaltung nach dem Verfahren nach einem der Ansprüche 1 bis 15, gekennzeichnet durch ein Halbleitersubstrat, diffundierte Bereiche, die selektiv in einer Fläche des Substrates ausgebildet sind, dünne Isolierbereiche, dicke Isolierbereiche, polykristalline Siliciumbereiche und metallische Verbindungen, die jeweils selektiv über ausgewählten Bereichen der Fläche des Substrates ausgebildet sind, wobei die diffundierten Bereiche, die dünnen und die dicken Isolierbereiche, die polykristallinen Siliciumbereiche und die metallischen Verbindungen einen integrierten Schaltkreis bilden, ferner durch eine Isolierschicht über dem integrierten Schaltkreis, die eine Passivierungsschicht bildet und einen mechanischen Schutz für den integrierten Schaltkreis darstellt, ferner dadurch, daß die Isolierschicht Öffnungen aufweist, die selektiv an Stellen über den809824/0596ausgewählten Teilen von ausgewählten metallischen Verbindungen ausgebildet sind, an denen Anschlüsse vorgesehen sind, daß die Isolierschicht wenigstens eine weitere öffnung aufweist, die selektiv in ihr und über einem Teil des integrierten Schaltkreises an einer anderen Stelle ausgebildet ist und daß diese eine,zusätzliche öffnung über einem der polykristallinen Siliciumbereiche liegt, der über einem der dünnen Isolierbereiche liegt.
- 17. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß der integrierte Schaltkreis ein Metall-Isolator-Halbleiter-Schaltkreis ist.
- 18. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß die diffundierten Bereiche eine Leitfähigkeit entgegengesetzt zu derjenigen des Halbleitersubstrates besitzen.
- 19. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß die Isolierschicht Siliciumdioxid enthält.
- 20. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß die Isolierschicht Siliciumnitrid enthält.
- 21. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß die Isolierschicht eine Schicht aus Siliciumoxid enthält, die von einer Schicht aus Siliciumnitrid überdeckt ist.
- 22. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß die Konzentration der Verun-809824/0596reinigungsatome an der Oberfläche des Halbleiter-Substrates wahlweise an Stellen geändert ist, die wenigstens unter einer dieser zusätzlichen öffnungen liegen.
- 23. Schaltung nach Anspruch 16, dadurch gekennzeichnet , daß eine weitere Isolierschicht vorgesehen ist, die über der ersten Isolierschicht aufgebracht ist und die die Funktion einer weiteren Passivierungsschicht hat, daß ferner selektiv öffnungen in dieser weiteren Isolierschicht an Stellen ausgebildet sind, an denen Anschlüsse gebildet werden sollen.809824/0596
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/750,368 US4080718A (en) | 1976-12-14 | 1976-12-14 | Method of modifying electrical characteristics of MOS devices using ion implantation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2750209A1 true DE2750209A1 (de) | 1978-06-15 |
| DE2750209C2 DE2750209C2 (de) | 1986-03-27 |
Family
ID=25017581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2750209A Expired DE2750209C2 (de) | 1976-12-14 | 1977-11-10 | Verfahren zur Herstellung einer integrierten ROM-Speicheranordnung mit Feldeffekttransistoren |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4080718A (de) |
| JP (1) | JPS5375781A (de) |
| CA (1) | CA1111147A (de) |
| DE (1) | DE2750209C2 (de) |
| FR (1) | FR2374739A1 (de) |
| GB (2) | GB1594958A (de) |
| IT (1) | IT1089901B (de) |
| NL (1) | NL7713855A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832388A1 (de) * | 1978-07-24 | 1980-02-14 | Siemens Ag | Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt |
| DE3224287A1 (de) * | 1981-06-30 | 1983-01-13 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Herstellungsverfahren fuer eine halbleitervorrichtung |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4294001A (en) * | 1979-01-08 | 1981-10-13 | Texas Instruments Incorporated | Method of making implant programmable metal gate MOS read only memory |
| US4208780A (en) * | 1978-08-03 | 1980-06-24 | Rca Corporation | Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer |
| US4210465A (en) * | 1978-11-20 | 1980-07-01 | Ncr Corporation | CISFET Processing including simultaneous implantation of spaced polycrystalline silicon regions and non-memory FET channel |
| US4212684A (en) * | 1978-11-20 | 1980-07-15 | Ncr Corporation | CISFET Processing including simultaneous doping of silicon components and FET channels |
| JPS5570072A (en) * | 1978-11-21 | 1980-05-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor read only memory |
| US4305760A (en) * | 1978-12-22 | 1981-12-15 | Ncr Corporation | Polysilicon-to-substrate contact processing |
| US4342100A (en) * | 1979-01-08 | 1982-07-27 | Texas Instruments Incorporated | Implant programmable metal gate MOS read only memory |
| JPS5599722A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Preparation of semiconductor device |
| JPS5643756A (en) * | 1979-09-18 | 1981-04-22 | Seiko Epson Corp | Manufacture of semiconductor device |
| US4336647A (en) * | 1979-12-21 | 1982-06-29 | Texas Instruments Incorporated | Method of making implant programmable N-channel read only memory |
| US4441941A (en) * | 1980-03-06 | 1984-04-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device employing element isolation using insulating materials |
| US4315781A (en) * | 1980-04-23 | 1982-02-16 | Hughes Aircraft Company | Method of controlling MOSFET threshold voltage with self-aligned channel stop |
| JPS56150860A (en) * | 1980-04-24 | 1981-11-21 | Fujitsu Ltd | Manufacture of semiconductor memory device |
| US4519849A (en) * | 1980-10-14 | 1985-05-28 | Intel Corporation | Method of making EPROM cell with reduced programming voltage |
| US4365405A (en) * | 1981-05-28 | 1982-12-28 | General Motors Corporation | Method of late programming read only memory devices |
| US4359817A (en) * | 1981-05-28 | 1982-11-23 | General Motors Corporation | Method for making late programmable read-only memory devices |
| US4358889A (en) * | 1981-05-28 | 1982-11-16 | General Motors Corporation | Process for making a late programming enhanced contact ROM |
| US4364165A (en) * | 1981-05-28 | 1982-12-21 | General Motors Corporation | Late programming using a silicon nitride interlayer |
| JPS583265A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5821369A (ja) * | 1981-07-30 | 1983-02-08 | Toshiba Corp | 固定記憶装置 |
| JPS59132651A (ja) * | 1983-01-20 | 1984-07-30 | Sanyo Electric Co Ltd | 半導体読出し専用メモリのデ−タ固定方法 |
| US4547959A (en) * | 1983-02-22 | 1985-10-22 | General Motors Corporation | Uses for buried contacts in integrated circuits |
| US4514893A (en) * | 1983-04-29 | 1985-05-07 | At&T Bell Laboratories | Fabrication of FETs |
| DE3318213A1 (de) * | 1983-05-19 | 1984-11-22 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten |
| JPS5910261A (ja) * | 1983-06-24 | 1984-01-19 | Toshiba Corp | 半導体論理回路装置 |
| US5210042A (en) * | 1983-09-26 | 1993-05-11 | Fujitsu Limited | Method of producing semiconductor device |
| JPS60130844A (ja) * | 1983-12-20 | 1985-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| IT1213230B (it) * | 1984-10-23 | 1989-12-14 | Ates Componenti Elettron | Processo planox a becco ridotto per la formazione di componenti elettronici integrati. |
| JPS61222175A (ja) * | 1985-03-01 | 1986-10-02 | Fujitsu Ltd | 半導体記憶装置の製造方法 |
| JPS61183548U (de) * | 1986-05-01 | 1986-11-15 | ||
| US4679302A (en) * | 1986-05-12 | 1987-07-14 | Northern Telecom Limited | Double polysilicon integrated circuit process |
| US5275959A (en) * | 1986-06-25 | 1994-01-04 | Hitachi, Ltd. | Process for producing ROM |
| US5149669A (en) * | 1987-03-06 | 1992-09-22 | Seiko Instruments Inc. | Method of forming an isolation region in a semiconductor device |
| JP2797538B2 (ja) * | 1989-10-27 | 1998-09-17 | ソニー株式会社 | 読み出し専用メモリ装置の製造方法 |
| US5648288A (en) * | 1992-03-20 | 1997-07-15 | Siliconix Incorporated | Threshold adjustment in field effect semiconductor devices |
| US5215937A (en) * | 1992-05-07 | 1993-06-01 | Advanced Micro Devices, Inc. | Optimizing doping control in short channel MOS |
| US5212106A (en) * | 1992-05-07 | 1993-05-18 | Advanced Micro Devices, Inc. | Optimizing doping control in short channel MOS |
| JP3181695B2 (ja) * | 1992-07-08 | 2001-07-03 | ローム株式会社 | Ｓｏｉ基板を用いた半導体装置の製造方法 |
| JP2701763B2 (ja) * | 1994-11-04 | 1998-01-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| WO2001016999A2 (en) * | 1999-08-27 | 2001-03-08 | Macronix America, Inc. | New approach for multilevel mrom |
| US6455903B1 (en) * | 2000-01-26 | 2002-09-24 | Advanced Micro Devices, Inc. | Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation |
| JP2001313389A (ja) * | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| CN102800593B (zh) * | 2011-05-25 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2540350A1 (de) * | 1974-09-11 | 1976-04-01 | Hitachi Ltd | Halbleiter-bauelement |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2112024B1 (de) * | 1970-07-02 | 1973-11-16 | Commissariat Energie Atomique | |
| US3775191A (en) * | 1971-06-28 | 1973-11-27 | Bell Canada Northern Electric | Modification of channel regions in insulated gate field effect transistors |
| GB1345818A (en) * | 1971-07-27 | 1974-02-06 | Mullard Ltd | Semiconductor devices |
| GB1392599A (en) * | 1971-07-28 | 1975-04-30 | Mullard Ltd | Semiconductor memory elements |
| US3837071A (en) * | 1973-01-16 | 1974-09-24 | Rca Corp | Method of simultaneously making a sigfet and a mosfet |
| US3873372A (en) * | 1973-07-09 | 1975-03-25 | Ibm | Method for producing improved transistor devices |
| US3914855A (en) * | 1974-05-09 | 1975-10-28 | Bell Telephone Labor Inc | Methods for making MOS read-only memories |
| JPS51111020A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor fixing memory equipment |
-
1976
- 1976-12-14 US US05/750,368 patent/US4080718A/en not_active Expired - Lifetime
-
1977
- 1977-10-11 CA CA288,419A patent/CA1111147A/en not_active Expired
- 1977-11-07 GB GB33711/79A patent/GB1594958A/en not_active Expired
- 1977-11-07 GB GB46245/77A patent/GB1594957A/en not_active Expired
- 1977-11-10 DE DE2750209A patent/DE2750209C2/de not_active Expired
- 1977-12-07 FR FR7736804A patent/FR2374739A1/fr active Granted
- 1977-12-13 JP JP14894277A patent/JPS5375781A/ja active Granted
- 1977-12-13 IT IT09653/77A patent/IT1089901B/it active
- 1977-12-14 NL NL7713855A patent/NL7713855A/xx not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2540350A1 (de) * | 1974-09-11 | 1976-04-01 | Hitachi Ltd | Halbleiter-bauelement |
Non-Patent Citations (1)
| Title |
|---|
| US-Z.: "IEEE J. of Solid-State Circuits", Bd. SC-11, No. 3, Juni 1976, S. 360-364 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832388A1 (de) * | 1978-07-24 | 1980-02-14 | Siemens Ag | Verfahren zum herstellen einer integrierten mehrschichtisolator-speicherzelle in silizium-gate-technologie mit selbstjustierendem, ueberlappenden polysilizium-kontakt |
| DE3224287A1 (de) * | 1981-06-30 | 1983-01-13 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Herstellungsverfahren fuer eine halbleitervorrichtung |
| DE3224287C2 (de) * | 1981-06-30 | 1988-04-28 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, Jp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6219077B2 (de) | 1987-04-25 |
| FR2374739A1 (fr) | 1978-07-13 |
| FR2374739B1 (de) | 1983-01-07 |
| JPS5375781A (en) | 1978-07-05 |
| US4080718A (en) | 1978-03-28 |
| NL7713855A (nl) | 1978-06-16 |
| DE2750209C2 (de) | 1986-03-27 |
| CA1111147A (en) | 1981-10-20 |
| GB1594958A (en) | 1981-08-05 |
| IT1089901B (it) | 1985-06-18 |
| GB1594957A (en) | 1981-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2750209A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE3019850C2 (de) | ||
| DE3530065C2 (de) | Verfahren zur Herstellung eines Halbleiters | |
| DE2745857C2 (de) | ||
| DE3229250C2 (de) | ||
| DE19747159B4 (de) | Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung | |
| DE69728259T2 (de) | Siliciumkarbid-cmos und herstellungsverfahren | |
| DE2502235C2 (de) | ||
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| DE4326489A1 (de) | Transistorantisicherung für einen programmierbaren Nur-Lesespeicher | |
| DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| DE2741152A1 (de) | Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung | |
| DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
| DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
| DE2809233A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE3103143A1 (de) | Halbleiterspeicher | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE3030385A1 (de) | Mos-halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE19541496A1 (de) | Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung | |
| DE3939305A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE3224287C2 (de) | ||
| DE2758161A1 (de) | Elektrisch programmierbare halbleiter-dauerspeichermatrix |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: MUELLER, H., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
| 8125 | Change of the main classification |
Ipc: H01L 27/10 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |