DE2758829C2 - Datenverarbeitungsanlage mit mehreren Prozessoren - Google Patents

Datenverarbeitungsanlage mit mehreren Prozessoren

Info

Publication number
DE2758829C2
DE2758829C2 DE2758829A DE2758829A DE2758829C2 DE 2758829 C2 DE2758829 C2 DE 2758829C2 DE 2758829 A DE2758829 A DE 2758829A DE 2758829 A DE2758829 A DE 2758829A DE 2758829 C2 DE2758829 C2 DE 2758829C2
Authority
DE
Germany
Prior art keywords
memory
processors
processing system
data processing
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2758829A
Other languages
English (en)
Other versions
DE2758829A1 (de
Inventor
Clive David Purchase Writtle Essex Gildersleeves
Brian William Chelmsford Essex Partridge
Keith Leslie Brentwood Essex Ryder
Arthur Philip Chelmsford Essex Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Electronics Ltd
Original Assignee
Marconi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Co Ltd filed Critical Marconi Co Ltd
Publication of DE2758829A1 publication Critical patent/DE2758829A1/de
Application granted granted Critical
Publication of DE2758829C2 publication Critical patent/DE2758829C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory

Description

beispielsweise acht Bits umfassender Bereichsadressencode dem zweiten Teil des vom Prozessor erzeugten mehrteiligen Adressencodes hinzugefügt, so daß zur Adiessierung des Hauptspeichers ein 20-Bit-Wort zur Verfugung steht Hiermit können nun 1 043 576 einzelne Speicherplätze adressiert werden.
Je nach Bedarf können bei der erfindungsgemäßen Datenverarbeitungsanlage auch Speicher mit größeren oder kleineren Kapazitäten adressiert werden. Auf diese Weise ist es also möglich, auch sehr große Speicher in vollem Unu^ng mit relativ geringem Aufwand für Prozessoren mit relativ kleiner Kapazität voll zugänglich zu machen.
Weitere vorteilhafte Ausführungsbeispiele der Erfindung sind in den Unteransprüchen beschrieben.
Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen
F i g. 1 und F i g. 2 schematische Blockdiagramme, die schematisch zwei Ausführungsformen einer Datenverarbeitungsanlage darstellen. In beiden Figuren wurden für gleiche Bauelemente gleiche Bezugszeichen verwendet.
Nach Fig. 1 sind zwölf Prozessoren (1 ..., 12) an einen Datenübertragungsweg 13 angeschlossen. Ein Hauptspeicher 14, ein Umsetztabellenspeicher 15, eine Steuereinrichtung 16 und ein exekutiver Prozessor 17 sind ebenfalls an den Datenübertragungsweg 13 angeschlossen.
Der Datenübertragungsweg 13 wird durch die Steuereinrichtung 16 so gesteuert, daß die Übertragung folgender Signale möglich ist:
a) Von den Prozessoren 1 12 stammende Signale,
die zeigen, welche dieser Prozessoren 1,.., 12 im Augenblick auf eine Verwendung des Datenübertragungsweges 13 warten.
b) Signale von der Steuereinrichtung 16 des Datenübertragungsweges 13. Diese Signale zeigen an, welcher der Prozessoren 1,..., 12 den Datenübertragungsweg 13 verwenden soll, wenn dieser frei wird.
c) Ein von einem der Prozessoren 1 12 erzeugtes
digitales Codewort, welches diejenige Dateneinheit definiert, zu der ein Zugriff durch jenen Prozessor benötigt wird.
d) Ein Signal, das die Art des geforderten Zugriffs definiert, womit beispielsweise ein »Lese«- oder »Einschreib«-Vorgang gemeint ist, und
e) Signale, welche den Inhalt derjenigen Dateneinheit definieren, zu der ein Zugriff nötig ist. Diese zuletzt erwähnten Signale werden von demjenigen digitalen Prozessor, der augenblicklich den Datenübertragungsweg 13 für »Einschreib«-Operationen verwendet, und vom Hauptspeicher 14 oder "om Umsetztabellenspeicher 15 oder von demjenigen der
digitalen Prozessoren 1 12 erzeugt, welcher die
Daten für »Lese«-Operationen bereitstellt.
Der an sich bekannte Datenübertragungsweg 13 ist so ausgebildet, daß er auch andere Informationstypen tragen kann; damit sind beispielsweise Signale gemeint, die anzeigen, wann besondere Dateneinheiten auf dem Datenübertragungsweg 13 verfügbar sind oder wann die Übertragung besonderer informationssätze abgeschlossen ist oder die sich auf die Funktionen des exekutiven Prozessores 17 beziehen.
Der Umsetztabellenspeicher 15 enthält zwölf Tabellengruppen, von denen jede gegenüber einem unterschiedlichen Prozessor der Prozessoren 1 — 12 individuell ist Jede gespeicherte Tabelle enthält eine Gruppe aus adressierenden Codewörtern, die sich auf unterschiedliche Bereiche des Hauptspeichers 14 beziehen.
Jeder Bereich des Hauptspeichers 14 enthält eine Vielzahl von Datenspeicherplätzen für individuelle Dateneinheiten, die von einem oder von mehreren der Prozessoren 1,.., 12 zu unterschiedlichen Zeiten benötigt werden können.
to Jeder digitale Prozessor 1,.., 12 kann ein adressierendes Codewort erzeugen, das aus sechzehn Bits besteht Der Hauptspeicher 14 ist so ausgebildet daß er individuelle Dateneinheiten in der Größenordnung von 1 000 000 speichert; er kann durch ein adressierendes 20-Bit-Codewort adressiert werden.
Wenn die Steuereinrichtung 16 für einen besonderen Prozessor der Prozessoren 1, ..„ 12 einen Zugang zum Datenübertragungsweg 13 mit Hilfe der Verbindung 18 schafft wird eine erste Verbindung (13, 18) des Umsetztabellenspeichers 15 zum Datenübertragungsweg 13 so gewählt, daß diejenige Tabelle im Umsetztabellenspeicher 15 ausgewählt wird, die zu dem speziellen Prozessor der Prozessoren 1. —,12 gehört. Das adressierende 16-Bit-Codewort, das durch den speziellen Prozessor der Prozessoren 1,.., 12 erzeugt wurde, wird in zwei Teile geteilt. Der erste Teil besteht aus den vier Bits, welche den höchsten Stellenwerten zugeordnet sind, und der zweite Teil besteht aus den restlichen zwölf Bits, welche den niedrigsten Stellenwerten zugeordnet sind.
Die vier, den höchsten Stellenwerten zugeordneten Bits werden über die Verbindung 19 an den Umsetztabellenspeicher 15 angelegt, um die ausgewählte, relevante gespeicherte Tabelle zu adressieren, welche daraufhin ein Codewort von 8 Bits ausgibt, das über eine Verbindung 20 an den Hauptspeicher 14 angelegt wird, um den darin gelegenen, interessierenden Bereich auszuwählen. Die den niedrigsten Stellenwerten zugeordneten zwölf Bits des adressierenden Codeworts, das durch den speziellen
Prozessor der Prozessoren 1 12 erzeugt wurde, wer-
den über den Datenübertragungsweg 13 und die Verbindung 21 an den Hauptspeicher 14 angelegt. Dort werden sie zur Adressierung des speziellen, im Hauptspeicher 14 identifizierten Bereichs verwendet und wählen somit die Dateneinheit zu dem vom Prozessor benötigten Zeitpunkt aus. Über eine Verbindung 22 und über den Datenübertragungsweg 13 wird diese Dateneinheit zum Prozessor übertragen.
Obwohl die digitalen Prozessoren 1,..., 12 nur adressierende Codewörter von 16 Bits erzeugen können, hat somit das zur Adressierung des Hauptspeichers 14 verwendete Codewort eine Länge von 20 Bits, womit die Gesamtspeicherkapazität des Systems relativ vergrößert ist. Es sei bemerkt, daß ein durch einen der Prozessoren 1 12 erzeugtes spezielles Codewort entweder
die gleiche Adresse im Hauptspeicher 14 wie das identische, durch einen anderen Prozessor der Prozessoren 1, ..., 12 erzeugte Codewort oder eine völlig unterschiedliche Adresse definieren kann, wie sie durch den Inhalt der relevanten Tabelle im Umsetztabellenspeicher 15 bestimmt ist.
Obwohl in dieser Ausführungsform ein separater exekutiver Prozessor 17 vorgesehen ist, der eine ausschließliche Steuerung der Variierung oder Änderung der im Umsetztabellenspeicher 15 gespeicherten Tabellen beb5 sitzt, kann auch einer der Prozessoren 1 12 als exekutiver Prozessor ausgebildet sein.
Zusätzlich zu den zwölf Tabeilengruppen, auf die oben Bezug genommen wurde, enthält der Umsetzte-
beilenspeicher 15 Daten, die weiterhin die zulässige Art und das zulässige Ausmaß des Zugriffs zu den verschiedenen, im Hauptspeicher 14 gespeicherten Dateneinheiten definieren. Sobald eines der bereits erwähnten adressierenden Codewörter zur Adressierung des Hauptspeichers 14 übertragen wird, wird auch ein Codewort vom Umsetztabellenspeicher 15 zum Hauptspeicher 14 signalisiert, um eine Antwort auf die Adressierung des Hauptspeichers 14 zu erzwingen. Damit werden die Auswirkungen von Fehlern in Programmen begrenzt
In Fig.2 sind zwölf Prozessoren 1, ...„ 12 mit einem Datenübertragungsweg 13 verbunden. Ein Hauptspeicher 14, ein Umsetztabellenspeicher 15, eine Steuereinrichtung 16 und ein Tabellennummer-Speicher 23 sind ebenfalls an den Datenübertragup.gswej; !3 angeschlossen.
Im Umsetztabellenspeicher 15 sind (>4 Tabellen gespeichert, die sich auf Daten beziehen, welche von den Prozessoren 1,.., 12 benötigt werden. Der Umsetztabeilenspeicher 15 läßt sich mittels des Tabellennummer-Speichers 23 über die Verbindung 24 adressieren (die in diesem Falle aus Geschwindigkeitsgründen vom Datenübertragungsweg 13 getrennt vorliegt]!· Im Tabellennummer-Speicher 23 sind zwölf Tabellimnummern gespeichert. Jede Nummer identifiziert eine Tabelle innerhalb des Umsetztabellenspeichers 15, die dann ausgewählt werden soll, wenn ein besonderer Prozessor der Prozessoren 1,.., 12, der einen Zugang zum Hauptspeicher 14 wünscht, ausgewählt wird. Die digitale Zahl, die durch den Umsetztabellenspeicher 15 vom Tabellennummer-Speicher 23 zur Auswahl der passenden Tabelle im Umsetztabellenspeicher 15 empfangen wird, liegt in 6-Bit-Form vor. Auf diese Weise wird wiederum ein Bereich des Hauptspeichers 14 ausgewählt. Das Adressieren der ausgewählten Tabelle im Umsetztabellenspeicher 15 durch die den höchsten Stellenwerten zugeordneten vier Bits des adressierenden Codeworts, das vom ausgewählten Prozessor erzeugt wurde, und das Adressieren des gewählten Bereichs des Hauptspeichers 14 durch die den kleinsten Stellenwerten zugeordneten Bits wird so durchgeführt, wie es unter Bezugnahme auf F i g. 1 beschrieben wurde.
In der Tat können die im Umsetztabellenspeicher 15 gespeicherten Tabellen in beiden Fällem so aufgefaßt werden, daß sie eine Vielzahl von Gruppen von Zugriffswegen zu den unterschiedlichen Bereichen des Hauptspeichers 14 schaffen, wobei eine gegebene Gruppe in Abhängigkeit von den durch einen besonderen Prozessor angeforderten Daten ausgewählt wird, wenn — im Falle von F i g. 2 — er durch diejenige Tabsüsnnummsr identifiziert wurde die in einen weiteren Tabellennummer-Speicher 23 eingegeben wurde.
Es sei darauf hingewiesen, daß zu unterschiedlichen Zeitpunkten unterschiedliche Prozessoren einen Zutritt zur gleichen, im Umsetztabellenspeicher 15 gespeicherten Tabelle haben können. Wenn die Anzahl unterschiedlicher, benötigter Dateneinheiten ungewöhnlich groß ist, so daß es sich nicht praktisch durchführen läßt, daß jede Gruppe von Dateneinheiten eine zugeordnete, im Umsetztabellenspeicher 15 gespeicherte Tabelle besitzt, können tatsächlich nur jene Gruppen von Dateneinheiten zugeordnete, im Umsetztabellenspeicher 15 auf permanente oder ständig vorhandene Weise gespeicherte Tabellen besitzen, die mehr als einem Prozessor der Prozessoren 1,.., 12 gemeinsam sind, oder die von dem einen oder anderen Prozessor am gebräuchlichsten verwendet werden.
Diejenigen Tabellen, die sich auf weniger häufig verlangte Gruppen von Dateneinheiten beziehen, können im Umsetztabellenspeicher 15 bei Bedarf ersetzt werden.
Zusätzlich zu den zwölf Tabellen, auf die in Verbindung mit Fig. 1 bezuggenommen wurde, und zu den 64 Tabellen, auf die in Verbindung mit F i g. 2 bezuggenommen wurde, kann der Tabellenspeicher 15 auch weitere Daten enthalten, welche die zulässige Art und das zulässige Ausmaß des Zugriffs zu den verschiedenen Dateneinheiten, die im Hauptspeicher 14 gespeichert sind, definieren. In gleicher Weise wie die zuvor erwähnten adressierenden Codewörter, die zur Adressierung des Hauptspeichers 14 übertragen werden, kann auch ein Codewort vom Umsetztabellenspeicher 15 zum Hauptspeicher 14 als Signa! übertrager, werden, um auf die Adressierung des Hauptspeichers 14 eine Antwort zu erzwingen und damit die Auswirkungen von Fehlern in den Programmen zu begrenzen.
Hierzu 2 Blatt Zeichnungen

Claims (7)

1 2
Speicher (15), der Tabellennummer-Speicher (23)
Patentansprüche: und die Prozessoren (1 bis 12) durch einen Datenübertragungsweg (13) miteinander verbunden sind,
L Datenverarbeitungsanlage mit mehreren Pro- wobei die Steuereinrichtung (IS) festlegt, welcher zessoren, mit einem Hauptspeicher, der in mehrere 5 der Prozessoren (1 bis 12) den Datenübertragungseinzeln adressierbare und von den Prozessoren be- weg (13) benutzen kann.
nötigte Daten enthaltende Bereiche unterteilt ist, mit 8. Datenverarbeitungsanlage nach einem der voreinem UmsetztabeUenspeicher für Bereichsadres- hergehenden Ansprüche, dadurch ^gekennzeichnet, sencodes, die sich auf verschiedene Bereiche des daß ein exekutiver Prozessor (17) vorgesehen ist, der Hauptspeichers beziehen, wobei ein aus dem Um- io auf den Umsetztabellen-Speicher (15) und gegebesetztabellenspeicher ausgelesener Bereichsadres- nenfalls auf den Tabellennummer-Speicher (23) zusencode einen entsprechenden Bereich des Haupt- greifen kann, um deren Inhalt bei Bedarf zu ändern. Speichers adressiert, und mit einer Steuereinrich- 9. Datenverarbeitungsanlage nach Ansprüche, tung, die einen der Prozessoren auswählt, weiche für dadurch gekennzeichnet, daß einer der Prozessoren einen Zugriff auf den Hauptspeicher und den Um- is (1 bis 12) den exekutiven Prozessor(17) bildet
Setztabellenspeicher jeweils einen mehrteiligen 10. Datenverarbeitungsanlage nach Ansprüche, Adressencode erzeugen, von dem eic erster Teil dadurch gekennzeichnet, daß der exekutive Prozesdem UmsetztabeUenspeicher zum Ausleser* eines sor(17) als individueiier Prozessor angeordnet ist
Bereichsadressencodes zugeführt wird und ein zweiter Teil die gesuchten Daten in einem Bereich des 20
Hauptspeichers adressiert, dadurch gekennzeichnet, daß die Steuereinrichtung (16) den
Umsetztabellenspeicher (15) über eine erste Verbin- Die Erfindung betrifft eine Datenverarbeitungsanladung (13,18) so adressiert daß eine dem ausgewähl- ge nach dem Oberbegriff des Patentanspruchs 1.
ten Prozessor (1,2.., 12) zugeordnete Tabelle aus- 25 Aus der DE-AS 12 18 761 ist eine gattungsgemäße gewählt wird, und daß der ausgewählte Prozessor (1, Datenverarbeitungsanlage bekannt, die mehrere Pro-2 . .,12) den UmsetztabeUenspeicher über eine zessoren,einen Hauptspeicher,einen Umsetzerspeicher zweite Verbindung (13, 19) so adressiert, daß der sowie eine den Umsetzerspeicher beaufschlagende erste Teil des mehrteiligen Adressencodes dieses Steuereinrichtung aufweist. Der Hauptspeicher weist Prozessors aus der ausgewählten Tabelle einen Be- 30 hierbei 256 Speicherblöcke mit je 256 Wörtern auf. Der reichsadressencode ausliest Hauptspeicher besitzt somit 65 536 adressierbare Spei-
2. Datenverarbeitungsanlage nach Anspruch 1, cherplätze. Zur Adressierung der einzelnen Speicherdadurch gekennzeichnet, daß ein Tabellennummer- platze werden somit 16-Bit-Worte benötigt, die von den Speicher (23) vorgesehen ist, um den Umsetztabel- Prozessoren erzeugt werden können.
lenspeicher (15) so zu adressieren, daß bestimmte 35 Der Umsetzerspeicher mit der zugeordneten Steue-
Tabellen auf bestimmte Prozessoren bezogen wer- rung dient bei der bekannten Datenverarbeitungsanla-
den, wobei der Inhalt des Tabellennummer-Spei- ge zur Speicherverwaltung und ermöglicht eine auto-
chers (23) veränderbar ist, so daß unterschiedliche matische Aufteilung des Speicherraumes eines mehre-
Tabellen des Umsetztabellenspeichers (15) unter- ren Prozessoren gemeinsam zugeordneten Speichers
schiedliche Prozessoren (1 bis 12) zuordenbar sind, 40 ohne Verwendung eines Überwachungsprogramms und
und daß die Anzahl der im Umsetztabeilenspeicher ohne gegenseitige Abhängigkeit in den Adressierungs-
(15) gespeicherten Tabellen größer ist als die Anzahl Schemas der angeschlossenen Prozessoren,
der Prozessoren (1 bis 12). Werden an dieser Datenverarbeitungsanlage Spei-
3. Datenverarbeitungsanlage nach Anspruch 1 eher mit einem Volumen von 1 Mio. adressierbaren oder 2, dadurch gekennzeichnet, daß der Hauptspei- 45 Speicherplätzen verwendet, so kann nicht mehr auf das eher (14) wenigstens teilweise durch über die Daten- gesamte Speichervolumen zugegriffen werden, da zu Verarbeitungsanlage verteilte Speichermittel gebil- einer Adressierung eines derartig großen Speichervoludet ist. mens 20- Bit-Worte erforderlich sind.
4. Datenverarbeitungsanlage nach zumindest ei- Der Erfindung liegt daher die Aufgabe zugrunde, eine nem der Ansprüche 1 bis 3, dadurch gekennzeichnet, 50 gattungsgemäße Datenverarbeitungsanlage zu schafdaß der UmsetztabeUenspeicher (15) wenigstens fen, bei der mit geringem konstruktiven Aufwand weit teilweise durch über die Datenverarbeitungsanlage mehr Speicherplätze adressiert werden können, als es verteilte Speichermittel gebildet ist. aufgrund der Kapazität des Prozessors allein möglich
5. Datenverarbeitungsanlage nach zumindest ei- ist.
nem der Ansprüche 2 bis 4, dadurch gekennzeichnet, 55 Diese Aufgabe wird erfindungsgemäß durch die daß der Tabellennummer-Speicher (23) wenigstens kennzeichnenden Merkmale des Patentanspruchs 1 geteilweise durch über die Datenverarbeitungsanlage löst,
verteilte Speichermittel gebildet ist. Durch die erfindungsgemäße Schaltung der Steuer-
6. Datenverarbeitungsanlage nach zumindest ei- einrichtung wird eine dem jeweiligen, einen Zugriff zum nem der Ansprüche 3 bis 5, dadurch gekennzeichnet, 60 Hauptspeicher fordernden Prozessor zugeordnete Tadaß in den Prozessoren (1 bis 12) Speichermittel vor- belle im UmsetztabeUenspeicher adressiert, aus der entgesehen sind, die einen Teil des Hauptspeichers (14) sprechend dem ersten Teil eines mehrteiligen Adressen- und/oder einen Teil des Umsetztabellen-Speichers codes ein Bereichsadressencode ausgelesen wird, der (15) und/oder einen Teil des Tabellennummer-Spei- zusammen mit dem zweiten Teil des mehrteiligen chers (23) bilden. 65 Adressencodes einen bestimmten Speicherplatz im
7. Datenverarbeitungsanlage nach einem der vor- Hauptspeicher adressiert. Weist beispielsweise der hergehenden Ansprüche, dadurch gekennzeichnet, mehrteilige Adressencode einen ersten Teil mit vier Bits daß der Hauptspeicher (14), der Umsetztabellen- und einen zweiten Teil mit zwölf Bits auf, so wird ein
DE2758829A 1977-10-21 1977-12-30 Datenverarbeitungsanlage mit mehreren Prozessoren Expired DE2758829C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB43908/77A GB1601955A (en) 1977-10-21 1977-10-21 Data processing systems

Publications (2)

Publication Number Publication Date
DE2758829A1 DE2758829A1 (de) 1979-04-26
DE2758829C2 true DE2758829C2 (de) 1984-11-29

Family

ID=10430878

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19772759954 Pending DE2759954A1 (de) 1977-10-21 1977-12-30
DE2758829A Expired DE2758829C2 (de) 1977-10-21 1977-12-30 Datenverarbeitungsanlage mit mehreren Prozessoren

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19772759954 Pending DE2759954A1 (de) 1977-10-21 1977-12-30

Country Status (5)

Country Link
US (1) US4449181A (de)
CA (1) CA1111141A (de)
DE (2) DE2759954A1 (de)
GB (1) GB1601955A (de)
SE (1) SE438923B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2759954A1 (de) * 1977-10-21 1982-07-15

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111561A (ja) * 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
JPS59157887A (ja) * 1983-02-28 1984-09-07 Hitachi Ltd 情報処理装置
US4814982A (en) * 1984-12-24 1989-03-21 General Electric Company Reconfigurable, multiprocessor system with protected, multiple, memories
JPS62197850A (ja) * 1986-02-26 1987-09-01 Mitsubishi Electric Corp ロ−カルエリアネツトワ−ク制御装置
US4891752A (en) * 1987-03-03 1990-01-02 Tandon Corporation Multimode expanded memory space addressing system using independently generated DMA channel selection and DMA page address signals
US4849875A (en) * 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
US4933846A (en) * 1987-04-24 1990-06-12 Network Systems Corporation Network communications adapter with dual interleaved memory banks servicing multiple processors
US4926322A (en) * 1987-08-03 1990-05-15 Compag Computer Corporation Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management
JPH02500224A (ja) * 1987-08-10 1990-01-25 タンドン　コーポレーション コンピュータ・アドレス変換装置を備えたコンピュータ・システム
US5101339A (en) * 1987-08-10 1992-03-31 Tandon Corporation Computer address modification system using writable mapping and page stores
IL88165A (en) * 1987-12-21 1993-01-31 Honeywell Bull Apparatus and method for a data processing system having a peer relationship among a plurality of central processing units
US4970639A (en) * 1988-05-20 1990-11-13 International Business Machines Corporation Virtual machine architecture independent program loader
DE68924755D1 (de) * 1988-10-31 1995-12-14 Ibm Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung.
JP2892675B2 (ja) * 1989-04-07 1999-05-17 株式会社日立製作所 コンソール装置の監視方法及び情報処理システムのコンソール制御方法
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
US5220651A (en) * 1989-10-11 1993-06-15 Micral, Inc. Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
EP0532643B1 (de) * 1990-06-04 1998-12-23 3Com Corporation Verfahren zur software-optimierung für irgendeine einer vielfältigkeit von ändernden architekturen
JPH04251338A (ja) * 1990-10-10 1992-09-07 Fuji Xerox Co Ltd プロセス間通信の制御方式

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1218761B (de) * 1963-07-19 1966-06-08 International Business Machines Corporation, Armonk, N. Y. (V. St. A.) Datenspeidbereinrichtung
DE1181461B (de) * 1963-10-08 1964-11-12 Telefunken Patent Adressenaddierwerk einer programm-gesteuerten Rechenmaschine
US3546677A (en) * 1967-10-02 1970-12-08 Burroughs Corp Data processing system having tree structured stack implementation
US3982231A (en) * 1972-03-31 1976-09-21 International Business Machines Corporation Prefixing in a multiprocessing system
US3854126A (en) * 1972-10-10 1974-12-10 Digital Equipment Corp Circuit for converting virtual addresses into physical addresses
US3848234A (en) * 1973-04-04 1974-11-12 Sperry Rand Corp Multi-processor system with multiple cache memories
US3909798A (en) * 1974-01-25 1975-09-30 Raytheon Co Virtual addressing method and apparatus
JPS5440182B2 (de) * 1974-02-26 1979-12-01
JPS51115737A (en) * 1975-03-24 1976-10-12 Hitachi Ltd Adress conversion versus control system
US4034347A (en) * 1975-08-08 1977-07-05 Bell Telephone Laboratories, Incorporated Method and apparatus for controlling a multiprocessor system
US4037215A (en) * 1976-04-30 1977-07-19 International Business Machines Corporation Key controlled address relocation translation system
US4181937A (en) * 1976-11-10 1980-01-01 Fujitsu Limited Data processing system having an intermediate buffer memory
GB1601955A (en) * 1977-10-21 1981-11-04 Marconi Co Ltd Data processing systems
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4229789A (en) * 1977-12-22 1980-10-21 Ncr Corporation System for transferring data between high speed and low speed memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2759954A1 (de) * 1977-10-21 1982-07-15

Also Published As

Publication number Publication date
DE2759954A1 (de) 1982-07-15
US4449181A (en) 1984-05-15
SE438923B (sv) 1985-05-13
DE2758829A1 (de) 1979-04-26
SE7810906L (sv) 1979-04-22
CA1111141A (en) 1981-10-20
GB1601955A (en) 1981-11-04

Similar Documents

Publication Publication Date Title
DE2758829C2 (de) Datenverarbeitungsanlage mit mehreren Prozessoren
DE2227882C2 (de) Virtuelle Speicheranordnung
DE2803989C2 (de) Digitaldatenspeicher mit wahlfreiem Zugriff
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE2154106A1 (de) Arbeitsspeicherwerk
DE3618136C2 (de)
DE1499182A1 (de) Elektrische Datenverarbeitungsanlage
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE2310631B2 (de) Speicherhierarchie fur ein Datenverarbeitungssystem
DE2926322C2 (de) Speicher-Subsystem
DE2432608A1 (de) Speicheranordnung fuer datenverarbeitungseinrichtungen
DE2117581C3 (de) Einrichtung zur Adressenprüfung
DE2900586C2 (de) Anordnung zum Decodieren von Codewörtern variabler Länge
DE2221442A1 (de) Assoziativspeicher
DE2522343C3 (de) Anordnung zur Steuerung Von Verfahrensabläufen
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE3000012A1 (de) Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage
CH495584A (de) Datenverarbeitungsanlage
DE2556357A1 (de) Adressiereinrichtung
EP0009625A2 (de) Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher
EP0057755A2 (de) Mikrorechnersystem zum raschen Auffinden von Kennzeichenblöcken
DE19718479C1 (de) Chipkarte mit Speicherzugriffsmaximierung und Protokollierung
DE2233164B2 (de) Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern
DE2714314C2 (de) Datenverarbeitende Vorrichtung mit einem Datenspeicher
DE2527236C3 (de) Anordnung zum Einsetzen von Daten in ein Register

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2759954

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 2759954

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2759954

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee