DE2801338A1 - Verfahren zur erzeugung der metallelektroden von halbleiter-bauelementen kleiner dimension - Google Patents

Verfahren zur erzeugung der metallelektroden von halbleiter-bauelementen kleiner dimension

Info

Publication number
DE2801338A1
DE2801338A1 DE19782801338 DE2801338A DE2801338A1 DE 2801338 A1 DE2801338 A1 DE 2801338A1 DE 19782801338 DE19782801338 DE 19782801338 DE 2801338 A DE2801338 A DE 2801338A DE 2801338 A1 DE2801338 A1 DE 2801338A1
Authority
DE
Germany
Prior art keywords
reference mark
mask
electrodes
metal electrode
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782801338
Other languages
English (en)
Other versions
DE2801338C2 (de
Inventor
Dall D Loper
Faik S Ozdemir
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of DE2801338A1 publication Critical patent/DE2801338A1/de
Application granted granted Critical
Publication of DE2801338C2 publication Critical patent/DE2801338C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Description

Anmelderin: Stuttgart, 11. Januar 1978
Hughes Aircraft Company P 3479 S/kg
Centinela Avenue and
Teale Street
Culver City, Calif., V.St.A0
Vertreter;
Kohler - Schwindling - Späth
Patentanwälte
Hohentwielstraße 41
7000 Stuttgart 1
Verfahren zur Erzeugung der Metallelektroden von Halbleiter-Bauelementen kleiner Dimension
Die Erfindung betrifft ein Verfahren zur Erzeugung der Metallelektroden von Halbleiter-Bauelementen kleiner Dimension auf der Oberfläche eines Halbleiterkörpers in aufeinanderfolgenden Verfahrensschritten, bei dem ein zur Maskenentwicklung dienender Teilchenstrahl auf eine Bezugsmarke gerichtet wird und an der Bezugsmarke gestreute Teilchen festgestellt und zur Urzeugung von Steuersignalen verwendet werden, welche die Bewegung des Teilchenstrahls relativ zur Bezugsmarke bestimmen.
809830/0709
Von "besonderer Bedeutung ist das erf indungsgemäße Verfahren zur Herstellung von Feldeffekttransistoren mit einer Schottky-Gate-Elektrode (SBFET)0
Feldeffekttransistoren mit einer Schottky-Gate-Elektrode mit einem Halbleiterkörper aus Galliumarsenid sind in der Mikrowellentechnik gut bekannt und haben sich als HF-Verstärker bis zu Frequenzen von 12 GHz und mehr als brauchbar erwiesen. Diese Galliumarsenid-Metall-Halbleiter-Bauelemente sind in der Technik auch als MESFETs bekannt. Bei dieser Bezeichnung handelt es sich um ein Akronym für Metal Epitaxial Semiconductor Field Effect Transistor, Diese Galliumarsenid-Feldeffekttransistoren arbeiten gewöhnlich bei höheren Frequenzen als die entsprechenden Silicium-Bauelemente, weil die Ladungsträger in Galliumarsenid eine höhere Beweglichkeit haben. Weiterhin enthalten sie gewöhnlich eine vorgeformte Kanalzone, beispielsweise eine epitaxiale oder implantierte Ionen enthaltene GaAs-Kanalschicht, die auf oder in einem halbiaolierenden GaAs-Substrat mit hohem spezifischem Widerstand gebildet wurde. Die Source- und Drain-Elektroden sowie eine dazwischen angeordnete Schottky-Gate-Elektrode können dann unmittelbar auf der Oberfläche der GaAa-Kanalzone angebracht sein. Wenn eine geeignete Steuerspannung V zwischen die Source- und Gate-Elektroden, angelegt wird, kann die Tiefe der Verarmungsschicht des Kanals unter der Gate-Elektrode beeinflußt und dadurch die Leitfähigkeit der Kanalzone zwischen den Source- und Drain-Elektroden moduliert werden. Die Arbeitsweise solche Feldeffekttransistoren mit einer Schottky-Gate-Elektrode ist dem Fachmann gut bekannt.
809830/0709
Für diese Art von Halbleiter-Bauelementen ist es ebens falls bekannt, daß für die Source- und Drain-Elektroden einerseits und die Gate-JBlektrode andererseits verschiedene Metalle und infolgedessen auch verschiedene läetallisierungsschritte bei der Herstellung verwendet werden müssen. Die Source- und Drain-Elektroden dienen zur Herstellung galvanischer Verbindungen und müssen daher aus einem Metall mit kleinem spezifischem Widerstand bestehen. Geeignet sind beispielsweise eine Germanium-Gold- oder Germanium-Gold-Nickel-Legierung. Andererseits wird die Schottky-Sperrschicht unterhalb der Schottky-Gate-Elektrode besser durch andere Metalle erzeugt, beispielsweise durch Aluminium, das für diese spezielle Art eines elektrischen Kontaktes besonders gut geeignet ist. Daher ist es erforderlich, zur Herstellung der unterschiedlichen Metallschichten für die Source- und Drain-Elektroden einerseits und die Gate-Elektroden andererseits nacheinander getrennte Maskierungsverfahren anzuwenden, durch welche die genauen Abmessungen dieser .Elektroden bestimmt werden.
Bisher wurden Feldeffekttransistoren der beschriebenen Art mit einer Sehottky-Gate-Elektrode mittels Verfahren hergestellt, die u,a. eine Anzahl photolithographischer Maskierungs- und Ätzschritte zur Bildung einer Photolackmaske umfassen, welche die Gestalt der Source- und Drain-Elektroden des Transistors bestimmt. Dabei findet die Belichtung der Photolackschicht gewöhnlich mit ultravioletter Strahlung statt. Wach der Herstellung der Source- und Drain-Elektroden wird eine gleichartige
809830/0709
Folge photolithographischer liaskierungs- und iitzschritte verwendet, uia eine zweite Miotolackrnaske zu bilden, welche die Gestalt der Gate-Elektrode des Transistors bestimmt. Übliche aufeinanderfolgende Schritte bei der Belichtung und Entwicklung von Photolackschichten dieser Art sind beispielsweise in der US-Pü 3 914 784 behandelt.
Obwohl die mehrfache Anwendung mit UV-ütrahlung arbeitender photolithographischer Verfahren für die Herstellung gewisser Arten von Bauelementen mit üchottky-Gate-Elektroden befriedigend war, waren diese Verfahren jedoch nicht völlig geeignet, wenn es galt, Muster mit sehr geringen Linienbreiten zu erzeugen, beispielsweise sehr schmale Gate-Elektroden, die einen sehr geringen Abstand von den Source- und Drain-Elektroden haben, wie es bei Bauelementen mit üchottky-Gate-Elektroden der i'all ist, die für sehr hohe Frequenzen bestimmt sind und daher sehr kleine Abmessungen aufweisen.» Die oben beschriebene, mehrfache Anwendung von UV-Photolackmasken setzt einer Verminderung der Elektrodengröße und des Elektrodenabstandes Grenzen, welche durch die diesen Verfahren eigene Auflösung, Positionierunga-Genauigkeit und erreichbare Randschärfe gesetzt sind. Diese Beschränkungen bezüglich der Gestalt der Bauelemente setzt ihrerseits Grenzen bezüglich der Ausbeute und des erreichbaren Hinimums an parasitären Widerständen und Kapazitäten sowie bezüglich der Länge L der Gate-Elektrode bei den resultierenden Bauelementen. Die parasi-. tären Widerstände und Kapazitäten bestimmen ihrerseits das erreichbare Iliniiauia an parasitären Verlusten in diesen
809830/0709
Bauelementen, während die Grenzen bezüglich einer Verminderung der Länge L der Gate-Elektrode Grenzen bezüg-
S
lieh der Signallaufzeit im Bauelement und damit der maximal erreichbaren Betriebsfrequenz solcher Bauelemente setzte
Es wurde der Versuch gemacht, die Grenzen bezüglich einer Verminderung der Größe der Bauelemente unter Verwendung von UV-Photolackma3ken dadurch nach unten zu verschieben, daß nur eine Serie von Maslcierungs- und Ätz schritt en für die Bildung aller Source-, Drain- und Gate-Elektroden verwendet wurde, Ein solches Verfahren ist beispielsweise in der US-PS 5 609 M-J7 beschrieben. Bei diesem · Verfahren wird jedoch die Forderung aufgegeben, die Metall-Abscheidungsverfahren zu trennen, die dazu dienen, einerseits die Source- und Drain-Elektroden und andererseits die Gate-Elektrode auf der Oberfläche des Halbleiterkanals des Bauelementes abzuscheiden. Weiterhin bestehen Zweifel bezüglich einer ausreichenden Reproduzierbarkeit und Ausbeute bei Anwendung dieses bekannten Verfahrens. Endlich ist bei diesem Verfahren das erreichbare Minimum der Linienbreite, die der Mindestlänge der Gate-Elektrode entspricht, nur 0,5 /^m0
Der Erfindung liegt die Aufgabe zugrunde, ein neues Verfahren zur Herstellung von Feldeffekttransistoren mit einer Schottky-Gate-Elektrode zu schaffen, mit dem eine höhere Auflösung, eine höhere Genauigkeit bei der Elektrodenanordnung, eine geringere Linienbreite, ein geringerer Elektrodenabstand und eine höhere Ausbeute erreichbar ist
809830/0709
als mit den bekannten Verfahren, die von einer mehrfachen Anwendung von UV-Photolackmasken Gebrauch machen. Gleichzeitig gestattet das erfindungsgeiaäße Vorfahren die gewünschte Trennung zwischen zwei oder mehr Iietallisierungsschritten, die zur Bildung der Source- und Drain-Elektroden einerseits und der Gate-Llektrode andererseits erforderlich sind« Endlich soll das erfindungsgeraäße Verfahren mit tiaskierungsschritten geringerer Auflösung kombinierbar sein, um eine optimale Kombination oder Verteilung dieser Verfahren bei der Herstellung spezieller Bauelemente oder integrierter Schaltungsanordnungen zu ermöglichen«
Um diese Aufgabe zu lösen, wird bei der Herstellung eines SBFET zunächst eine dünne, elektrisch aktive Halbleiterschicht auf der Oberfläche eines elektrisch isolierenden oder halbisolierenden Halbleiter-Substrats erzeugt, indem beispielsweise eine Ionen-Implantationstechnik oder eine epitaxiale Züchtungstechnik angewendet wird. Dann werden übliche photolithograx^hische Verfahren und Verfahren der Halbleiterbehandlung angewendet, um aus der aktiven Halbleiterschicht sowohl fiine Halbleiter-Iiesa als auch eine Grob-Bezugsmarke auf der Überfläche des Substrats zu bilden. Die Grob-Bezugnmarke braucht nur eine relativ geringe Auflösung zu liefern. Die Muster für die HaIbleiter-I.Iesa und die Bezugsnarke werden in lichtempfindlichen Polymeren (Photolacken) unter Verwendung optischer Ilasken und UV-Strahlung erzeugt«. Dann werden übliche Halbleiter-Behandlungsverfahren angewendet, um die HaIbleiterJJiesa und die Bozugsmarke fertigzustellen. Die
809830/0709
2801331
Grob—Bezugsmarke befindet sich an einer vorgewählten Stelle in bezug auf die Halbleiter-Mesa, die aus der dünnen elektrisch aktiven Schicht gebildet worden ist. Die vorstehend beschriebene Struktur wird dann mit einer für Elektronen empfindlichen Maskenschicht (Elektronenlack) beschichtet und es wird ein Elektronenstrahl dazu benutzt, um das elektrische Ablenkfeld für den Strahl auf die Halbleiter-Mesa abzustimmen. Zum Zweck dieser Abstimmung wird der Elektronenstrahl über die oben beschriebene Grob-Bezugsmarke hinweggeführt und es wex len mit einem geeigneten Detektor die rückgestreuten oder sekundären Elektronen aufgefangen, die erzeugt werden, wenn der Elektronenstrahl die Grob-Bezugamarke trifft. Eine Analyse der von dem Detektor gelieferten Daten, gefolgt von einer Änderung der Größe und Stellung des elektrischen Ablenkfeldes in bezug auf die Stellung der Halbleiter-Mesa erlaubt es, das Ablenkfeld mit dem gewählten Substratmuster in Übereinstimmung zu bringen, bei dem es sich in diesem Fall um die Halbleiter-Mesa handelt.
Der Elektronenstrahl wird dann über die Oberfläche der oben beschriebenen Struktur hinweg in solcher Weise abgelenkt, daß das Muster der Source- und Drain-Elektroden des SBFET entsteht, die auf der Halbleiter-Mesa anzuordnen sind. Außer dem Muster für die Source- und Drain-Elektroden werden noch Hochauflösungs- oder Fein-Bezugsmarken belichtete Da diese Fein- Bezugsmarken während des gleichen Verfahrensschrittes belichtet werden, bei
809830/0709
dem die Source- und Drain-Elektroden festgelegt werden, findet zwangsläufig eine genaue Zuordnung der Fein-Bezugsmarken zu den Source- und Drain-Elektroden statt. Nachdem diese Belichtung abgeschlossen ist, wird die Anordnung mittels geeigneter Chemikalien entwickelt, welche den belichteten Elektronenlock auflösen, Das zurückbleibende Muster wird dann metallisiert, indem zunächst auf die Oberfläche der Maske eine Metallschicht aufgedampft wird, die beispielsweise für GaAs-UBi1ETs aus einer Gold-Germanium-Iiickel-Legierung bestehen kann, und dann das überschüssige Metall durch Ablösen des unbelichteten Elektronenlackes vom Substrat entfernt wird.
Nachdem die Source- und Drain-Elektroden mit Hilfe des beschriebenen Verfahrens fertiggestellt worden sind, wird der vorstehend beschriebene Vorgang der Ausrichtung des Elektronenstrahles und der Belichtung eines Maskenmusters für die Gate-Elektrode des SBFET wiederholt. In diesem Fall wird jedoch die durch Belichtung mit dem Elektronenstrahl gebildete Fein-Bezugsmarkierung zur Ausrichtung des Musters für die Gate-Elektrode benutzt» Auf diese Weise wird die höchstmögliche Genauigkeit bezüglich der Zuordnung der Gate-Elektrode zu den Source- und Drain-Elektroden erzielt. Die Belichtung des Musters für die Gate-JClektroden besteht in der Bestrahlung eines Linienmusters hoher Auflösung zwischen den vorher erzeugten Mustern der Source- und Drain-Elektroden. Außer diesem Linienmuster werden gleichzeitig Kontaktfleckauster belichtet, die mit dem Muster der Gate-Elektroden verbunden
809830/0709
sind« Die folgenden Verfahrensschritte der Entwicklung, Metallisierung und Ablösung stimmen mit denjenigen überein, die zuvor zur Bildung der Source- und Drain-Elektroden benutzt worden sind, abgesehen davon, daß in diesem Fall für die Gate-Elektroden ein anderes Metall verwendet wird als für die Source- und Drain-Elektroden. Bei der Herstellung von GaAs-SBFETs wird zur Herstellung der Gate-Elektroden Aluminium bevorzugt«
Demgemäß werden bei dem erfindungsgemäßen Verfahren getrennte und aufeinanderfolgende Maskierungsschritte zur Herstellung der Source- und Drain-Metallisierung einerseits und der Gate-Metallisierung andererseits verwendet, während gleichzeitig die Metallabscheidung mit sehr hoher Präzision und Auflösung erfolgt, wie es für die Herstellung von rauscharmen Halbleiter-Bauelementen mit Schottky-Gate-Elektroden besonders nützlich ist, die sehr kleine Abmessungen aufweisen und daher für at^hr höbe Frequenzen geeignet sind0 Das erfindungs gemäße Verfahren, führt zu einer besonders hohen Ausbeute an solchen Bauelemente^
Demgemäß wird durch die Erfindung ein neues und verbessertes Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate-Elektrode, integrierten Schaltungen und anderen, ähnlichen Halbleiter-Bauelementen geschaffen, die zur Herstellung ihrer nebeneinanderliegenden Strukturen getrennte Verfahrensschritte erfordern. Dabei wird eine besonders hohe Auflösung erzielt, die es ermöglicht, die
809830/0709
Größe der Strukturen zu vermindern und zugleich die Genauigkeit zu verbessern, mit der die Gestalt dieser Strukturen herstellbar ist·
Das erfindungsgemäße Verfahren erlaubt nicht nur die Erzeugung der Struktur mit genauer bestimmten Abständen und schärferen Rändern der Metallmuster, die auf die Oberfläche eines Halbleiterkörpers aufgebracht werden, sondern auch eine optimale Kombination einer Elektronenstrahl-Mikrofabrikation und von photolithographischen Methoden bei der Entwicklung von SBFETsβ
Ein besonderer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die mittels des Elektronenstrahls erzeugten Muster durch Software-Befehle erzeugt werden, so daß die Muster einfach und schnell erzeugbar und modifizierbar sind« Insofern hat die zur Erzeugung dieser Muster benutzte "Maske" eine unbeschränkte Lebensdauer, was im Vergleich zu allen anderen, eine Maske benutzenden lithographischen Methoden einen bedeutenden Vorteil bildet.
Es ist auch vorteilhaft, daß die für die Source- und Drain-Elektroden verwendeten Metalle ohne weiteres für die Elektronenstrahl-Zuordnung geeignet sind, weil diese Metalle eine Ordnungszahl besitzen, die von der Ordnungszahl des Substrats (Galliumarsenid) erheblich abweichen·
o/.
809830/0709
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die Ausrichtung und Herstellung der Gate-Elektrode vor dem Einlegieren der Source-, Drain- und Gate-Elektroden erfolgte Auf diese Weise ist es möglich, unbehandelte (ungealterte) Bezugsmarken für die Zuordnung oder Ausrichtung des Elektronenstrahles zu verwendeno
Zur Belichtung des Elektronenlackes, insbesondere für das Muster der Gate-Elektroden, kann ein Elektronenstrahl hoher Energie (20 kV) verwendet werden. Auf diese Weise wird eine sehr scharfe Kontur erzeugt. Dieser Schritt macht die erwünschten hohen Seitenverhältnisse für das Gate^Elektroden-Muster möglich, das unter Verwendung üblicher Methoden zur Ablösung des Elektronenlackes vervollständigt wird. Dieses Merkmal macht es unnötig, die Gate-Elektrode durch eine nachfolgende Elektroplatierung zu verdicken· Hierdurch wird das Verfahren vereinfacht, ohne daß die Gate-Elektrode einen hohen Serienwiderstand bildet.
Bei Anwendung des erfindungsgemäßen Verfahrens ist es möglich, über die Kontaktmetallisierung vor dem Einlegieren ein Oxid aufzustäuben» Hierdurch bleibt die Randschärfe der Source-Drain- und Gate-Metallisierungen während des Legierungsvorganges erhalten. Weiterhin dient dieser Oxydationsschritt dazu, die Struktur des fertigen Bauelementes zu passivieren und zu schützen.
809830/0709
28Ü1338
Die Erfindung wird im folgenden anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher beschrieben und erläutert. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung findeno Es zeigen
Fig«, 1 das Blockschaltbild einer zur Durchführung des erfindungsgemäßen Verfahrens geeigneten Vorrichtung zur -Urzeugung von Maskenmustern,
Fig« 2a bis 2j eine Anzahl von Querschnitten durch Halbleiteranordnungen, die verschiedene Stadien des erfindungsgemäßen Verfahrens bei der Herstellung eines &BFET veranschaulichen und
Fig. 3a und 3t> Darstellungen, welche den Betrieb der Anordnung nach Fig. 2j als Feldeffektransistor veranschaulichen.
Fig. 1 veranschaulicht in Fora eines Blockschaltbildes ein Steuersystem 10 mit geschlossener Schleifet das dazu benutzt werden kann, die Ausrichtung eines Elektronenstrahles 12 auf die Überfläche 14 eines Halbleiterkörpers 16 zu steuern. Bei dem dargestellten Beispiel handelt es sich bei dem Halbleiterkörper 16 um eine
809830/0709
elektrisch aktive Mesa, die zuvor durch Ätzen aus einer größeren Epitaxialschicht isoliert worden ist, die ihrerseits auf einem halbisolierenden Substrat 18 unter Verwendung üblicher bekannter Verfahren erzeugt worden istο Außerdem befindet sich eine Grob-Bezugsmarke 20, die aus einem ausgewählten Metall mit hoher Ordnungszahl besteht, auf der Oberfläche des Substrats Diese Grob-Bezugsmarke 20 bildet einen wesentlichen Teil der geschlossenen Schleife des noch näher zu beschreibenden Steuersystems 10„ Das Substrat 18 wird von einem in X- und Y-Hiehtung verstellbaren Objekttisch 22 getragen, der elektromechanisch mit einem geeigneten elektromechanischen Stellglied 23 verbunden ist, das seinerseits mit dem Ausgang einer Objekttisch-Steuerung 24-gekoppelt ist.
Der fokussierte Elektronenstrahl 12 wird von einer üblichen, im Handel erhältlichen Elektronenstrahlquelle 26 geliefert, die nicht näher dargestellte elektromagnetische Fokussierspulen zur Steuerung des Strahldurchmessers enthält. Die Elektronenstrahlquelle 26 umfaßt auch ebenfalls nicht dargestellte, übliche elektromagnetische Ablenkspulen zur Steuerung der Stellung des Elektronenstrahles 12 auf der Oberfläche 14 des Substrats 16. Die genaue Ausrichtung des Elektronenstrahles 12 und infolgedessen die genaue Stelle, an der der Elektronenstrahl 12 auf den Halbleiterkörper 16 auftrifft, wird von einer Elektronenstrahlsteuerung 28 bestimmt, die ihrerseits Befehle von einem Hechner 30 erhält. Der Rechner 30 beeinflußt auch
809830/0709
eine Detektorsteuerung, die ihrerseits Eingangssignale von einem Elektronendetektor 34- empfängt und dem Rechner JO entsprechende Daten zuführt. Der Iilektronendetektor 34- ist, wie in Figo 1 dargestellt, an einer solchen Stelle angeordnet, daß er Elektronen 36 empfängt, die von der Grob-Bezugsmarke 20 und von der Substratoberfläche reflektiert bzw. gestreut werden·
Die Menge der von der Oberfläche der in Fig. 1 dargestellten Anordnung rückgestreut und vom Detektor 3^· empfangen wird, ist der Ordnungszahl des Materials proportional, auf dessen Oberfläche der Elektronenstrahl 12 auftrifft. Daher wird bei einer Abtastbewegung des Elektronenstrahls 12, deren Weg über die ganze Länge der Grob-Bezug3marke 20 und über zu beiden Seiten angrenzende Abschnitte des Substrats 18 führt, ein impulsformiges Videosignal am Ausgang des Elektronendetektors 34-erzeugt. Dieses Signal wird der Detektorsteuenmg 32 zugeführt, die ihrerseits Signale in den Rechner 30 eingibt. Pas Videosignal wird dann mittels Software-Programmen, die sich im Speicher des Kechners 30 befinden, verarbeitet. Das Ergebnis dieser Signalverarbeitung ist die Feststellung der Mittenkoordinate der Grob-Bezugsmarke 20. Die Differenz zwischen dieser Koordinate und der Koordinate, an der sich die Bezugsmarke hätte befinden sollen, wird dazu benutzt, elektronische Verschiebungs-, Größen- und Winkelkorrekturen zu berechnen, die dem elektrischen Abtastfeld der Elektronenstrahlquelle 26 zugeführt werden müssen, um eine Ausrichtung auf das gewünschte Substratmuster zu erzielen.
809830/0709
In der Praxis werden insgesamt vier Bezugsmarken verwendet, von denen in Figo 1 nur eine dargestellt ist, die sich auf dem Substrat 18 an den vier Ecken des Musterfeldes befinden, auf das jeweils die Ausrichtung erfolgen soll·
Die elektrischen Signale, die dazu benutzt werden, die Stellung, Größe und Winkellage des elektrischen Abtastfeldes zu modifizieren, werden von der Elektronenstrahlsteuerung 28 in Abhängigkeit von Befehlen erzeugt, die von dem Rechner 30 geliefert werden» Die Funktion der Objekttischsteuerung 24 besteht darin, Antriebssignale für das Stellglied 23 zu liefern, die ihrerseits veranlassen, daß der zur Positionierung des Substrats dienende Objekttisch 22 den nächsten Bereich der Anordnung in eine Stellung bringt, bei der sich dieser Bereich im wesentlichen zentrisch unter den nichtabgelenkten Elektronenstrahl 12 befindete Die Genauigkeit, mit der diese Positionierung erfolgen muß, braucht nur so groß zu sein, daß die Grob-Bezugsmarke 20 in den Suchbereich gelangt, in dem die Grob- Bezugsmarke zum Zwecke der Strahlausrichtung von dem Elektronenstrahl erfaßt werden kann. Die vorstehend beschriebene Signalverarbeitung in geschlossener Schleife unter Verwendung von an Bezugsmarken auf einem Substrat rückgestreuten Elektronen ist bekannt und beispielsweise von E, D. Wolf et al im Journal of Vacuum Science and Technology, VoI» 21, Nr. 6, November/ Dezember 1975, Seiten 1266 ff. beschrieben.
80983Ü/0709
Die elektronischen Baueinheiten des Steuersystems 10 nach Fig. 1, deren Funktionen und Fähigkeiten sind dem Fachmann allgemein bekannt und bilden nicht Teil der Erfindung. Die vorstehend beschriebene, rechnergesteuerte Ausrichtung des Elektronenstrahls 12 bei der Herstellung eines Feldeffekttransistors mit Schottky-Gate-Elektrode wird bei der folgenden Beschreibung der Figo 2a bis 2j noch besser verständlich, die ein Beispiel für die Anwendung des erfindungsgemäßen Verfahrens illustrieren.
In Fig. 2a ist ein Substrat 18 dargestellt, das beispielsweise aus einer Scheibe aus halbisolierendem Galliumarsenid mit einem typischen spezifischen Widerstand von mehr als Λ0 0hmocm bestehen kann. Auf diesem Substrat befindet sich eine elektrisch aktive Schicht 40, die beispielsweise durch epitaxiale Abscheidung aufgebracht worden ist. Übliche photolithographische Maskierungs- und Ätzmethoden können dann dazu benutzt werden, um aus der Epitaxialschicht eine Mesa 16 und außerdem eine Grob-Bezugsmarke 20 zu bilden, wie es Fig. 2b zeigt. Die Struktur nach Fig. 2b wird dann mit einer nicht dargestellten elektronenempfindlichen Maskenschicht oder einem Elektronenlack bedeckt. Dann wird der Elektronenstrahl über die gesamte mit dem Elektronenlack bedeckte Oberfläche hinweggeführt, um den oben erwähnten Videoimpuls zu erzeugen. Rückgestreute Elektronen 36, die an der Oberfläche der Bezugsmarke 20 erzeugt worden sind, durchdringen den Elektronenlack und werden vom Elektronendetektor 34 empfangen, dessen Video-Ausgangssignal in
809830/0709
der oben "beschriebenen Weise verarbeitet wird, um eine Ausrichtung des Ablenkmustera des Elektronenstrahles 12 auf die Halbleiter-Mesa 16 zu bewirken. Nachdem diese Ausrichtung erzielt worden ist, wird der Elektronenstrahl auf die Abschnitte 42, 44 und 45 der Elektronenlackschicht 43 abgelenkt, um hierdurch diese Bereiche des Elektronenlackes zu bestrahlen, Die bestrahlten Bereiche des Elektronenlackes werden dann unter Verwendung eines geeigneten Lösungsmittels entwickelt, um dadurch die in Figo 2c veranschaulichte Elektronenlackmaske zu erzeugen«. Die öffnungen 42 und 44 haben in bezug auf die Bezugsmarke 20 eine vorgegebene Lage, so daß auch die in den öffnungen 42 und 44 anschließend gebildeten Source- und Drain-Elektroden ebenfalls eine in bezug auf die Bezugsmarke 20 und infolgedessen auf die Mesa 16 definierte Lage haben,, Die öffnung 45 dient zur Erzeugung einer Fein-Bezugsiaarke, die zwangsläufig relativ zu den Source- und Drain-Elektroden eine definierte Stellung aufweist.
Die Bildung der Source- und Drain-Elektroden wird durch Fig. 2d veranschaulicht» Wie ersichtlich, wird zunächst eine dünne Schicht aus einer Germanium-Gold-Nickel-Legierung zunächst auf der gesamten Oberfläche der Struktur nach Fig. 2c abgeschieden, 30 daß die die Drain- und Source-Elektroden 46 bzw. 48 sowie die Fein-Bezugsmarke 47 bildenden Metallisierungen in direkte Berührung mit der oberen Fläche der epitaxialen Mesa 16 bzw. des Substrates 18 kommen, Nachdem die Abscheidung der metallischen Kontakte oder Elektroden
80983 0/0709
beendet ist, können übliche Methoden der Elektronenlackentfernung dazu verwendet werden, die überschüssigen Metallteile 5O1 52 und 5^ zu entfernen, die sich auf dem auf der Anordnung zurückgebliebenen Eiektronenlackmuster befinden. Zu diesem Zweck wird gewöhnlich die in Fig. 2d dargestellte Struktur in ein ausgewähltes Lösungsmittel getaucht, das im Laufe der Zeit den ^eat der Elektronenlack-Schicht gemäß Fig. 2d auflöst und dadurch die darüberliegenden Metallteile 50, 52 und 54 abhebt. Dieser Verfahrensschritt hat die in Fig. 2e dargestellte Struktur zum Ergebnis«,
Die in Fig. 2e dargestellte Struktur wird dann an ihrer oberen Fläche erneut mit einem Elektronenlack beschichtet, wie es Fige 2f zeigt, und in die Einrichtung zur Belichtung mit einem Elektronenstrahl nach Fig. 1 gebracht. Der Elektronenstrahl 12 wird nun über die Fein-Bezugsmarke 47 hinweggeführt, so daß von der Fein-Bezugsmarke 47 rückgeatreute und die Elektronenlackschicht durchdringende Elektronen 36 den Elektronendetektor 34 erreichen und ein Signal erzeugen, mit dessen Hilfe genau der Abstand D zwischen der Stellung der Fein-Bezugsmarke 47 und dem Rand des Elektronenstrahles 12 festgestellt wird, wie es Fig. 2f zeigt. Dieses Verfahren gestattet es, den Elektronenstrahl 12 genau in bezug auf die Source- und Drain-Elektrode 46 und 48 auszurichten, die ihrerseits zwangsläufig eine vorbestimmte Lage zu der Fein-Bezugsmarke 47 haben. Dieses Verfahren erlaubt es, den Abstand zwischen Source-Eiektrode und Gate-Elektrode einerseits und zwischen Gate-Elektrode und Drain-Elektrode andererseits eines SBFET in äußerst engen Grenzen genau einzuhalten·
809830/0709
Nachdem die Dimension D in Fig. 2f festgestellt worden ist, wird die Elektronenlackschicht 56 auf der Oberfläche der Struktur nach Fig. 2f mit dem Elektronenstrahl 12 bestrahlt« Unter Verwendung eines chemischen Entwicklers wird der zuvor von dem Elektronenstrahl 12 bestrahlte Abschnitt 58 der Elektronenlackschicht 56 entfernt, wie es Pig. 2g zeigt, so daß eine öffnung 58 für die Gate-Elektrode des herzustellenden SBFEO? entsteht. Danach wird eine Schicht aus einem ausgewählten Metall, das zur Bildung einer Schottky-Gate-Elektrode besonders geeignet ist, auf die gesamte Oberfläche der Struktur nach Fig. 2g aufgebracht, so daß diese beispielsweise aus Aluminium bestehende Schicht einen direkten Schottky-Kontakt mit dem in der öffnung 58 frei liegenden Abschnitt der Epitaxialschicht 16 macht. Danach werden übliche Ablösverfahren verwendet, wie sie vorher beschrieben worden sind, um die Schottky-Gate-Metallisierung zu entfernen, welche die auf der Struktur nach Fig. 2g zurückgebliebene Elektronenlackschicht 56 bedeckt. Nach diesem Schritt bleibt die Anordnung nach Fig. 2h zurück, welche das vollständige Elektrodenmuster aufweist, bei dem die Gate-Elektrode in der dargestellten V/eise asymmetrisch angeordnet ist. Um optimale Eigenschaften eines SBFET zu erzielen, ist eine asymmetrische Anordnung der Schottky-Gate-Elektrode 60 zwischen den Source- und Drain-Elektroden 46 bzw. 48 günstig. Ein typischer Abstand zwischen der Source-Elektrode 46 und der Gate-Elektrode beträgt 0,5 /m, wogegen der Abstand zwischen der Gate-Elektrode 60 und der Drain-Elektrode 48 1,0,Wm beträgt.
809830/0709
Die in Fig«, 2h dargestellte Feldeffekttransistor-Struktur wird dann in eine übliche Oxid-Abscheidungseinrichtung gebracht, in der eine aus Siliciumdioxid oder einem anderen geeigneten dielektrischen Passivierungsaaterial, beispielsweise Siliciumnitrid, bestehende dünne Schicht 62 mittels üblicher Methoden durch Aufwachsen oder Abscheiden erzeugt wird· Danach wird die in Fig. 2i dargestellte Struktur maskiert und geätzt, beispielsweise unter Anwendung eines Sauerstoffplasmas, um eine Kontaktierung der Elektroden gestattende öffnung zu erzeugen, wie die in Fig. 2j dargestellten öffnungen 64 und 66 zur Kontaktierung der Drain- und Source-Elektroden. Eine nicht dargestellte gleichartige Öffnung befindet sich auch an einer Stelle der Gate-Elektrode 68, so daß auch diese kontaktiert werden kann·
Die vervollständigte und an Spannungen angelegte SBFET-Struktur ist in Fig. 3a dargestellt·.Die angelegten Spannungen, nämlich die Gate-Source-Spannung V und die Source-Drain-Spannung V, steuern die Tiefe W des Verarmungsbereiches 69 zwischen der Source-Elektrode und der Drain-Elektrode und infolgedessen die Anzahl der Elektronen e", die in der dargestellten Weise von der Source-Elektrode zur Drain-Elektrode gelangen. Bei einer typiechen Anordnung kann die epitaxiale Mesa 16 eine Dicke in der Größenordnung von etwa 0,2 ^m und kann beispielsweise durch Abscheidung aus der flüssigen Phase gezüchtet worden sein· Statt dessen kann die ursprüngliche aktive Schicht 4Ό auch durch Ionen-Implantation erzeugt worden sein, wie es beispielsweise aus der US-PS 3 914- 784· bekannt ist.
809830/0709
Fig. 3b zeigt typische Strom-Spannungs-Kennlinien für den in Fig. 3a veranschaulichten Feldeffekttransistor mit Schottky-Gate-Elektrode» Diese Kennlinien sind bekannt und in vielen Veröffentlichungen im einzelnen beschrieben, so daß eine weitere Erläuterung hier nicht erforderlich ist.
Es versteht sich, daß die vorstehend beschriebenen Ausführungsbeispiele im Rahmen der Erfindung in vieler Hinsicht modifizierbar sind«, Beispielsweise ist die Erfindung nicht auf die Herstellung von Feldeffekttransistoren mit Schottky-Gate-Elektroden beschränkt, sondern kann auch bei der Herstellung einer Vielzahl weiterer Halbleiter-Bauelemente und integrierter Schaltungen angewendet werden, welche die oben beschriebene Erzeugung von Metallisierungsmustern verschiedener Art mit hoher Auflösung erfordern» Ein Beispiel, wo solche unterschiedlichen Kontaktmetallisierungen benutzt werden, ist die Herstellung von integrierten GaAs-Schaltungen, die bei sehr hohen Frequenzen (1 bis 10 GHz) mit geringen -^eistungsverlusten arbeiten. Solche integrierten Schaltungen können beispielsweise dicht benachbarte Schottky-Kontakte und galvanische Kontakte erfordern, die mittels des vorstehend beschriebenen Verfahrens herstellbar sind.
809830/0709

Claims (1)

  1. Patentansprüche
    «,/Verfahren zur Urzeugung der Metallelektroden von
    Halbleiter-Bauelementen kleiner Dimension auf der Oberfläche eines Halbleiterkörpers in aufeinanderfolgenden Verfahrensschritten, bei dem ein zur Maskenentwicklung dienender Teilchenstrahl auf eine Bezugsmarke gerichtet wird und an der Bezugsmarke gestreute Teilchen festgestellt und zur Erzeugung von Steuersignalen verwendet werden, welche die Bewegung des Teilchenstrahles relativ zur Bezugsmarke bestimmen, dadurch gekennzeichnet, daß auf die Oberfläche des Halbleiterkörpers eine Metallelektroden-Maske aufgebracht und ihre Lage in bezug auf eine Grob-Bezugsmarke bestimmt wird, daß in der Metallelektroden-Maske wenigstens eine Bezugsmarken-Öffnung erzeugt wird, daß in der Bezugsmarken-Öffnung eine Fein-Bezugsmarke abgeschieden wird, die zwangsläufig
    eine in bezug auf die Metallelektroden-Maske
    definierte Lage hat, daß in den Öffnungen der
    Metallelektroden-Maske Metallelektroden abgeschieden werden, daß auf einem freiliegenden Flächenabschnitt des Halbleiterkörpers neben den zuvor erzeugten Metallelektroden eine Maskenschicht gebildet und daß ein Teilchenstrahl in bestimmtem Abstand von der Fein-Bezugsmarke über einen ausgewählten Abschnitt der Maskenschicht gesteuert hinweggeführt wird, wodurch dieser Abschnitt der Maskenschicht entwickelt wird und an dieser Stelle eine andere Metallelektrode
    abgeschieden werden kann, die von den zuerst abgeschiedenen -Elektroden einen mit hoher Auflösung
    genau definierten Abstand hat»
    809830/0709
    ORIGINAL INSPECTED
    2« Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die andere Metallelektrode auf der Oberfläche des Halbleiterkörpers zwischen zwei vorher abgeschiedenen Metallelektroden abgeschieden wird, so daß sie als Gate-Elektrode eines -Feldeffekttransistors dienen kann, die sich zwischen vorher abgeschiedenen Soruce- und Drain-Elektroden befindet,
    5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Herstellung der Metallelektroden-Maake zunächst geladene Teilchen auf die Grob-Bezugsmarke projiziert und die von der Grob-Bezugsmarke rückgestreuten Elektronen in der Weise verarbeitet werden, daß eine Steuerung der relativen Bewegung und der Lage des Halbleiterkörpers zur Grob-Bezugamarke erzielt wird und die Entwicklung von Maskenschichten auf dem Halbleiterkörper mittels des Strahles geladener Teilchen zur Erzeugung der Metallelektroden-Maske ermöglicht wird.
    4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Strahl geladener Teilchen auch auf die Fein-Bezugsmarke gerichtet und an der Fein-Bezugsmarke gestreut wird und die rückgestreuten Teilchen in der Weise verarbeitet werden, daß eine genaue Steuerung des Abstandes zwischen der Fein- Bezugsmarke und dem ausgewählten Abschnitt der Maskenschicht erzielt wird, auf den dann der Teilchenstrahl gerichtet wird, so daß eine zwangsläufige Ausrichtung der anderen Metallelektrode auf die vorher erzeugten Metallelektroden erzielt wird»
    809830/0709
DE2801338A 1977-01-24 1978-01-13 Verfahren zur Erzeugung von aus unterschiedlichen Metallen bestehenden Elektroden für Halbleiter-Bauelemente kleiner Dimension Expired DE2801338C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/761,934 US4109029A (en) 1977-01-24 1977-01-24 High resolution electron beam microfabrication process for fabricating small geometry semiconductor devices

Publications (2)

Publication Number Publication Date
DE2801338A1 true DE2801338A1 (de) 1978-07-27
DE2801338C2 DE2801338C2 (de) 1983-02-03

Family

ID=25063654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2801338A Expired DE2801338C2 (de) 1977-01-24 1978-01-13 Verfahren zur Erzeugung von aus unterschiedlichen Metallen bestehenden Elektroden für Halbleiter-Bauelemente kleiner Dimension

Country Status (5)

Country Link
US (1) US4109029A (de)
JP (1) JPS5393786A (de)
DE (1) DE2801338C2 (de)
FR (1) FR2378353A1 (de)
GB (1) GB1597605A (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5423473A (en) * 1977-07-25 1979-02-22 Cho Lsi Gijutsu Kenkyu Kumiai Photomask and method of inspecting mask pattern using same
US4184896A (en) * 1978-06-06 1980-01-22 The United States Of America As Represented By The Secretary Of The Air Force Surface barrier tailoring of semiconductor devices utilizing scanning electron microscope produced ionizing radiation
US4348804A (en) * 1978-07-12 1982-09-14 Vlsi Technology Research Association Method of fabricating an integrated circuit device utilizing electron beam irradiation and selective oxidation
US4283483A (en) * 1979-07-19 1981-08-11 Hughes Aircraft Company Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles
US4341850A (en) * 1979-07-19 1982-07-27 Hughes Aircraft Company Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles
JPS5633830A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Detecting method for mark positioning by electron beam
US4310743A (en) * 1979-09-24 1982-01-12 Hughes Aircraft Company Ion beam lithography process and apparatus using step-and-repeat exposure
US4431923A (en) * 1980-05-13 1984-02-14 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US4327292A (en) * 1980-05-13 1982-04-27 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US4451738A (en) * 1980-07-28 1984-05-29 National Research Development Corporation Microcircuit fabrication
US4351892A (en) * 1981-05-04 1982-09-28 Fairchild Camera & Instrument Corp. Alignment target for electron-beam write system
FR2583220B1 (fr) * 1985-06-11 1987-08-07 Thomson Csf Procede de realisation d'au moins deux metallisations d'un composant semi-conducteur, recouvertes d'une couche de dielectrique et composant obtenu par ce dielectrique
US4803644A (en) * 1985-09-20 1989-02-07 Hughes Aircraft Company Alignment mark detector for electron beam lithography
US5211803A (en) * 1989-10-02 1993-05-18 Phillips Petroleum Company Producing metal patterns on a plastic surface
EP0429697B1 (de) * 1989-11-28 1997-03-05 Siemens Aktiengesellschaft Halbleiterscheibe mit dotiertem Ritzrahmen
EP0433467B1 (de) * 1989-12-18 1995-08-16 International Business Machines Corporation Verfahren zur Herstellung von komplementären Mustern zur Exposition von Halbleiterkörpern mit selbsttragenden Masken
JPH03248414A (ja) * 1990-02-26 1991-11-06 Mitsubishi Electric Corp 選択的な表面反応を利用した微細パターンの形成方法
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5504338A (en) * 1993-06-30 1996-04-02 The United States Of America As Represented By The Secretary Of The Navy Apparatus and method using low-voltage and/or low-current scanning probe lithography
JP2746125B2 (ja) * 1994-06-17 1998-04-28 日本電気株式会社 電子線露光装置の装置較正用基準マーク及び装置較正方法。
US5650629A (en) * 1994-06-28 1997-07-22 The United States Of America As Represented By The Secretary Of The Air Force Field-symmetric beam detector for semiconductors
US5427648A (en) * 1994-08-15 1995-06-27 The United States Of America As Represented By The Secretary Of The Army Method of forming porous silicon
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
US5972725A (en) * 1997-12-11 1999-10-26 Advanced Micro Devices, Inc. Device analysis for face down chip
US6127272A (en) * 1998-01-26 2000-10-03 Motorola, Inc. Method of electron beam lithography on very high resistivity substrates
US6008060A (en) * 1998-04-14 1999-12-28 Etec Systems, Inc. Detecting registration marks with a low energy electron beam
US6576529B1 (en) * 1999-12-07 2003-06-10 Agere Systems Inc. Method of forming an alignment feature in or on a multilayered semiconductor structure
JP5744601B2 (ja) * 2010-04-20 2015-07-08 キヤノン株式会社 電子線描画装置及びデバイス製造方法
US9721754B2 (en) 2011-04-26 2017-08-01 Carl Zeiss Smt Gmbh Method and apparatus for processing a substrate with a focused particle beam

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609477A (en) * 1967-04-18 1971-09-28 Ibm Schottky-barrier field-effect transistor
DE2443121A1 (de) * 1973-09-10 1975-03-13 Westinghouse Electric Corp Verfahren zum praezisen ausrichten eines elektronenstrahlmusters gegenueber vorbestimmten bereichen eines substrates
US3914784A (en) * 1973-12-10 1975-10-21 Hughes Aircraft Co Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5148313A (ja) * 1974-10-23 1976-04-26 Hitachi Ltd Fudogatajikihetsudoroodeingukiko

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609477A (en) * 1967-04-18 1971-09-28 Ibm Schottky-barrier field-effect transistor
DE2443121A1 (de) * 1973-09-10 1975-03-13 Westinghouse Electric Corp Verfahren zum praezisen ausrichten eines elektronenstrahlmusters gegenueber vorbestimmten bereichen eines substrates
US3914784A (en) * 1973-12-10 1975-10-21 Hughes Aircraft Co Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Journal of Vac.Sci.Technology" Bd. 12, No. 6, 1975, S.1266 bis 1270 *

Also Published As

Publication number Publication date
GB1597605A (en) 1981-09-09
FR2378353A1 (fr) 1978-08-18
DE2801338C2 (de) 1983-02-03
US4109029A (en) 1978-08-22
JPS5413752B2 (de) 1979-06-01
JPS5393786A (en) 1978-08-17
FR2378353B1 (de) 1983-12-30

Similar Documents

Publication Publication Date Title
DE2801338A1 (de) Verfahren zur erzeugung der metallelektroden von halbleiter-bauelementen kleiner dimension
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE2748103C3 (de) Hochleistungs-Galliumarsenid-Feldeffekttransistor mit Schottky-Gate und Verfahren zu dessen Herstellung
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2659247A1 (de) Elektronenstrahlenbuendel benutzendes, lithografisches system
EP0008359A2 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE2647242A1 (de) Elektrolithographische vorrichtung
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE3043289C2 (de)
EP0034729A2 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE2149344A1 (de) Verfahren und Anordnung zur Beaufschlagung genau angeordneter Gebiete eines Elementes mit einem Elektronenstrahl bestimmter Gestalt
DE19708766A1 (de) Lithographiemaske und Verfahren zur Herstellung derselben
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
DE19639176A1 (de) Vorrichtung und Verfahren zum Bilden von Elektroden elektronischer Komponenten
DE2927824A1 (de) Halbleitervorrichtungen und ihre herstellung
EP0429697B1 (de) Halbleiterscheibe mit dotiertem Ritzrahmen
DE3139169C2 (de)
EP0105189A1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE2713936A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
US4939071A (en) Method for forming low resistance, sub-micrometer semiconductor gate structures
DE3043903A1 (de) Verfahren zur herstellung von kontaktverbindungen, insbesondere fuer mesfets
EP0096096A1 (de) Verfahren zur Einstellung des Kantenwinkels in Polysilicium
DE2723254C2 (de)
DE2428041A1 (de) Verfahren und anordnung zur praezisionsausrichtung eines elektronenstrahls im verhaeltnis zu ausgewaehlten bereichen einer hauptflaeche eines substrats

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8181 Inventor (new situation)

Free format text: OZDEMIR, FAIK S., THOUSAND OAKS, CALIF., US LOPER, DALL D., FRESNO, CALIF., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee