DE2805473A1

DE2805473A1 - Einstellbarer abgleichkreis fuer digitalanalogwandler

Info

Publication number: DE2805473A1
Application number: DE19782805473
Authority: DE
Inventors: Donald T Comer
Original assignee: Precision Monolithics Inc
Current assignee: Precision Monolithics Inc
Priority date: 1977-02-14
Filing date: 1978-02-09
Publication date: 1978-08-17
Also published as: JPS6013577B2; US4138671A; JPS5399863A

Description

Die Erfindung bezieht sich auf elektronische Schaltkreise insbesondere auf einen einstellbaren Abgleichkreis, der sich in seiner Verwendung für einen Digitalanalogwandler (DAC) als integrierten Schaltkreis eignet.

Die meisten integrierten Schaltkreise, wie z.B. DACs werden ursprünglich mit einer gewissen Fehlertoleranz hergestellt, und ihre Betriebseigenschaften und Charakteristika werden sich im allgemeinen von der nominellen Spezifikation unterscheiden. Nach der Herstellung werden die Schaltungen hinsichtlich ihrer Genauigkeit getestet, und ihre Endverwendung dadurch bestimmt, wie dielt ihre tatsächlichen Betriebseigenschaften und -werte bei den gewünschten Werten und Spezifikationen liegen. Häufig ist es erforderlich, die gesamte Schaltung zu verwerfen, da sie im erforderlichen Toleranzbereich Ausfälle aufweist.

Aufgrund der Schwierigkeit," die Werte der Bauteile anzupassen, ist es üblich, zunächst einmal einen Digitalanalogwandler mit hoher Genauigkeit auf eine etwas weniger strenge Toleranz herzustellen und dann zumindest seine wichtigeren Stufen auf die gewünschte Genauigkeit einzustellen oder zu trimmen. Auf diese Weise werden die Betriebseigenschaften der Anordnung als Ganze aufbereitet und gesteigert, und einige Schaltungen, die sonst vielleicht verworfen werden müssten, lassen sich weiter verwerten.

Bei einer bekannten Trimm-Methode wird ein Laserstrahl verwendet, um körperlich Teile der Bitstrom-Bestimmungswiderstände zu entfernen und dadurch die Werte der Bitströme zu modifizieren.

Bei einer anderen Technik wird ein Satz parallel verbundener Widerstände für jede Stufe zum Trimmen verwendet. Die eine Seite der Widerstände dieses Satzes ist an eine Spannungsquelle und die andere Seite an die Konverter- oder Wandlerstufe angeschlossen, so daß der Abgleichstrom, der einen durch den Gesamtwiderstand des parallelen Widerstandsnetzes bestimmt ist, den Ausgängen der Stufe zugefügt wird. Die Widerstandswerte der einzelnen Widerstände für jeden Satz sind so gewichtet, daß eine Vielzahl dis-

-S-809833/0919

kreter Abgleichstufen erreicht werden kann, die,von den Widerständen abhängt, welche in den Schaltkreis mit einbezogen werden. Zu diesem Zweck ist jeder Widerstand mit einem Schalter in Reihe geschaltet, mit dem es möglich ist, ihn entweder in den angeschlossenen Abgleichschaltkreis einzubeziehen oder zu entfernen. Es lassen sich verschiedene Schaltanordnungen zu diesem Zweck verwenden, solange sie unabhängig steuerbar sind. Bei einer Anordnung werden.Metallverbindungen in Serie mit jedem Widerstand vorgesehen und ein Laser verwendet, um die Verbindungen derjenigen Widerstände zu unterbrechen, die aus dem Abgleichkreis entfernt werden sollen.

Obwohl die Genauigkeiten der einzelnen Stufen sich in beträchtlichem Maße unter Verwendung von Wxderstandsabgleich- oder Trimmerkreisen steigern lassen, ist diese Art des Abgleiches nicht ideal für die Verwendung bei integrierten Schaltkreisen geeignet. Die Widerstände nehmen relativ große Bereiche auf der Oberfläche des Schaltkreischips ein und sind selbst Herstellungsungenauigkexten unterworfen, die sogar nach dem Abgleich Fehler und Ungenauigkeiten in das Ausgangssignal der Stufe einführen können. Da man vor der Herstellung nicht weiß, ob eine spezielle Stufe einen positiven oder negativen Abgleich erfordern wird, muß Vorsorge für beide Polaritäten getroffen werden. Auch die erforderliche Laserausrüstung, um die oben genannte Technik auszuführen, ist relativ groß und kostspielig.

Auch wenn bereits jetzt Abgleichanordnungen zur Verfügung stehen, mit denen sich die Genauigkeit und Ausbeute von Digitalanalogwandlern verbessern lässt, bleiben dennoch eine Reihe von zu verbessernden Unzulänglichkeiten übrig.

In Anbetracht der bei den Anordnungen nach dem Stande der Technik auftretenden Problemen ist es Aufgabe der Erfindung, eine neue und verbesserte Anordnung anzugeben, die ein Signal hoher Genauigkeit mit einstellbarer und vorwählbarer Größe liefert und die sich zum Abgleichen einer Digitalanalogwandlerstufe eignet.

80 8 833/0919

^ 280^73

Die Erfindung liefert einen derartigen Abgleichschaltkreis, bei dem das Erfordernis eines redundanten Schaltkreises dadurch beseitigt ist, daß der Abgleichschaltkreis selektiv sowohl positive als auch negative Abgleichsignale zu liefern in der Lage ist.

Ferner wird gemäß der Erfindung ein Abgleichschaltkreis in Form eines integrierten Schaltkreises angegeben, der der Steuerung durch Kurzschluß-Zenerdioden-Technologie, die auch gelegentlich als Lawinen-Metallwanderung-Technologie bezeichnet wird, ausgesetzt und mit dieser kompatibel ist.

Dies wird erreicht unter Verwendung einer einstellbaren Stromquelle für jede Stufe eines Digitalanalogwandlers, die abgeglichen werden soll, wobei diese Stromquelle eine Vielzahl von Transistoren aufweisen, die an eine gemeinsame Ausgangsklemme angeschlossen sind. Die physikalischen Abmessungen jedes Transistors sind im Verhältnis zu den gewünschten Stufen des Stromflußes bemessen. Einstellbare und vorwählbare Schalteinrichtungen, vorzugsweise Kurzschluß-Zenerdioden, sind entsprechend mit jedem der Transistoren in Reihe geschaltet, um bei Empfang eines Betätigungssignales von einer Betätigungseinrichtung einen Stromfluß durch ihren jeweils angeschlossenen Transistor zu ermöglichen. Jeder dieser Transistor-Schaltkreise ist so angepasst, daß er eine ausreichende Spannungsversorgung erhält, um den gewünschten Stromfluß zu liefern, wenn die Schalteinrichtung betätigt wird, so daß ein gewünschter Pegel des Abgleichausgangsstromes an der gemeinsamen Ausgangsklemme er reicht wird, indem die Ströme durch jeden der ausgewählten Transistoren akkumuliert werden.

Bei einem bevorzugten Ausführungsbeispiel weisen einige der Stronquellentransistoren Anordnungen mit abgestufter; oder über- oder untersetzten Emittern (emitter-scaled) mit großen Bereich und hoher Genauigkeit auf, während die übrigen Transistoren Multikollektoranordnungen mit relstiv kleinem Bereich aufweisen. Die Multikollektortransistoren zeichnen sich durch eine fortschreitend abnehmende Stromaufteilungsgsnauigkeit unter ihren entsprechenden

80 9 333/0919

Kollektoren aus, wenn das Differential zwischen den Strömen in jedem Kollektor zunimmt, während einige ihrer Kollektoren nicht mit der gemeinsamen Ausgangsklemme verbunden sind, um eine Stromwichtung zu erzielen. Durch Abstufung bzw. über- oder Untersetzung der Transistoren mit abgestuftem Emitter zur Erzeugung von relativ hohen Strömen und durch Abstufung bzw. über- bzw. Untersetzung der Multikollektortransistoren zur Erzeugung von relativ niedrigen Strömen lässt sich ein optimaler Ausgleich zwischen Chipfläche und Genauigkeit erzielen.

Bei jeder der Abgleichstromquellen wird vorzugsweise ein Referenztransistor verwendet, um einen gemeinsamen Referenzstrom aufzubauen, während die anderen Transistoren im Schaltkreis einen vorgegebenen Anteil des Referenzstromes spiegeln. Ein zusätzlicher Schaltkreis ist mit eingebaut, um den Pegel des Referenzstromes für jede Quelle einzustellen und damit den Ausgangsstrombereich für jede Quelle vorzugeben. Der Einstellschaltkreis weist einen ersten Transistor, der so angeschlossen ist, daß er einen Hilfsreferenzstrom liefert, eine Vielzahl von parallel geschalteten Transistoren, die den ersten Transistor in entsprechenden Anteilen spiegeln, und eine einstellbare Schalteinrichtung auf, die mit mindestens einigen der parallel geschalteten Transistoren in Serie geschaltet ist. Der Hilfs-Referenzstrom enthält vorzugsweise den Reststrom der R-2R-Leiter des Digitalanalogwandlers.

Gemäß einem weiteren Merkmal-der Erfindung ist ein Schaltkreis zur einstellbaren oder vorwählbaren Steuerung der Richtung jedes Gleichstromes relativ zu seiner entsprechenden Digitalanalogwandlerstufe vorgesehen. Bei diesem Schaltkreis ist eine Zweiwegdifferentialstufe so geschaltet, daß sie den Ausgangsstrom der Abgleichquelle erhält und einen Steuerkreis für eine Stromsenke bildet, die in betätigtem Zustand Ausgangsstrom von der Wandlerstufe zur Quelle zieht. Wenn die Senke von der Differentialstufe abgeschaltet wird, so wird der Ausgangsstrom umgekehrt und von der Quelle zur Digitalanalogwandlerstufe hin abgeleitet.

803833/0919

Weitere Vorteile und Merkmale der Erfindung sollen im folgenden anhand von Ausführungsbeispielen und anhand der dazugehörigen Zeichnung näher erläutert werden. Die Zeichnung zeigt in

Fig. 1 ein Blockschaltbild eines Digitalanalogwandlers, bei dem Abgleichquellen in Zusammenhang mit jeder der Digitalanalogwandlers tufen verwendet werden;

Fig. 2 eine schematische Darstellung einer der Digitalanalogwandlers tuf en;

Fig. 3 eine schematische Darstellung des erfindungsgemä£en Abgleichschaltkreises ;

Fig. 4 eine schematische Darstellung eines Schaltkreises zum einstellbaren Erweitern des Bereiches der Abgleichschaltkreise; und in

Fig. 5 eine schematische Darstellung einer weiteren Äusführungsform eines Abgleichschaltkreises.

Die generelle Anordnung der Schaltung in Verbindung mit einem sechsstufigen Digitalanalogwandler ist in Form eines Blockdiagramms in Fig. 1 wiedergegeben. Der Digitalanalogwandler verwendet eine Widerstandsleiter der üblichen R-2R-Bauart, wobei jede Stufe oder jedes Bit einen der gemeinsam vorgespannten Transistoren 2, einen Schalter 4 und einen 2-R-Widerstand 6 mit einem typischen Wert von 4K aufweist, der in Serie zwischen eine gemeinsame Ausgangsklemme 8 für sämtliche Stufen und eine Versorgungsschiene 10 mit negativer Spannung geschaltet ist, während R-Widerstände 12 mit einem typischen Wert von 2K die verschiedenen Stufen voneinander trennen. Eei geschlossenen Schaltern 4 stehen die Ströme der Stufen in binärer Beziehung zueinander, wobei die ganz linke Stufe den größten Strom und jede sich anschließende Stufe nach rechts einen fortschreitend kleineren Strom trägt. Eine letzte Stufe 14, die nicht mit der gemeinsamen Ausgangsklemme

809833/0919

verbunden ist, ist am Ende der Transistorvorspannungsleitung angeordnet, um einen Strom zu liefern, der ebenso groß wie der des Bit mit geringster Bedeutung ist und damit das System ausgleicht. Codierte digitale Signale werden über die Digitaleingangsstufe den einzelnen Schaltern 4 der Stufen zugeführt, so daß eine geeignete Kombination von Schaltern geschlossen wird, um ein analoges Ausgangssignal an der gemeinsamen Ausgangsklemme 8 zu erzeugen, das dem digitalen Eingangssignal entspricht.

Die generelle Anordnung des Abgleichschaltkreises gemäß einem ersten Ausführungsbeispiel ist im oberen Bereich der Fig. 1 wiedergegeben. Sechs Abgleichschaltkreise, die mit TRIM₁ bis TRIM, bezeichnet sind, liefern entsprechende Korrekturströme für jede der sechs Stufen. Die Abgleichschaltkreise sind an eine gemeinsame Versorgungsschiene 20 für positive Spannung angeschlossen, die eine ausreichend große Versorgungsspannung von vorzugsweise 15 Volt aufweist, um die gewünschten Abgleichstrompegel zu liefern. Jeder dieser Abgleichschaltkreise ist an seine entsprechende Digitalanalogwandlerstufe oder DAC-Stufe über einen Richtungs-Steuerkreis 22 angeschlossen, der selektiv bestimmt, ob der Abgleichstrom für die Stufe zu dem Stufenausgangssignal addiert oder von diesem subtrahiert wird. Da die für die verschiedenen Stufen erforderlichen Abgleichstrompegel nicht bekannt sind, bis sie hergestellt worden sind, ist darüber hinaus ein Stromkreis als Bereichdehner 24 im allgemeinen an jeden der Abgleichschaltkreise angeschlossen, um den Bereich der zur Verfügung stehenden Abgleichströme in erforderlichem Maße zu vergrößern oder zu verringern. Wenn sich beispielsweise herausstellt, daß die abgeglichenen Stufen der Digitalanalogwandler relativ genau sind, so wird der Abgleichbereich zusammengezogen bzw. verkleinert, um sehr präzise Abgleichströme und eine entsprechend hohe Auflösung zu erhalten. Wenn sich andererseits herausstellt, daß diese Stufen relativ ungenau sind, so wird der Abgleichbereich in ausreichendem Maße aufgeweitet, um den Digitananalogwandler als Schaltung mit niedriger Genauigkeit, aber als ein immer noch verwendbares Produkt zu behalten.

- 10 -

809833/0919

2905473

Obwohl in Fig. 1 sechs Stufen wiedergegeben sind, wobei jede Stufe abgeglichen wird, ist die Erfindung weder auf eine sechsstufige Anordnung noch auf eine solche Anordnung beschränkt, bei der sämtliche Stufe/i abgeglichen werden. Da das Erfordernis der Genauigkeit mit der Anzahl der Stufen zunimmt, ist es in Wirklichkeit so, daß die durch die Erfindung gegebene technische Lehre von noch größerer Bedeutung wird, wenn die Anzahl der Stufen zunimmt. Wenn mehr Stufen abgeglichen werden müssen, können weitere Abgleichschaltkreise 18 hinzugefügt werden. Andererseits ist es so,, daß in vielen Fällen nur diejenigen Stufen, welche die größten Ausgangsströme liefern, abgeglichen zu werden brauchen, und für diese Fälle wären nur wenige Abgleichschaltkreise erforderlich. Beispielsweise kann für die meisten Anwendungsfälle bei einem zwölfstufigen Digitalanalogwandler eine ausreichende Genauigkeit erreicht werden, indem nur die größenordnungsmässig höchsten sechs Stufen abgeglichen werden.

Eine typische DAC-Stufe ist in Fig. 2 wiedergegeben; sie ist von Spannungs- und Strompegeln vorgespannt, die sie mit den anderen ähnlichen Stufen gemeinsam besitzt. Der Schalter 4 weist ein Paar von Differentialstufen auf, wobei die Transistoren 26 und der ersten Differentialstufe mit einem konstanten Strom von der Versorgungsschiene 20 für positive Spannung über den Stromquellentransistor 36 versorgt sind, wobei der Transistor 36 über einen Transistor 38 und eine Vorspannungs-Stromquelle 39 auf einem konstanten Vorspannungsstrompegel gehalten wird. Die Emitter der aus den Transistoren 30 und 32 bestehenden zweiten Differentialstufe sind in Serie mit dem Transistor 2 der Stufe, dem Widerstand 6 der Leiter und der Versorgungsschiene 10 für negative Spannung geschaltet. Eine konstante Vorspannung V für den Transistor 2 ist ebenfalls in Fig. 2 angedeutet.

Der korrigierende Abgleichstrom wird über die Leitung 40 des Abgleichschaltkreises geliefert, die an die DAC-Stufe zwischen der zweiten Differentialstufe und dem Transistor 2 angeschlossen ist. Wenn der Ausgangstransistor 30 aufgemacht hat, so daß die Stufe

809833/0919 - n -

als Ausgang arbeitet, so ist der der gemeinsamen Ausgangsklemme zugeführte Strom gleich der Summe aus dem Strom durch den Transistor 2 und dem Abgleichstrom. Wenn sich herausstellt, daß der nicht abgeglichene Strom durch die gemeinsame Ausgangsklemme 8 den gewünschten Wert überschreitet, wird der Abgleichstrom dem Kollektor des Transistors 2 zugeführt, um den Ausgangsstrom um einen entsprechenden Wert zu verringern. Wenn andererseits der nicht abgeglichene Strom an der gemeinsamen Ausgangsklerome 8 nicht ausreichend groß ist, wird der Abgleichstrom vom Kollektor des Transistors 2 abgeleitet, um den Ausgangsstrom auf einen höheren Pegel als den des Transistors 2 zu erhöhen.

In Fig. 3 sind Einzelheiten des ersten Abgleichschaltkreises TRIM₁, der in Fig. 1 als Block angedeutet ist, wiedergegeben. Der Schaltkreis weist einen gemeinsamen Referenztransistor T₁, einen Vorspannungstransistor T₂," der von einem Strom 41 von dem als Bereichdehner 24 ausgebildeten Schaltkreis gesteuert ist, um eine genaue Vorspannung an den Referenztransistor T₁ zu legen, und eine Vielzahl von einstellbaren Stromquellentransistoren T, bis T₇ auf. Die Basen der zuletzt genannten Transistoren sind untereinander und mit der Basis des Referenztransistors T₁ verbunden, so daß sie in entsprechenden Anteilen den Strom durch den Referenztransistor T₁ und damit den Strom 41 spiegeln. Die Transistoren T_ bis T₇ sind jeweils vom PNP-Typ, wobei ihre Emitter über entsprechende Zenerdioden Z_ bis Z₇ an die positive Versorgungsschiene 20 angeschlossen worden sind. Ihre Kollektoren sind an eine gemeinsame Ausgangsklemme 42 angeschlossen, die ihrerseits mit dem Richtungs-steuerkreis 22 verbunden ist. Die Transistoren T., bis T₇ sind jeweils so ausgelegt, daß sie individuelle Strompegel liefern, wenn ein Stromkreis zwischen den Transistoren und der Versorgungsschiene 20 geschlossen ist. Die Strompegel der verschiedenen Transistoren stehen bei einem bevorzugten Ausführungsbeispiel in einer binären Beziehung zueinander, wobei der Transistor T_ den größten Strom und T₇ den niedrigsten Strom für die gemeinsame Ausgangsquelle 42 liefern. Beim wiedergegebenen Schaltkreis sind die Emitterdimensionen der Transistoren T₃, T. und

809833/0919

- 12 -

T₅ so abgestuft und eingeteilt, daß man die gewünschte binäre Beziehung erhält. Die Transistoren T, und T₇ haben die gleiche
Emittereinteilung oder -abstufung wie der Transistor T₅, sind aber jeweils mit aufgeteilten Kollektoren versehen,von denen nur jeweils einer zur Fortsetzung der binären Beziehung an die gemeinsame
Ausgangsklemme 42 angeschlossen ist, während die anderen Kollektoren geerdet sind. Diese Mischung von Emitter- und Kollektoreinteilung oder -abstufung (scaling) stellt einen Vorteil der hier beschriebenen Ausführungsbeispiele dar und ermöglicht es, einen wirksamen Ausgleich zwischen der dem Abgleichschaltkreis zur Verfügung stehenden Chipfläche einerseits und der Genauigkeit der Abgleichsignale
andererseits zu erreichen. Im allgemeinen ist die Emitterabstufung oder -einteilung sehr genau, erfordert aber relativ große Chipflächen, während die Kollektorabstufung oder -einteilung geringere Flächen erfordert, aber durch eine fortschreitend abnehmende Stromaufteilungsgenauigkeit unter den Kollektoren gekennzeichnet ist, wenn das
Differential zwischen den Strömen in den jeweiligen Kollektoren zunimmt. Bei Stromdifferentialen bei mehr als 4 oder 5:1 kann die Genauigkeit der Multikollektor-Transistoren unannehmbar sein. Dementsprechend sind die Transistoren T_, T. und T₅ mit abgestuften Emittern so eingeteilt, daß sie höhere Stromstärken liefern, bei denen die Genauigkeit wichtiger ist, während die Kollektoren der Multikollektortransistoren T_fi und T₇ so eingeteilt und abgestuft sind, daß sie der gemeinsamen Ausgangsklemme 42 relativ niedrige Stromstärken liefern. Die Kollektoreinteilung oder -abstufung
der Transistoren T_fi und T₇ ist in der Fig. 3 der Zeichnung angegeben. Ein größerer Anteil an Multikollektor-Transistoren kann
verwendet werden, wenn eine geringere Abgleichgenauigkeit erforderlich und die Erhaltung von Chipoberfläche vordringlich ist, während anteilig mehr Transistoren mit abgestuften oder eingeteilten Emittern verwendet werden können, wenn die entgegengesetzten Bedingungen gegeben sind.

Der Stromfluß durch jeden der Transistoren T- bis T- wird durch die entsprechenden Zenerdioden Z bis Z₇ als Schalter verhindert,

- 13 -

809833/0919

bis die Zener-Durchbruchspannungen überschreitende Spannungsdifferentiale angelegt werden, um permanente Kurzschlußkreise zu erzeugen. Ein vereinfachter Schaltkreis, um den Durchbruch bei vorgewählten Zenerdioden durch Anlegen von positiver Versorgungsspannung an die Zcnerdioden-Ausgangsklemmen und von negativer Versorgungspannung an die Zenerdioden-Eingangsklemmen zu erzielen, ist in Fig. 3 wiedergegeben. Die Zenerdioden-Ausgangsklemmen sind, wie aus Fig. 3 erkennbar, direkt an die positive Versorgungsschiene 20 angeschlossen, während jede der Zenerdioden-Eingangsklemmen über Schaltkreise, die isolierende Dioden D_ bis D₇ und Schalttransistoren SW_ bis SVi₇ enthalten, an die negative Versorgungsschiene 10 angeschlossen ist. Die Schalttransistoren können in geeigneter Weise durch Torschaltungen gesteuert werden, welche DAC-Leitungsklemmen L_ bis L₇, Widerstände R, bis R₇ zur Strombegrenzung und Schwellwertdioden TEL· bis TH₇ aufweisen, welche nur dann Steuersignale zu ihren angeschlossenen Schalttransistoren SW., bis SW₇ durchlassen, wenn die Signale an ihren entsprechenden Leitungsklemmen L_ bis L₇ ihre Schwellwertpegel überschreiten. Diese Leitungsklemmen L₃ bis L₇ haben eine doppelte Funktion. Sie übertragen digitale Eingangssignale an die DAC-Stufen bei Spannungen, die niedriger als die Schwellwerte der Schweilwertdioden TH- bis TK aber größer als die Schwellwertspannungen sind, die die Schalttransistoren SVi- bis SW₇ steuern, um die gewünschten Abgleichströme zu liefern.

Die gemeinsame Ausgangsklemme 42 der Abgleichschaltung ist an den Richtungs-Steuerkreis 22 angeschlossen, der eine Differentialstufe mit zwei Transistoren 44 und 46 aufweist. Dei: Transistor 44 wird leitend, wenn der Durchbruch und das permanente Kurzschließen der Zenerdiode Z₀ über einen Schaltkreis erfolgt, der ähnlich wie

die Durchbruchschaltkreise für die Zenerdioden Z, bis Z₇ aufgebaut ist, um die Basis des Transistors 44 mit der Versorgungsschiene 20 für positive Spannung zu verbinden» Der Transistor 46 ist mit einer konstanten Spannung V-,., vorgespannt, die normalerweise um einen Diodenpegel höher als die Basisspannung des Transistors

- 14 803833/0919

44 ist, die von der Vorspannung V_ß2 geliefert wird. Mit dieser Vorspannungsanordnung wird der Transistor 4 6 abgeschaltet und im wesentlichen der gesamte Abgleichstrom durch den Transistor 44 geleitet. Der Kollektor des Transistors 44 ist mit der zugeordneten DAC-Stufe und auch mit dem Kollektor eines NPN-Transistors 43 verbunden. Der Kollektor des Transistors 44 ist an einen diodenmässig geschalteten Transistor 50 angeschlossen, dessen Basis mit der Basis des Transistors 48 zusammengeschaltet ist.

Im Betrieb arbeitet der Transistor 48 in aktivem Zustand als Stromsenke, um Abgleichstrom von der DAC-Stufe über die Leitung 40 abzuziehen, während der Transistor 46 einen Weg zur Umgehung der Stromsenke bildet und Abgleichstrom über die Leitung 40 von dem Richtungs-Steuerkreis 22 weg und der DAC-Stufe zuleitet. Geht man zunächst einmal davon aus, daß die Zenerdiode Z„ nicht kurzgeschlossen ist, so wird die Basisspannung des Transistors 44 niedriger als die des Transistors 46 sein. Dies führt dazu, daß der Abgleichstrom von der gemeinsamen Ausgangsklemme 42 durch die Transistoren 55 und 50 fließt, die Spannung an der Basis und dem Kollektor des Transistors 50 erhöht und den Transistor 48 aufmacht, der den Stran durch den Transistor 50 spiegelt und einen gleichgroßen Abgleichstrom über die Leitung 40 von der DAC-Stufe zieht. Nimmt man nun an, daß eine ausreichende Spannung an die Leitungsklenme Lg gelegt wird, um die Zenerdiode Zp kurzzuschließen, so wird die Basisspannung des Transistors 44 in ausreichendem M-iße ansteigen, um sowohl diesen Transistor und den Transistor 50 abzuschalten und dadurch den Transistor 48 als Stroirisenke abzuschalten und den Transistor 4 6 aufzumachen. Auf diese Weise umgeht der Abgleichstrom die Stromsenke und wird statt dessen über den Transistor 4 6 und über die Leitung 4 0 der DAC-Stufe zugeleitet* Die Richtung des über die Leitung 4 0 gelieferten Abgleichetrcmes wird auf diese weiss durch den Zustand der Sei.er-iiode Sg gesteuert.

Der Strom durch den Refere:;· transistor T. des ersten Äbgleiehschaltkreises wird gesteuert und zu den Strömen der DAC-Stufe über

- 15 -

8 C3833/0919

_AS 280Ö473

einen als Bereichdehner 24 ausgebildeten Schaltkreis, der im einzelnen in Fig. 4 wiedergegeben ist, in Beziehung gesetzt. Ein gemeinsamer Referenzstrom für jeden der Abgleichschaltkreise wird von dem Bereichdehner 24 über die Leitung 52 geliefert und fließt durch einen diodenmässig geschalteten und abgestuften oder eingeteilten Transistor 54 zu Erde. Der Transistor 54 bildet eine Referenz für den Referenztransistor 1 als Stromspiegel des ersten Abgleichschaltkreises und auch für die entsprechenden Transistoren Tg bis T₁₂ als Stromspiegel der anderen Abgleichschaltkreise TRIM„ - TRIM,-. Bei den Transistoren T₁ und T₀ bis T.,~ handelt es

ZO I ö Ί Z

sich jeweils um NPN-Transistoren, deren Emitter eingeteilt oder abgestuft (scaled) sind, um die Fehlerkorrekturströme für jede der C-Stufe zu optimieren. Es darf darauf hingewiesen werden, daß die relative Abstufung oder Einteilung nicht genau eine binäre Beziehung ist, da die DAC-Stufenabweichungen nicht direkt proportional der Wichtung der Stufen sind. Der gemeinsame Referenzstrom für jeden der Abgleichschaltkreise, der über die Leitung 52 zugeführt wird, wird von einem Bereichdehnungsschaltkreis geliefert, der gemeinsam vorgespannte PNP-Transistoren 56, 58, 60 und 62 aufweist. Der Emitter des Transistors 56 ist an die Versorgungsschiene 20 für positive Spannung angeschlossen, und der Transistor ist diodenmäßig geschaltet, wobei seine Basis und sein Kollektor bei I_REM an die DAC-Stufe für den Reststrom angeschlossen sind, um einen Steuerstrom zu liefern, der ebenso groß wie der Strom der unbedeutendsten der C-Stufe ist. Der Strom durch den Transistor 56 dient als Hilfs-Referenzstrom, der anteilig von den Transistoren 58, 60 und 62 gespiegelt wird. Die Kollektoren der zuletzt genannten drei Transistoren 58, 6 0 und 62 sind gemeinsam an die Leitung 52 angeschlossen, während der Emitter des Transistors 58 direkt an die Versorgungsschiene 20 für positive Spannung und die Emitter der Transistoren 60 und 62 über Zener-Dioden Z_g bzw. Z_1n an die Versorgungsschiene 20 für positive Spannung angeschlossen sind. Die Schaltkreise sind für den Durchbruch und das permanente Kurzschließen der Zenerdioden Z_q und Z_1n in ähnlicher Weise wie die Durchbruchschaltkreise der Zener-Dioden Z- bis Z₀

J O

- 16 -

809833/0919

ausgebildet, und zwar unter Verwendung von Leitungsklemmen L und L.. Q/ welche die Signale zur Betätigung der Durchbruchschaltkreise empfangen. In Abhängigkeit vom Zustand der Zenerdioden Z_g und Z₁₀ wird der Referenzstrom über die Leitung 52 gleich dem Strom durch den Transistor 50 allein oder gleich der Gesamtheit der Ströme durch den Transistor 58 und eine Kombination der Transistoren 60 und 62 sein. Mit dem wiedergegebenen Schaltkreis sind somit vier verschiedene gemeinsame Referenzströme möglich, und es lassen sich selbstverständlich zusätzliche Referenströme erzielen, indem man zusätzliche Transistor-Schaltkombinationen in den Bereich Dehnungsschaltkreis aufnimmt. Diese Anordnung bietet insofern einen beträchtlichen Vorteil, als der Digitalanalogwandler hinsichtlich seiner Genauigkeit getestet werden kann, nachdem die Herstellung beendet ist, und die Größe des Referenzstromes für die Abgleichschaltkreise kann entsprechend vorgegeben werden. Wenn sich beispielsweise herausstellt, daß der Digitalanalogwandler relativ genau ist, wird man weder die Zenerdiode Zq noch die Zenerdiode Z_1fj betätigen, und der einzige Strom über die Leitung 52 käme dann vom Transistor 58. Dies reduziert den Abgleichbereich für jeden Abgleichschaltkreis und erhöht dementsprechend die erzielbare Auflösung. Wenn es sich bei dem Digitalanalogwandler urn eine Anordnung niedriger Genauigkeit handelt, kann man eine oder beide der Zenerdioden Z_g und Z₁₀ betätigen, um den gemeinsamen Referenzstrom zu erhöhen und damit auch den Abgleichbereich zu vergrößern, wobei jedoch die Auflösung verringert wird. Das Endergebnis besteht darin, daß eine Produktion mit großem Volumen von Digitalanalogwandlern verwendet werden kann, um sowohl Märkte mit hoher und niedriger Genauigkeit zu befriedigen, wobei der Abgleichbereich für jeden einzelnen Digitalanalogwandler nach seiner Herstellung, der gemessenen Genauigkeit entsprechend, eingestellt wird. Dies bietet die Möglichkeit einer beträchtlichen Kostenreduzierung gegönüber dem Aufbau von zwei getrennten Produktions straßen.

Im Betrieb wird der Digitalanalogwandler vollständig hergestellt,

- 1 7 -

809833/0919

seine Genauigkeit überprüft und der Ausgang des als Bereichdehner 24 ausgebildeten Schaltkreises entsprechend vorgewählt. Der Ausgang jedes einzelnen Abgleichschaltkreises wird dann innerhalb des Bereiches in Abhängigkeit von der Genauigkeit jeder einzelnen DAC-Stufe gewählt und eingestellt. Beim ersten in Fig. wiedergegebenen Abgleichschaltkreis wird beispielsweise die Kombination der Zenerdioden Z_ bis Z„ betätigt, welche einen Ausgangs-Abgleichstrom liefert, der am nächsten an der absoluten Stufenabweichung liegt, indem man geeignete Zener-Durchbruchssignale an die Leitungsklemmen L-, bis L₇ legt. Die Richtung des Abgleichstromes relativ zu dieser Stufe wird dann bestimmt, indem man die Zenerdiode Z~ entweder in ihren Durchbruchbereich bringt und sie somit kurzschließt oder aber sie intakt lässt und zwar in Abhängigkeit davon, ob der Abgleichstrom dem Strom der Stufe, der beim korrigierten Ausgang der Stufe ankommt, addiert oder ihn von diesem subtrahiert.

Mit dem Einstellen der Transistoren T₁ und T₀ bis T₁₀ in der oben

I ο IZ

angegebenen fortschreitend abnehmenden Weise, um fortschreitend kleinere Referenzströme zu liefern, wird die Abstufung oder Einstellung von jedem der wählbaren Transistoren innerhalb der verschiedenen Abgleichschaltkreise auf den Referenztransistor für den Schaltkreis bezogen, und zwar in ähnlicher Weise wie die Einstellung oder Abstufung zwischen dem Transistor T₁ und den Transistoren T_. bis T₇, wie es in Fig. 3 wiedergegeben ist. Es besteht jedoch keinerlei Notwendigkeit, daß die verschiedenen Abgleichschaltkreise in ihrer Konstruktion identisch sind. Tatsächlich ist es so, daß die identische Ausbildung der Abgleichschaltkreise unerwünscht wäre, wenn die erforderlichen Abgleichauflösungen für die weniger bedeutenden Stufen, bezogen auf ihre entsprechenden Ströme in den Stufen, geringer als bei den weniger bedeutenden Stufen sind. Dementsprechend ist davon auszugehen, daß die relative Abstufung oder Einstellung zwischen den Referenztransistoren und den Spiegeltransistoren für jeden Abgleichschaltkreis von der Anordnung nach Fig. 3 abweichend ausgebildet sein kann, wobei eine entsprechende Abwandlung in der relativen Ein-

- 18 -

809833/0919

stellung oder Abstufung der Transistoren T₁ und T„ bis T₁₉ gegenüber der Anordnung nach Fig. 4 erfolgen kann, um für jeden Schaltkreis einen optimalen Abgleichbereich aufrecht zu erhalten.

Eine andere Ausführungsform eines Abgleichschaltkreises ist in Fig. 5 wiedergegeben; sie verwendet weniger Leitungen, kann aber nicht sogenaue Abgleichströme liefern wie die oben beschriebene Anordnung. Bei dieser Ausführungsform sind zwei Abgleichschaltkreise in einer Reihe von einstellbaren oder vorwählbaren Transistoren T₁₁ bis T_1f- kombiniert, wobei jeder dieser Transistoren über seine jeweils angeschlossene Zenerdiode Z₁₁ bis Z_1fi an die Versorgungsschiene 20 für positive Spannung angeschlossen ist. Die Transistoren T₁₁, T₁₂ und T₁- sind zu einem ersten Abgleichschaltkreis und die Transistoren T₁₄, T₁ j- und T₁₆ zu einem zweiten Abgleichschaltkreis zusammengefasst. Der Transistor T₁₁ besitzt -einen einstellbaren Emitter, während bei den übrigen Transistoren die Kollektoren einstellbar bzw. abgestuft sind. Der Ausgang jedes Abgleichschaltkreises ist an einen entsprechenden Richtungs- Steuerkreis 22 und von dort an seine entsprechende DAC-Stufe angeschlossen. Die beiden Transistoren T₁-, und T₁₀ sind zwischen die Abgleichschaltkreise

Λ I Io

und den als Bereichdehner 24 ausgebildeten Schaltkreis geschaltet und liefern einen Referenzstrom, der anteilig von den Transistoren T₁₁ bis T₁₆ gespiegelt wird. Ferner sind getrennte, selektiv kurzschließbare Zenerdiodenschaltkrexse vorgesehen, um die Richtungs-Steuerkreise 22 zu steuern. Diese Art der Anordnung wird normalerweise in Zusammenhang mit solchen DAC-Stufen verwendet, die einen geringeren Ausgangsstrom führen und dem entsprechend ein relativ geringeres Auflösungsmaß erfordern.

809833/0919

ta

Leerse i fr e

Claims

München Abholfach 3

Precision Monolithics, Inc.
1500 Space Park Drive

Santa Clara, Calif. 95050
USA

Einstellbarer Abgleichkreis für Digitalanalogwandler

Patentansprüche

1J Digitalanalogwandler, mit einer Vielzahl von jeweils angepassten Stufen zur Erzeugung eines vorgegebenen Ausgangssignales innerhalb eines vorgegebenen Toleranzbereiches und mit einer Einrichtung, die auf ein digitales Eingangssignal anspricht, um die Ausgänge von ausgewählten Stufen zu kombinieren und ein Wandler-Ausgangssignal zu liefern, dessen Größe dem binären Eingangssignal entspricht, dadurch gekennzeichnet , daß zumindest einige der Stufen des Digitalanalogwandlers mit einstellbaren Transistorsteuerungen außerhalb der Stufe versehen sind, um ein korrektives Abgleichsignal zu liefern, und daß eine Einrichtung vorgesehen ist, um das Signal der Stufe mit seinem entsprechenden Abgleichsignal zu kombinieren und ein korrigiertes Ausgangssignal der Stufe zu liefern.

80 S833/0919

— 2. —

OiHGlNAL INSPECTED
2. Digitalanalogwandler nach Anspruch 1, gekennzeichnet durch eine Einrichtung zur Lieferung eines gemeinsamen Referenzstromes und durch anteilige Stromspiegeleinrichtungen, die an jede der Abgleichsignale liefernde Einrichtungen angeschlossen sind, wobei jede der Stromspiegeleinrichtungen einen Anteil des gemeinsamen Referenzstromes spiegelt, um einen individuellen Referenzstrom für ihre angeschlossene Stufe zu liefern, und wobei der Anteil jeder Abgleichsignale liefernden Einrichtung in Abhängigkeit von der relativen Fehlertoleranz der angeschlossenen Stufe ausgewählt wird.
3. Integrierter Digitalanalogwandler-Schaltkreis, mit einer Vielzahl von Stufen, die jeweils an eine Wandler-Ausgangsklemme angeschlossen sind, wobei jede Stufe einen an eine Stromquelle angeschlossenen Transistor und eine in Reihe mit dem Transistor geschaltete Schalteinrichtung aufweist und jeder der Transistoren so ausgelegt ist, daß er eine vorgegebene Stromstärke innerhalb eines vorgegebenen Toleranzbereiches liefert, und wobei jede der Schalteinrichtungen von einem digitalen Eingangssignal gesteuert ist, um ihren entsprechenden Transistor gegenüber der Ausgangsklemme so zu schalten, daß der der Ausgangsklemme von den Stufen gelieferte Gesamtstrom repräsentativ für das digitale Eingangssignal ist, dadurch gekennzeichnet , daß eine Vielzahl von zumindest an einige der Stufen angeschlossenen Abgleichschaltkreisen vorgesehen ist, wobei jeder der Abgleichschaltkreise folgende Baugruppen aufweist:

Eine Vielzahl von Transistoren, die an eine gemeinsame Abgleich-Ausgangsklemme angeschlossen sind, wobei die physikalischen Abmessungen von jedem der Transistoren im Verhältnis zu einem gewünschten Strompegel für jeden Transistor eingestellt und abgestuft sind und wobei die Abgleich-Ausgangsklemme so geschaltet ist, daß sie den Abgleichstrom ihrer jeweils angeschlossenen Wandlerstufe zuführt,
einstellbare Schalteinrichtungen, die in Reihe mit jedem der

- 3 8 C 9 8 3 3 / 0 9 1 9 ^,-^

Transistoren geschaltet sind, um einen Stromfluß durch die ausgewählten Transistoren auszulösen, und

eine Einrichtung zur Lieferung von Betätigungssignalen für jede der Schalteinrichtungen,

wobei jeder der Transistor- Schaltkreise so angepasst ist, daß er eine ausreichende Versorgungsspannung, erhält, um einen gewünschten Stromfluß durch seinen Transistor zu liefern, wenn seine jeweils angeschlossene Schalteinrichtung betätigt wird, so daß ein vorgegebener Pegel eines korrektiven Abgleichstromes an jeder Abgleich-Ausgangsklemme erzielbar ist, indem die Ströme durch ihre angeschlossenen ausgewählten Transistoren akkumuliert werden.

3 3 3/0919 OFtSGlNAL