DE2834759C2 - Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements - Google Patents

Description

2. Schutzeinrichtung nach Anspruch 1, dadurch gekennzeichnet,

(i) daß die Zwischenschicht (24) aus undotiertem polykris ulinem Silizium besteht

Die Erfindung betrifft eine Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung.

Eine derartige Schutzeinrichtung ist aus der DE-OS 20 47 166 bekannt. Dort bilden auf der isolierenden Trägerschicht angeordnete Schichten eine Transistor, wobei die Klemmspannung, bei der die Schutzwirkung eintritt, von der Durchbruchspannung des Übergangs zwischen Emitter- und Basisbereich bestimmt wird. Die Durchbruchspannung hängt dabei von den Störstoffkonzentrationen in den Emitter-und Basisbereichen ab. Um Störstoffkonzentrationen mit genügender Genauigkeit zu erhalten, sind spezielle Maßnahmen erforderlich, die das Herstellverfahren aufwendig machen.

Darüber hinaus tritt bei der bekannten Schutzeinrichtung auch unterhalb der Durchbruchspannung des dort gebildeten Transistors bereits ein gewisser unerwünschter Leckstrom auf.

Der Erfindung liegt die Aufgabe zugrunde, eine Schutzeinrichtung der eingangs bezeichneten Gattung zu schaffen, in der sich diejenige Klemmspannung, bei der die Schutzfunktion eintritt, mit herstellungstechnisch einfachen Mitteln beliebig einstellen läßt

Die Lösung dieser Aufgabe ist im Kennzeichenteil des Patentanspruchs 1 angegeben. Danach wird die Klemmspannung durch die räumliche Abmessung der Zwischenschicht bestimmt, die sich bei der Fertigung mit einfachen Maßnahmen genau steuern läßt.

Da die Erfindung im Gegensatz zu dem oben erläuterten Stand der Technik nicht auf einer Transistorwirkung aufbaut, kann gemäß der vorteilhaften Weiterbildung nach Anspruch 2 aus undotiertem polykristallinen Silizium bestehen, wobei sich für die genannte Klemmspannung besonders gut ausgeprägte Kennlinien ergeben und die beim Stand der Technik unvermeidbaren, bereits unterhalb der Klemmspannung einsetzenden Leckströme ausgeschaltet werden.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert In den

ic Zeichnungen zeigt

F i g. 1 einen schematischen Grundriß eines ersten Ausführungsbeispiels,

F i g. 2 einen Schnitt durch den Aufbau nach F i g. 1 längs der Linie A-A',

Fig.3 ein Diagramm mit den Kennlinien der in Γ i g. 1 und 2 dargestellten Schutzeinrichtung, wobei an Abszisse und Ordinate Spannung bzw. Strom zwischen den beiden Widerstandsschichten aufgetragen sind, und Fig.4 bis 6 Grundrisse weiterer Ausfühmngsbeispiele des Halbleiterbauelements.

Die in F i g. 1 und 2 gezeigte erste Ausführungsform bezieht sich auf eine Schutzeinrichtung, bei der die zweite Widerstandsschicht auf Erdpotential gehalten wird und auf beiden Seiten der ersten Widerstandsschicht angeordnet ist die ihrerseits die Eingangsanschlußfläche mit der Gate-Elektrode verbindet 26 bezeichnet die oben erwähnte erste Widerstandsschicht während Bezugszekhen 23 und 25 Bereiche der zweiten Widerstandsschicht bezeichnen. 27 bezeichnet eine elektrische Verdrahtung, über die die Bereiche 23 und 25 der zweiten Widp^standsschicht auf festem Potential gehalten werden. 28 und 30 bezeichnen Abschnitte eines ohmschen Kontakts zwischen den Bereichen 23 und 25 und der elektrischen Verdrahtung 27.24 bezeichnet eine Eingangs-Anschlußfläche für eine feste elektrische Verbindung und 31 stellt eine Gate-Elektrode des zu schützenden MOS-Halbleiterbauelements dar, die als Einheit mit der ersten Widerstandsschicht 26 ausgebildet ist 29 bezeichnet einen Schutzwiderstand, 34 stellt einen Abschnitt eines ohmschen iloitaktes zwischen dem Halbleiterbauelement und der Anschlußfläche dar. 33 stellt ein Halbleitersubstrat dar, auf welchem Sources und Drains des zu schützenden MOS-Halbleiterbauelements ausgebildet sind. 32 stellt eine auf der Oberfläche des Halbleitersubstrats 33 ausgebildete isolierende Trägerschicht dar. Bei dieser Ausführungsform sind die erste Widerstandsschicht 26, die Gate-Elektrode 31 sowie die Bereiche 23 und 25 der zweiten Widerstandsschicht aus polykristallinem Si ausgebildet, das beispiekweise mit Phosphor (P) n⁺-diffundiert ist, und die Zwischenschicht 24 ist aus polykristallinem Silizium ausgebildet, das nicht mit Fremdstoffen dotiert ist oder sehr geringe Mengen an Fremdstoffen enthält. Die Bereiche der ersten und der zweiten Widerstandsschicht 23, 25 und 26 sind durch eine Fremdstoffkonzentration von höher als 1 χ 10" Atome/cm³ und einen spezifischen Widerstand von weniger als 1 ki2/O gekennzeichnet, während die Zwischenschicht 24 durch eine Fremdstoffkonzentration von weniger als 1 χ 10¹³ Atome/cm^J und einen spezifischen Widerstand von höher als 100ki2/n gekennzeichnet ist. Die Ausbildung der Bereiche 23, 25 und 26 der ersten und der zweiten Widerstandsschicht und der Zwischenschicht 24 geschieht, indem eine polykristalline Si-Schicht mit dem gewünschten geometrischen Aufbau auf der Oberfläche der Trägerschicht 32 ausgebildet wird und Fremdstoffe in die so ausgebildete polykristalline Si-Schicht mit Ausnahme desjenigen Abschnitts, der zu der Zwischen-

schicht 24 gemacht werden soll, eingeführt werden. Als Ergebnis sind, wie in den F i g. 2A und 2B gezeigt, die Bereiche 23 und 25 der zweiten Widerstandsschicht an den beiden Seitenflächen eines Teils der ersten Widerstandsschicht 26 mit dazwischenliegenden Zwischenschichten 24 angeordnet L in F i g. 2B bezeichnet die Länge des Abstands zwischen der ersten Widerstandsschicht und der zweiten Widerstandsschicht

Im folgenden wird nun die Wirkungsweise des Halbleiterelements der in Fig. 1 und 2 gezeigten Ausführungsform unter Bezugnahme auf F i g. 3 beschrieben.

F i g. 3 zeigt die Strom-Spannungscharakteristik zwischen den Widerstandsschichten 23 und 26 bzw. den Widerstandsschichten 25 und 26. Wenn die Breite Wder hochohmigen Zwischenschicht 24 100 μΐη beträgt, liegt der Widerstand zwischen beiden Anschlüssen höher als ΙΟ¹⁰ Ω und es wird eine im wesentlichen vollständige Isolation erreicht Wenn jedoch eine Spannung höher als 10 V, falls L 3 um beträgt, oder höher als 25 V, falls L 5 μηι beträgt, zwischen den beiden Anschlüssen angelegt wird, wird die Anordnung leitend. Das heißt, wenn die Bereiche 23 und 25 der zweiten Widerstandyschicht geerdet sind, wird die Anordnung selbst bei Anlegen einer übermäßigen Spannung auf die Eingangsklemme bei ± 10 bis ± 15 V im Falle von L = 3 μπι oder bei ± 25 bis ± 30 V im Falle von L = 5 μπι geklemmt Es wird also das Anlegen einer übermäßigen Spannung an den Isolatorfilm unter der Gate-Eiektrode 31 vermieden. Dementsprechend läßt sich das Gate des MOS-Transistors am Eingangsanschluß des MOS-Haibieiterbauelements vollständig schützen.

Da ferner bei der vorliegenden Ausführungsform der Schutzwiderstand 29 mit der ersten Widerstandsschicht integriert ist, wird selbst bei Anlegen einer übermäßigen Spannung an den Eingangsstift die Spitzenspannung in der Gate-Elektrode 31 auf einen niedrigen Wert vermindert Dies ist ein weiterer Effekt, der mit dieser Ausführungsform erreicht wird.

Gemäß der vorstehenden Beschreibung ist das Potential, auf welchem die Bereiche 23 und 25 der zweiten Widerstandsschicht gehalten werden, Erdpotential; dieses Potential ist jedoch nicht besonders kritisch, und es kann ein Spannungsquellenpotential, das an die Drain des MOS-Halbleiterbauelements angelegt wird, oder irgendein anderes wahlfreies Potential verwendet wer- <5 den.

Die Ausführungsform der Fig.4 unterscheidet sich von der Ausführungsform der F i g. 1 und 2 hinsichtlich der Geometrie in der Ebene. Die erste Widerstandsschicht ist gekrümmt, um di? Fläche zu vermindern, und so die zweite Widerstandsschicht ist nur auf einer Seite eines Teils der ersten Widerstandsschicht angeordnet. Die mit ' versehenen Bezugszeichen der F i g. 4 stellen Elemente dar, die die gleichen Funktionen haben wie die Elemente in Fig. 1 u.id 2 mit den gleichen Bezugsziffern. 35 stellt einen Abschnitt eines ohmschen Kontakts zwischen der Schutzeinrichtung und der Gate-Elektrode 31'dar.

Bei dieser Ausführungsform ist ein Eingangsschutzwiderstand 29' in der ersten Widerstandsschicht 26' ausgebildet, die sich von einem Abschnitt 34' ohmschen Kontakts mit einer Eingangsanschlußfläche 22' zu dem Abschnitt erstreckt, wo die erste Widerstandsschicht 26' der zweiten Widerstandsschicht 23' über eine Zwischenschicht 24' gegenüberliegt.

Eine dritte Ausführungsform, die in F i g. 5 gezeigt ist, unterscheidet sich von der A usführungsform der F i g. 4 insofern als, da echt polykristallines Si vor Ausbildung der ersten und der zweiten Widerstandsschicht 26' und 23' eine rechteckige Form hat, nach Ausbildung der ersten und der zweiten Widerstandsschicht 26' und 23' ein hochohmiger polykristalliner Si-Bereich 36 stehenbleibt Sowohl bei der zweiten als auch bei der dritten Ausführungsform hat die erste Widerstandsschicht, die der zweiten Widerstandsschicht über die Zwischenschicht gegenüberliegt, die gleiche Charakteristik, wie sie in Fig.4 gezeigt ist Bei der dritten Ausführungsform sollte jedoch die Breite des polykristallinen Si-Bereichs

36 in der ersten Widerstandsschicht 26' ausreichend größer als die Breite der Zwischenschicht 24' sein.

Es können nicht nur n-Fremdstoffe, sondern auch p-Fremdstoffe in polykristallines Si eingeführt werdea Ferner kann in manchen Fällen die Leitfähigkeit des fremdstoffenthaltenden polykristallinen Si, das die erste Widerstandsschicht bildet von der Leitfähigkeit des fremdstoffenthaltenden polykristallinen Si, das die zweite Widerstandsschicht bildet, verschieden sein. Gemäß der vorstehenden Beschreibung ist der Halbleiter aus eigenleitendem polykristalliner:. Silizium aufgebaut Natürlich kann er auch aus polykristallinen! Si des p- oder n--Typs aufgebaut sein.

Fig.6 ist eine Draufsicht, welche eine weitere A»sführungsform zeigt Diese Ausführungsform ist dadurch gekennzeichnet, daß der Schutzwiderstand und die übrige Schutzeinrichtung in verschiedenen Bereichen ausgebildet sind. Das heißt, ein Schutzwiderstandsbereich

37 aus polykristallinem Silizium m^;t gewünschten Fremdstoffen ist auf der Oberfläche der Trägerschicht so ausgebildet, daß er einen Abschnitt 40 ohmschen Kontakts mit der Eingangsanschlußfläche 22" hat Die Schutzeinrichtung gemäß dieser Ausführungsform umfaßt eine erste Widerstandsschicht 26" mit einem einzigen Anschluß eine Zwischenschicht 24", die so ausgebildet ist, daß sie die Widerstandsschicht 26" uingibt. und eine zweiten Widerstandsschicht 23", die so ausgebildet ist, daß sie die Zwischenschicht 24" umgibt Diese zweite Widerstandsschicht 23" wird durch eine elektrische Verdrahtung 27" über einen Abschnitt 28" ohmschen Kontakts auf Erdpotential gehalten. Die erste Widerstandsschicht 26" ist an einem Abschnitt 38 ohmschen Kontakts mit elektrischen Verdrahtungen 39 und 39' verbunden, und diese elektrische Verdrahtungen 39 und 39' sind mit dem SchutzwiderstandsberHch 37 bzw. dem zu schützenden Halbleiterbauelement (nicht gezeigt) verbunden. 41 bezeichnet einen Abschnitt ohmschen Kontakts zwischen der elektrischen Verdrahtung 39 und dem Schutzwiderstandsbereich 37.

Bei dieser Ausführungsform können mit dem Schutzwiderstandsbercich bzw. der Eingangsanschlußfläche zu verbindende Anschlüsse und das zu schützende Halbleiterbauelement unabhängig in der ersten Widerstandssci.icht 26" ausgebildet sein. Diese Anordnung ist jedoch unnötig, wenn der Schutzwiderstandsbereich 27 unabhängig ausgebildet ist. die Lagen der ersten Widerstandsschicht 26" und der zweiten Widerstandsschicht 23" können umgekehrt sein.

Wie aus vorstehender Beschreibung der Ausführungsformen ersichtlich, muß kein besonderes Verfahren zur Herstellung der Schutzvorrichtung verwendet werden.

Die Wirkungen, die man mit der oben beschriebenen Schutzvorrichtung erreicht, werden nun beschrieben.

Da ein Durchschlag eines Halbleiters (Isolators) oder ein Durchbruch eines I 'bergangs verwendet wird und eine isolierende Trägerschicht unabhängig auf der Oberfläche eines Substrats ausgebildet ist, auf der das zu schützende Halbleiterbauelement ausgebildet ist,

kommt es zu keiner Zerstörung des Bauelements selbst. Ferner geht im leitenden Zustand kein elektrischer Strom durch das Innere des Substrats. Da ferner keine pn-Diode im Substrat verwendet wird, läßt sich das Auftreten der Verriegelungserscheinung vollkommen verhindern, wenn die Schutzvorrichtung bei einem CMOS-IC angewendet wird. Im Falle eines Grundrisses wie bei den vorstehenden vier Ausführungsformen ist, da nur eine Schicht zusätzlich auf der Trägerschicht auf der Oberfläche des Substrats ausgebildet wird, der Aufbau sehr einfach, so daß sich die Schutzvorrichtung sehr einfach herstellen läßt.

Ferner läßt sich bei den vorstehenden Ausführungsformen, da nur ein einziger Typ von Halbleiter, nämlich n- oder p-Halbleiter allein notwendig ist, die Herstellung weiter vereinfachen. Ferner kommt bei der ersten Ausführungsform hinzu, daß bei Herstellung einer Gate-Elektrode eines MOS-Transistors nach dem Silizium-Gate-Verfahren das Element in der gleichen Weise hergestellt werden kann wie herkömmliche Elemente, ohne daß sich die Anzahl an Masken erhöht. Im allgemeinen wird nach Abscheidung von fremdstofffreiem polykristallinem Silizium mit einem gewünschten geometrischen Aufbau der Einbau von Fremdstoffen in einen Teil des Substrats und das polykristalline Gate-Silizium unter Abdeckung von Abschnitten, wo der

ίο Einbau von Fremdstoffen nicht notwendig ist, mit einem Film aus SiO₂ durchgeführt. Wenn Diffusion von Fremdstoffen oder Injektion von Ionen in einem Zustand ausgeführt wird, wo der Abschnitt der Zwischenschicht 24 mit einem Film aus S1O2 abgedeckt ist, läßt sich der Aufbau der ersten Ausführungsform leicht erreichen.

Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Schutzeinrichtung für die isolierte Gate-Elektrode (31) eines MOS-Halbleiterbauelements,

(a) mit zwei auf einer isolierenden Trägerschicht (32) angeordneten Widerstandsschichten (26; 23,25),

(b) von denen eine (26) mit der Gate-Elektrode (31),

(c) und die andere (23, 25) mit der Source- oder Drain-Elektrode oder dem Substrat des MOS-Halbleiterbauelements verbunden ist,

(d) sowie einer zwischen die beiden Widerstandsschichten (26; 23,25) eingefügten, ebenfalls auf der Trägerschicht (32) angeordneten Zwischenschicht (24), dadurch gekennzeichnet,

(e) daß die beiden Widerstandsschichten (2b; 23, 25) ans polykristallinem Silizium

(f) mit einem Schichtwiderstand von weniger als Ik Ω/Ο

(g) und die Zwischenschicht (24) aus polykristallinem Silizium

(h) mit einem Schichtwiderstand von mehr als lOOkfi/D bestehen.