DE2854833B1 - Schaltungsanordnung zum Korrigieren von Schrittverzerrungen bei einer UEbertragung von Daten - Google Patents

Schaltungsanordnung zum Korrigieren von Schrittverzerrungen bei einer UEbertragung von Daten

Info

Publication number
DE2854833B1
DE2854833B1 DE2854833A DE2854833A DE2854833B1 DE 2854833 B1 DE2854833 B1 DE 2854833B1 DE 2854833 A DE2854833 A DE 2854833A DE 2854833 A DE2854833 A DE 2854833A DE 2854833 B1 DE2854833 B1 DE 2854833B1
Authority
DE
Germany
Prior art keywords
frequency
data signals
signals
counter
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2854833A
Other languages
English (en)
Other versions
DE2854833C2 (de
Inventor
Werner Paetsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2854833A priority Critical patent/DE2854833C2/de
Priority to EP79104985A priority patent/EP0016256B1/de
Priority to US06/102,669 priority patent/US4286224A/en
Publication of DE2854833B1 publication Critical patent/DE2854833B1/de
Priority to IL58987A priority patent/IL58987A/xx
Priority to ZA00796834A priority patent/ZA796834B/xx
Priority to CA000342278A priority patent/CA1161130A/en
Application granted granted Critical
Publication of DE2854833C2 publication Critical patent/DE2854833C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/156Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection

Description

ORIGINAL INSPECTED
Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art gelöst durch einen Vergleicher, der die Momentanwerte der demodulierten Datensignale mit den Momentanwerten von Bezugssignalen vergleicht, deren Folgefrequenz gleich ist der doppelten Schrittfrequenz der demodulierten Datensignale und durch ein Integrierglied, das das Ausgangssignal des Vergleichers integriert und an den Demodulator Regelsignale abgibt, die durch Verändern der Meßzeitdauer den Schrittverzerrungen der demodulierten Datensignale entgegenwirken.
Die Schaltungsanordnung hat den Vorteil, daß sie wegen ihres geringen Aufwands kostengünstig hergestellt werden kann und weitgehend als integrierter Halbleiterbaustein realisierbar ist. Sie arbeitet bereits bei kleinen Frequenzabweichungen der frequenzmodulierten Signale mit großer Genauigkeit und mit großer Zuverlässigkeit. Die Anzahl der Übertragungsfehler bei Frequenzabweichungen wird durch die Verwendung der Schaltungsanordnung wesentlich vermindert. Außerdem eignet sie sich auch für eine Verwendung bei einer intermittierenden Übertragung von Daten.
Falls der Demodulator die Meßzeitdauer auf digitale Weise erzeugt und zu diesem Zweck als Zeitglied ein Zähler vorgesehen ist, der durch Taktimpulse mit konstanter Folgefrequenz fortgeschaltet wird und dessen Zählbereich die Meßzeitdauer bestimmt, wird die Meßzeitdauer in besonders vorteilhafter Weise dadurch verändert, daß die von dem Integrierglied abgegebenen Regelsignale dem Zähler zugeführt werden und dessen Zählbereich verändern.
Bei dem konstanten größten Zählerstand der ersten Zählstufe ist es besonders günstig, wenn die Regelsignale den Anfangszählerstand des Zählers im Zeitglied verändern.
F.ine vorteilhafte Ausgestaltung der Schaltungsanordnung wird dadurch erreicht, daß das Integrierglied eine erste Zählstufe enthält, die in Abhängigkeit vom Ausgangssignal des Vergleichers während festgelegten Zeitdauern aufwärts oder abwärts gezählt wird, und eine zweite Zählstufe enthält, die immer dann aufwärts bzw. abwärts gezählt wird, wenn die erste Zählstufe vorgegebene Zählerstände über- oder unterschritten hat und die die Regelsignale abgibt.
Die Ermittlung der vorgegebenen Zählerstände erfolgt auf besonders einfache Weise, wenn das Integrierglied einen Decodierer enthält, der die vorgegebenen Zählerstände der ersten Zählstufe erkennt und entsprechende Signale an die zweite Zählstufe abgibt.
Der Vergleich der Momentanwerte der demodulierten Datensignale mit den Momentanwertren der Bezugssignale erfolgt auf besonders einfache Weise, wenn als Vergleicher ein Äquivalenzglied vorgesehen ist.
Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung anhand von Zeichnungen näher erläutert. Es zeigt
F i g. 1 ein Blockschaltbild der Schaltungsanordnung,
Fig.2 Signale an verschiedenen Punkten eines Demodulators,
Fig.3 unverzerrte und mit Schrittverzerrungen versehene demodulierte Datensignale,
F i g. 4 weitere Signale an verschiedenen Punkten der Schaltungsanordnung.
Die in F i g. 1 dargestellte Schaltungsanordnung zum Korrigieren von Schrittverzerrungen enthält einen Demodulator DM, einen Vergleicher VG, ein Integrierglied JG und einen Taktgeber TG. Dem Demodulator DM werden frequenzmodulierte Datensignale Dl zugeführt. Bei einer Übertragung von binär codierten Daten wird jedem Binärwert der'übertragenen Daten eine Kennfrequenz zugeordnet. Bei einer Änderung des zu übertragenden Binärwerts ändert sich die Folgefrequenz der Datensignale D1 kontinuierlich zwischen diesen beiden Kennfrequenzen.
Der Demodulator DM ist beispielsweise ähnlich ausgebildet wie ein in der DE-AS 26 06 515 beschriebener Demodulator. Die Arbeitsweise des Demodulators DM wird im folgenden zusammen mit den in F i g. 2 und F i g. 3 dargestellten Zeitdiagrammen beschrieben.
Bei den in F i g. 2 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit fund in Ordinatenrichtung die Momentanwerte von Signalen an verschiedenen Punkten des Demodulators DMdargesteIIt.
Zwischen den Zeitpunkten f 1 und f 4 wird angenommen, daß die Folgefrequenz der Datensignale D1 gleich ist der oberen Kennfrequenz, die einem Binärwert 0 zugeordnet ist, während zwischen den Zeitpunkten f5 und i8 angenommen wird, daß die Folgefrequenz der Datensignale D1 gleich ist der dem Binärwert 1 zugeordneten unteren Kennfrequenz. Die Datensignale D1 werden einem Differenzierglied DlFzugeführt, das bei jeder Flanke oder jedem entsprechenden Nulldurchgang der Datensignale D1 einen Impuls 51 erzeugt. Die Impulse S1 lösen einerseits in einem Zeitglied Z eine Meßzeitdauer aus und setzen andererseits ein Flipflop F zurück. So wird beispielsweise zum Zeitpunkt f 1, wenn das Datensignal Di seinen Binärwert von 0 nach 1 ändert, ein Impuls 51 erzeugt, der die Meßzeitdauer auslöst und das Flipflop F zurücksetzt. Mit dem Zurücksetzen des Flipflops F nimmt das Signal 53 an seinem Ausgang den Binärwert 0 an. Zum Zeitpunkt f 2 ist die Meßzeitdauer abgelaufen und das Zeitglied Zgibt ein Signal 52 ab, das das Flipflop Fsetzt. Das Signal S3 nimmt damit den Binärwert 1 an. Zum Zeitpunkt f3 ändert das Datensignal D1 seinen Binärwert von 1 nach 0 und es wird wieder ein Impuls 51 erzeugt, der das Flipflop Fzurücksetzt, so daß das Signal 53 wieder den Binärwert 0 annimmt.
Das Zeitglied Z ist beispielsweise als monostabile Kippstufe ausgebildet oder als Zähler, der mit jedem Impuls 51 auf einen Anfangswert zurückgesetzt wird, durch in einem Taktgeber TG erzeugte Taktimpulse Π forgeschaltet wird und beim Erreichen eines vorgegebenen Zählerstands das Signal 52 erzeugt. Dieses Signal 52 ist beispielsweise ein von im Handel erhältlichen Zählern abgegebenes Übertragssignal. Der Anfangszählerstand, der Endzählerstand und die Folgefrequenz der Taktimpulse Ti bestimmen die Meßzeitdauer und sie wird so festgelegt, daß sie kleiner ist als die Zeitdauer zwischen den Flanken der Datensignale Dl oder kleiner ist als die Periodendauer der Datensignale D1. Die Impulsdauer der Signale 53 ist in jedem Fall proportional der Differenz aus der Zeitdauer zwischen den Flanken der Datensignale D1 und der Meßzeitdauer. Zwischen den Zeitpunkten f5 und ti wiederholen sich entsprechende Vorgänge wie zwischen den Zeitpunkten ti und £3. Da die Folgefrequenz der Datensignale Di kiener ist und zwischen den Zeitpunkten f 5 und f 6 nie gleiche Meßzeitdauer auftritt wie zwischen den Zeitpunkten ti und ?2, ist die Impulsdauer der Signale 53 zwischen den Zeitpunkten i6 und 17 größer als zwischen den Zeitpunkten f 2 und ί 3. Die Impulsdauern der Signale 53 sind damit ein Maß für die Folgefrequenz der Datensignale D1.
Die Signale 53 werden einem Tiefpaß TP zugeführt, der an seinem Ausgang Signale S4 abgibt, die den integrierten Signalen 53 entsprechen. Die Signale 54 werden einer Abtaststufe AS zugeführt, die in Abhängigkeit von den Signalen 54 an ihrem Ausgang binäre demodulierte Datensignale Di abgibt. Wenn, wie zwischen den Zeitpunkten il und f4 die Folgefrequenz der Datensignale Di gleich ist der oberen Kennfrequenz und damit die Signale 53 eine schmale Impulsdauer aufweisen, liegt der Momentanwert der Signale 54 unterhalb einer vorgegebenen, strichpunktiert dargestellten Schwelle und die Abtaststufe AS gibt dann ein Datensignal D 2 mit dem Binärwert 0 ab. Wenn, wie zwischen den Zeitpunkten 15 und f8 die Folgefrequenz der Datensignale Di gleich ist der unteren Kennfrequenz und die Impulsdauer der Signale 53 damit größer ist, liegt der Momentanwert der Signale 54 über dem Schwellenwert und die Abtaststufe AS gibt dann ein Datensignal D 2 mit dem Binärwert 1 ab.
Bei den in F i g. 3 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit iund in Ordinatenrichtung die Signale 54 und die Datensignale D 2 für den Fall dargestellt, daß die frequenzmodulierten Datensignale D1 keine und eine vorgegebene Frequenzabweichung aufweisen.
Falls die Datensignale Di keine Frequenzabweichung aufweisen und wechselweise die Binärwerte 1 und 0 übertragen werden, überschreitet das Signal 54 zu den äquidistanten Zeitpunkten ti, t2, i5 und f6 die strichpunktiert eingezeichnete Schwelle und das demodulierte Datensignal D 21 ändert jeweils zu diesen Zeitpunkten seinen Binärwert.
Falls die Datensignale D1 eine Frequenzabweichung zu niedrigen Frequenzen hin aufweisen, sind die Impulsdauern der Signale 53 größer und die Signale 54 haben damit größere Momentanwerte. Die Schwelle in der Abtaststufe wird damit zu den Zeitpunkten iO, i3, i4 und ti über- oder unterschritten. Die Zeitdauern zwischen den Flanken der Datensignale D 22 sind damit nicht mehr gleich groß, so daß Schrittverzerrungen auftreten.
Das Korrigieren dieser Schrittverzerrungen wird nun im folgenden im Zusammenhang mit den in Fig.4 dargestellten Zeitdiagrammen beschrieben.
Bei den in Fig.4 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit iund in Ordinatenrichtung die Momentanwerte von Signalen an verschiedenen Punkten der Schaltungsanordnung dargestellt. Aus Gründen der Übersichtlichkeit werden die Zählerstände einer ersten Zählstufe Z1 in analoger Form dargestellt, wie sie beispielsweise am Ausgang eines dieser Zählstufe nachgeschalteten Digital-Analog-Wandlers abgegeben werden würden.
Es wird angenommen, daß die Datensignale D 2 zwischen den Zeitpunkten il und f5 keine Schrittverzerrung und zwischen den Zeitpunkten i6 und ti Schrittverzerrungen aufweisen. In beiden Fällen wird davon ausgegangen, daß wechselweise die Binärwerte 1 und 0 übertragen werden.
Der Taktgeber TG erzeugt Bezugssignale B, deren Folgefrequenz gleich ist der doppelten Schrittfrequenz der Datensignale D 2 und die mit den Datensignalen D 2 derart synchronisiert sind, daß die Flanken der Datensignale D 2 jeweils in der Mitte zwischen zwei Flanken der Bezugssignale B fallen. Die Datensignale D 2 und die Bezugssignale B werden einem Vergleicher VG zugeführt, der beispielsweise als Äquivalenzglied ausgebildet ist. Der Vergleicher VG erzeugt Signale 55, die immer dann den Binärwert 1 bzw. 0 annehmen, wenn die Datensignale D 2 und die Bezugssignale B gleichen bzw. unterschiedlichen Binärwert aufweisen. Die Signa-Ie 55 werden dem Integrierglied /G zugeführt.
Das Integrierglied JG integriert die Signale 55 und gibt Regelsignale R an das Zeitglied Z ab, das im Falle einer Schrittverzerrung die Meßzeitdauer derart verändert, daß der Schrittverzerrung entgegengewirkt wird.
Das Integrierglied JG enthält eine erste Zählstufe Z1, die durch Taktimpulse Γ2 jeweils während zwei Periodendauern der Datensignale D 2 fortgeschaltet wird. Die Zählstufe wird jeweils aufwärts bzw. abwärts gezählt, wenn das Signal 55 den Binärwert 1 bzw. 0 hat.
Ein Decodierer DC prüft die durch Signale 56 dargestellten Zählerstände der Zählstufe Zl, ob sie vorgegebene obere Zählerstände überschreiten oder untere Zählerstände unterschreiten.
Zwischen den Zeitpunkten ti und i2 und zwischen den Zeitpunkten f 3 und f 4 haben die Datensignale D 2 und die Bezugssignale B unterschiedliche Binärwerte und das Signal 55 hat damit jeweils den Binärwert 0. Zwischen den Zeitpunkten i2 und i3 haben die Datensignale D 2 und die Bezugssignale B gleiches Vorzeichen, so daß das Signal 55 den Binärwert 1 hat. Zwischen den Zeitpunkten il und i2 und r3 und i4 wird damit die Zählstufe Z1 abwärts gezählt, während sie zwischen den Zeitpunkten f2 und £3 aufwärts gezählt wird. Zwischen den Zeitpunkten f 4 und f 5 wird die Zählstufe Zl in ähnlicher Weise zwischen den Zeitpunkten il und f4 wechselweise aufwärts und abwärts gezählt. Zum Zeitpunkt f 5 wird durch ein vom Taktgeber TG abgegebenes Signal 57 abgefragt, ob der Zählerstand innerhalb oder außerhalb des oberen und des unteren Zählerstands liegt. Da angenommen wurde, daß keine Schrittverzerrung vorliegt, hat die Zählstufe Zl zum Zeitpunkt f 5 den Zählerstand 0, der innerhalb der vorgegebenen Zählerstände liegt. Am Ausgang des Decodierers DCwird damit kein Signal abgegeben.
In ähnlicher Weise wie zwischen den Zeitpunkten 11 und f5 wird zwischen den Zeitpunkten i6 und ti die Zählstufe Zl wechselweise aufwärts und abwärts gezählt. Da zwischen den Zeitpunkten f 6 und 17 jedoch eine Schrittverzerrung angenommen wurde, wird die Zählstufe Z1 häufiger abwärts als aufwärts gezählt, so daß zum Zeitpunkt ti ein negativer Zählerstand vorliegt. Dieser negative Zählerstand unterschreitet einen unteren Zählerstand ZU. Mit dem Auftreten des Signals 57 gibt der Decodierer DC ein Signal 58 an eine zweite Zählstufe Z 2 ab, die durch das Signal 58 um eine Einheit abwärts gezählt wird. Falls der Zählerstand am Ende der Zählung größer ist als der obere Zählerstand wird ein entsprechendes Signal 59 abgegeben, das die Zählstufe Z 2 um eine Einheit aufwärts zählt.
Wenn keine Schrittverzerrung vorhanden ist, ist der Zählerstand der Zählstufe Z 2 gleich dem Anfangszählerstand des Zählers in dem Zeitglied Z. Der Zählerstand der Zählstufe Z 2 wird durch Regelsignale R dargestellt, die den parallelen Eingängen des Zählers in dem Zeitglied Z zugeführt werden. Wenn durch das Signal 58 der Zählerstand der Zählstufe 52 vermindert wird, wird auch der Anfangszählerstand des Zählers im Zeitglied Z vermindert, so daß die Meßzeitdauer vergrößert wird, da mehr Taktimpulse ΤΊ erforderlich sind, bis der Zähler mit dem Zeitglied Z den vorgegebenen Endzählerstand erreicht. Die Impulsdauern der Signale 53 werden damit verkürzt und der
Gleichspannungsanteil infolge der Frequenzabweichung wird damit vermindert. Dieser Vorgang wiederholt sich so lange, bis der durch die Frequenzabweichung verursachte Gleichspannungsanteil völlig ausgeregelt wurde.
Um nicht bei jeder Schrittverzerrung, beispielsweise infolge von einmaligen Störungen die Meßzeitdauer zu verändern ist es zweckmäßig, wenn die Regelsignale R nur den höherwertigen Stufen der Zählstufe Z2 entnommen werden. In diesem Fall muß die Zählstufe Zl erst mehrmals nacheinander in einer Richtung
gezählt werden, bevor sich die Regelsignale R verändern.
Der Zähler in dem Zeitglied Zund die Zählstufen Zi und Z2 sind als handelsübliche Zähler ausgebildet, wobei die Zählstufen Zl und Z2 in Aufwärtsrichtung und Abwärtsrichtung fortschaltbar sind. Der Tiefpaß TP ist vorzugsweise als aktiver Tiefpaß in bekannter Weise ausgebildet und die Abtaststufe AS wird bevorzugt unter Verwendung eines Operationsverstärkers als Schmitt-Trigger mit geringer Hysterese ausgebildet.
Hierzu 2 Blatt Zeichnungen
909 550/506

Claims (6)

1 2 einer mittels eines Zeitglieds erzeugten Meßzeitdauer Patentansprüche: vergleicht und nach einer Filterung demodulierte Datensignale erzeugt, die bei Frequenzabweichungen
1. Schaltungsanordnung zum Korrigieren von der frequenzmodulierten Datensignale Schrittverzer-Schrittverzerrungen bei einer Übertragung von 5 rungen aufweisen.
Daten unter Verwendung von frequenzmodulierten Aus der DE-AS 26 06 515 ist ein Demodulator für eine
Datensignalen, wobei ein Demodulator vorgesehen Demodulation von frequenzmodulierten Datensignalen
ist, der die Zeitdauer zwischen Flanken der bekannt, der Signale erzeugt, die der Differenz zwischen
frequenzmodulierten Datensignale mit einer mittels der Zeitdauer zwischen jeweils zwei Flanken oder
eines Zeitglieds erzeugten Meßzeitdauer vergleicht io Nulldurchgärigen der frequenzmodulierten Datensigna-
und nach einer Filterung demodulierte Datensignale Ie und einer konstanten Meßzeitdauer proportional
erzeugt, die bei Frequenzabweichungen der fre- sind. Diese Signale werden unter Verwendung eines
quenzmodulierten Datensignale Schrittverzerrun- Tiefpasses integriert und mittels einer Sch well wertstufe
gen aufweisen, gekennzeichnet durch einen in binäre demodulierte Datensignale umgesetzt. Die
Vergleicher (VG), der die Momentanwerte der 15 Binärwerte dieser demodulierten Datensignale sind den
demodulierten Datensignale (D 2) mit den Momen- Kennfrequenzen der frequenzmodulierten Datensignale
tanwerten von Bezugssignalen (T2) vergleicht, zugeordnet.
deren Folgefrequenz gleich ist der doppelten Die bekannte Schaltungsanordnung enthält zum
Schrittfrequenz der demodulierten Datensignale Erzeugen der Meßzeitdauer ein Zeitglied, das als Zähler
(D 2) und durch ein Integrierglied (JG), das das 20 ausgebildet ist, der durch Taktimpulse mit konstanter
Ausgangssignal (S 5) des Vergleichers (VG) inte- Folgefrequenz fortgeschaltet wird. Bei Flanken oder
griert und an den Demodulator (DM) Regelsignale Nulldurchgängen der frequenzmodulierten Datensigna-
(R) abgibt, dir durch Verändern der Meßzeitdauer Ie wird der Zähler jeweils auf einen Anfangswert
den Schrittverzerrungen der demodulierten Daten- zurückgesetzt. Gleichzeitig wird auch ein Flipflop
signale (D 2) entgegenwirken. 25 zurückgesetzt. Anschließend wird der Zähler durch die
2. Schaltungsanordnung nach Anspruch 1, bei der Taktimpulse bis zu einem vorgegebenen Zählerstand das Zeitglied im Demodulator aus einem Zähler fortgeschaltet, der zusammen mit dem Anfangszählergebildet wird, der durch Taktimpulse mit konstanter stand und der Folgefrequenz der Taktimpulse die Folgefrequenz fortgeschaltet wird und dessen Meßzeitdauer festlegt. Wenn der Zähler diesen Zählbereich die Meßzeitdauer bestimmt, dadurch 30 vorgegebenen Zählerstand erreicht hat, wird das gekennzeichnet, daß die von dem Integrierglied (JG) Flipflop gesetzt und es bleibt so lange gesetzt, bis es von abgegebenen Regelsignale (R) dem Zähler in dem der nächsten Flanke oder einem entsprechenden Zeitglied (Z) zugeführt werden und dessen Zählbe- Nulldurchgang der frequenzmodulierten Datensignale reich verändern. wieder zurückgesetzt wird. Falls mit dem Setzen des
3. Schaltungsanordnung nach Anspruch 2, dadurch 35 Flipflops gleichzeitig der Zähler gesperrt wird, so gibt gekennzeichnet, daß die Regelsignale (R) den die Dauer des das Flipflop setzenden Signals unmittel-Anfangszählerstand des Zählers im Zeitglied (Z) bar die Differenz der Zeitdauer zwischen den Flanken verändern. oder den Nulldurchgängen der frequenzmodulierten
4. Schaltungsanordnung nach einem der Ansprii- Datensignale und der Meßzeitdauer an. Dieses Signal ehe 1 bis 3, dadurch gekennzeichnet, daß das 40 wird unter Verwendung eines Tiefpasses gefiltert. Die Integrierglied (JG) eine erste Zählstufe (Zi) enthält, Momentanwerte der Signale am Ausgang des Tiefpasdie in Abhängigkeit vom Ausgangssignal (S 5) des ses sind den Folgefrequenzen der entsprechenden Vergleichers (VG,> während festgelegten Zeitdauern frequenzmodulierten Datensignale am Eingang des aufwärts oder abwärts gezählt wird und eine zweite Demodulators zugeordnet. Dem Tiefpaß ist eine Zählstufe (Z2) enthält, die immer dann aufwärts 45 Schwellwertstufe nachgeschaltet, die binäre demodu- bzw. abwärts gezählt wird, wenn die erste Zählstufe lierte Datensignale erzeugt, deren Binärwerte den vorgegebene Zählerstände über- oder unterschritten Kennfreququenzen der frequenzmodulierten Datensihat und die die Regelsignale (R) abgibt. gnale zugeordnet sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch Falls die frequenzmodulierten Datensignale mit gekennzeichnet, daß das Integrierglied (JG) einen 50 Frequenzabweichungen behaftet sind, weisen die Decodierer (DC) enthält, der die vorgegebenen demodulierten Datensignale Schrittverzerrungen auf, Zählerstände der ersten Zählstufe (Zi) erkennt und die dadurch zustande kommen, daß den Signalen am entsprechende Signale (S 8, 59) an die zweite Eingang der Schwellwertstufe eine der Frequenzabwei-Zählstufe (Z2) abgibt. chung entsprechende Gleichspannung überlagert wird.
6. Schaltungsanordnung nach einem der Ansprü- 55 Zur Beseitigung dieser Schrittverzerrungen ist es aus ehe 1 bis 5, dadurch gekennzeichnet, daß als der DE-PS 19 39 067 bereits bekannt, die überlagerte Vergleicher (VG) ein Äquivalenzglied vorgesehen Gleichspannung am Ausgang des Tiefpasses zu ist. kompensieren. Diese Schaltung erfordert jedoch einen
verhältnismäßig großen Aufwand, da sie Schaltelemente
60 der analogen Schaltungstechnik benutzt. Sie ist auch
von Temperatur- und Spannungsschwankungen abhängig und außerdem bei intermittierendem Betrieb nicht
Die Erfindung bezieht sich auf eine Schaltungsanord- zu verwenden.
nung zum Korrigieren von Schrittverzerrungen bei Der Erfindung liegt daher die Aufgabe zugrunde, eine
einer Übertragung von Daten unter Verwendung von 65 Schaltungsanordnung zum Korrigieren der Schrittver-
frequenzmodulierten Datensignalen, wobei ein Demo- Zerrungen anzugeben, die von Umgebungsbedingungen
dulator vorgesehen ist, der die Zeitdauern zwischen weitgehend unabhängig ist und die einen geringen
Flanken der frequenzmodulierten Datensignale mit Aufwand erfordert.
DE2854833A 1978-12-19 1978-12-19 Schaltungsanordnung zum Korrigieren von Schrittverzerningen bei einer Übertragung von Daten Expired DE2854833C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2854833A DE2854833C2 (de) 1978-12-19 1978-12-19 Schaltungsanordnung zum Korrigieren von Schrittverzerningen bei einer Übertragung von Daten
EP79104985A EP0016256B1 (de) 1978-12-19 1979-12-06 Schaltungsanordnung zum Korrigieren von Schrittverzerrungen bei einer Übertragung von Daten mit Frequenzmodulation
US06/102,669 US4286224A (en) 1978-12-19 1979-12-12 FM data demodulator including circuit for eliminating step distortion
IL58987A IL58987A (en) 1978-12-19 1979-12-18 Circuit arrangement for correcting item distortion in frequencymodulated data transmission
ZA00796834A ZA796834B (en) 1978-12-19 1979-12-18 A circuit arrangement for correcting item distortion in frequency-modulated data transmission
CA000342278A CA1161130A (en) 1978-12-19 1979-12-19 Circuit arrangement for correcting bit distortion in frequency-modulated data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2854833A DE2854833C2 (de) 1978-12-19 1978-12-19 Schaltungsanordnung zum Korrigieren von Schrittverzerningen bei einer Übertragung von Daten

Publications (2)

Publication Number Publication Date
DE2854833B1 true DE2854833B1 (de) 1979-12-13
DE2854833C2 DE2854833C2 (de) 1980-09-04

Family

ID=6057657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2854833A Expired DE2854833C2 (de) 1978-12-19 1978-12-19 Schaltungsanordnung zum Korrigieren von Schrittverzerningen bei einer Übertragung von Daten

Country Status (6)

Country Link
US (1) US4286224A (de)
EP (1) EP0016256B1 (de)
CA (1) CA1161130A (de)
DE (1) DE2854833C2 (de)
IL (1) IL58987A (de)
ZA (1) ZA796834B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3313035A1 (de) * 1983-04-12 1984-10-18 Deutsche Fernsprecher Gesellschaft Mbh Marburg, 3550 Marburg Verfahren und schaltung zur uebertragung digitaler informationen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE639184A (de) * 1962-10-26
US3461392A (en) * 1966-09-08 1969-08-12 Richard Smith Hughes Pulse repetition frequency to direct current converter
BE754157A (fr) * 1969-07-31 1971-02-01 Siemens Ag Montage pour la compensation de composantes parasites de tension continue lors de la demodulation de signaux de donnees binaires
US3746993A (en) * 1971-12-27 1973-07-17 Ncr Carrier detection circuit
JPS5325446B2 (de) * 1972-11-13 1978-07-27
IT1037127B (it) * 1975-03-18 1979-11-10 Sits Soc It Telecom Siemens Demodulatore di onde modulate in frequenza
DE2606515C2 (de) * 1976-02-18 1977-09-15 Siemens AG, 1000 Berlin und 8000 München Verfahren und Schaltungsanordnung zur Demodulation eines frequenzmodulierten Signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3313035A1 (de) * 1983-04-12 1984-10-18 Deutsche Fernsprecher Gesellschaft Mbh Marburg, 3550 Marburg Verfahren und schaltung zur uebertragung digitaler informationen

Also Published As

Publication number Publication date
DE2854833C2 (de) 1980-09-04
EP0016256A1 (de) 1980-10-01
IL58987A0 (en) 1980-03-31
EP0016256B1 (de) 1982-08-25
US4286224A (en) 1981-08-25
ZA796834B (en) 1980-11-26
CA1161130A (en) 1984-01-24
IL58987A (en) 1982-05-31

Similar Documents

Publication Publication Date Title
DE2427225C3 (de) Schaltungsanordnung zur Demodulation digitaler Information
DE3424052C2 (de)
DE2537264B2 (de) Schaltungsanordnung zum erkennen der null-durchgaenge von signalen
EP0137948A1 (de) Schaltungsanordnung zum Überprüfen des zeitlichen Abstands von Rechtecksignalen
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
EP0541878B1 (de) Delta-Sigma-Analog/Digital-Wandler
EP0729583A1 (de) Phasenmessvorrichtung
EP0614587B1 (de) Demodulationsverfahren mit anwendung einer quadraturmodulation
DE2852637C2 (de) Meßanordnung eines induktiven Meßumformers
DE2854833B1 (de) Schaltungsanordnung zum Korrigieren von Schrittverzerrungen bei einer UEbertragung von Daten
DE2616398B1 (de) Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals
DE2613930C3 (de) Digitaler Phasenregelkreis
DE1466222C3 (de) Verfahren zur Erhöhung der Einstellgenauigkeit eines Überlagerungsempfängers mit digitaler Anzeige
DE2719223C2 (de) Anordnung zum Umsetzen von Alarmsignalen zwischen einem digitalen Nachrichtenübertragungssystem und einer zentralen Betriebsüberwachung
DE3007294C2 (de) Schaltungsanordnung zur Demodulation von freqenzumgetasteten Signalen
DE3205683C2 (de) Anordnung zum Umsetzen einer Meßspannung unter Beibehaltung ihrer Frequenz auf konstante Amplitude
DE2019280C3 (de) Elektrische Schaltungsanordnung zur Sprachsignalanalyse
DE3041954A1 (de) Analog-digital-umsetzer
DE2632165B2 (de) Schaltungsanordnung zum Regeln der Folgefrequenz von Taktimpulsen
DE2333571A1 (de) Demodulator fuer frequenzmodulierte signale
DE2541515C3 (de) Schaltungsanordnung zur Abstimmung eines Funkempfängers
DE3146956A1 (de) Automatische abstimmfrequenzsteuerung fuer einen empfaenger
DE1951146A1 (de) Phasenkomparator
EP0072393B1 (de) Digitaler Frequenzdiskriminator
DE2606515C2 (de) Verfahren und Schaltungsanordnung zur Demodulation eines frequenzmodulierten Signals

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee