DE2904641B2

DE2904641B2 - Elektronische Registrierkasse

Info

Publication number: DE2904641B2
Application number: DE2904641A
Authority: DE
Inventors: Goshi Akisima Tokyo Nakamura
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1978-02-10
Filing date: 1979-02-07
Publication date: 1981-06-04
Also published as: SE440001B; CA1106969A; GB2015224B; SE7901152L; GB2015224A; DE2904641C3; FR2417148B1; FR2417148A1; DE2904641A1; US4245311A

Description

Die Erfindung betrifft eine elektronische Registrierkasse der im Oberbegriff der Ansprüche 1 und 2 angegebenen Art.

Aus der DE-OS 23 21 014 ist bereits eine Registrierkasse dieser Art bekannt. Mit derartigen Registrierkassen lassen sich nicht nur in einfacher Weise Daten eingeben, anzeigen und Quittungsbelege ausdrucken, sondern es besteht auch die Möglichkeil, mittels der zentralen Verarbeitungseinrichtung bestimmte kaufmännische Rechnungen durchzuführen, um einen guten Überblick über bestimmte Verkaufsdaten zu erhalten. Häufig ist es jedoch wünschenswert, die elektronische Registrierkasse für zusätzliche Zwecke zu verwenden, bei denen die Tageszeit oder ein Kalenderdatum eine Rolle spielt. Würde man eine elektronische Registrierkasse mit einer eingebauten Uhr versehen, so wie es im Prinzip schon bei Radioempfängern, Fernsehempfangern und dergleichen bekannt ist (DE-OS 23 58 598), so ergäbe sich grundsätzlich die Möglichkeit, daß die Kassiererin oder Kassierer jederzeit die aktuellen Zeitdaten abruft, die dann auch auf derselben Anzeigevorrichtung zur Anzeige gebracht werden könnten wie die Verkaufsdaten. Allerdings ergeben sich hierbei gewisse Schwierigkeiten. Wann die elektronische Registrierkasse dabei ist, einen Registriervorgang

ίο durchzuführen und beispielsweise einen Quittungsbeleg auszugeben, so könnten nicht gleichzeitig die Zeitdaten und die Verkaufsdaten zur Anzeige gebracht werden. Entsprechendes gilt für in der Kasse voreingestellte Alarmzeitdaten. Wenn gerade ein Registriervorgang stattfindet und ein Quittungsbeleg gedruckt wird, könme die Abgabe eines Alarmtons (z. B. mittels eines Summers) störend bei der Eingabe von Verkaufsdaten wirken, insbesondere dann, wenn bei jeder Betätigung einer Eingabetaste grundsätzlich ein Summton abgegeben wird, um der kassierenden Person eine akustische Kontrollmöglichkeit bezüglich der eingetasteten Daten zu geben.

Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Registrierkasse der eingangs genannten Art so weiterzubilden, daß die aktuelle Zeit zwischen den einzelnen Registriervorgängen abgefragt werden kann, oder daß bei dieser Registrierkasse ein Alarmton ausgelöst werden kann, wenn eine bestimmte einstellbare Alarmzeit erreicht wurde, jedoch nur nach erfolgter

ίο Beendigung eines evtl. gerade vorgenommenen Registriervorgangs.

Diese Aufgabe wird durch die in den kennzeichnenden Teilen des Anspruchs 1, bzw. des Anspruchs 2 angegebenen Merkmale gelöst.

Der erfintiangsgemäß vorgesehene Flagspeicher speichert immer dann ein bestimmtes Flag, wenn grundsätzlich die Möglichkeit für das Abfragen der aktuellen Zeit oder die Abgabe eines Alarmtons gegeben ist. Ist das Flag nicht in dem Flagspeicher gesetzt, so wird zuverlässig verhindert, daß die aktuelle Zeit abgefragt, bzw. daß ein Alarmton abgegeben wird. Hierdurch wird vermieden, daß evtl. Verwirrung entsteht, wenn ein Alarmton abgegeben wird, während gleichzeitig noch ein Registriervorgang erfolgt. Ist jedoch der Registriervorgang abgeschlossen, so kann das Flag gesetzt werden, so daß der gewünschte Alarmton nach Abschluß des Registriervorgangs hörbar gemacht wird, bzw. daß nach Abschluß des Registriervorgangs die gewünschten aktuellen Zeitdaten abgefragt werden können.

Zwar ist aus der DE-OS 23 58 598, die oben bereits erwähnt wurde, für sich bekannt, in einer elektronischen Einrichtung, wie beispielsweise einem Radiogerät, eine Zeitzähleinrichtung vorzusehen, jedoch konnte dieser

■55 Druckschrift kein Hinweis auf die erfindungsgemäße Ausgestaltung einer elektronischen Registrierkasse entnommen werden, da bei mit einer elektronischen Uhr ausgestatteten Radioempfängern die oben aufgezeigten Probleme, die spezifisch sind für Registrierkassen, nicht auftreten. Dementsprechend findet sich in dieser Druckschrift auch keine vergleichbare Lösung.

Sind als Alarmdaten beispielsweise Daten betreffend eine bestimmte Trageszeit eingespeichert, um eine Kassiererin oder einen Kassierer an den Personalwechsei zu erinnern, so wird bei der elektronischen Registrierkasse gewährleistet, daß der Alarmton exakt dann abgegeben wird, wenn kein Registriervorgang erfolgt, so daß sichergestellt wird, daß der Alarmton

auch tatsachlich gehört wird, bzw. daß auch die aktuelle Zeit tatsächlich dann in der Anzeigevorrichtung angezeigt wird, wenn keine anderen Daten dort zur Anzeige gebracht werden müssen. Ein Übirrhöhren des Alarmtons ist somit ausgeschlossen, so daß die gewünschte Alarmfunktion tatsächlich ihren Zweck erfüllt

Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung erläutert. Im einzelnen zeigt

Fig. 1 eine Vorderansicht eines Betätigungsteils der erfindungsgemäßen Registrierkasse, in dem verschiedene Tasten angeordnet sind,

F i g. 2 ein das erfindungsgemäße System insgesamt zeigendes Blockschaltbild,

Fig.3 ein die innere Anordnung einer zentralen is Datenverarbeitungseinheit der F i g. 2 zeigendes Blockschaltbild,

Fig.4 ein eine Ausführungsform einer inneren Anordnung einer zeithaltenden Schaltung der Fig. 2 zeigendes Blockschaltbild,

Fig.5 ein Ausführungsbeispiel eines Speichers mit freiem Zugriff in der zeithaltenden Schaltung der F i g. 4.

Fig. 6 ein Ausführungsbeispiel einer logischen Schaltung mit ODER-Gliedern der F i g. 4,

F i g. 7 ein ein Ausführungsbeispiel einer Alarmschaltung der F i g. 2 zeigendes Blockschaltbild,

Fig.8 ein Ausführungsbeispiel der Inhalte iner in F i g. 2 gezeigten Speicherschaltung,

Fig.9 ein Flußdiagramm zum Erläutern einer Betriebsweise der Erfindung und Jo

Fig. 10 ein Flußdiagramm zum Erläutern einer weiteren Betriebsweise der Erfindung.

Der Betätigungsteil 10 einer elektronischen Registrierkasse wird anhand der Fig. 1 erläutert. Mit Eingabetasten 11 können die Beträge eines Verkaufs Ji u. dgl. eingegeben werden, Abteilungstasten 12 bezeichnen eine Abteilung, der der Verkauf zugeordnet ist, mit einer Löschtaste 13a können die eingegebenen Oaten gelöscht werden, Betätigungstasten 14 geben Betätigungen, wie Quittung, Auszahlung, Einnahme und dgl. an, eine Summentaste 15 ermöglicht den Erhalt einer Summe und eine Zahlungs/Betrags-Kassentaste 16 ermöglicht die Ausgabe einer Quittung für den gesamten Zahlungs- und Wechselvorgang. Mit einem Betriebsweisenschalter 17 kann eine Umschaltung zwischen [AUS], [REG], [FR], [X], [Z] und [PR] vorgenommen werden. Bei diesem Betriebsweisenschalter entspricht [AUS] dem abgeschalteten Zustand der Registrierkasse und [REG] wird benutzt, wenn ein normaler Registriervorgang durchgeführt wird. [RF] wird benutzt, wenn ein Teil des in der Registrierkasse registrierten Geldes entnommen wird, [X], wenn die gespeicherten Daten ohne ihre Zerstörung ausgelesen werden, [Z], wenn ein Rücksetzvorgang durchgeführt wird, nachdem die gespeicherten Daten ausgelesen sind, und [PR], wenn der Preis für eine Einheit voreingestellt wird.

Der erfindungsgemäße Systemaufbau wird jetzt anhand von Fig. 2 erläutert. Mit einer zentralen Datenverarbeitungseinheit 21 ist eine Speicherschaltung 22 und eine zeithaltende Schaltung 23 über einen Datenstrang DB zum Übertragen von Daten D, über einen Zeilenadressenstrang RB zum Übertragen einer Zeilenadresse RA und über einen Spaltenadressenstrang CB zum Übertragen einer Spaltcnadresse CA &? verbunden. Die Speicherschaltung 22 und die zeitnaher de Schaltung 23 sind individuell durch eine integrierte Schaltung gebildet. Die Speicherschaltung 22 und die zeithaltende Schaltung 23 werden chipmäßig durch Chip-Einschaltsignale CEi und CEz jeweils bezeichnet, die von der Verarbeitungseinheit abgegeben werden und zum Lesen/Einschreiben durch ein Lese/Einschreib-Signai RZW₂ von der Datenverarbeitungseinheit bezeichnet. Eine Eingabe/Ausgabe-Einheit 24 ist mit der Datenverarbeitungseinheit 21 über den Datenstrang DB und über den Spaltenadressenstrang CB verbunden. Ein 3etätigungssignal / wird von der Datenverarbeitungseinheit 21 an die E/A-Einheit 24 gegeben. Ein Tasteneingabeteil 25, ein Anzeigeteil 26 und ein Druckerteil 27 sind mit der E/A-Einheit 24 verbunden. Wenn eine Taste betätigt wird, gibt die Tasteneingabeeinheit 25 ein Tasteneingabesignal Kl an einen Eingangspuffer 24a in der E/A-Einheit 24 in Abhängigkeit von einem Zeitgebersignal KP\on der E/A-Einheit 24. Der Anzeigeteil 26 bewirkt einen Anzeigevorgang nach Maßgabe eines Ziffernsignals DG von der E/A-Einheit 24 und eines Segmentsignals SG, dad durch Decodieren der Daten von einem Anzeigepuffer 24i> erhalten wird. Der Druckerteil 27 ist z. B. ein Zeilendrucker, und es wird ein Druckpositionssignal T von einer Druckertrommel an die E/A-Einheit 24 gegeben. Wenn Übereinstimmung zwischen dem Druckerpositionssignal T und den Daten von dem Druckerpuffer 24c in der E/A-Einheit 24 auftritt, wird ein Hamme.treibersignal MD an den Druckerteil 27 gegeben, wodurch ein Hammer angetrieben wird, damit Zeichen auf einem Quittungsblatt oder einem Hauptbuchblatt gedruckt werden können. Eine Alarmschaltung 28 ist mit der Verarbeitungseinheit 21 über den Spaltenandressenstrang CB verbunden. Die Alarmschaltung 28 gibt ein Alarmsignal bei Erhalt eines Betätigungssignals / von der Verarbeitungseinheit 21 ab, um einen Lautsprecher 29 zu speisen.

Einzelheiten der Verarbeitungseinheit 21, der zcithaltenden Schaltung 23, der Alarmschaltung 28 und der Speicherschaltung 22 werden anhand der F i g. 3 bis 7 erläutert.

Fig. 3 ist ein die Einzelheiten der VerarbeWungseinheit 21 zeigendes Blockschaltbild. Eine Steuereinheit 31 speichert verschiedene Mikrobefehle. Die Steuereinheit

31 gibt in parallel Form Signale SU, FU, SL FL, CO, OPund NA jeweils über Stränge a, b, c, d, e, fund gab. Das Signal SU ist ein Signal zur Bezeichnung einer Zeilenadresse, in der erste Operanden eines Speichers

32 mit freiem Zugriff (RAM) gespeichert sind, das Signal FU ist ein Signal zum Bezeichnen einer Zeilenadresse des Speichers 32, in der zweite Operanden gespeichert smd, das Signal SL ist ein Signal zum Bezeichnen einer Spaltenadresse des Speichers 32, in der die ersten Operanden gespeichert sind oder eine Prozeßbeginn-Spaltenadresse, das Signal FL ist ein Signal zum Bezeichnen einer Spaltenadresse des Speichers 32, in der die zweiten Operanden gespeichert sind oder eine Prozeßende-Spaltenadresse, das Signal CO ist ein Zahlencodesignal, das Signal OPist ein Operationscode für einen Rechenbefehl, einen Übertragungsbefehl und dgl. und das Signal NA ist ein eine nächste Adresse bezeichnendes Signal. Das Signal NA wird über die Strangleitung g an eine Adressenumformerschaltung 30 und dann an ein Pufferregister 33 gegeben, wo es zeitweilig gespeichert wird. Das Ausgangssignal des PuffcTegisters 33 wird in den Adressenteil 34 eingegeben. Der Adressenteil 34 bezeichnet eine Adresse des Steuerteils 31 nach Maßgabe des Signals von dem Pufferregister 33. Der Operationscode OP wird über die Strangleitung Aan den Operationsdecoder

35 gegeben, wo er decodiert wird. Das decodierte Ausgangssignal des Operationsdecoders 35 wird an eine Zeitgebersteuerschaltung 36 gegeben. Nach Maßgabe des Befehlssignals von dem Operaiionsdecoder 35 und eines Zeitgebersignals von einer Zeitgebersignal-Generatorschaltung 37 gibt die Zeitgebersteuerschaltung 36 ein Ansteuersignal an Verknüpfungsschaltungen 38 und 39, ein Vorwärts-Rückwärts-Zählbefehlssignal an einen Zähler 40, und ein Koinzidenz-Erfassungsbefehlssignai an eine Koinzidenzschaltung 41, ein Additions/Subtraktions-Signal an eine Addierschaltung 46, ein Beurteilungsbefehlssignal an die Adressenumformerschaltung 30 und ein Lese/Einschreib-Befehlssignal RZW₁ an den Speicher 32. Die Zeitgebersteuerschaltung 36 gibt außerdem ein Lese/Einschreib-Befehlssignal R/W2 an die Speicherschaltung 22 und die zeithaltende Schaltung 23 und ein Operationssignal /an die E/A-Einheit 24 und die Alarmschaltung 28.

Die Zeilenadressen SU und FU von dem Steuerteil 31 werden jeweils über Strangleitungen a und b an die Verknüpfungsschaltung 38 gegeben. Das Ausgangssignal der Verknüpfungsschaltung 38 wird über eine Strangleitung Λ an einen Zeilenadressen-Eingangsanschluß UA des Speichers 32 gegeben. Die Signale SL und FL von dem Steuerteil 31 werden jeweils über Strangleitungen c und d an die Verknüpfungsschaltung

39 gegeben. Das Ausgangssignal von der Verknüpfungsschaltung 39 wird über eine Strangleitung i an einen Spaltenadressen-Eingangsanschluß LA und auch als ein Spaltenadressensignal CA nach außen von der Datenverarbeitungseinheit abgegeben. Das Ausgangssignal der Verknüpfungsschaltung 39 wird auch an den Zähler

40 gegeben. Der Zähler 40 bewirkt einen Zählvorgang mit Hilfe eines bestimmten Zeitgebersignals. Der Zähler 40 zählt seinen Zählerstand gewöhnlich um eine Einheit jedesmal dann weiter, wenn er das Zeitgebersignal von der Zeitgebersteuerschaltung 36 erhält. Wenn ein Rückwärtszähl-Befehlssignal von der Zeitgebersteuerschaltung 36 dem Zähler 40 zugeführt wird, wird sein Zählerstand jedesmal um eine Einheit zurückgezählt, wenn er das Zeitgebersignal erhält. Das Ausgangssignal des Zählers 40 wird an den Spaltenadressen-Eingangsanschluß LA und als ein Spaltenadressensignal CA nach außen von der Datenverarbeitungseinheit abgegeben. Das Ausgangssignal des Zählers 40 wird auch an einen Eingangsanschluß der Koinzidenzschaltung 41 gegeben. Ein die Prozeßende-Spaltenadresse bezeichnendes Signal FL das von dem Steuerteil 31 abgegeben wird, wird an den anderen Eingangsanschluß der Koinzidenzschaltung 41 gegeben. Das Ausgangssignal der Koinzidenzschaltung 41 wird an die Zeitgebersteuerschaltung

36 gegeben.

in dem Speicher 32, der als Rechenspeicher wirkt, sind ζ. B. hier nicht gezeigte Register X, Y und Z vorgesehen. Die Adresse der Register X. Y und Z werden durch das Signal FU oder SU bezeichnet. Die Ziffern position dieser Register wird durch das Signal FL oder SL bezeichnet und ein Lese/Einschreib-Vorgang dieser Register wird durch das Lese/Einschreib-Befehlssignal R/W, von der Zeitgebersteuerschaltung 36 bezeichnet Die ersten und zweiten Operanden, die adressenmäßig von den Zeilen- und Spaltenadressensignalen bezeichnet sind, oder für die Übertragung od. dgl. ausgelesene Daten werden als parallele Vier-Bit-Daten von dem Ausgangsanschluß OD des Speichers 32 ausgegeben und dann über eine Verknüpfungsschaltung 42 an Verriegelungsschaltungen 43, 44 gegeben. Das Ausgangssignal der Verriegelungsschaltung 43 wird an einen Eingangsanschluß d der Addierschaltung 46 über eine Verknüpfungsschaltung 45 und an einen Puffer 47 gegeben. Der Puffer 47 erhält ein Eingangssignal bei Erhalt eines bestimmten Zeitgebersignals von der Zeitgebersteuerschaltung 36 und das Ausgangssignal des Puffers 47 wird als ein Zeilen-Adressensignal RA abgegeben. Das Ausgangssignal der Verriegelungsschaltung 44 wird über die Verknüpfungsschaltung 48 an den Datenstrang DB gegeben. Das Ausgangssignal der Verriegelungsschaltung 44 wird auch über die Verknüpfungsschaltung 48 an einen Eingangsanschluß der Addierschaltung 46 und an einen Puffer 49 gegeben. Der Puffer 49 erhält ein Eingangssignal durch ein bestimmtes Zeitgebersignal von der Zeitgebersteuerschaltung 36. Die in dem Puffer 49 gespeicherten Daten werden mit Hilfe eines Decoders 50 decodiert, der Einschaltsignale CE\ und CEz erzeugt. Ein Übertragungssignal von einem Ausgangsanschluß C der Addierschaltung 46 und von einem Ausgangsanschluß c/der Addierschaltung 46 über ein ODER-Glied 51 zugeführte Daten werden an die Adressenumformerschaltung 30 gegeben. Die Daten von dem Ausgangsanschluß d der Addierschaltung 46 werden zusammen mit über den Datenstrang DB eingegebenen Daten an die Verknüpfungsschaltung 52 gegeben. Das Ausgangssignal der Verknüpfungsschaltung 52 wird an einen Dateneingangsanschluß ID des Speichers 32 gegeben. Die Verknüpfungsschaltung 52 und die Verknüpfungsschaltungen 38, 39, 42, 45 und 48 werden von einem von der Zeitgebersteuerschaltung 36 abgegebenen Signal gesteuert.

Fig.4 zeigt im einzelnen die zeithaltende Schaltung 23. Die zeithaltende Schaltung 23 weist eine Uhr 23a und einen Zeitspeicher 23b auf. Ein Impulsgenerator 61 erzeugt ein Bezugsimpulssignal von z. B. 32 KHz. Das Ausgangssignal des Impulsgenerators PC wird an einen Frequenzteilerzähler 62 gegeben. Der Frequenzteilerzähler 62 ist z.B. aus 15 Bits aufgebaut und frequenzunterteilt nacheinander das eingegebene ι 32-KHz-Signal auf ein 1-Hz-Signal. 8 KHz- und 4 KHz-Bit-Ausgangssignale des Frequenzteilerzählers

62 werden an ein UND-Glied 63 gegeben. Zwei KHz-, 1 KHz, 512- und 256-Hz-Bit-Ausgangssignale des Frequenzteilerzählers 62 werden an ein UND-Glied 64

, gegeben. 128-, 64- und 32-Hz-Bit-Ausgangssignale des Frequenzteilerzählers 62 werden an ein UND-Glied 65 gegeben, während 16-, 8-, 4-, 2-und 1-Hz-Bit-Ausgangssignale des Frequenzteilerzählers 62 an einen Decoder 66 gegeben werden. Der Decoder 66 erfaßt die ι Nullzustände der 16-, 8-, 4-, 2- und 1-Hz-Bit-Ausgangssignale des Frequenzteilerzählers 62 und gibt ein »1 «-Signal ab, wenn die Bit-Ausgangssignale alle gleich »0« sind. Das Erfassungsausgangssignal des Decoders 66 wird als ein Ansteuersignal an die UND-Glieder 63 ϊ bis 65 gegeben. Das Ausgangssignal des UND-Gliedes

63 wird an einen Bit-Decoder 67, das Ausgangssignal des UND-Gliedes 64 wird an einen Ziffern-Decoder 68 und das Ausgangssignal des UND-Gliedes 65 wird an einen Wort-Decoder 69 gegeben. Das Ausgangssignal ) des Bit-Decoders 67 bewirkt ein Taktsignal, d. h. eine Arbeitsgrundlage der Uhr 23a und wird an eine Steuerschaltung 70 gegeben. Der Zifferndecoder 68 gibt ein Ziffernsignal von einer Ziffer in einer 4-Bit-Konfiguration an die Steuerschaltung 70 und als ein Spalten-

5 adressensignal für einen Speicher 72 mit freiem Zugriff an eine Verknüpfungsschaltung 7\b. Der Wortdecoder 69 gibt ein Wortsignal von einem Wort mit einer 16-Bit-Konfiguration an die Steuerschaltung 70. Der

Wortdecoder hat Ausgangsleitungen a und b zur Abgabe der Bit-Ausgangssignale von 128 und 64 Hz, die über das UND-Glied 65 eingegeben werden. Ein über die Ausgangsleitung a ausgegebenes Signal wird als ein Lese/Einschreib-Befehlssignal für den Speicher mit freiem Zugriff an eine Verknüpfungsschaltung 71c zugeführt und ein über die Ausgangsleitung b abgegebenes Signal wird als ein Zeilenadressensignal für den Speicher 72 mit freiem Zugriff an die Verknüpfungsschaltung 71a gegeben. Ein Lese/ _iU Einschreib-Befehlssignal RZW₂ und ein Einschaltsignal CE₂ von der Datenverarbeitungseinheit werden über ein UND-Glied 86 an die Verknüpfungsschaltung 71c gegeben, ein Zeilenadressensignal RA von der Verarbeitungseinheit 21 wird an die Verknüpfungsschaltung 71a und ein Spaitcnadrcsscnsigna! CA wird an die Verknüpfungsschaltung 71Λ gegeben. Die Verknüpfungsschaltungen 71a bis 71c werden durch O-Erfassungssignale geschaltet, die von dem Decoder 66 zugeführt werden. Wenn das 0-Erfassungssignal einen logischen »0«-Pegel hat, wählen die Verknüpfungsschaltungen 71a bis 71c die Signale CA, RA. RZW₂ und CE₂ aus. Wenn das Null-Erfassungssignal einen logischen »1«rPegel hat, wählen die Verknüpfungsschaltungen 71a bis 71c die Signale des Zifferndecoders 68 und des Wortdecoders 69 aus. Die Ausgangssignale der Verkünpfungsschaltungen 71a bis 71c werden an den Speicher 72 mit freiem Zugriff gegeben, in dem Alarmeinstelldaten und augenblickliche Zeitdaten gespeichert sind. Der Speicher 72 hat einen Zweizeilen χ 16 Spalten-Aufbau, wie er z. B. in Fig.5 gezeigt ist. Die augenblicklichen Zeitdaten werden in die elfte bis nullte Spalte einer ersten O-Zeile des Speichers 72 und die Stunden/Minuten-Zeitdaten der drei Arten von Alarmen LA 3 bis AL 1 werden in die 13. bis 2. Spalte einer zweiten 1-Zeile des Speichers 72 eingeschrieben. Ein Alarmflag ALF wird in die erste Null-Spalte der zweiten 1-Zeile des Speichers 72 eingeschrieben. Ein Alarmflag /4LF gibt an, ob die Alarmeinstelldaten AL 1 bis AL3 mit den aktuellen Daten übereinstimmen. Wenn die Alarmeinstelldaten ALi bis AL 3 mit den aktuellen Daten, in diesem Fall werden drei von vier Bitpositionen in der ersten Null-Spalte und der zweiten 1-Zeile benutzt, übereinstimmen, wird ein »1 «-Signal in der zugehörigen Bitposition gesetzt. Über den Datenstrang DB zugeführte Einschreibdaten werden über die Verknüpfungsschaltung 73a an den Speicher 72 gegeben, wie dieses in Fig.4 gezeigt ist, und Auslesedaten werden über die Verknüpfungsschaltung 73ft an eine Umformerschaltung zum Umformen der parallelen Daten in serielle Daten und auch an eine ODER-Verknüpfungsschaltung 75 gegeben. Die ODER-Verknüpfungsschaltung 75 weist, wie dieses in Fig.6 gezeigt ist, ODER-Glieder 75|, 75₂, 7S₃, 75₄ auf, deren Eingangsanschlüsse die zugehörigen Bits des parallelen 4-Bit-Ausgangssignals der Verknüpfungsschaltung 73b erhalten. Ein O-Erfassungssignal von dem Decoder 66 wird an den anderen Eingangsanschluß eines jeden dieser ODER-Glieder zugeführt Die Ausgangssignale dieser ODER-Glieder werden an den Datenstrang DB gegeben. Wenn ein logischer »1 «-Pegel von dem Decoder 66 abgegeben wird, wird ein Besetztsignal [1111] von der ODER-Verknüpfungsschaltung 75 abgegeben. Das Ausgangssignal der Umformerschaltung 74 wird an eine Koinzidenzschaltung 76 und auch an ein ^Ziffern-Schieberegister 78a über eine Verknüpfungsschaltung 77 gegeben, die von dem Ausgangssignal der Steuerschaltung 70 gesteuert wird. Das Ausgangssignal des Schieberegisters 78a wird an die Koinzidenzschaltung 76 und an ein 11-Ziffern-Schieberegister 786 gegeben. Das Schieberegister 7Sb ist mit seinen Bitausgängen auf die Steuerschaltung 70 geführt und sein letztes Bit-Ausgangssignal wird an einen Eingangsanschluß a eines Halbaddierers 79 gegeben. Ein Zahlencode [1] von der Steuerschaltung 70 wird über ein ODER-Glied 80 an einen Eingangsanschluß R des Halbaddierers 79 gegeben. Das Übertragungsausgangssignal des Halbaddierers 79 wird zurück an den Eingangsanschluß b des Halbaddierers 79 über eine 1-Bit-Verzögerungsschaltung 81 und ein ODER-Glied 80 gegeben. Das addierte Ausgangssignal des Halbaddierers 79 wird an ein 1-Ziffern (4-Bit)Schieberegister 78c gegeben. Das Schieberegister 78c gibt seine Bit-Ausgangssignalc an die Steuerschaltung 70 und sein letztes Bit-Ausgangssignal zurück an das Schieberegister 78a über die Verknüpfungsschaltung 77. Ein Zeitzählregister 78 weist die zuvor erwähnten Schieberegister 78a, 786,78c auf und bewirkt einen Schiebevorgang mit Hilfe eines von dem Bit-Decoder 67 abgegebenen Zeitgabeimpulses. Das Ausgangssignal der Koinzidenzschaltung 76 wird an Flip-Flops 82a bis 82c zum Speichern eines Koinzidenzausgangssignals gegeben. Die Flip-Flops 82a bis 82c sind hinsichtlich ihrer zeitlichen Betriebsweise durch ein Signal von der Steuerschaltung 70 gesteuert und jedes dieser Flip-Flops wird zu einem unterschiedlichen Zeitpunkt betätigt. D. h., die Flip-Flops 82a bis 82c speichern den Zustand der Koinzidenz oder Nichtkoinzidenz zwischen drei Arten von Alarmdaten und aktuellen Daten. Die Ausgangssignale der Flip-Flops 82a bis 82c werden an die Umformerschaltung 85 über eine Ausgangs-Verknüpfungsschaltung 83 und eine Verknüpfungsschaltung 84 gegeben, die von der Steuerschaltung 70 gesteuert sind. Eine Folge von Ausgangssignalen des Schieberegisters 78c wird über die Verknüpfungsschaltung 84 an die Umformerschaltung 85 gegeben, wo sie in parallele Daten umgeformt werden. Die Daten der Umformerschaltung 85 werden über die Verknüpfungsschaltung 73a an den Speicher 72 gegeben, wo die aktuellen Daten und das Alarmflag ALF eingeschrieben werden. Die Verknüpfungsschaltungen 73a und 736 werden durch ein O-Erfassungssignal von dem Decoder 66 umgeschaltet. Wenn das O-Erfassungssignal einen logischen »0«-Pegel hat, unterliegen die Verknüpfungsschaltungen einer Datenübertragung durch den Datenstrang DB, und, wenn das O-Erfassungssignal einen logischen »1 «-Pegel hat, unterliegen die Verknüpfungsschaltungen einer Datenübertragung in bezug auf die Umformerschaltungen 74 und 85.

In die zeithaltende Schaltung 23 sind augenblickliche Daten und Zeitdaten durch eine Tastenbetätigung in dem Tasteneingabeteil 25 eingeschrieben. Das heißt, wenn die Daten/Zeit-Einstelltaste betätigt ist, werden Daten in den Eingangspuffer 24a der E/A-Einheit 24 eingegeben. Die Daten des Eingabepuffers 24a werden in den Speicher 32 mit freiem Zugriff in der Datenverarbeitungseinheit 21 eingeschrieben. Außerdem wird festgestellt, ob ein Besetztsignal von der ODER-Verknüpfungsschaltung 75 abgegeben wird oder nicht Wenn zu diesem Zeitpunkt kein Besetztsignal vorliegt, werden die Daten/Zeit-Daten zusammen mit dem Einschaltsignal CE₂, dem Einschreib-Befehlssignal RZW₂, dem Zeilen-Adressensignal RA und dem Spalten-Adressensignal CA in den Speicher 72 mit freiem Zugriff von der Verarbeitungseinheit 21 eingeschrieben. Auf diese Weise werden das laufende Jahr,

der Monat, der Tag des Monats, die Stunde, Minute und Sekunde als Daten in die 11. bis 0. Spalte der Null-Zeile des Speichers 72 eingeschrieben. In gleicher Weise werden Alarmdaten AL 1 bis AL 3, Zeitdaten TM und dgl. von der Verarbeitungseinheit 21 in den Speicher 72 über den Datenstrang DB eingeschrieben. Wenn der Decoder 66 erfaßt, daß alle Pegel einen »O«-Zustand haben und damit ein Null-Erfassungssignal als logisches »!«-Signal abgegeben wird, werden die Verknüpfungsschaltungen 71a bis 71c, 73a bis 736 derart geschaltet, daß eine Datenübertragung in der zeithaltenden Schaltung 23 durchgeführt werden kann und damit ein Zeitzählvorgang begonnen wird. Das heißt, ein von dem Impulsgenerator 61 (Oszillator) abgegebenes Bezugsimpulssignal wird von dem Frequenzteilerzähler 62 frequenzunterteilt, um bestimmte frequenzunterteilte Ausgangssignale zu erzeugen. Die Ausgangssignale werden in die UND-Glieder 63 bis 65 und den Decoder 66 eingegeben. Der Decoder 66 erzeugt ein Signal mit logischem »1«-Pegel, wenn er einen »O«-Pegel von allen 16-, 8-, 4-, 2- und 1 -Hz-Bit-Ausgangssignalen des Zählers 62 erfaßt. Alle Bitausgangssignale von 16, 8, 4, 2 und 1 Hz des Zählers 62 werden »0« mit einer Häufigkeit von V32 Sekunde pro Sekunde. Zu diesem Zeitpunkt erzeugt der Decoder 66 ein Ausgangssignal mit einem Pegel von »1«, damit die UND-Glieder 63 bis 65 leitend werden. Als Folge davon werden die bestimmten Bit-Ausgangssignale des Zählers 62 jeweils über die UND-Glieder 63 bis 65 an die Decoder 67 bis 69 gegeben. Von den Decodern 67, 68 und 69 werden ein Zeitgebersignal und Adressendaten an die jeweiligen Schaltungen gegeben. Das heißt, das Ausgangssignal des Bit-Decoders 67 wird als ein Schiebesignal des Zeitzählregisters 78 an die Steuerschaltung 70 gegeben, das Ausgangssignal des Zifferndecoders 68 wird als ein Zeitgebersignal an die Steuerschaltung 70 und als eine Spaltenadresse an den Speicher 72 über die Verknüpfungsschaltung 71 b gegeben und das Ausgangssignal des Wort-Decoders 69 wird als ein Zeitgebersignal an die Steuerschaltung 70 gegeben. Die Signale auf den Leitungen a und b des Wortdecoders 69 werden jeweils als ein Lese/Einschreib-Befehlssignal und als Zeilen-Adressensignal an die Verknüpfungsschaltungen 71c und 71a gegeben. Während der Zeitdauer, während der ein Signal mit einem logischen »1«-Pegel von dem Decoder 66 ausgegeben wird, ändern sich die 128-, 64- und 32-Hz-Bits des Ausgangs des Zählers 62 von [000] bis [111] in acht Bit-Stufenkombinationen. Ein Daten-Lese/Einschreib Vorgang wird in bezug auf den Speicher 72 bewirkt, wobei z. B. die ersten vier der acht Bit-Stufen, d. h. [00] [10] [01] [11] der 128- und 64-Hz-Bits benutzt werden. Der Wort-Decoder 69 gibt /-Kombinationen von Signalen [00] — [11] an die Ausgangsleitungen a und b nach Maßgabe der 128- und 64-Hz-Bitausgangssignale des Zählers 62 ab. Zuerst sind die Ausgangssignale auf den Ausgangsleitungen a und b des Wortdecoders 69 beide auf einem logischen »0«-PegeL Die erste 0-Zeile des Speichers 62 wird adressenmäßig in einer Auslesebetriebsweise bezeichnet und die Spaltenadresse wird durch das Ausgangssignal des Ziffemdecoders 68 bezeichnet Als Folge davon werden die Daten/Zeit-Daten in der ersten 0-Zeile des Speichers 72 ausgelesen. Die Daten werden über die Verknüpfungsschaltung 736 an die Umformerschaltung 64 gegeben, wo sie in serielle Daten umgeformt werden. Die seriellen Daten werden über die Verknüpfungsschaltung 77 an das Zeitzählregister 78 gegeben. Unter Steuerung durch die Steuerschaltung 70 werden die Sekundendaten zu dem Zahlencode [1] in dem Halbaddierer 79 hinzuaddiert. Dann nimmt das Signal auf der Ausgangsleitung a des Wortdecoders 69 einen logischen »1«-Pegel an und ein Einschreib-Befehlssignal ; wird dem Speicher 72 zugeführt. Als Folge davon wird eine [1] zu den ausgelesenen Sekundendaten aus dem Zeitzählregister 78 hirzuaddiert und die erneuerten Daten/Zeit-Daten werden in den Speicher 72 eingeschrieben. Wenn zudem Zeitpunkt der + 1-Addition ein Übertrag in dem Zeitzählregister auftritt, wird ein Übertragsprozeß unter der Steuerung der Steurschaltung 70 durchgeführt. Wenn die Ausgangss:gnale auf den Ausgangsleitungen a und b des Wortdecoders 69 auf [01] geändert sind, wird die zweite 1-Zeile des Speichers 72 bei einem Auslesevorgang bezeichnet und die in der zweiten 1-Zeile des Speichers 72 gespeicherten Alarmdaten AL 1 bis AL3 werden ausgelesen. Die Alarmdaten AL 1 bis AL 3 werden der Koinzidenzschaltung 76 über die Verknüpfungsschaltung 736 und die Umformerschaltung 74 zugeführt. Augenblickliche Slunden/Minuten-Daten, die in umlaufender Weise in dem Zeitzählregister 78a festgehalten sind, werden von dem Schieberegister 78a in die Koinzidenzschaltung 76 eingegeben. Die Koinzidenzschaltung 76 bewirkt einen aufeinanderfolgenden Vergleich zwischen den augen blicklichen Zeitdaten und den aus dem Speicher ausgelesenen Alarmdaten AL 1 bis AL3. Wenn Koinzidenz auftritt, gibt die Koinzidenzschaltung 76 ein Koinzidenzsignal an die zugehörigen Flip-Flops 82a bis 82c, damit die letzteren auf einen logischen »1 «-Pegel gesetzt werden. Wenn die Ausgangssisgnale auf den Ausgangsleitungen a, b des Wortdecoders 69 sich auf [11] geändert haben, wird eine Einschreibbetriebsweise unter der Bedingung geändert, daß die zweite 1-Zeile des Speichers 72 bezeichnet wird. Die Ausgangssignale der Flip-Flops 82a bis 82c werden an die Ausgangs-Verknüpfungsschaltung 83 gegeben, dessen Ausgangssignal über die Verknüpfungsschaltung 84, die Umformerschaltung 85 und die Verknüpfungsschaltung 73a an den Speicher 72 gegeben wird, d. h. in das Alarmflag A LF der ersten Null-Spalte der zweiten Reihe des Speichers 72 eingeschrieben wird. Als Folge davon prüft die Verarbeitungseinheit 21 die Inhalte des Alarmflags und kann beurteilen, ob die augenblickliche Zeit eine Alarmzeit erreicht oder nicht Auf diese Weise wird der Zeitzählvorgang mit einer Geschwindigkeit von 1 χ pro Sekunde durchgeführt und festgestellt, ob Koinzidenz zwischen den augenblicklichen Zeitdaten und den Alarmdaten auftritt

F i g. 7 zeigt ein Blockschaltbild der Einzelheiten der Aiarmschaltung 28. In F i g. 7 werden in einem Decoder 91 das Operationssignal J und das Adressensignal CA von der Verarbeitungseinheit 21 eingegeben. Der Decoder 91 decodiert das Eingangssignal von der Verarbeitungseinheit 21, um ein Summer-Setzsifnal BZS und ein Summer-Rücksetzsignal BZR abzugeben. Das Summer-Setzsignal BZS wird an einen Setzanschluß Seines Flip-Flops 92 und das Summer-Rücksetzsignal BZR wird über ein ODER-Glied 93 an einen Rücksetzanschluß R des Flip-Hops 92 gegeben. Das Setz-Ausgangssignal des Flip-Hops 92 wird an ein UND-Glied 94 gegeben. Das Ausgangssignal einer Frequenzteilerschaltung 95 zum Frequenzunterteilen eines Impulssignals von z. B. der zeithaltenden Schal tung 23 in ein hörbares Frequenzsignal, wird an das UND-Glied 94 gegeben. Das Ausgangssignal des UND-Glieds wird als ein Treibersignal an den Lautsprecher 29 gegeben. Das Summer-Setzsignal BZS

wird an den Rücksetzanschluß /?des Flip-Flops 92 über eine Verzögerungsschaltung 96 mit einer Verzögerung von etwa 1 Minute und ein ODER-Glied 93 gegeben. Wenn ein Operationssignal zum Befehlen eines Alarmvorgangs von der Verarbeitungseinheit 21 und ein s Adressensignal CA empfangen werden, decodiert die Alarmschaltung 28 beide Signale mit Hilfe des Decoders 91, um ein Summer-Setzsignal BZS zu erzeugen. Das Flip-Flop 92 wird durch das Ausgangssignal des Summer-Setzsignals ßZSgeset2t, damit das UND-Glied im <>4 leitend wird. Als Folge davon wird das Ausgangssignal der Frequenzteilerschaltung 95 über das UND- Glied 94 abgegeben, wodurch der Lautsprecher 29 gespeist wird, um einen Alarmton zu erzeugen. Das Summer-Setzsignal BZS wird über die Verzögerungsschaltung 96 und das ODER-Glied 93 an das Flip-Flop 92 gegeben, damit dieses zurückgesetzt wird. Als Folge davon wird der Lautsprecher 29 etwa während einer Minute zur Abgabe eines Alarms gespeist. Wenn ein Alarmton durch Tastenbetätigung beendet wird, werden die Signale /und CA, die von der Verarbeitungseinheit 21 an die Alarmschaltung 28 gegeben wurden, als ein Alarm-Endesignal zurückgegeben und ein Summer- Rücksetzsignal BZR wird von dem Decoder 91 abgegeben. Als Folge davon wird das Flip-Flop 92 zurückgesetzt, wodurch ein Alarmton beendet wird.

F i g. 8 zeigt die Inhalte der Speicherschaltung 22 in F i g. 2. Die Speicherschaltung 22 hat z. B. einen Aufbau von 16 Zeilen χ 16 Spalten und speichert Verkaufsdaten von Abteilungen 1 bis 8 in der 0. bis 7. Zeile. So werden z. B. die Einheitenpreise für verkaufte Artikel in der 15. bis 12. Spalte der 0. bis 7. Zeile der Speicherschaltung 22 gespeichert und die Anzahl der verkauften Artikel wird in den 11. bis 8. Spalten von ihnen gespeichert, und ein Abteilungs-Gesamtverkauf wird in ihren 7. bis 0. Spalten gespeichert. Ein Alarmspeicherflag Fi wird in der ersten Spalte der 8. Zeile der Speicherschaltung 22 gespeichert, u.id ein eine Quittungsausgabe anzeigendes Flag wird auch in der 0. Spalte der 8. Zeile gespeichert

Die Arbeitsweise der erfindungsgemäßen Registrierkasse wird jetzt anhand des Flußdiagramms der F i g. 9 erläutert

Wie beim Schritt A in F i g. 9 gezeigt ist, werden die Inhalte des Eingabepuffers 24a in der E/A-Einheit 24 in Fig.2 in das X-Register in dem Speicher 32 der Verarbeitungseinheit 21 ausgelesen. Beim Schritt ßwird festgestellt, ob in dem X-Register Daten gehalten sind oder nicht, d h. Tasteneingabedaten vorliegen. Wenn ein Tasteneingabevorgang im Tasteneingabeteil be- so wirkt wird, werden Tasteneingabedaten in den Eingabe puffer in der E/A-Einheit 24 eingelesen. Das Vorliegen oder Fehlen von Tasteneingabedaten kann durch Prüfen der Inhalte des Eingabepuffers 24a in der E/ A-Einheit 24 festgestellt werden. Bei den Schritten A und B wird der Prozeß gewöhnlich mit einem vorbestimmten Zyklus durchgeführt. Wenn beim Schritt B das Vorliegen von Tasteneingabedaten festgestellt wird, gelangt der Prozeß zum Schritt C wo ein Prozeß in bezug auf die Tasteneingabe durchgeführt wird. Wenn der Prozeß beim Schritt C beendet ist wird zum Schritt A zurückgekehrt Beim Schritt A werden Daten von dem Eingabepuffer 24c in das X-Register in der Verarbeitungseinheit 21 eingelesen. Wird das Fehlen von Tasteneingabedaten beim Schritt B festgestellt gelangt es der Prozeß zum Schritt D, wo augenblickliche Stunden/Minuten-Daten CLX von dem Speicher 72 in der zeithaltenden Schaltung 23 in das X-Register in dem Speicher 32 der Verarbeitungseinheit 21 eingelesen werden. Dann gelangt der Prozeß zum Schritt A, wo festgestellt wird, ob die Inhalte des -Y-Registers mit den Inhalten des V-Registers übereinstimmen. Zuerst ist der Inhalt des V-Registers [Ol jedoch werden beim Schritt H die augenblicklichen Zeitdaten CLK in das K-Register eingeschrieben, wie dieses später erläutert wird. Da zuerst der Inhalt des V-Registers [0] ist, wird beim Schritt E »nein« festgestellt und der Prozeß geht zum Schritt F, wo festgestellt wird, ob ein Alannflag ALF\m Speicher 72 der zeithaltenden Schaltung 23 vorliegt oder nicht. Wenn die augenblicklichen Zeitdaten mit irgendwelchen voreingestellten Alarmdaten übereinstimmen, gelangt der Prozeß zum Schritt G, da eine »1« in jeder Bitposition des Alarmflags ALF gesetzt ist. Beim Schritt G wird eine »1« in das Alarmspeicherflag F\ eingeschrieben. Dann gelangt der Prozeß zum Schritt H, wo die augenblicklichen Zeitdaten von der zeithaltenden Schaltung 23 in das V-Register der Verarbeitungseinheit 21 eingelesen werden. Wenn Schritt H beendet ist, folgt Schritt /. Wenn beim Schritt F das Fehlen des Alarmflags festgestellt wird, und beim Schritt F »ja« (X = Y)festgestellt wird, folgt beidesmal Schritt /. Der Schritt E hat die Aufgabe, zu verhindern, einen Alarmton unmittelbar nach dem Beenden eines Alarmvorganges durch eine Tastenbetätigung zu wiederholen. Das heißt, wenn ein Alarm auftritt geht der Prozeß beim Schritt Ezum Schritt /, um den Prozeß beim Schritt G so lange zu verhindern, wie Nichtkoinzidenz zwischen der voreingestellten Alarmzeit und der augenblicklichen Zeit auftritt Beim Schritt / wird festgestellt, ob ein Quittungsausgabeflag RT vorliegt oder nicht, d. h. eine Quittung ausgegeben wird Wenn gerade keine Quittung während des laufenden Registriervorganges ausgegeben wird wird eine Rückkehr zum Schritt A durchgeführt Wenn beim Schritt / ein Quittungsausgabeilag RT festgestellt wird d h. wenn die Ausgabe der Quittung bestätigt wird so gelangt der Prozeß vom Schritt /zum Schritt /, wo festgestellt wird, ob ein Alarmspeicherflag F1 vorliegt oder nicht Wenn beim Schritt / das Fehlen des Rags Fi festgestellt wird geht der Prozeß vom Schritt /zurück zum Schritt A, und der zuvor erwähnte Vorgang wird wiederholt Wenn beim Schritt / das Vorliegen des Flags F\ festgestellt wird gelangt der Prozeß zum Schritt K. Beim Schritt K wird ein Alarm einstellendes Codesignal von der Verarbeitungseinheit 21 an die Alarmschaltung 28 für den Alarmvorgang gegeben. Wenn der Alarmvorgang beendet ist gelangt der Prozeß zurück, zum Schritt A und ist bereit für einen nächsten Alarmvorgang.

F i g. 10 zeigt ein Flußdiagramm zur Erläuterung der Unterbrechung eines Alarmtones durch Tastenbetätigung.

Wenn ein Alarmton beendet werden soll, wird eine Daten/Stunden-Taste 136 des Tasteneingabeteils 25 betätigt Wenn die Daten/Stunden-Taste 136 betätigt ist stellt die Verarbeitungseinheit 21 fest ob ein Quittungsausgabeflag RT in der Speicherschaltung 22 vorhanden ist oder nicht

Wenn beim Schritt A das Fehlen des Flags RT festgestellt wird wird kein Prozeß für einen Alarmton bewirkt da festgestellt wird daß die Daten/Stunden-Taste 136 zu einem anderen Zweck betätigt ist als zur Unterbrechung eines Alarrntons. Wenn beim Schritt A das Vorliegen eines Quittungsausgabeflags RT festgestellt wird gelangt der Prozeß zum Schritt B, wo festgestellt wird ob ein Alarmspeicherflag Fj in der Speicherschaltung 22 vorhanden ist oder nicht Wenn

beim Schritt B das Vorliegen des Flags Fi festgestellt wird, gelangt der Prozeß zum Schritt C Beim Schritt C wird ein Alarmrücksetzcode von der Ver&rbeitungseinheit 2i an die Alarmschaltung 28 zugeführt um einen Alarmton zu unterbrechen. Beim Schritt D wird eine »0« in das Alarmspeicherflag Fi in der Speicherschaltung 22 eingeschrieben. Der Prozeß beim Schritt D geht dann zum Schritt £ Beim Schritt E werden augenblickliche Zeitdaten CLK aus dem Speicher 72 der zeithaltenden Schaltung 23 ausgelesen und in das .Y-Register der

Verarbeitungseinheit 21 eingegeben. Wenn beim Schritt B das Fehlen des Flags Fi fesgestellt wird, geht der Prozeß vom Schritt B zum Schritt E Wenn beim Schritt E die augenblicklichen Zeitdaten in das A"-Register eingegeben sind, werden die eingestellten Daten beim Schritt Fan den Anzeigeteil 26 über den Anzeigepuffer 246 gegeben, wo die augenblicklichen Daten angezeigt werden. Auf diese Weise wird ein Unterbrechungsprozeß für den Alarmton beendet

Hierzu 8 Blatt Zeichnungen

Claims

Patentansprüche:

1. Elektronische Registrierkasse, mit einem Dateneingabetasten aufweisenden Tastenfeld, einer die über das Tastenfeld eingegebenen Daten verarbeitenden zentralen Verarbeitungseinheit, einer Speichereinrichtung zum Speichern von Verkaufsdaten, einem Druckerteil zum Drucken der Eingabedaten und einer Anzeigevorrichtung zum Anzeigen von Eingangsdaten, gekennzeichnet durch einen Flagspeicher (22) zum Speichern eines Flags, das kennzeichnend ist für eine Zeitdauer, die zwischen dem Beendigen eines Druckvorgangs in dem Druckerteil (27) und dem Beginn eines folgenden Registriervorgangs vergeht, nachdem anschließend an einen Registriervorgang eine Quittung ausgegeben wurde, eine Zeitzähleinrichtung (23) zum Aktualisieren der aktuellen Zeitdaten, und eine Zeitanszeigetaste (13£>Jt um die aktuellen Zeitdaten nach deren Barbeitung mittels der normalerweise Registrierzwecken dienenden Anzeigevorrichtung (26) zur Anzeige zu bringen, wenn ein Flag in den Flagspeicher (22) eingeschrieben wurde.

2. Elektronische Registrierkasse, mit einem Dateneingabetasten aufweisenden Tastenfeld, einer die über das Tastenfeld eingegebenen Daten verarbeitenden zentralen Verarbeitungseinheit, einer Speichereinrichtung zum Speichern von Verkaufsdaten, einem Druckerteil zum Drucken der Eingabedaten und einer Anzeigevorrichtung zum Anzeigen von Eingangsdaten, gekennzeichnet durch einen Flagspeicher (22) zum Speichern eines Flags, das kennzeichnend ist für eine Zeitdauer, die zwischen dem Beendigen eines Druckvorgangs in dem Druckerteil (27) und dem Beginn eines folgenden Registriervorgangs vergeht, nachdem anschließend an einen Registriervorgang eine Quittung ausgegeben wurde, eine Zeitzähleinrichtung (23) zum Aktualisieren der aktuellen Zeitdaten, und eine Alarmeinrichtung (28, 29) zum Erzeugen eines Alarmtons, wenn nach dem Übereinstimmen von aktuellen Zeitdaten und Alarmzeitdaten ein Flag in den Flagspeicher (22) eingeschrieben wurde.

3. Registrierkasse nach Anspruch 2, dadurch gekennzeichnet, daß die Alarmeinrichtung (28, 29) einen Alarmvorgang abschließt, wenn eine Zeitanzeigetaste (13b) zum Anzeigen der aktuellen Zeitdaten betätigt wird.