DE2905294A1 - Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren - Google Patents
Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistorenInfo
- Publication number
- DE2905294A1 DE2905294A1 DE19792905294 DE2905294A DE2905294A1 DE 2905294 A1 DE2905294 A1 DE 2905294A1 DE 19792905294 DE19792905294 DE 19792905294 DE 2905294 A DE2905294 A DE 2905294A DE 2905294 A1 DE2905294 A1 DE 2905294A1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- circuit arrangement
- field effect
- test
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Description
PHILIPS FATENTVERW-»I.-r--™iG· OMM5 STEIIiDAMM 94, 2000 HAMBURG
3 PHD 79-010
Integrierte Scbaltungsanordnung in MOS-Technik mit Feldeffekttransistoren
Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung
in MOS-Technik mit Feldeffekttransistoren mit mindestens einer zusätzlichen, ebenfalls in MOS-Technik
mit Feldeffekttransistoren aufgebauten Prüf-Schaltungsan-Ordnung,
deren Prüf anschluß bzw. -anschlüsse nach außen ausgeführt
sind und über die beim Anlegen eines Prüfsignals mindestens Teile der integrierten Schaltungsanordnung dadurch
überprüfbar sind, daß am (an) anderen nach außen geführten Anschluß (Anschlüssen) die Prüfsignale abnehmbar
sind und jeder Feldeffekttransistor mit seinem Suhstratananschluß
an Masse oder an eine negative Spannung angeschlossen ist.
Derartige integrierte Schaltungsanordnungen sind bekannt.
Wenn diese aus einer großen Anzahl von Transistoren bestehen,
z.B. ausgeführt in MOS-Technik mit Feldeffekttransistoren, ist es oft schwierig, die Fehler, die während
der Fertigung gemacht werden, genau zu analysieren, um die Fehler abstellen zu können. Dazu ist es bekannt, die integrierte
Schaltungsanordnung im sogenannten IC, der z.B. 16 oder 24 Anschlüsse aufweisen kann, derart aufzubauen,
bestimmte Punkte der Schaltungsanordnung gegebenenfalls über weitere integrierte Schaltungsanordnungen an die An-
030034/0220
4 PHD 79-010
Schlüsse so nach außen zu führen, daß mit PrüfSignalen
eine Überprüfung der Schaltungsanordnung möglich wird. Literaturstellen, die sich mit diesem Thema befassen, sind
folgende: AFIPS Conference Proceedings 1967 Spring Joint
s Computer Conference 30 S. 743 bis 756, Titel "A structural
theory of machine diagnosis" von Ramamoorthy und von demselben
Verfasser eine Veröffentlichung in* der Literaturstelle
"Journal of the Association for Computing Machinery" Vol. 13, Nr. 2 aus dem April 1966, S, 211 bis 222. Aus
diesen beiden Literaturstellen ist es bekannt, eine sehr komplizierte, insb. für Mikroprozessor entwickelte integrierte
Schaltungsanordnung so aufzuteilen, daß einzelne Blöcke gebildet werden, zwischen denen sich sogenannte
innere Verbindungspunkte befinden, die dann entweder direkt oder über weitere integrierte Schaltungsanordnungen derart
mit den Anschlüssen verbunden sind, daß zum Zwecke der Prüfung der einzelnen Teile hier ganz bestimmte Signale
auftreten, um in der sogenannten Mikroelektronik-Technologie eine Überwachung der Fertigung zu gewährleisten und um
feststellen zu können, an welchen Punkten ein fehlerhaftes Signal auftritt bzw. um feststellen zu können, in welchem
Teil der umfangreichen integrierten Schaltungsanordnung während der Herstellung Fehler gemacht wurden.
Es ist weiterhin aus dem Buch von "U. Tietze und Ch. Schenk"
"Halbleiter-Schaltungstechnik", 4. Auflage 1978, unter anderem S. 77 ff, bekannt, welche Typen es für Feldeffekttransistoren
gibt, wie die Schaltungssymbole für die Typen sind und wie diese Feldeffekttransistoren zu betreiben sind.
.
Bei der Herstellung derart umfangreicher integrierter Schal-.
tungsanordnungen kann, werden nicht derartige Prüfpunkte
eingebaut, eine Herstellung mit einer anschließenden Aussortierung
verbunden sein, in der dann, wegen des Auftretens verschiedener Fehler, diese ICs alle als Ausschuß aussortiert
werden und daher nur wenige ICs übrig bleiben,
8 30034/0 22 0 '
5 PHD 79-010
z.B. nur etwa 10 96 der Gesamtfertigung, Um diese geringe
Fertigungsquote zu erhöhen, sind oben genannte Prüf-Schaltungsanordnungen
bekannt und auch bereits in Benutzung, mit der es gelingt, gezielt die Fehler zu finden und innerhalb
der Fertigung abzustellen, so daß eine erheblich höhere Fertigungsquote erreicht werden kanny wobei sich je
nach Umfang der Schaltungsanordnung dann nur noch Ausschußquoten ergeben, die z.B. 10 % und kleiner sein kömien*
Im bekannten auch bei der Anmelderin benutzten Verfahren
für die Überprüfung wird bei einer integrierten Schaltungsanordnung
immer das Prüfsignal derart angelegt, daß es in Richtung der Polarität steht, mit der guch die integrierte
Schaltungsanordnung in ihrer normalen Funktion betrieben wird. D.h., wenn sie mit sogenannten η-Kanal-Feldeffekttransistoren
ausgeführt worden ist, so sind die Betriebsspannungen für den normalen IC der Anschluß für Masse
also 0 und eine positive Batteriespannung z.B. +5 V, +12 V oder +15 V. Für die MOS-Technik kommt meistens nur die
Spannung +5 V in Frage. Die Prüfspannung, die £fczt zur
Überprüfung dieser ICs an die Anschlüsse angelegt werden muß, liegt dann auch in gleicher Richtung, d.h., es werden
an die verschiedensten Anschlüsse positive Prüfspannungsimpulse angelegt und an anderen Anschlüssen, je nach Ausführung
der Schaltungsanordnung, diese Prüfspannungen abgenommen
und es wird jetzt untersucht, ob diese Prüfsignale
die richtige Kurvenform aufweisen oder nicht. Während der Fertigung ist es auch möglich, an sogenannte innere Verbindungspunkte
heranzukommen und dann festzustellen, in welchen Teilen einer derartigen Schaltungsanordnung Fehler
vorhanden sind. Dazu ist es bekannt, zum Anschluß des Prüfsignals immer einen zusätzlichen Anschluß auszuführen, der
für den normalen Betrieb des IC nicht nötig- ist, d.h. also ein Anschluß ist, der zusätzlich zu den normalerweise vorhandenen
Anschlüssen gebaut werden muß, um also allein eine Prüfung zu gewährleisten.
£30034/0220
6 PHD 79-010
Die Aufgabe der Erfindung bestand darin, diesen Zusatzanschluß zu vermeiden. Wenn nämlich das recht komplizierte
Bauteil mit der integrierten Schaltungsanordnung möglichst wenig Anschlüsse aufweisen soll, dann ist es nicht mehr
zulässig, einen besonderen Anschluß für die Prüfung während der Herstellung in diesen IC einzubauen, weil der zu
größeren Bauformen führen muß.
Zur Lösung der genannten Aufgabe ist bei einer integrierten Schaltungsanordnung in MOS-Technik mit Feldeffekttransistoren
der eingangs genannten Art nach der Erfindung die Früf-Schaltungsanordnung derart ausgebildet, daß Prüfsignale,
die eine zur normalen Versorgungsspannung der integrierten Schaltungsanordnung entgegengesetzte Polarität aufweisen,
anlegbar sind.
Bei Einsatz des Erfindungsgedankens ist es also möglich, den Zusatzanschluß zu ersparen und jetzt nur zum Zwecke der
Prüfung an Anschlüsse, die in der normalen Funktion eine völlig andere Funktion erfüllen, eine negative Spannung
gegenüber der normalen Spannung anzulegen und damit nur die Prüfung durchzuführen.
Ein Ausführungsbeispiel der Erfindung für eine derartige Prüf-Schaltungsanordnung besteht aus einem ersten Feldeffekttransistor
vom selbstleitenden Typ, dessen Sübstrat- und Sourceanschlüsse mit Masse, dessen Gateanschluß an einen
nach außen geführten Anschluß, an dem auch die integrierte Schaltungsanordnung angeschlossen ist, und dessen Drainanschluß
an einen inneren Verbindungspunkt angeschlossen ist, an dem auch der Gate- sowie der Sourceanschluß eines
zweiten Feldeffekttransistors vom selbstleitenden Typ angeschlossen sind, dessen Substratanschluß mit Masse und
dessen Drainanschluß mit der Versorgungsspannung verbunden sind, daß weiterhin an den inneren Verbindungspunkt der
Gateanschluß eines dritten Feldeffekttransistors vom selbst-
830034/0220
7 PHD 79-010
sperrenden Typ angeschlossen ist, dessen Sourceanschluß
an Masse liegt und dessen Drainanschluß mit dem inneren Ausgang verbunden ist, an dem auch der Gate- und der Sarceanschluß
eines vierten Feldeffekttransistors vom selbstleitenden Typ angeschlossen sind, dessen Substratanschluß
an Masse und dessen Drainanschluß mit der Versorgungsspannung verbunden sind.
In einer derartigen Schaltungsanordnung ist also ein Anschluß
nach außen geführt, an dem bei normalem Betrieb der integrierten Schaltungsanordnung die sogenannte inte- ■
grierte Schaltungsanordnung angeschlossen ist und im Prüffalle an diesem nach außen geführten Anschluß jetzt eine
negative Spannung angeschlossen wird. Dadurch wird die Schaltungsanordnung nach de:#Erfifcl.ung überhaupt erst
wirksam, die bei normaler Funktion der integrierten Schaltungsanordnung nicht in Erscheinung tritt, also unwirksam
ist. Das gezeigte Ausführungsbeispiel zeigt vier Feldeffekttransistoren, die also beim normalen Betrieb der
integrierten Schaltungsanordnung, also des sogenannten IC, keine Funktion aufweisen und nur dann wirksam werden, wenn
geprüft werden soll. Diese vier Transistoren sind im Verhältnis zu den Tausenden von Transistoren, die in einer
derartigen MOS-Technik mit Feldeffekttransistoren ausgeführten Schaltungsanordnung normalerweise vorhanden sind,
vernachlässigbar klein. Es können in einem IC mehrere derartige Schaltungsanordnungen nach der Erfindung angeordBt
sein, wobei dann die inneren Ausgänge immer so gelegt sind,
daß dort dann Teile der Schaltung erreicht werden können,.
die ein Überprüfen.einzelner Blöcke aus integrierten Schaltungsanordnungen
gestatten, um, wie oben eingangs erwähnt,
Fehler in der Fertigung finden zu können.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
'3S dargestellt und wird im folgenden näher beschrieben.
»30034/0220
8 PHD 79-010
In der Zeichnung ist Ξ ein Anschluß, der von außen zugängig ist und an dem bei normaler Funktion des IC die
integrierte Schaltungsanordnung, hier in dem Block mit IC bezeichnet, angeschlossen ist. Diese kann z.B. aus Flip-Flops,
aus Operationsverstärkern, aus NAND- NOR- oder OR-Gattern usw. bestehen und braucht hier nicht weiter beschrieben
zu werden. Dieser IC hat selbstverständlich mehrere Anschlüsse, auch für die Versorgüngsspannung, wie
an sich bekannt. An dem Anschluß E, der z.B. der eine An-Schluß für ein Gatter sein kann oder auch für einen Operationsverstärker,
werden bei normaler Arbeitsweise Spannungen zwischen 0 und +5 V angelegt. Solange in diesem
Spannungsbereich Spannungen am Anschluß E erscheinen, ist die Schaltungsanordnung nach der Erfindung außer Betrieb.
Diese Schaltungsanordnung nach der Erfindung wird erst dann wirksam, wenn an dem nach außen geführten Anschluß E
ein negatives Signal, z.B. zwischen 0 und -5 V angelegt wird.
Die Transistoren T1, T2 und T4 nach der Erfindung sind vom
selbstleitenden Typ, d.h., wenn an ihren Eingängen O V liegt, d.h. der Eingang ist hier die Spannung zwischen dem
Gateanschluß dem Sourceanschluß, dann ist dieser Transistor leitend. Wenn also am Anschluß E, d.h. also zwischen G und
SOV anliegt, ist der Transistor T1 leitend. Dann sind der
Drain- und Sourceanschluß des Transistors T1 mit Masse verbunden, d.h. der innere Verbindungspunkt 1 liegt auch auf
Masse und da der G- und S-Anschluß des Transistors T2 miteinander
verbunden sind, so steht hier auch die Spannung OV und dieser Transistor ist ebenfalls leitend, wobei aber
jetzt seine Strecke zwischen dem Drain- und Sourceanschluß einen bestimmten Widerstand darstellt, so daß die Versorgungsspannung
+UB den Verbindungspunkt 1 hochzieht, weil auch der Widerstand der Strecke zwischen dem Drain- und
Sourceanschluß des Transistors TI einen gewissen Spannungsabfall
bewirkt» Wenn die Transistoren T1 und T2 in gleicher
030034/0220
9 PHD 79-010
Weise ausgebildet sind, dann fällt an ihnen jeweils die
gleiche Spannung ab und wenn die Versorgungsspannung +UB
+5 Y ist, dann nimmt der Verbindungspunkt 1 die Spannung +2,5 V an. Der Transistor T4 ist ebenfalls als Widerstand
geschaltet, denn sein Drainanschluß ist mit +UB verbunden und sein Sourceanschluß und sein Gateanschluß sind miteinander
verbunden9 so daß hier auch jeweils die Spannung 0 anliegt« Auch hier fällt eine gewisse Spannung ab, so daß,
wenn jetzt der Transistor T3 gesperrt ist, der Ausgangspunkt A auf +UB liegt, also, wenn +UB 5 V ist, so ist
jetzt der Ausgang A auf +5 V. Dies trifft zu, weil nämlich" der Transistor T3 vom sogenannten selbstsperrenden Typ ist,
d.h. also er sperrt solange, bis die Spannung zwischen seinem Gate- und Sourceanschluß einen bestimmten Schwellwert
überschreitet.
Die inneren Widerstandsstrecken der Transistoren T1 und T2 sind aber derart unterschiedlich ausgebildet, daß in dem
Falle, an dem an dem Anschluß E nur das Signal 0 oder ein positives Signal anliegt, der Punkt 1 immer praktisch auf
Masse gehalten wird, d.h» für den Fall, daß die Widerstandsstrecke
im Transistor T1 zwischen dem Drain- und Sourceanschluß einen wesentlich kleineren Widerstand aufweist
als die Widerstandsstrecke zwischen dem Drain- und Sourceanschluß im Transistor T2. Dann ist an dem Gateanschluß
des Transistors T3 die Spannung 0 und zwischen dessen Gate- und Sourceanschluß liegt ebenfalls die Spannung
0, so daß dieser Transistor T3 völlig sperrt und wenn der Transistor T4 entsprechend seiner inneren Wider-Standsstrecke
zwischen dem Drain- und Sourceanschluß entsprechend ausgebildet ist, liegt dann an dem inneren Ausgang
A eine Spannung von +5 V.
Wird jetzt zu Prüfzwecken an den Anschluß E ein negatives Spannungssignal angeschlossen, d.h. z.B. -5 V, dann wird
der Transistor T1 gesperrt. Der innere Verbindungspunkt 1
03OO34/Q22O
10 PHD 79-010
nimmt dann die Spannung +5 V an und zwischen dem Gate- und Sourceanschluß des Transistors T3 steht diese positive
Spannung, die diesen Transistor in den geöffneten Zustand bringt und dadurch wird d.er Punkt A von dem Zustand +5 V
s auf den Zustand 0 V geschaltet, weil nämlich die Strecke zwischen dem Drain- und Sourceanschluß des Transistors T3
einen sehr kleinen Widerstand darstellt, wenn dieser entsprechend dimensioniert ist, so daß also der Ausgang von
+5 V praktisch auf Null schaltet und damit im inneren der integrierten Schaltungsanordnung bestimmte Vorgänge auslösen
kann.
Nun kann eine derartige Schaltungsanordnung nach der Erfindung
an mehrere Anschlüsse E des IC gelegt sein, und der innere Punkt A kann jetzt an mehrere Blöcke in der
inneren Schaltungsanordnung, wie es an sich aus dem Stand
der Technik bekannt ist, angeschaltet sein, so daß es möglich ist, einzelne Blöcke in der integrierten Schaltungsanordnung
nacheinander zu überprüfen, um damit festzustellen, in welchem Block jetzt ein Fehler vorliegt. Die
Größe der Blöcke richtet sich nach der Anzahl der zur Verfügung stehenden Anschlüsse, denn das Prüfsignal muß
schließlich und endlich an irgendeinem Anschluß des IC, und zwar an einem anderen nach außen geführten Anschluß,
wieder abgenommen werden, so daß für eine Prüfung immer zwei Anschlüsse zur Verfügung stehen müssen. Wenn aber
zwei Schaltungsanordnungen nach der Erfindung eingebaut sind, kann diese Anordnung auch derart getroffen werden,
daß mehrere Anschlüsse E existieren und z.B. nur einen Ausgangsanschluß oder auch umgekehrt. Hierzu sind an sich in
der oben genannten Literaturstelle "A structural theory of
• machine diagnosis" auf der S. 746 verschiedene Ausführungen gemacht, so daß es hier keiner weiteren Erläuterung .bedarf.
Der Kern der Erfindung besteht also darin, wie oben bereits
ausgeführt, keinen besonderen Anschluß im IC für die Prüf-
Ö3003A/0220
11 PHD 79-01O
zwecke vorzusehen und eine besondere Schaltungsanordnung derart in den IC einzubauen, daß es mit Hilfe dieser gelingt,
mit einer Prüfspannung zu arbeiten, die mit entgegengesetzter
Polarität gegenüber der Normalspannung arbeitet und dann erst bei ihrem Vorhandensein bestimmte Vorgänge
im IC auslöst, um die Fehler zu finden.
In der integrierten Schaltungsanordnung nach der Erfindung, also auch in der Prüf-Schaltungsanordnung nach der Erfindung,
können die sogenannten Substratanschlüsse, d.h. also die mit einem Pfeil gezeichneten Anschlüsse, sämtlich mit Masse
verbunden sein, aber sie können auch, und derartige Schaltungsanordnungen sind durchaus üblich, an einer negativen
Spannung liegen, z.B. an -2,5 V, wie an sich bekannt.
Das gezeigte Ausführungsbeispiel bezieht sich auf n-Kanal-Feldeffekttransistoren.
Bei einer Ausführung in p-Kanal-Feldeffekttransistoren kehren sich die Polaritäten der angegebenen
Spannungswerte um.
030034/0220
-H-
Leerseite
Claims (2)
1., Integrierte Schaltungsanordnung in MOS-Technik mit
Feldeffekttransistoren mit mindestens einer zusätzlichen, ebenfalls in MOS-Technik mit Feldeffekttransistoren aufgebauten
Prüf-Schaltungsanordnung, deren Prüfanschluß bzw.
-anschlüsse nach außen ausgeführt sind und über die beim Anlegen eines Prüfsignals mindestens Teile der integrierten
Schaltungsanordnung dadurch überprüfbar sind, daß am (an) anderen nach außen geführten Anschluß (Anschlüssen) die
Prüfsignale abnehmbar sind und jeder Feldeffekttransistor ■ mit seinem Substratanschluß an Masse oder an eine negative
Spannung angeschlossen ist, dadurch gekennzeichnet, daß die Prüf-Schaltungsanordnung derart ausgebildet ist, daß
is Prüfsignale, die eine zur normalen Versorgungsspannung
(+UB) der integrierten Schaltungsanordnung entgegengesetzte Polarität aufweisen, anlegbar sind.
2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß die Prüf-Schaltungsanordnung aus einem ersten Feldeffekttransistor (T1) vom selbstleitenden
Typ besteht, dessen Substrat- und Sourceanschlüsse mit Masse, dessen Gateanschluß an einem nach außen geführten
Anschluß (E), an dem auch die integrierte Schaltungsanordnung (IC) angeschlossen ist, und dessen Drainanschluß an
einem inneren Verbindungspunkt (1) angeschlossen sind, an dem· auch der Gate- sowie der Sourceanschluß eines zweiten
Feldeffekttransistors (T2) vom selbstleitenden Typ angeschlossen sind, dessen Sourceanschluß mit Masse und dessen
Drainanschluß mit der Versorgungsspannung (+UB) verbunden
sind, daß weiterhin an dem inneren Verbindungspunkt (1) der Gateanschluß eines dritten Feldeffekttransistors (T3) vom
selbstsperrenden Typ angeschlossen ist, dessen Sourceanschluß an Masse liegt und dessen Drainanschluß mit dem
inneren Ausgang (A) verbunden ist, an dem auch der Gate- und der Sourceanschluß eines vierten Feldeffekttransistors
030034/0220
2 PHD 79-010
(Τ4) vom selbstleitenden Typ angeschlossen sind, dessen Substratanschluß
.. an Masse und dessen Drainanschluß mit der Versorgungsspannung verbunden sind.
Θ30034/0220
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792905294 DE2905294A1 (de) | 1979-02-12 | 1979-02-12 | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
US06/117,884 US4336495A (en) | 1979-02-12 | 1980-02-01 | Integrated circuit arrangement in MOS-technology with field-effect transistors |
CA000345243A CA1138124A (en) | 1979-02-12 | 1980-02-07 | Test circuit arrangement for integrated circuit |
GB8004277A GB2042741B (en) | 1979-02-12 | 1980-02-08 | Integrated circuit arrangement in mos-technology with fieldeffect transistors |
JP1430380A JPS55110067A (en) | 1979-02-12 | 1980-02-09 | Integrated circuit array by mos technique |
FR8002981A FR2448724A1 (fr) | 1979-02-12 | 1980-02-11 | Circuit integre obtenu par la mise en oeuvre de la technique mos et muni de transistors a effet de champ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792905294 DE2905294A1 (de) | 1979-02-12 | 1979-02-12 | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2905294A1 true DE2905294A1 (de) | 1980-08-21 |
DE2905294C2 DE2905294C2 (de) | 1989-07-27 |
Family
ID=6062746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792905294 Granted DE2905294A1 (de) | 1979-02-12 | 1979-02-12 | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
Country Status (6)
Country | Link |
---|---|
US (1) | US4336495A (de) |
JP (1) | JPS55110067A (de) |
CA (1) | CA1138124A (de) |
DE (1) | DE2905294A1 (de) |
FR (1) | FR2448724A1 (de) |
GB (1) | GB2042741B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2944149A1 (de) * | 1979-11-02 | 1981-05-14 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordnung in mos-technik |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5928986B2 (ja) * | 1980-02-13 | 1984-07-17 | 日本電気株式会社 | 半導体集積回路 |
US4409676A (en) * | 1981-02-19 | 1983-10-11 | Fairchild Camera & Instrument Corporation | Method and means for diagnostic testing of CCD memories |
US4450402A (en) * | 1981-04-08 | 1984-05-22 | Xicor, Inc. | Integrated circuit testing apparatus |
JPS58115372A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | 半導体装置試験回路 |
US4612499A (en) * | 1983-11-07 | 1986-09-16 | Texas Instruments Incorporated | Test input demultiplexing circuit |
US4638341A (en) * | 1984-09-06 | 1987-01-20 | Honeywell Inc. | Gated transmission line model structure for characterization of field-effect transistors |
US4687989A (en) * | 1984-11-01 | 1987-08-18 | Thomson Components-Mostek Corp. | CMOS powerless rom code mask option select |
JPS61265829A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体集積回路 |
JPS61287315A (ja) * | 1985-06-13 | 1986-12-17 | Mitsubishi Electric Corp | 半導体集積回路 |
FR2594553B1 (fr) * | 1985-10-16 | 1989-02-03 | Bendix Electronics Sa | Interface de test pour circuit integre en technologie mos |
US4733168A (en) * | 1986-03-21 | 1988-03-22 | Harris Corporation | Test enabling circuit for enabling overhead test circuitry in programmable devices |
US4970454A (en) * | 1986-12-09 | 1990-11-13 | Texas Instruments Incorporated | Packaged semiconductor device with test circuits for determining fabrication parameters |
US4918385A (en) * | 1987-05-18 | 1990-04-17 | Hewlett-Packard Company | Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same |
JPH01106670U (de) * | 1988-01-08 | 1989-07-18 | ||
US5153509A (en) * | 1988-05-17 | 1992-10-06 | Zilog, Inc. | System for testing internal nodes in receive and transmit FIFO's |
US4918377A (en) * | 1988-12-05 | 1990-04-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Integrated circuit reliability testing |
KR910006241B1 (ko) * | 1988-12-14 | 1991-08-17 | 삼성전자 주식회사 | 복수 테스트모드 선택회로 |
US5019772A (en) * | 1989-05-23 | 1991-05-28 | International Business Machines Corporation | Test selection techniques |
NL8902964A (nl) * | 1989-12-01 | 1991-07-01 | Philips Nv | Op substraat geintegreerd teststelsel. |
US5636226A (en) * | 1989-12-14 | 1997-06-03 | Texas Instruments Incorporated | Fault sensing circuit and method |
JP2556916B2 (ja) * | 1990-01-12 | 1996-11-27 | 三菱電機株式会社 | 故障診断装置 |
US5030904A (en) * | 1990-02-13 | 1991-07-09 | Hewlett-Packard Company | Diagnostic system for integrated circuits using existing pads |
US5126659A (en) * | 1990-07-13 | 1992-06-30 | Motorola, Inc. | Enablement of a test mode in an electronic module with limited pin-outs |
US5130645A (en) * | 1990-08-13 | 1992-07-14 | Vlsi Technology, Inc. | Integrated circuit built-in self-test structure |
JP3381929B2 (ja) * | 1990-12-27 | 2003-03-04 | 株式会社東芝 | 半導体装置 |
US5146161A (en) * | 1991-04-05 | 1992-09-08 | Vlsi Technology, Inc. | Integrated circuit test system |
KR930009490B1 (ko) * | 1991-07-15 | 1993-10-04 | 금성일렉트론 주식회사 | 순간 테스트 모드 지정회로 |
US5432440A (en) * | 1991-11-25 | 1995-07-11 | At&T Global Information Solutions Company | Detection of tri-state logic signals |
US5315167A (en) * | 1992-04-09 | 1994-05-24 | International Business Machines Corporation | Voltage burn-in scheme for BICMOS circuits |
US5294882A (en) * | 1992-07-28 | 1994-03-15 | Sharp Kabushiki Kaisha | Integrated circuit capable of testing reliability |
US5294883A (en) * | 1992-08-04 | 1994-03-15 | International Business Machines Corporation | Test detector/shutoff and method for BiCMOS integrated circuit |
US5982188A (en) * | 1994-07-29 | 1999-11-09 | Stmicroelectronics, Inc. | Test mode control circuit of an integrated circuit device |
US5517515A (en) * | 1994-08-17 | 1996-05-14 | International Business Machines Corporation | Multichip module with integrated test circuitry disposed within interposer substrate |
US5627478A (en) * | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
US6005406A (en) * | 1995-12-07 | 1999-12-21 | International Business Machines Corporation | Test device and method facilitating aggressive circuit design |
US5796266A (en) * | 1996-03-18 | 1998-08-18 | Micron Technology, Inc. | Circuit and a method for configuring pad connections in an integrated device |
DE19735406A1 (de) * | 1997-08-14 | 1999-02-18 | Siemens Ag | Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes |
JP2000012639A (ja) * | 1998-06-24 | 2000-01-14 | Toshiba Corp | モニターtegのテスト回路 |
JP2001228219A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその耐圧不良自己検出システム |
DE10248753B4 (de) * | 2002-10-18 | 2005-09-15 | Infineon Technologies Ag | Halbleiterbaustein sowie Verfahren zum Funktionstest und zur Konfiguration eines Halbleiterbausteins |
US7034593B1 (en) * | 2003-11-13 | 2006-04-25 | Cirrus Logic, Inc. | Reset mode indication for an integrated circuit using a non-dedicated pin |
US7138814B2 (en) * | 2003-11-21 | 2006-11-21 | Agere Systems Inc. | Integrated circuit with controllable test access to internal analog signal pads of an area array |
US10966916B2 (en) | 2014-11-10 | 2021-04-06 | The Procter And Gamble Company | Personal care compositions |
EP3405168A1 (de) | 2016-01-20 | 2018-11-28 | The Procter and Gamble Company | Haarpflegezusammensetzung mit monoalkylglycerylether |
WO2019079409A1 (en) | 2017-10-20 | 2019-04-25 | The Procter & Gamble Company | CLEANER FOR AEROSOL MOUSSE FOAM |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1901665A1 (de) * | 1968-01-15 | 1969-09-04 | Ibm Deutschland | Integrierte Halbleiterschaltung in monolithischer Bauweise |
DE2824224A1 (de) * | 1978-06-02 | 1979-12-20 | Standard Elektrik Lorenz Ag | Monolithisch integrierte grosschaltung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3815025A (en) * | 1971-10-18 | 1974-06-04 | Ibm | Large-scale integrated circuit testing structure |
FR2330014A1 (fr) * | 1973-05-11 | 1977-05-27 | Ibm France | Procede de test de bloc de circuits logiques integres et blocs en faisant application |
DE2534502C3 (de) * | 1975-08-01 | 1981-01-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Individuell prüfbarer, integrierter Baustein |
US4055802A (en) * | 1976-08-12 | 1977-10-25 | Bell Telephone Laboratories, Incorporated | Electrical identification of multiply configurable circuit array |
US4183460A (en) * | 1977-12-23 | 1980-01-15 | Burroughs Corporation | In-situ test and diagnostic circuitry and method for CML chips |
AU530415B2 (en) * | 1978-06-02 | 1983-07-14 | International Standard Electric Corp. | Integrated circuits |
US4253059A (en) * | 1979-05-14 | 1981-02-24 | Fairchild Camera & Instrument Corp. | EPROM Reliability test circuit |
-
1979
- 1979-02-12 DE DE19792905294 patent/DE2905294A1/de active Granted
-
1980
- 1980-02-01 US US06/117,884 patent/US4336495A/en not_active Expired - Lifetime
- 1980-02-07 CA CA000345243A patent/CA1138124A/en not_active Expired
- 1980-02-08 GB GB8004277A patent/GB2042741B/en not_active Expired
- 1980-02-09 JP JP1430380A patent/JPS55110067A/ja active Granted
- 1980-02-11 FR FR8002981A patent/FR2448724A1/fr active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1901665A1 (de) * | 1968-01-15 | 1969-09-04 | Ibm Deutschland | Integrierte Halbleiterschaltung in monolithischer Bauweise |
DE2824224A1 (de) * | 1978-06-02 | 1979-12-20 | Standard Elektrik Lorenz Ag | Monolithisch integrierte grosschaltung |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2944149A1 (de) * | 1979-11-02 | 1981-05-14 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordnung in mos-technik |
Also Published As
Publication number | Publication date |
---|---|
GB2042741B (en) | 1983-04-13 |
US4336495A (en) | 1982-06-22 |
JPS55110067A (en) | 1980-08-25 |
FR2448724A1 (fr) | 1980-09-05 |
DE2905294C2 (de) | 1989-07-27 |
JPS6262060B2 (de) | 1987-12-24 |
GB2042741A (en) | 1980-09-24 |
FR2448724B1 (de) | 1983-04-29 |
CA1138124A (en) | 1982-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2905294A1 (de) | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren | |
DE2905271C2 (de) | ||
DE19519794C2 (de) | Halteschaltung | |
DE4012109C2 (de) | Vorrichtung zur Funktionsüberwachung eines elektrischen/elektronischen Schaltmittels, seines angeschlossenen Verbrauchers, einer Ansteuerung und seiner Verbindungsleitung | |
DE2834110C2 (de) | ||
DE2944149C2 (de) | Integrierte Schaltungsanordnung in MOS-Technik | |
DE2854549C2 (de) | ||
DE102005056278B4 (de) | Flip-Flop-Vorrichtung und Verfahren zum Speichern und Ausgeben eines Datenwerts | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE2504076A1 (de) | Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen | |
DE3630679C2 (de) | ||
DE3213037A1 (de) | Schaltungsanordnung zum schutz eines daten-treibers gegen ueberstrom | |
DE102016102696A1 (de) | Vorrichtung und Verfahren zur internen Resetsignalerzeugung | |
DE10134019A1 (de) | Integrierte Halbleiterschaltung | |
EP0203535B1 (de) | Verfahren zur Simulation eines Fehlers in einer logischen Schaltung und Schaltungsanordnung zur Durchführung desselben | |
DE2925331A1 (de) | Schaltung mit doppelzweckanschluss | |
EP0248269B1 (de) | Verfahren zur Simulation eines Unterbrechungsfehlers in einer Logikschaltung mit Feldeffekttransistoren und Anordnungen zur Durchführung des Verfahrens | |
DE19528733C1 (de) | Integrierte Schaltung | |
DE4233271C2 (de) | Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion | |
DE3734631C2 (de) | Differenzverstärker unter Verwendung von MOS-Transistoren einer Einkanal-Polarität | |
DE10126800A1 (de) | Verfahren und Vorrichtung zum Testen der ESD-Festigkeit eines Halbleiter-Bauelements | |
DD141956A1 (de) | Pruefeinrichtung fuer eingabebaugruppen und ausgabebaugruppen einer programmierbaren steuerung | |
WO2005031976A1 (de) | Integrierte schaltung mit schutz vor elektrostatischer entladung | |
EP0733910A1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
WO2008071366A2 (de) | Integrierter halbleiterschaltkreis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |