DE2915401A1 - Digitalrechnervorrichtung und verfahren zum pruefen ihrer funktion - Google Patents
Digitalrechnervorrichtung und verfahren zum pruefen ihrer funktionInfo
- Publication number
- DE2915401A1 DE2915401A1 DE19792915401 DE2915401A DE2915401A1 DE 2915401 A1 DE2915401 A1 DE 2915401A1 DE 19792915401 DE19792915401 DE 19792915401 DE 2915401 A DE2915401 A DE 2915401A DE 2915401 A1 DE2915401 A1 DE 2915401A1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- output signals
- output
- arrangement
- responds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
Description
Lucas Industries Limited
Great King Street
GB-Birmingham 12. April 1979
!Punktion
Die Erfindung betrifft eine Digitalrechnervorriehtung und ein Verfahren zum Prüfen ihrer Funktion.
Es wird immer mehr üblich, Systeme und Prosesse mittels Digitairechnervorriehtungen zu kontrollieren. Obgleich
man erwarten könnte, daß eine Fehlfunktion einer Digitalrechnervorrichtung an sich zu einer katastrophalen und
damit ohne weiteres feststellbaren Verschlechterung von
Daten uder Steuersignalen führt, die von der Vorrichtung geliefert werden, kann nicht angenommen werden, daß das
immer so sein muß. Die Möglichkeit muß deshalb in Betracht gezogen werden, daß solche Fehlfunkt ionen zur Erzeugung
von fehlerhaften Ausgangs Signalen führen, deren Displajr- oder Steuerfunktionen immer noch als Akzeptabel angesehen
werden können. Es ist deshalb erforderlich, irgendwelche Mittel zum Prüfen der Punktion der Digitalrechnervorriehtung
vorzusehen, damit ein Kontroll- oder Steuersystem nicht mehr auf Daten anspricht, die als Folge einer Fehlfunktion
entstehen.
Es ist bekannt, Digitalrechner so zu programmieren, daß
sie ihren eigenen Speicherinhalt und ihre Operationen überwachen. Ein adäquater Level dieser Art Soft\irareüber-
Wa/Ti - 5 -
909343/6929
wachung nimmt jedoch, mehr Rechnerzeit als die ein, die
von der primären Steuerfunktion benötigt wird. Die Erfindung sieht eine selbstprüfende Digitalrechnervorrichtung
und ein Verfahren zum Prüfen der lunktion einer
Digitalrechnervorrichtung vor, indem auf Bit-um-Bit-Basis deren Ausgang mit demjenigen einer identischen Vorrichtung
verglichen wird. Bin Bit-um-Bit-Vergleich ist
als eine Methode zu verstehen, bei der die PoIgebits,aus
denen ein Ausgangssignal besteht, jeweils einzeln mit entsprechenden Bits eines anderen, nominell identischen
Ausgangssignals verglichen werden. Ein Bit-um-Bit-Yergleich
dürfte weniger Hardware als andere Arten eines Vergleichs erfordern, und damit wird die Zuverlässigkeit
der Vergleichsmethode und der Vergleichseinrichtung verbessert.
Erfindungsgemäß ist eine digitale Rechnervorrichtung gekennzeichnet
durch eine ersten Anordnung aus zwei identischen Digitalrechnervorrichtungen, von denen jede auf
Zeitkontrollsignale anspricht und jedee Mittel zur Lieferung
von AusgangsSignalen in Reihenform aufweist, wobei die Anordnung ferner Mittel zur Lieferung nominell
identischer Eingangssignale zu den Vorrichtungen aufweist, ferner Mittel zur Lieferung von synchronisierten Zeitkontrollsignalen
zu den Vorrichtungen und Mittel zum Vergleichen der AusgangsSignale auf Bit-um-Bit-Basis und zur Lieferung eines Signals, das fehlende Korrespondenz zwischen
den AusgangsSignalen anzeigt.
Ferner ist erfindungsgemäß ein Verfahren zum Prüfen der
Funktion einer ersten Digitalrechnervorrichtung vorgesehen, die auf Eingangssignale zur Lieferung von Ausgangssignalen
in Reihenform anspricht,und das Verfahren ist dadurch gekennzeichnet, daß eine zweite Digitalrechnervorrichtung
vorgesehen wird, die mit der ersten Vorrichtung identisch ist und auf die Eingangssignale anspricht,
- 6 809843/0928
•und die Ausgangssignale von den Vorrichtungen auf Bitum-Bit-Basis
verglichen werden.
Die Erfindung ist nachstehend an Hand eines Ausführungsbeispiels, angewendet auf die Kontrolle bzw. Steuerung
eines Gasturbinen-Triebwerks, unter Bezugnahme auf die Zeichnungen näher erläutert. In den Zeichnungen sind:
Hg. 1 ein schematisches Bild eines !Triebwerks mit verdoppelten
Steuerbahnen,
Pig, 2 eine sdi ematische Darstellung einer der Steuerbahnen
aus Pig. 1,
J?igβ 3 im größeren Detail eine Rechneranordnung, die
einen !Seil von Pig. 2 bildet,
Pig. 4 eine Clockimpulse erzeugende Anordnung, die einen
Seil von lig, 3 bildet, und
Pig. 5 ein Diagramm einer "Vergleichsschaltung, die einen
Seil von Pig. 2 bildet.
G-emäß der Darstellung in Pig. 1 sind ein Gasturbinen-Triebwerk
und seine zugehörigen Treibstoff-Regel- und Anzeigeeinrichtungen
mit 10 bezeichnet. Das Triebwerk 10 spricht auf Signale von einer gewählten von zwei identischen
Regel- oder Steueranordnungen 11, 12 an. Die Anordnungen 11, 12 sprechen auf Signale von einer Triebwerksleistungssoll-Regelung
13 auf auf Eingangssignale an, beispielsweise Triebwerkswellendrehzahl, Kompressorförderdruck
und Triebwerkstemperaturen, um Ausgangs signale zu liefern, die Treibwstoffdosiereinrichtungen und die Positionen
von Eingangsleitlamellen des Triebwerks steuern. EineWählerschaltnng 14 spricht auf eine Pehlfunktion
einer der Anordnungen 11, 12 an, um den Pluß von Steuersignalen
zum Triebwerk 10 von dieser Anordnung zu unterbinden und um das Triebwerk 10 unter die Steuerung der anderen
der Anordnungen zu setzen.
- 7 909843/0929
Wie in Pig« 2 gezeigt ist, weist die Anordnung 11 eine
Recnneranordnung auf, die zwei identische Digitalrechner
16, 17 aufweist, die Mittel zur Lieferung von Ausgangssignalen
in Reihenform an betreffenden Leitungen 18, 19 aufweisen. Die Anordnung 11 weist ferner eine
Vergleichsschaltung 20 auf, die noch im einzelnen zu "beschreiben sein wird und die auf die Signale an den Leitungen
18, 19 anspricht. Die Signale an der Leitung 18 gehen zu einer Ausgangssignal-Aufbereitungssechaltung
21, die Speicherregister, Digital/Analog-Umsetzer und
Leistungsverstärker enthalten kann und die dem Triebwerk 10 die aufbereiteten Signale zuleitet. Die Rechner 16,
17 sprechen auf Eingangssignale von einer Eingangssignal-Aufbereitungsschaltung 22 an, die Analog/Digital-TJmsetzer
und Speicherregister enthalten kann. Beide Rechner 16, 17 sprechen auf Clocksignale von einer einzelne
Glockimpuls-erzeugenden Anordnung 23 an, die im einzelnen
in Pig. 4 dargestellt ist.
Gemäß der Darstellung in Pig. 3 weist jeder der identischa?en
Rechner 16, 17 einen Mikroprocessor, einen programmierbaren
Hurlesespeicher 25 und einen Preizugriffsspeicher 26 auf. Die Mjkcoprocessoren 24 sind Geräte von
Texas Instruments mit der Bezeichnung S.B.P. 9900 und
weisen Eingangs/Ausgangsregister auf, so daß Ausgangssignale an den betreffenden Leitungen 18, 19 in Reihenform
geliefert werden. Die Mikroprocessoren 24 sprechen auch auf Reiheneingangssignale an den betreffenden Leitungen
27, 28 an. Signale an Leitungen 30 von der Eingangssignal- Auf bereits schaltung 22 (Pigo 2) werden den Eingangsleitungen 27, 28 durch eine Steuerschaltung 31 zugeleitet,
die eine Anzahl von Eingangstorsehaltungen aufweist,
die jeweils wahlweise durch Signale an Leitungen 32 von einem Adressregister 33 adressierbar sind. Das Register
33 selbst ist durch den Mikroproceasor 24 des Rechners
16 adressierbar. Die Eingangsleitungen 27, 28 sind gegen-
909843/6929
einander durch. Puffer 34 isoliert, so daß eine Pehlfunktion
in einem der Mikroperocessoren 24 den anderen der Mikroprocessoren nicht nachteilig beeinflußt. Das Register
35 kann außerdem Adresseninformation an leitungen
35 zu Ausgangstorschaltungen in der Ausgangssignal-Aufbereitungsschaltung
21 liefern.
Die Mikroprocessoren 24 sprechen auf Unterbrechungssignale
von einer Vorrang-Steuerschaltung 40 an. Die schaltung
40 spricht auf Unterbrechungssignale an einer Leitung 41 vom Glockimpulsgeber 23 auf das Vorhandensein
von Eingangsdatensignalen an den Leitungen 30 und auf das Vorhandensein von Eriebwerksprüf signal en an einer Anzahl
von Leitungen 42 an. Die Schaltung 40 kann ein Unterbrechungsbefehlsignal
an einer Leitung 43 zusammen mit Signalen an Leitungen 44 liefern, die die Art der
Unterbrechung anzeigen. Die Schaltung wählt den Vorrang, in dem Signale den Processoren 24 zugeleitet werden.
Wie in Pig. 4 dargestellt ist, weist die Glockimpulsgeberanordnung
23 zwei identische kristallgesteuerte Oszillatoren 45, 46 auf, die Ausgangssignale von 6 MHz
an betreffenden Leitungen 47, 48 liefern. Eine Zählervorrichtung 49 liefert an einer Leitung 50 einen Impuls,
der auf jeden dritten Impuls des Signals an der Leitung 47 anspricht, das ist die frequenz des Signals an der
Leitung 50, die dann 2 MHz beträgt, wobei die Impulse an der Leitung 50 Glockimpulse für die Processoren 24
liefern (I1Xg. 3). Der Glockimpulsgeber 23 liefert ferner
an einer Leitung 51 eine 2-MHz-Strobimpulskette,
deren Impulse synchron mit den Glockimpulsen an der Leitung 50 sind, die aber gut innerhalb des Zeitraums der
Glockimpulse an der Leitung 50 anfangen und aufhören. Der Zähler 49 liefert auch ein Signal an eine weitere
Zählervorrichtung 52, die einen 100-Hz-Ausgang an der
Leitung 41 zur Unterbrechnungsvorrang-Steuerschaltung
3C96A3/0929
liefert (Pig. 5). Eine weitere Zählervorrichtung 53 spricht auf das 6-MHz-Signal an der Leitung 48 an, um
ein 1OO-Hz-Signal zu einer Yerzögerungsschaltung 54 zu
liefern. Die vorderen Planken der verzögerten 100-Hz-Impulse von der Schaltung 54 werden dazu benutzt, die
Zählervorrichtungen 52, 53 zurückzustellen. Wenn die Ausgangsfrequenzen der Oszillatoren 45, 46 genau zusammenfallen,
"beträgt die Dauer der Impulse an der Leitung 41 diejenige der Verzögerung, die von der Schaltung
54 eingeführt wird. Die Signale an den Leitungen 41 liefern über die Vorrangsteuerschaltung 40 Unterbrechungssignale
an die Processoren 24. Die Processoren 24 sind so programmiert, daß sie Unterbrechnungssignale
mit der Dauer zuelassen, die von der Verzögerungsschaltung
54 bestimmt wird. Wenn die !Frequenz der Signale vom Oszillator 46 unter die derjenigen vom Oszillator
45 abfällt, bewirken die entstehenden zusätzlichen Verzögerungen eine Verlängerung der Dauer der Signale an
der Leitung 41» und wenn diese Dauer die vom Programm
zugelassene Unterbrechnungsdauer übersehreitet, liefern die entstehenden Polgen von unzulässigen Unterbrechungen
eine Anzeige einer Fehlfunktion innerhalb der Olockimpulsgeberanordnung
23«
Wenn umgekehrt die frequenz der Signale vom Oszillator
46 die vom Oszillator 45 überschreitet, nimmt die Dauer
der Impulse an der Leitung 41 ab, und bei einem bestimmten Differenzlevel in den Oszillatorfrequenzen verschwinden
die Impulse an der Leitung 41· Das !fehlen eines Unterbrechungssignals
während der zulässigen Unterbrechungsperiode kann wiederum ohne weiteres festgestellt werden.
Die Dauer der von der Schaltung 54 eingeführten Verzögerung zusammen mit der zulässigen Unterbrechnungszeit,
die vom Programm definiert wird, stellt damit die SeIeranz
für die zulässige Differenz zwischen den !Frequenzen
der Oszillatoren 45» 46 ein,
- 10 909843/6829
Wie in Hg. 5 gezeigt ist, spricht die Vergleichsschaltung
20 auf die akzessiven Bits von Ausgangs Signalen an den Leitungen 18, 19 iron den betreffenden Processoren
24 ano Diese Bits werden jeweils einzeln durch betreffende
UNB-Iorsdaltungen 60, 61 unter der Steuerung der
Strobimpulse an der Leitung 51 geliefert. Beide durch die Sorschaltungen geführten Signale liefern die Eingänge
zu einer ausschließenden ODER-Torschaltung 62. Die
Ausgänge -von den lorschaltungen 60, 62 liefern die Eingänge
für eine weitere WD-Sorschaltung 63. Die lorsohaltungen
52, 63 liefern an betreffenden Leitungen 64, 65 Signale, die die Korrespondenz oder sonstiges der Bits
an den Leitungen 18, 19 anzeigen. Die Anordnung ist derart, daß Korrespondenz eines Bits an der Leitung 18 mit
einem Bit an der Leitung 19 bewirkt, daß die Ausgänge
an den Leitungen 64, 65 sich in einem ersten logischen Zustand befinden, und Hicht-Korrespondenz bewirkt, daß
sich diese Ausgänge in einem zweiten logischen Zustand befinden.
Die Steuerung der Vergleichsschaltung 20 durch die Strobsignale an der Leitung 51 stellt sicher, daß die sukzes-Tien
Bits der Ausgangssignale an den Leitungen 18, 19 für Zeiträume geschleust werden, die nach der Zeit beginnen,
wenn die Bits an den Leitungen 18, 19 erscheinen, die enden, ehe diese Bits verschwinden, um damit sicherzustellen,
daß eine falsches Nicht-Korrespondenz signal als lolge von geringen Änderungen im Sirning zwischen den
AusgangsSignalen an den Leitungen 18, 19 nicht entsteht.
Ein Zähler S6 zählt in Erwiderung auf die zweiten oder ersten logischen Zustände der Signale an der Leitung
aufwärts oder abwärts. Diese Zähloperationen werden von Impulsen an einer Leitung 67 gesteuert, abgeleitet von
den Strobimpulsen an der Leitung 51. Die Impulse an der
- 11 909843/0929
.Leitung 67 werden mittels einer logischen Schaltung 68
abgleitet, die einen Teilungskreis 69 hat, der ein Zähler
ähnlich dem Zähler 49 sein kann, der vorstehend im Zusammenhang mit I"ig. 4 beschrieben worden ist. Die Anordnung
ist derart, daß der Zähler 66 in Erwiderung auf jedes zweite (Nicht-Korrespondenz-) Signal aufwärtszählt,
jedoch nur in Erwiderung auf ein Untervielfaches der ersten (Korrespondena-)Signale an der Leitung 64 abwärtszählt,
wobei dieses Untervielfache durch den Seilungsfaktor der Schaltung 69 bestimmt wird. Bei einem bestimmten
Schwellenwert der Zählung im Zähler 66 wird ein Anzeigesignal an einer Leitung 70 geliefert. Jedes Nicht-Korrespondenz-Signal
an der Leitung 64 erfordert damit mehrere Korrespondenzsignale, um den Wert im Zähler 66
auf seinen vorhergehenden Wert zurückzuführen..
Beide Anordnungen 11, 12 sind normalerweise in Betrieb,
und die Wähl er schaltung Η (Fig. 1) kann von Hand mittels einer Vorrichtung 71 eingestellt werden, um ein Liefern
von Steuersignalen von einer gewählten der Anordnungen 11, 12 zum Triebwerk 10 zu ermöglichen. Die Wählerschaltung
14 spricht auf Anzeigesignale an den Leitungen 70 von den Vergleicherschaltungen 20 in den betreffenden
Anordnungen 11, 12 an, und verhindert, wie vorstehend beschrieben, eine Eingabe von Signalen zum Triebwerk 10
von einer Regelanordnung, die ein Fehlfunktionssignal an
einer Leitung 70 liefert.
Wenn ein iehlfunktionssignal an einer Leitung 70 von
einer der Anordnungen 11, 12 vorhanden ist, die derzeit
das Triebwerk 10 steuert oder regelt, ermöglicht die Wählschaltung I4 auch einen Durchgang von Steuersignalen
zum Triebwerk 10 von der anderen der Anordnungen. Wenn ein Fehlfunktionssignal seinen Ursprung in der nicht
steuernden der Anordnungen hat, erfolgt natürlich keine
- 12 909843/0929
Steueirangsilbertragung. In dem einen wie in dem anderen
Pail liefert die Schaltung 14 jedoch eine 3?ehlfunktionsanzeige
an einem entsprechenden Anzeigegerät am Triebwerk
10.
S09843/Ö929
-Kb-
Leerseite
Claims (1)
- COHAUSZ & FLORACKPATENTANWALTSBÜRO ivi I UHU ISCHUMANNSTR. 97 ■ D-4Ö00 DÜSSELDORFTelefon: (0211)683346 Telex: 08586513 cop dPATENTANWÄLTE:
Dipl.-Ing. W. COHAUSZ · Dipl.-Ing. R. KNAUF · Dr.-Ihg., Dipl.-Wirtsch.-lng. A. GERBER · Dipl.-Ing. H. B. COHAUSZLucas Industries LimitedGreat King StreetGB-Birmingham 12. April 1979AnsprücheM.jDigitale Rechnervorrichtung, gekennzeichnet durch eine erste Anordnung aus zwei identischen Digitalrechnervorrichtungen, von denen jede auf Zeitkontrollsignale anspricht und jede Mittel zur Lieferung von Ausgangssignalen in Heihenform aufweist, wobei die Anordnung ferner Mittel zur Lieferung nominell identischer Eingangssignale zu den Vorrichtungen aufweist, fenrer Mittel zur Lieferung von synchronisierten Zeitkontrollsignalen zu den Vorrichtungen und Mittel zum Vergleichen der Ausgangssignale auf Bit-um-Bit-Basis und zur Lieferung eines Signals, das fehlende Korrespondenz zwischen den AusgangsSignalen anzeigt.2» Vorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Mittel zum Vergleichen der Ausgangssignale Mittel zum Zählen in einem ersten Sinn mit einer ersten Geschwindigkeit in Erwiderung auf !fichtkorrespondenz zwischen den Ausgangs Signalen aufweisen, wobei die Mittel zum Zählen Mittel zur Lieferung des anzeigenden Signals aufweisen, wenn die Zählung im ersten Sinn einen Sollwert erreicht.55 160Wa/xi - 2 -§09843/09293 ο Vorrichtung nacli Anspruch 2, dadurch gekennzeichnet , daß die Mittel zum Zählen so betreibbar sind, daß in einem zweiten Sinn mit einer zweiten, langsameren Geschwindigkeit in Erwiderung auf Korrespondenz zwischen den Ausgangssignalen gezähtl wird.4. "Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet , daß Mittel zum Schleusen Ton sukzessiven Bits der Ausgangssignale zu den Mitteln zum Vergleichen für Zeiträume vorgesehen sind, die beginnen, nachdem die betreffenden Bits in den Ausgangssignalen erschienen sind, und die enden, ehe die betreffenden Bits aus den AusgangsSignalen verschwinden.5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Mittel zur Lieferung der Zeitkontrollsignale zwei Oszillatoren zur Lieferung pulsierender Ausgänge nominell identischer !Frequenzen, auf die Ausgangsimpulse eines der Oszillatoren ansprechende Mittel zur Erzeugung von Unterbrechungssignalen und Verzögerungsmittel zum Rückstellen der Mittel zur Erzeugung der Unterbrechnungssignale aufweisen, derart, daß die Dauer der ünterbrechBungssignale jeweils von Korrespondenz zwischen den Ausgangsfrequenzen abhängig ist, wobei die Vorrichtung auf nicht akzeptable Dauer der Unterbrechungssignale ansprechende Mittel zur Lieferung einer Fehlfunktionsanzeige aufweist.6. Vorrichtung nach einem der Ansprüche 1 bis 5» gekennzeichnet durch eine zweite Anordnung, die der ersten Anordnung entspricht, und einen Wählerkreis, der auf das anzeigende Signal von einer der Anordnungen anspricht, derart, daß die Zuleitung von Ausgangssignalen von der einen Anordnung zu einer Außenvorrichtung verhindert wird und daß ein Passieren von Aus-- 3 §09843/0920gangs signal en von der anderen der Anordnungen zu der Außenvorrichtung bewirkt wird.7· Verfahren zum Prüfen der iunktion einer ersten Digitalrecnnervorrichtung, die auf Eingangssignale zur Lieferung von Ausgangssignalen in Reihenform anspricht, dadurch gekennzeich net, daß eine zweite Digitalrechnervorrichtung vorgesehen wird, die mit der ersten Vorrichtung identisch ist und auf die Eingangssignale anspricht, und die Ausgangssignale von den Vorrichtungen auf Bit-um-Bit-Basis verglichen werden.§09843/0929
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1467878 | 1978-04-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2915401A1 true DE2915401A1 (de) | 1979-10-25 |
Family
ID=10045611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792915401 Withdrawn DE2915401A1 (de) | 1978-04-14 | 1979-04-14 | Digitalrechnervorrichtung und verfahren zum pruefen ihrer funktion |
Country Status (5)
Country | Link |
---|---|
US (1) | US4251873A (de) |
DE (1) | DE2915401A1 (de) |
FR (1) | FR2423003A1 (de) |
GB (1) | GB2019622B (de) |
IT (1) | IT1119728B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5182754A (en) * | 1989-02-09 | 1993-01-26 | Nec Corporation | Microprocessor having improved functional redundancy monitor mode arrangement |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4456952A (en) * | 1977-03-17 | 1984-06-26 | Honeywell Information Systems Inc. | Data processing system having redundant control processors for fault detection |
JPS5644238A (en) * | 1979-09-20 | 1981-04-23 | Fujitsu Ltd | Supervisory circuit of reverse diffusion device |
US4447903A (en) * | 1981-05-22 | 1984-05-08 | Ael Microtel, Ltd. | Forward error correction using coding and redundant transmission |
JPS5810246A (ja) * | 1981-07-13 | 1983-01-20 | Nissan Motor Co Ltd | 車両用ディジタル制御装置 |
US4504905A (en) * | 1981-09-05 | 1985-03-12 | Lucas Industries Plc | Digital control system including means for maintaining signals supplied thereby within limiting values |
FR2512980B1 (de) * | 1981-09-14 | 1983-12-23 | Aero Etudes Conseils | |
US4494207A (en) * | 1982-04-15 | 1985-01-15 | General Electric Company | Dual turbine controller |
US4494208A (en) * | 1982-04-15 | 1985-01-15 | General Electric Company | Bumpless switching of valve drive in a turbine control system |
GB8312822D0 (en) * | 1983-05-10 | 1983-06-15 | Dowty & Smiths Ind Controls Lt | Engine control systems |
US4695946A (en) * | 1984-10-25 | 1987-09-22 | Unisys Corporation | Maintenance subsystem for computer network including power control and remote diagnostic center |
WO1986004432A1 (en) * | 1985-01-22 | 1986-07-31 | National Can Corporation | Redundant control system for automatic forming machine |
US4821193A (en) * | 1985-08-26 | 1989-04-11 | General Electric Company | Digital control for gas turbine engine |
US4712372A (en) * | 1985-09-18 | 1987-12-15 | Avco Corporation | Overspeed system redundancy monitor |
JPS62299435A (ja) * | 1986-06-19 | 1987-12-26 | Isuzu Motors Ltd | 異常検出装置付き車両の制御装置 |
US5020024A (en) * | 1987-01-16 | 1991-05-28 | Stratus Computer, Inc. | Method and apparatus for detecting selected absence of digital logic synchronism |
JPH061402B2 (ja) * | 1987-03-20 | 1994-01-05 | 住友電気工業株式会社 | 多重系制御回路 |
EP0306211A3 (de) * | 1987-09-04 | 1990-09-26 | Digital Equipment Corporation | Synchronisiertes Doppelrechnersystem |
US4916704A (en) * | 1987-09-04 | 1990-04-10 | Digital Equipment Corporation | Interface of non-fault tolerant components to fault tolerant system |
EP0306244B1 (de) * | 1987-09-04 | 1995-06-21 | Digital Equipment Corporation | Fehlertolerantes Rechnersystem mit Fehler-Eingrenzung |
US5185877A (en) * | 1987-09-04 | 1993-02-09 | Digital Equipment Corporation | Protocol for transfer of DMA data |
US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
DE3881154D1 (de) * | 1987-11-06 | 1993-06-24 | Vaillant Joh Gmbh & Co | Steuerung fuer eine brennstoffbeheizte waermequelle. |
US5001767A (en) * | 1987-11-30 | 1991-03-19 | Kabushiki Kaisha Toshiba | Image processing device |
WO1989012272A1 (en) * | 1988-06-06 | 1989-12-14 | Robert Bosch Gmbh | A method for monitoring errors in data |
US5163138A (en) * | 1989-08-01 | 1992-11-10 | Digital Equipment Corporation | Protocol for read write transfers via switching logic by transmitting and retransmitting an address |
US5153881A (en) * | 1989-08-01 | 1992-10-06 | Digital Equipment Corporation | Method of handling errors in software |
US5251227A (en) * | 1989-08-01 | 1993-10-05 | Digital Equipment Corporation | Targeted resets in a data processor including a trace memory to store transactions |
US5065312A (en) * | 1989-08-01 | 1991-11-12 | Digital Equipment Corporation | Method of converting unique data to system data |
US5048022A (en) * | 1989-08-01 | 1991-09-10 | Digital Equipment Corporation | Memory device with transfer of ECC signals on time division multiplexed bidirectional lines |
US5068851A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Apparatus and method for documenting faults in computing modules |
US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
ATE139632T1 (de) * | 1989-08-01 | 1996-07-15 | Digital Equipment Corp | Verfahren zur softwarefehlerbehandlung |
FR2654852A1 (fr) * | 1989-11-21 | 1991-05-24 | Inrets | Procede de surveillance du fonctionnement d'au moins deux microprocesseurs. |
US5551050A (en) * | 1989-12-20 | 1996-08-27 | Texas Instruments Incorporated | System and method using synchronized processors to perform real time internal monitoring of a data processing device |
JPH05128080A (ja) * | 1991-10-14 | 1993-05-25 | Mitsubishi Electric Corp | 情報処理装置 |
US5428769A (en) * | 1992-03-31 | 1995-06-27 | The Dow Chemical Company | Process control interface system having triply redundant remote field units |
US5751932A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Fail-fast, fail-functional, fault-tolerant multiprocessor system |
US5838894A (en) | 1992-12-17 | 1998-11-17 | Tandem Computers Incorporated | Logical, fail-functional, dual central processor units formed from three processor units |
FR2704329B1 (fr) * | 1993-04-21 | 1995-07-13 | Csee Transport | Système de sécurité à microprocesseur, applicable notamment au domaine des transports ferroviaires. |
US5490072A (en) * | 1994-07-18 | 1996-02-06 | Kelsey-Hayes Company | Method and system for detecting the proper functioning of an ABS control unit utilizing dual programmed microprocessors |
US5485379A (en) * | 1994-07-25 | 1996-01-16 | Kelsey Hayes Company | Method and system for detecting the proper functioning of an ABS control unit utilizing substantially identical programmed microprocessors |
AU1270497A (en) * | 1995-12-18 | 1997-07-14 | Elsag International N.V. | Processor independent error checking arrangement |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL153059B (nl) * | 1967-01-23 | 1977-04-15 | Bell Telephone Mfg | Automatisch telecommunicatie-schakelstelsel. |
GB1238162A (de) * | 1969-03-26 | 1971-07-07 | ||
GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
US3618015A (en) * | 1970-06-30 | 1971-11-02 | Gte Automatic Electric Lab Inc | Apparatus for discriminating between errors and faults |
RO63302A (fr) * | 1971-02-23 | 1978-08-15 | Int Standard Electric Corp | Dispositif pour le control continu le fonctionnement tu traitement des informations et l'emission des telegrammes des donnees,aux instalations de chemin de fer commandes pal un ordinateur de proces |
FR2162093B1 (de) * | 1971-12-02 | 1977-04-08 | Hitachi Ltd | |
DE2303828A1 (de) * | 1973-01-26 | 1974-08-01 | Standard Elektrik Lorenz Ag | Steuerverfahren mit drei parallel betriebenen rechnern |
GB1483733A (en) * | 1973-11-07 | 1977-08-24 | Lucas Industries Ltd | Electric control circuit arrangements for gas turbine engines |
US3931505A (en) * | 1974-03-13 | 1976-01-06 | Bell Telephone Laboratories, Incorporated | Program controlled data processor |
-
1979
- 1979-04-05 GB GB7911935A patent/GB2019622B/en not_active Expired
- 1979-04-12 US US06/029,349 patent/US4251873A/en not_active Expired - Lifetime
- 1979-04-12 FR FR7909297A patent/FR2423003A1/fr not_active Withdrawn
- 1979-04-13 IT IT7921846A patent/IT1119728B/it active
- 1979-04-14 DE DE19792915401 patent/DE2915401A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5182754A (en) * | 1989-02-09 | 1993-01-26 | Nec Corporation | Microprocessor having improved functional redundancy monitor mode arrangement |
Also Published As
Publication number | Publication date |
---|---|
GB2019622A (en) | 1979-10-31 |
IT1119728B (it) | 1986-03-10 |
GB2019622B (en) | 1982-04-07 |
IT7921846A0 (it) | 1979-04-13 |
US4251873A (en) | 1981-02-17 |
FR2423003A1 (fr) | 1979-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2915401A1 (de) | Digitalrechnervorrichtung und verfahren zum pruefen ihrer funktion | |
DE2946081C2 (de) | ||
DE3300260C2 (de) | ||
DE3151251C2 (de) | ||
DE2534141A1 (de) | Computer-schnittstellensystem | |
DE2413401A1 (de) | Einrichtung zur synchronisierung dreier rechner | |
DE4111072C2 (de) | ||
DE4417091C2 (de) | Mikrocomputer mit einer Überwachungszeitsteuerschaltung | |
DE3700426A1 (de) | Ueberwachungszeitgeber | |
CH654943A5 (de) | Pruefeinrichtung fuer mikroprogramme. | |
DE2258917A1 (de) | Kontrollvorrichtung | |
DE2230119A1 (de) | Einrichtung und verfahren in elektronischen datenverarbeitungsanlagen zur feststellung von ueberfaelligen ereignissen | |
DE3611848A1 (de) | Taktauswahleinheit | |
DE2536625C2 (de) | Paritätsprüfschaltung für ein binär zählendes Register | |
DE1224542B (de) | Pruefschaltung | |
DE2719291A1 (de) | Datenspeichersystem | |
DE3036926C2 (de) | Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung | |
DE2246863C3 (de) | Einrichtung zur Protokollierung des Programmablaufs in einer Datenverarbeitungsanlage | |
DE2120289A1 (de) | Gesteuerte Pause in einer Datenverarbeitungsanlage | |
DE2913371A1 (de) | Verfahren und system zur ablaufsteuerung | |
DE19535007C2 (de) | Zählschaltung mit Ladefunktion | |
CH640959A5 (en) | Dependable multi-computer system with high processing speed | |
EP0172569A2 (de) | Verfahren zur Synchronisation mehrerer parallelarbeitender Rechner | |
DE2725922C2 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
DE2118068A1 (de) | Verkehrssignalsteuervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |