DE2917441B2 - Verfahren und Schaltungsanordnung zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einen datenverarbeitenden Multiprozessorsystem - Google Patents
Verfahren und Schaltungsanordnung zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einen datenverarbeitenden MultiprozessorsystemInfo
- Publication number
- DE2917441B2 DE2917441B2 DE2917441A DE2917441A DE2917441B2 DE 2917441 B2 DE2917441 B2 DE 2917441B2 DE 2917441 A DE2917441 A DE 2917441A DE 2917441 A DE2917441 A DE 2917441A DE 2917441 B2 DE2917441 B2 DE 2917441B2
- Authority
- DE
- Germany
- Prior art keywords
- control
- channel
- cpu
- control unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
- G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
Description
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 und eine Anordnung
nach dem Oberbegriff des Patentanspruchs 3.
Beim bisherigen Stand der Technik, wie er z. B. in der US-Patentschrift 37 25 864 beschrieben ist, wurde für
die Datenübertragung von und zu einer Zentraleinheit, im folgenden kurz CPU genannt, und der angesteuerten
(adressierten) Speicherstelle in einem Speichergerät eine Verbindung benutzt, zu der ein sogenannter Kanal,
eine mit dem Kanal kommunizierende Steuereinheit auf der einen Seite und auf der andern Seite angewählte
Speichergeräie gehören, die asynchron arbeiten. Das Betriebssystem, d. h. das Steuerprogramm der CPU,
leitete diese Datenübertragung durch eine START-I/O-Instruktion
ein. Dadurch wurde die Steuerung einer Folge von Kanalbefehlen (CCW) überlassen. Eine
weitere Folge oder Kette von Kanalbefehlen wurde dann von der CPU über den Kanal an die Steuereinheit
gesendet, um den Speicher zu wählen und anzusteuern, sowie die Datenbewegung über die Schnittstelle zu
bewirken.
Wie in der erwähnten Patentschrift gezeigt wird, konnte eine Zentraleinheit (CPU) an ein Peripheriegerät
nur über diesen zugeordneten Datenweg für ein gegebenes Kanalprogramm angeschlossen werden. Für
die Trennung und den Wiederanschluß über einen anderen Weg mußte eine neue START-I/O-Operation
ausgeführt werden. Das Auffinden und die Wahl des Weges auf der Ebene der CPU belegte somit einen
beträchtlichen Teil der Verarbeitungszeit der Zentraleinheit
für jede START-I/O-Operalion. Bisher erschienen
solche Einzelwegverbindungen für einzelne Transaktionen von Daten ausreichend.
In der erwähnten Patentschrift wird auch die adaptive Trennung und Wiederverbindung der Kanäle und
Peripheriegeräte beschrieben, wodurch die CPU und die Gerätezuordnung wegunabhängig werden. Das geschieht
in dem beschriebenen System durch die Verwendung mehrerer Kanäle für die Planung und
Ausführung von E/A-Programmen. Jeder Kanal oder jede Kanalsteuereinheit kann logisch mit einem
Peripheriegerät über eine Art Kreuzschienenschalter verbunden werden. E-'A-Aufgaben werden in eine für
die Kanäle gemeinsame Warteschlange gesetzt. Die Kanäle holen die Aufgaben aus der Warteschlange
heraus und führen die zu den Aufgaben gehörenden Kanalprogramme aus. Während der latenten Perioden
dei Gerätetäligkeit werden die den Geräten entsprechenden
Kanalprogramme in Gerätewaiieschlangen
eingereiht. Dadurch wird der Kanal zwischenzeitlich für andere Aufgaben freigesetzt. Wenn das Gerät an einem
Punkt ankommt, wo das Kanalprogramm fortgesetzt werden kann, beginnt irgend ein freier Kanal, der zu
dem Gerät Zugriff hat, das Programm von neuem, indem er es aus der Gerätewarteschlange herausnimmt
Uiid dadurch die Ausführung des Programmes wieder aufnimmt.
In der bisherigen Technik wurden auch öfters Anordnungen beschrieben, die den Speicher und die
Übertragungseinrichtungen gemeinsam benutzen. Auch Multiprozessorsysteme wurden entsprechend eingerichtet.
In der US-Patentschrift 35 81 286 wird beispielsweise
die Vielfachschaltung der Kanäle und ihrer Steuereinheiten beschrieben, während in der US-Patentschrift
40 04 277 der Einsatz der Steuereinheit für die Wahl des Daten «veges von den Peripheriegeräten
zur CPU über einen sogenannten intelligenten Schalter beschrieben wird. Dadurch kann eine zweite CPU einen
Teil des Betriebssystems einer ersten CPU durch die Adressierung von Rückgriffspeichern benutzen, wenn
diese off-line geschaltet sind. Beispiele für die Konfigurationssteuerungen in Multiprozessorsystemen
finden sich in den US-Patentschriften 37 68 074, 33 86 082 und 39 34 232.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur datenwegunabhängigen Reservierung,
Freigabe und Wiederverbindung von gemeinsam benutzten Ein- uvid Ausgabegeräten und Speichern in
einem Multiprozessorsystem zu schaffen, bei dem die Kanäle je nach anstehender Aufgabe variabel sowohl
den Prozessoren als auch den Ein- und Ausgabeeinheiten zugeordnet werden können, ohne daß der
technische Aufwand und Überwachungsprogiammaufwand zu groß wird sowie eine Schaltungsanordnung zur
Durchführung des Verfahrens zu schaffen.
Die erfindungsgemäße Lösung ergibt sich aus dem Kennzeichen des Patentanspruchs 1. Weitere Merkmale
sind in den Ansprüchen 2 bis 6 gekennzeichnet.
In dieser Erfindung ist jede CPU ein Quellenknotenpunkt
mit einer Gruppe von Ausleitwegen (Kanälen). Diese Wege werden von zusammenarbeitenden Steuerknotenpunkten
(Steuereinheiten) aufgenommen, um in einem Bestimmungsgerät -:u enden. Jede CPU kann ein
Gerät über einen Kanal reservieren und später eine E/A-Operation mil denselben Gerät über einen
anderen Kanal beginnen. Wenn der erste Kanal beispielsweise belegt ist. können die Operationen
dennoch sofort eingeleitet werden und brauchen nicht darauf zu warten, bis der erste Kanal wieder frei ist, wie
es beim gegenwärtigen Stand der Technik noch erforderlich ist Der wesentliche Punkt der Erfindung
liegt darin, daß die Wahl des Dattnweges mittels eines
Verfügbarkeitsverzeichnisses der Wege von der Steuereinheit her erfolgt. Infolgedessen kann jetzt ein Gerät
von einem Kanal getrennt und später mit einem anderen Kanal für die Fortsetzung einer Folge von Befehlen
ίο (CCW) wieder verbunden werden. Wenn ein Peripheriegerät
eine ganze Befehlskette nicht über eine einzelne Schnittstelle ausführen muß, wird es über den ersten
freien Weg mit der einleitenden CPU verbunden.
Die Geräteverfügbarkeit im Speicheruntersystem,
Die Geräteverfügbarkeit im Speicheruntersystem,
ι ? bezogen auf die Zentraleinheit, wird dadurch verbessert,
daß verschiedene Datenweggruppeti von Geräten und Zentraleinheiten dynamisch auf Grund eines zeitweiligen
Unterordnungsverhältnisses zugeordnet werden. Dadurch wird die Wahrscheinlichkeit der Benutzbarkeit
von Signalwegverbindungen durch die Peripheriegeräte zu den zugehörigen Zentraleinheiten verbessert, die in
die Wahl der reservierten Geräte oder den Wiederanschluß des Gerätes und der Zentraleinheit einbezogen
sind.
Schließlich werden die Kanäle auch nicht länger mehr
als unabhängige logische Prozessoren, sondern als Bestandteil einer Gruppe kooperativer Kanäle betrachtet,
von denen jeder eine Aufgabe beginnen kann. Jeder Kanal kann auch eine Aufgabe wiederaufnehmen,
vorausgesetzt, dab die oben beschriebenen äußeren Einrichtungen die Ausführung dieser Vernetzung
gestatten.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend
)5 näher beschrieben.
Es zeigt
Es zeigt
Fig. 1 ein Paar Zentraleinheiten, die gemeinsam Zugriff zu einem Untersystem von Speichergeräten auf
herkömmliche \rt haben,
F i g. 2 mehrere Zentraleinheiten, die ein gemeinsam benutztes Untersystem von Peripheriegeräten adressieren,
welches die erfindungsgemäße Einrichtung der dynamischen Zuordnung von Datenwegen enthält,
Fig. 3 Netzwerkbeziehungen unter den Zentraleinheiten, Steuereinheiten und Peripheriegeräten, die
während einer Initialisierungsphase beliebig festgelegt werden können,
F i g. 4a und 4b Matrixdarstellungen der Netzwerkbeziehungen in der Fig. 3 für zwei Geräte »DEVICE 0«
und »DEVICE 1«,
F i g. 5a bis 5c die Beziehungen zwischen den Anschlüssen von Zentraleinheiten und von Steuereinheiten,
einen sogenannten Gerätebelegungsvektor und ein Beispiel für eine Gerätezuordnungs-Tabelle, sowie
Fig. 6a bis 6b eine logische Implementierung des
dynamischen Datenwegspeichers 25' des in der Fig. 2
dargestellten Ausführungsbeispiels auf der zweiten Ebene.
In der F i g. 1 ist eine erste Zentraleinheit 1 und eine
zweite Zentraleinheit 3 dargestellt, die über einen ersten Kanal 5 und einen zweiten Kanal 7 (Datenwege 11, 13)
bzw. über den zweiten Kanal 7 und über einen dritten Kanal 9 (Datenwege 15, 17) mit den entsprechenden
Steuereinheiten 21 und 23 gekoppelt sind. Die
μ Steuereinheiten haben über die Schalteinrichtung 25
gemeinsam direkten Zugriff zu den Speichergeräten 27 und 29. Zunächst sollen die Verhältnisse bei einer von
der ersten Zentraleinheit (CPU Π beeonnenen Aufeabe.
den zugeordneten Datenwegverbindungen zwischen der CPU 1 und dem Speichergerät 27 für den Befehl und
die Daten, nach dem bisherigen Stand der Technik betrachtet werden, wie er beispielsweise aus den
US-Patentschriften 33 36 582 und 35 64 502 ersichtlich ist.
START-I/O-Instruktion und Übergabe der Steuerung
an die CCW-Folgc der Kanalbefehle
Die Beziehung einer Zentraleinheit (CPU) zu einem Speichergerät (DASD) beginnt, wenn die CPU die
Instruktion START I/O aufruft. Mit dieser Instruktion
wird eine Verbindung zwischen der CPU und einem adressierten Gerät aufgebaut und die Ausführung eines
Kanalprogrammes mit diesem Gerät festgelegt. Durch den Aufruf der Instruktion START I/O wird die
Steuerung für eine Folge von Kanalbefehlen freigegeben. Diese Folge oder Kette von Kanalbefehlen (CCW)
wird wiederum über den Kanal an die Steuereinheit gesendet, um das Gerät auszuwählen und zu adressieren
und eine Datenbewegung über die Schnittstellen zu bewirken. Jedes Kanalprogramm besteht aus einer
sequentieller Liste von Operationen, die im Hauptspeicher der CPU steht. Die Übertragung an die
Steuereinheilen und die Ausführung der Kanalbefehle (CCW) erfolgt nur, nachdem die erste Verbindung
zwischen der CPU und der Steuereinheit hergestellt ist. Für jede Operation (CCW) im Kanalprogramm sind
eine oder mehrere Operationen auf der Gegenseite über eine aktive Verbindung entweder auf der Ebene der
Steuereinheit oder auf Geräteebene erforderlich. Die Liste oder CCW-Folge kann auch diskontinuierlich, d. h.
in Segmenten ausgeführt werden.
Aktive Verbindungen für die Datenübertragung
und den gelrennten Betrieb für CCWs
zur Gerätesteuerung
Eine Aufzählung der aktiven Verbindungen zwischen Kanal. Steuereinheit und Geräten möge vorangestellt
werden. Die erste aktive Verbindung ist die einer ersten Wahlfolge. Diese Folge wird mit der Operation
START I/O aufgerufen, in der ein erster Datenweg sowohl elektrisch als auch logisch durch die Geräteadresse
(virtuell/real) und den Gerätestatus (frei/belegt) aufgebaut wird. Die nächste aktive Verbindung bezieht
sich auf die Übertragung und die Ausführung von Kanalsbefehlsworten (CCW). Ein Steuer-CCW, wie das
CCW SEEK, verlangt eine mechanische Einstellung oder Tätigkeit am Gerät. Nach dem Empfang eines
Steuer-CCW kann eine Steuereinheit das CCW im getrennten Betrieb, d. h. selbständig, ausführen. Das
bedeutet, daß die Steuereinheit sich vom Kanal trennt, während sie die angegebene Operation ausführt. Die
Sieuereinheit benötigt eine Kanaltätigkeit erst wieder bei der Wiederverbindung mit besagtem Kanal. In
einem typischen System IBM 370 trennt sich die Steuereinheit für 30 Millisekunden oder mehr vom
Kanal, nachdem sie das SEEK CCW und die Parameter (Zieladresse) empfangen hat. 30 Millisekunden ist eine
mittlere Durchschnittszeit für die Bewegung eines Zugriffarmes in einem Speichergerät, um die angesteuerte
Spur in einem interessierenden Zylinder zu erreichen. Während dieser ,»Totzeit« sind Kanal und
Steuereinheit freigegeben für den Aufbau anderer Verbindungen. Im Gegensatz zum getrennten Betrieb
verlangen jedoch solche Befehle (CCW), wie READ oder WRITE, bei denen die Bewegung oder Übertragung
von Daten zwischen dem Kanal und dem Gerät betroffen ist, einen bleibenden Anschluß der Steuereinheit
an den Kanal, um die Daten völlig übertragen zu können.
Verkettete und nicht-verkettete Endfolgen
Jedes Befehlswort (CCW) muß von der Lisle im Hauptspeicher der Zentraleinheit (CPU) über den Kanal
in die Steuereinheit übertragen werden. In der Steuereinheit (CU) wird das CCW ausgeführt. Nach der
Ausführung tritt eine Endfolge ein. Wenn das CCW ein Steuer-CCW ist, das die mechanische Einstellung eines
Gerätes verlangt, trennt sich die Steuereinheit vom Kanal und muß erneut wieder angeschlossen werden,
wenn die Steuerung oder die Geräteeinstellung beendet
is ist. Dann folgt eine Endfolge. Die Endfolgen können in
zwei Typen unterteilt werden, nämlich die verkettete Endfolge zwischen CCWs in derselben Reihenfolge und
die nichtverkettete Endfolge, die sich auf das letzte CCW in einer gegebenen Folge bezieht.
Arbeitsweise der Steuereinheit
im getrennten Betrieb
im getrennten Betrieb
Zur Arbeitsweise der Steuereinheit im getrennten Betrieb gehört die Abtrennung von der Kanalsteuereinheitsschnittstelle
für jedes einzelne CCW, das keine aktive Verbindung verlangt. Die Klasse der CCWs, die
keine derartige aktive Verbindung verlangen, enthält auch die Befehle für mechanische Bewegungen von
Speichergeräten. Das CCW SEEK führt beispielsweise zum Abtrennen der Steuereinheit nach dem Empfang
der Zieladresse. Auf Befehle von der Steuereinheit selbst reagierend, stellt das Gerät den Kopfarm auf die
Spur gemäß der Adresse ein und gibt ein Abschlußsignal ab. Die Steuereinheit wiederum fragt asynchron ein
ü Abschlußsignalregister ab und stellt die Kanalidentität
fest, für die ein Wiederanschluß angefordert werden müßte. Diese Identität wird aus internen Tabellen
bestimmt. Die Steuereinheit fordert dann den Wiederanschluß an den Kanal. Nebenbei bemerkt, kann die
Steuereinheit im abgetrennten Betrieb nach dem Einsetzen des Gerätes X für die Ausführung eines
CCWSEEK auch eine Operation mit dem Gerät Y ausführen. Dasselbe gilt für den Kanal, d. h. der Kanal
kann auch in einem anderen Kanalprogramm eingesetzt
4> werden.
Der Wiederanschluß der Steuereinheit an den Kanal ist mit Bezug auf den Kanal zulässig. Nachdem der
Kanal die Wiederanschlußanforderung durch ein Anforderungserlaubnissignal bestätigt, sendet die
3d Steuereinheit die Identifikationssignale der Steuereinheit
und des Gerätes. Der Kanal spricht darauf an und benutzt besagte Identifikationen (ID) als Zeiger, die dem
Kanal die Rückorientierung auf das interessierende Kanalprogramm gestatten.
Kurzer Blick auf die dynamische Datenweg-
zuordnung beim Wiederanschluß und der
Reservierung von CPU und Gerät
Einrichtung und Verfahren zur dynamischen Datenbo
wegzuordnung gestatten eine Vernetzung von zu demselben System gehörenden Kanälen. Die Vernetzung
wird bei der ersten Wahl eines Kanalprogrammes und beim Wiederanschluß der Steuereinheit angewendet.
Die erste Wahl ist eine Befehlsfolge vorgegebener ^s Form, d. h. ein sogenanntes Protokoll zwischen einem
Kanal und einer Steuereinheit für den Aufbau der elektrischen Verbindung und der logischen Steuerverbindung,
damit die gewählte Steuereinheit eine CCW-
Kette verarbeiten kann. Da die Kanalprogramnie, wie
schon erwähnt, bei der Zentraleinheit durch die Instruktion START I/O aufgerufen werden, muß die
Steuereinheit während des Aufrufes die logische Führung übernehmen, z. B. «Darf Kanal 3 das Gerät Y
> benutzen?«. Das wird dadurch gelöst, daß die Steuereinheit die CPU-ldentifikalion und Tabellen
verwendet. Die Frage kann in Teilfragen aufgelöst werden: »Gehört der Kanal 3 der CPU II? Wenn das
der Fall ist, welcher CPU gehört dann das Gerät V?«. in
Für den Wiederanschluß der Steuereinheit ist zu beachten, daß die Steuereinheit den »Besitz« (zeitweilige
Unterordnung) eines Gerätes mittels der CPU-Identifikation (ID) und nicht mittels der Kanalidentifikation
aufzeichnet. Wenn ein Gerät also ein Abschlußsignal r>
sendet, kann die Steuereinheit alle von der CPU Il dominierten Kanäle identifizieren, basierend auf einer
Tabelle, welche die Abschlüsse von CU-Kanal/Anschluß
und die CPU-Identifikation enthält. Daraus folgt, daß eine den Wiederanschluß verlangende Steuereinheit _>o
eine solche Anforderung gleichzeitig auf alle Kanäle setzt, die an die Steuereinheit gekoppelt sind und zu der
betreffenden CPU ID und dem Gerät gehört.
Auch die Reservierung eines Gerätes durch eine CPU möge betrachtet werden. In dem Datenverarbeilungssy- :\
stern IBM 370 verknüpft das CCW RESERVE ein Gerät mit einem Kanal, wogegen bei der dynamischen
Datenwegzuordnung das CCW RESERVE ein Gerät mit einem CPU-Namen verbindet. Im System 370 kann
die Steuereinheit außerdem keine Identität über die in
Kanäle hinaus feststellen. Somit wird jeder Kanal einmalig behandelt. Wenn der erste Kanal 5 beispielsweise
das Speichergerät 27 reserviert hatte, dann kann der zweite Kanai 7 dieses Gerät nicht ansteuern, weil die
erste Steuereinheit 21 nicht, »weiß«, daß eine CPU 1 i">
existiert. Bei der dynamischen Datenwegzuordnung würde die Reservierung aber wegunabhängig vorgenommen
(CPU I. DASD 27). wenn die CPU I das Gerät 27 reserviert hatte.
Systemkonfiguration mit mehreren Zentraleinheiten und gemeinsamen Speichergeräten
mit dynamischer Datenwegzuordnung
mit dynamischer Datenwegzuordnung
In der Fig. 2 ist eine Konfiguration mit mehreren
Zentraleinheiten und mit gemeinsam benutzten j> Speichergeräten nach dem Erfindungsgedanken gezeigt.
Die drei Zentraleinheiten werden nachfolgend mit römischen Zahlen als CPUI. CPUII und CPUIlI
bezeichnet und sind in geeigneter Weise mit den beiden Steuereinheiten 21 und 23 verbunden, die nachfolgend ™
für die Kanäle mit CU I und CU Il bezeichnet sind. So ist also die CPU I mit vier Kanälen 5, 7, 8 und 10, die
CPU !1 mit zwei Kanälen 9 und 12 und die CPU Hl mit den beiden Kanälen 14 und 16 verbunden. Die ersten
beiden Kanäle 5 und 7 der CPU I führen zu den η Anschlüssen a und b der CU I. während die beiden
nächsten Kanäle 8 und 10 der CPU I an den Anschlüssen e und f der CU II enden. Der erste Kanal 9 der CPU II
endet am Anschluß c der CU I und der zweite Kanal 12 der CPU II endet am Anschluß g der CU II. Der erste
Kanal 14 der CPU III speist den Anschluß d der CU I und der zweite Kanal 16 der CPU III speist den
Anschluß h der CU II. Diese direkte 1 :1-Beziehung zwischen Kanal und CU-Anschluß unterscheidet sich
von der in der F i g. 1 gezeigten Konfiguration, wo der b5 zweite Kanal 7 der CPU I sowohl in einem Anschluß der
Steuereinheit 21 als auch in einem Anschluß der Steuereinheit 23 endet.
Aus der F i g. 2 ist zu ersehen, daß an die CU I und an
die CU Il eine Gruppe von E/A-Geräten 53 über die Geräte-Steuerungen 27 und 29 und über eine Anfrage/
Antworlschnittstelle angeschlossen sind, die Kennzeichen-
und Datenleitungen umfaßt. Die Schnittstelle zwischen der CU I und der Geräte-Steuerung 27 enthält
die Kennzeichenleitungen 65 sowie die Dateneingangsleitungen 59. In ähnlicher Weise koppeln die Kennzeichenleitungen
67 sowie die Dateneingangsleitungen 63 und die Datenausgangsleitungen 61 die CU Il mit der
Geräte-Steuerung 29.
In der Anforderungs/Antwortschnittstelle bezeichnet das Ausgangskennzeichen die Information auf der
Datenausgangsleitung und erklärt sie gültig und umgekehrt. Insofern arbeitet jede CPU/Steuereinheit/
Geräte-Konfiguration asynchron, wobei die Richtungssteuerung oder Rangordnung von oben nach unten
festgelegt ist. Wie erwähnt, muß die Verbindung zwischen den Elementen für die Ausführung von
Operationen nur bei der Verschiebung von Daten vom Gerät zum Kanal oder vom Kanal zum Gerät längere
Zeit bestehen. Im übrigen können Aufgaben oder Operationen systemunabhängig ausgeführt werden.
E/A-Geräte werden entweder über die Geräte-Steuerung 27 oder die Geräte-Steuerung 29 angesteuert. Die
Geräte-Steuerung 27 enthält eine Anschlußschaltung 39 und eine Reihenfolgesteuerung 41. welche die Geräte 53
über Datenwege 55 koppeln. In ähnlicher Weise enthält die Geräte-Steuerung 29 eine Anschlußschaltung 47 und
eine Reihenfolgesteuerung 49, welche die Geräte 53 über Datenwege 51 betätigt. Es sind vier Geräte
dargestellt, die für die Beschreibung der Arbeitsweise mit 0,1,2 und 3 von oben nach unten bezeichnet sind.
Zwischen den Geräte-Steuerungen 27 und 29 liegt ein dynamischer Daienwegspeicher 25', der das Verzeichnis
der Netzwerktopologie und die von den Steuereinheiten bei der Verwaltung der Datenverbindungen
zwischen den CPUs und den E/A-Geräten benutzte Zusammenhangsinformation enthält. Hierbei wird besonders
Wert auf den schnellen Zugriff gelegt. Der dynamische Datenwegspeicher 25' besteht aus einem
Paar von Speichern mit direktem Zugriff (RAM) 43 und 45, die gemeinsam von jeder Steuereinheit (CU) über die
entsprechende Anschlußschaltung angesteuert werden können. So kann die CU 1 diese Speicher 43 und 45 über
die Anschlußschaltung 39 und die Leitung 67 für das Lesen, Schreiben oder Fortschreiben der Information
ansteuern. Die CU Il kann beide Speicher über die Anschlußschaltung 47 und die Leitung 65' ansteuern.
Die mit der Adressierung der E/A-Geräte 53 zusammenhängenden Operationen, welche die Verstellung
und Einstellung elektromechanischer Elemente, wie etwa der Zugriffsarme bei den Plattenspeichern 0 bis 3
betreffen, werden durch Befehle und Parameter geregelt, die von der Steuereinheit über die Anschlußschaltung
und die Reihenfolgesteuerung gesendet werden.
Notwendigkeit von Verzeichnissen über Datenwegverfügbarkeit und Systeminitialisierung
Aus der F i g. 2 geht hervor, daß jede CPU selbst ihre gewünschten Kanäle, Steuereinheiten und daher auch
Geräte-Steuerungen wählen kann. Selbstverständlich gibt es viele mögliche Wege zum Koppeln eines
gegebenen Gerätes, z. B. des Plattenspeichers 0, mit der CPU I. Ein Weg kann z. B. über die Geräte-Steuerung
27, die Steuereinheit CU I und einen der Kanäle 5 oder 7 verlaufen. Zu einem anderen Weg gehört beispielsweise
cine Gerätesteuerung 29, die CU Il und die Kanäle 8 und
10. Das erste Problem besteht dann darin, ein Verzeichnis über die verfügbaren Datenwege auf der
Basis aufzubauen, daß die Zentraleinheiten die Geräte bezeichnen, mit denen sie verbunden werden wollen. Da
die Zentraleinheiten und die Geräte mit bestimmten Steuereinheiten und deren Anschlüssen gekoppelt sind,
können dann solche Zuordnungen durch Netzwerke, Verzeichnisse und/oder Baumstrukturen dargestellt
oder aufgezeichnet werden. Beispiele für Baumstrukturen sind in der F i g. 3 gegeben, das Tabellenäquivalent
ist in den F i g. 4a und b und die Kontextinformationstabellen sind in den F i g. 5a bis c gezeigt.
Außer der Netzwerktopologie and der Kontextinformation muß ein System aus mehreren Zentraleinheiten
und gemeinsam benutzten E/A-Geräten auch systematisch für die Einrichtung nach diesen Aspekten und für
eine Änderung nach Bedarf zunächst einmal initialisiert werden. Anschließend werden daher die Eigenschaften
verschiedener Kanalbefehlswörter bezüglich der Initialisierung der Steuereinheit sowie der Statuserkennung
des Netzwerkes beschrieben. Jede Steuereinheit wiederum ist für die Abgabe von Befehlen an die
zugehörigen Gerätesteuerungen verantwortlich, um zu der im dynamischen Datenwegspeicher 25' gespeicherten
Information Zugriff zu erhalten. Die notwendigen Operationselemente für die Unterstützung der wegunabhängigen
Gerätereservierung und Wiederverbindung jmfassen sowohl zugeordnete Steuereinheiten mit einer
Reihe von Anschlüssen, eine ganze Gruppe von E/A-Geräten, eine Schaltung für die Auflösung von
Konkurrenzsituationen bei der Adressierung gemeinsam benutzter Geräte und Steuereinheiten, welche
Daten über die Systenitopologie durch einen Lese/ Schreibzugriff zu einem Speicher (RAM) gemeinsam
benutzen, der zwischen den Gerätesteuerungen angeordnet ist, wobei die Steuereinheiten die notwendige
Datenverarbeitung für das Durchschalten von Kanälen und Geräten übernehmen.
Systeminitialisierung mit neu definierten
Kanalbefehlsworten
Kanalbefehlsworten
Zusätzlich zu den in der US-Patentschrift 32 26 689 und in der Veröffentlichungen »IBM System 370
Principles of Operation« beschriebenen Ergänzungen gibt es zwei weitere neue CCWs, nämlich SHID (Set
Host ID) und SNID (Sense ID). Das Kanalbefehlswort SHID ist eine Erklärung durch eine initiierende CPU,
die über eine Steuereinheit eine Bezeichnung aus mehreren Bytes für eine Zuordnung (KONKORDANZ)
zwischen irgend einem Gerät und irgend einer CPU benutzt, d.h. Gerätename und CPU-Name. Diese
zeitweilige Zuordnung wird durch die Steuereinheit (CU) aufgrund dieses CCW gebildet. Die Anzahl der
Bytes sollte ausreichen für die Code-Kapazität zur Unterteilung zweier oder mehr logischer Systeme für
Mehrprozessorenanlagen, d. h. zwei oder mehr Identifikationen für jede CPU. Eine Zentraleinheit sollte daher
für jede interessierende Paarung CPU-Gerät ein neues CCW SHID ausführen.
Das zweite neu definierte Kanalbefehlswort SNID bezieht sich auf einen Abfühlbefehl für die Abfrage des
Netzwerkes (Baumstruktur) eines E/A-Gerätes. Das Befehlswort wird benutzt, wenn eine CPU den Besitz
auf eine andere CPU überträgt oder die Steuerung abgibt
Im CCW SHID ist das erste Byte das Funktionssteuerbyte und das folgende Byte bildet die CPU-Bezeichnung.
Das CCW SHID sollte vorzugsweise nicht in einer CCW-Kette mit einem anderen Befehl verbunden
werden. Die Funktion der CPU-Bezeichnung besteht in der Zuordnung der Geräteidentität zur Identität des
: dieses Gerät wählenden Systems. Mit Ausnahme des Wertes Null kann von der CPU jede Identifikation
vergeben werden. Da vorzugsweise einer CPU zu einem bestimmten Zeitpunkt jeweils nur ein ID-Signal
zugeordnet ist, braucht eine Steuereinheit nicht eine
ι» CPU ID für jedes Gerät einer jeden Schnittstelle zu
speichern. Für jede Schnittstelle braucht die Steuereinheit daher nur eine CPU ID, ungeachtet der Anzahl der
an die Steuereinheit angeschlossenen Geräte, zu speichern. Das erste an ein Gerät bei der Steuereinheit
adressierte Befehlswort CCWSHID, das von der CU angenommen wird, ordnet diesen ID-Wert derjenigen
Schnittstelle zu, über die es empfangen würde. Dieser ID-Wert kann nur durch eine Systemrückstellung
verändert werden. Jeder nachfolgende SHID-Befehl auf
diesem Datenweg, der an dasselbe Gerät oder ein anderes an diese Steuereinheit angeschlossenes Gerät
adressiert ist, muß einen identischen ID-Wert haben oder das CCW wird zurückgewiesen.
Der SHID-Befehl sollte vorzugsweise ein Funktions-
2-i steuerbyte enthalten, das die nachfolgende Benutzung
der Parameter innerhalb des SHID-Befehls definiert. Unter den interessierenden Funktionen befindet sich
der Aufbau einer Gruppe. In diesem Zusammenhang versteht man unter einer Gruppe die Zuordnung einer
CPU ID zu bestimmten Geräte-IDs. Andere interessierende Funktionen können die Auflösung der Gruppe
und der Austritt aus der Gruppe sein.
Netzwerke, Verzeichnisse und Baumstrukturen
v> Das CCW SHID ist nur der Mechanismus, durch den
die Steuereinheit ein Netzwerkverzeichnis formuliert. Verschiedene in den F i g. 3 und 5 gezeigte Zusammenhänge
dienen dem besseren Verständnis des Netzwerk-Topologieverzeichnisses
(Verzeichnis der verfügbaren
tu Datenwege) und der Kontextinformation. Die nachfolgenden
Ausführungen beziehen sich auf ein Beispiel der Verzeichnisbildung und der Beteiligung der Systemelemente
bei der Erstellung und Wartung dieser Verzeichnisse.
Es sei angenommen, daß die CPU 1 über den Anschluß »a« der Steuereinheit CU I mit dem
Speichergerät 0 in Verbindung treten will. Außerdem soll sie mit dem Gerät 1 in Verbindung treten über die
Anschlüsse »a« und »b« der CU 1 und über den
V) Anschluß »e« der CU II. In ähnlicher Weise soll die CPU II mit den Geräten 0 und I verbunden werden über
den Anschluß »c« der CU I und den Anschluß »f« der CU II. Die CPU III soll schließlich mit dem Gerät 0 über
den Anschluß »d« der CU I verbunden werden.
« Graphisch sind diese Netzwerkbeziehungen in den F i g. 3a bis 3c dargestellt.
Die CU I führt systematisch für jeden Anschluß und jede Gerätereservierung ein Kanalbefehlswort SHID
aus. Ein erstes SHID wird z. B, für die Kopplung des
bo Anschlusses »a« und des Gerätes 0 gesendet, ein
weiteres für die Verbindung des Anschlusses »a« und des Gerätes 1. Ein drittes SHID wird gesendet für die
Verbindung des Anschlusses »b« und des Gerätes 1 und ein weiteres SHID für die Verbindung des Anschlusses
b5 »e« und des Gerätes 1. Beide Steuereinheiten
adressieren dieses Zuordnungsverzeichnis, um es zu ergänzen. Für jedes Gerät wird auch eine unabhängige
Baumstruktur erhalten. Nach der Systeminitialisierung,
d. h. nachdem die Tabellen aufgebaut sind, leiten die
Zentraleinheiten eine CCW-Folge mit einer Operation
START I/O ein. Diese Folge wird typischerweise begonnen mit einem CCW SEEK. Durch dieses
Kanalbefehlswort wird die Steuereinheit von dem ■-, Kanal g"trennt, während der zugehörige Zugriffsarm im
Plattenspeicher verstellt wird. Die CU I empfängt den SEEK-Befehl beispielsweise für das Gerät I am
Anschluß »a«. Diese CU I muß dann eine Tabelleneintragung vornehmen, welche die Zuordnung des κι
adressierten Gerätes im CCW SEEK angibt. Die CU ;rennt sich dann vom Kanal, so daß sowohl die
Steuereinheit als auch der Kanal Operationen selbständig schalten können. Zu einem späteren Zeitpunkt setzt
das Speichergerät 1 ein Signal für den Abschluß der ir>
Operation ab. Die CU I fragt asynchron den Gerätestaius ab. Die Steuereinheit ersieht den CPU ID-Weri für
das Gerät 1 aus einer Zuordnungstabelle. Aus den Baumverzeichnis kann dann die CU die Anschlüsse und
Kanäle identifizieren, welche an die CPU gekoppelt sind.
Wie aus der Fig. 2 zu ersehen ist, haben sowohl die
C1J 1 als auch die CU II augenblicklich parallelen Zugriff
zu den Gerätestatus/Abschlußdaten. Wie aus der Fig. 3a zu ersehen ist. kann der Status von einer oder
beiden Steuereinheiten abgefragt und die Wiederanschlußanforderung
entsprechend an die Anschlüsse »a« und »b« der CU I und den Anschluß »e« der CU II
gegeben werden, wenn das Gerät 1 fertig ist und jetzt für andere Aufgaben zur Verfügung steht.
Reservierung von Geräten durch die
Zentraleinheiten
Zentraleinheiten
Die Gerätereservierung durch eine CPU ist gleichzeitig eine Art Verriegelung, wodurch der Zugriff zu >■'>
diesem Gerät durch eine andere CPU als der reservierenden CPU verboten ist. Im System 370 gilt die
»Treue« oder Zuordnung eines reservierten Gerätes gegenüber den Kanal, über den die Reservierung
erfolgte. 4«
In der vorliegenden Erfindung wird die Besitzbezeichnung
(CPU) aus der Zuordnungstabelle entfernt, sobald eine CCW-Kette bei Fehlen eines CCW RESERVE
beendet ist. Ein Gerät / hat beispielsweise eine Zuordnung zur CPU I, angezeigt durch ein Kennzeichen 4-5
in der Zuordnungstabelle, während der ganzen Zeit, in der die CU eine CCW-Kette für die CPU I ausführt,
oder für die ganze Zeit, in der das CCW RESERVE für das Gerät abgegeben wurde und kein RELEASE kam.
Durch RELEASE wird RESERVE aufgehoben. In diesem Sinn besagt der Ausdruck »wegunabhängige
Reservierung«, daß Geräte durch die CPU-identifikation und nicht durch den äußeren Anschluß (Kanal)
gekennzeichnet werden. Deshalb kann eine CPU für die Wiederbenutzung des Gerätes jeden möglichen Weg 5ί
einschlagen.
Aufbau der Tabellen
Die Erfindung ordnet dynamisch verschiedene Datenweggruppen den Geräten durch die CPUs auf der Basis
einer Unterordnung zu, um die Wahrscheinlichkeit der Verfügbarkeit einer Signalwegverbindung von den
Geräten zu den zugehörigen Zentraleinheiten zu erhöhen, die in die Reservierung, die Freigabe oder die
Wiederverbindung von Geräten mit der CPU einbezo- ^5
gen sind. Die für die dynamische Zuordnung notwendigen Strukturen stehen im gemeinsam benutzten
dynamischen Datenwegspeicher 25' zwischen den Geräte-Steuerungen 27 und 29. Anschließend wird dei
Aufbau der in den F i g. 4 und 5 dargestellten Tabellen entsprechend den Netzwerken 3a — c beschrieben.
Zuerst wird die CPU ID-Liste aufgebaut, die in der
Fig. 5a gezeigt ist. Das ist eine linear verknüpfte Liste, deren Kapazität genauso groß angesetzt wird wie die
Anzahl der Anschlüsse a bis h von den Steuereinheiten. Diese Liste zeigt die Korrespondenz zwischen allen in
der F i g. 3 dargestellten Quellenknotenpunkten und Knotenpunkten der mittleren Ebene, d. h. die Korrespondenz
zwischen der CPU-Identität und den CU-Anschlüssen. So endet die CPU 1 mit dem Anschluß »a«
und mit einer Verbindungsanzeige zum Anschluß »b«. Die entsprechende Eintragung zum Anschluß »b« für
die CPU I zeigt eine weitere Verbindung zum Anschluß »e«. Die Eintragung für den Anschluß »e« zeigt eine
Verbindung zurück zum Anschluß »a«. In ähnlicher Weise erfolgen Eintragungen der CPU II für die
Anschlüsse »c« und »f« mit entsprechenden Verbindungen von »f« und »c«. Die CPU III ist schließlich die
einzige Eintragung für den Anschluß »d«.
Als nächstes wird die Gerätegruppentabelle aufgebaut — die CPU I D-Tabelle in den F i g. 4a und 4b.
beispielsweise für die Speichergeräte 0 und 1. Da jeder Anschluß nur einen Namen haben kann, können für acht
Anschlüsse (a, b, c ... h) nur bis zu acht verschiedene Namen existieren (CPU ID). Jedes der genannten acht
Geräte kann jedoch eine Zuordnung von bis zu acht Anschlüssen haben, d.h. für insgesamt 8x8 oder 64
geordnete Paare Gerät/Anschluß. Jede horizontale Zeile in jeder Gerätegruppentabelle legt die Knotenpunkte
der zweiten Ebene in der entsprechenden Baumstruktur für dieses Gerät fest. Aus den Netzwerkbeziehungen
in der F i g. 3b ist z. B. zu entnehmen, daß das Gerät 0 über die Knotenpunkte »c« oder »f«
angesteuert werden kann. In der Zeile »c« der Fig.4a
erscheint somit eine 1 in den Positionen »c« und »f«. Im Gegensatz dazi: weist die Zeile »a« in der F i g. 4a eine
Einereintragung nur für den Anschluß »a« auf. Das entspricht der Ansteuerung des Gerätes 0 durch die
CPU I nur über den Anschluß »a«, wie es in der F i g. 3a dargestellt ist.
In der Fig.5b ist ein typischer Belegungsvektor
gezeigt. Der Belegungsvektor zeigt den Gerätebenutzungsstatus
an. Die Geräte werden entsprechend durch die Vektorbitpositionen 0 bis 3 dargestellt. Eine 0 in der
Vektorbitposition stellt ein freies Gerät dar, während eine 1 ein belegtes Gerät wiedergibt. Eine Geräteschrittstelle
steht natürlich zur Verfügung, wenn das Gerät frei ist.
Die in der Fig.5c aufgeführte Gerätezuordnungstabelle
korreliert den Status der CU-Anschlüsse »a« bis »h« mit denen der Geräte 0 bis 3. Die Zuordnung oder
Verfügbarkeit des Gerätes und der Anschlußschnittstellen ändert sich laufend dynamisch und gibt alle
Anschlüsse wieder, für die ein belegtes Gerät gerade belegt bleibt.
Anschließend wird ein Beispiel für den Aufbau und die Benutzung der Gerätezuordnungstabelle und die
anderen Zusammenhänge beschrieben.
Es wird angenommen, daß die CPU Il die Verbindung
mit dem Gerät 0 wünscht Wenn die Anforderung von der CU I empfangen wurde, fragt sie die in der F i g. 5c
dargestellte Gerätezuordnungstabelle in der dem Gerät 0 entsprechenden Zeile ab und findet eine 1 in den
Anschlußpositionen »c« und »f«. Da der Anschluß »f« nicht in der CU 1 endet, stellt die Steuereinheit fest, daß
nur der Anschluß »c« das Gerät benutzen darf. Die
CPU Il sendet ein CCWSEEK über den im Anschluß »c« endenden Weg. Daraufhin sendet die CU I Befehle
an das Gerät O, die den entsprechenden Zugriffsarm verstellen. Vor der Trennung vom Kanal schreibt die
CU 1 die entsprechend;.· Tabelle fort, um den richtigen
Wiederanschluß zu finden, wenn das CCW SEEK vom Gerät 0 beendet ist. Diese Fortschreibjng der
Kontextinformation besteht aus dem Kopieren des gesamten Inhaltes der Zeile »c« von der beispielsweise
in der F i g. 4a gezeigten Gruppentabelle für das Gerät 0 in die Verfügbarkeitstabelle für das Gerät 0. Die
Steuereinheit schaltet auch das Belegungsvektorbit für das Gerät 0 gemäß der Darstellung in der Fig. 5b ein.
Zu dieser Zeit trennt sich dann die Steuereinheit vom Kanal. Wenn der Magnetkopfarm im Gerät 0 zur Ruhe
kommt, wird ein Abschlußstatusbit gesetzt (nicht dargestellt).
Der Status der an die Steuereinheit angeschlossenen Geräte wird auf Veranlassung der Steuereinheit
abgefragt. Wenn beispielsweise die CU I als belegt betrachtet wird, kann die CU Il die Geräte abfragen und
den Abschlußstatus des Gerätes 0 erkennen. Die Cu Il sucht dann die Geräteverfügbarkeitstabelle ab, und
erkennt, daß das Gerät 0 an die Anschlüsse »c« und »f« gekoppelt ist. Die CU II gibt dann ein Bedienungsanforcierungssignal
an den Anschluß »f«.
Wiederanschlußfolge im Einzelnen
Es erhebt sich die Frage, was passiert, wenn die CU I
und das Gerät 0 gerade getrennt sind, während eine andere CPU den Status oder den Anschluß verlangt.
Hier genügt die Feststellung, daß beide Steuereinheiten in einer Anordnung von zwei CU's das Abschlußsignal
eines Gerätes erkennen und aus einer gemeinsam benutzten Tabelle feststellen.können, daß das Abschlußsigna!
in ein Fortsetzungssignal oder eine Anforderung zur Fortsetzung bezüglich der Kanäle verzeichnet
werden soll. Außerdem entnimmt die Steuereinheit aus einer Geräte- oder CU-Anschluüzuordnungstabelle die
Identität. Aufgrund der Anforderung zum Wiederanschluß kennt der Kanal die Identität der CPU nicht und
somit auch nicht die erneut aufzurufende CCW-Liste. Daher sendet der Kanal ein Erhaubnissignal (SELECT
OUT). Die Steuereinheit spricht auf dieses Erlaubnissignal an und antwortet mit dem Gerätenamen ID als
Zeiger auf die Hauptspeicherlabelle der CCW-Listen, welche die Geräteidentifikation und die interessierende
CCW-Liste paart. Danach nimmt der Kanal die Ausführung der CCW-Folge wieder auf.
Man kann also folgendermaßen zusammenfassen: Um ein Gerät wieder an eine CPU anzuschließen, muC
1. Eine Steuereinheit den sequentiellen Aufruf der Geräteabschlußsignale einleiten.
2. Die Steuereinheit das Signal REQUEST IN auf den
zum Gerät gemäß Bestimmung der Gerätezuordnungstabelle gehörenden Kanälen anheben.
3. Jeder auf das Signal REQUEST IN ansprechende zugehörige Kanal kann ein Erlaubnissignal erzeugen
(SELECTOUT). Wenn mehrere Erlaubnissignale gleichzeitig auftreten, wird diese Situation
gelöst und der Kanal mit der höchsten Priorität angeschlossen. Sonst wird der Kanal zuerst bedient,
dessen Signal zuerst kommt.
4. Die Steuereinheit die Identifikation des den Wiederanschluß verlangenden Gerätes an den
zugehörigen Kanal senden.
!>. Der Kanal die Geräteidentifikation als Zeiger fü
die wiederaufzunehmende CCW-Liste benutzen.
6. Entscheiden, welche Steuereinheit Zugriff zu einen Gerät hat. wo ein einzelnes Geräteendesigna
mehrere Erlaubnissignale von den Steuereinheitei anhebt, die mehrere Signale REQUEST IN abge
ben und beide Steuereinheiten einen Kana aufgrund desselben Geräteendesignales beleg
haben.
Dynamischer Datenwegspeicher,
Adressierung und Steuerungen
Adressierung und Steuerungen
Aus den F i g. 6 und 2 ist zu ersehen, daß dii Geräte-Steuerungen 27 und 29 mehrere Speichergeräti
53 über entsprechende Datenwege 55 und 51 ansteuerr Zu jeder Geräte-Steuerung 27 und 29 gehört eini
Kennzeichenleitung 65, 67 bzw. 65', 67', um Befehle ai das Plattenlaufwerk und ein Kennzeichenleitsignal zi
senden, um eine Torschaltung für die Kennzeichensam
?ü melleitung in jedem der Geräte 53 zu betätigen. Eini
DatenausgangssammeJleilung 59 bzw. 63 liefert zusatz
lieh Befehlsinformation und auch die Modulnummer de Plattenlaufwerkes zum Wählen eines bestimmte!
Laufwerkes, d. K Gerät 0 bis Gerät 3. Obwoh
>■> Einzelheiten der Steuerung und der Beziehungen de
Datenwege zwi. ?hen der Steuereinheit, der Geräte steuerung und dem Plattenlaufwerk nicht unbedingt zu
Erfindung gehören und im einzelnen beispielsweise ii der US-Patentschrift 38 24 563 beschrieben sind, wer
«ι den bestimmte Gesichtspunkte näher erläutert, die zi
dem neuartigen Gerät und dem Verfahren nach den Erfindungsgedanken gehören.
Die Kennzeichensammelleitungen 65, 67 und 65', 67 führen über zugeordnete Pufferregister in entsprechen
(> de programmierte logische Schaltungen 66 und 68. Dii
programmierten logischen Schaltungen arbeiten al: Kernzeichendecodierer, so daß eine vorgegebene Zah
binärer Zeichen auf der Kennzeichensammelleitunj decodiert und für die Betätigung einer Anzahl voi
4(i St'suerleitungen benutzt wird. In einer Plattendatei is
die Adresse einer bestimmten Spur durch eini Kombination der Zylinderadres'.se und der Kopfadressi
angegeben. Die Steuerung fordert durch Erregen de entsprechenden Kennzeichsnleitungen und Ausgangs
4j Sammelleitungen die Zieladresse an. Die Steuerung is
so angelegt, daß eine SEK-Operation von einen Zylinder zum andern durch Vorwärts- und Rückwärts
Bewegungsbefehle an den Zugriffsmechanismus übe eine bestimmte Anzahl von Zylindern ausgeführt wird
i» Genauere Informationen über die Befehle und dii
zugehörigen Vorgänge sind der oben erwähntet Patentschrift zu entnehmen.
Die Geräte-Steuerungen 27 und 29 senden nicht nu Befehle und Parameter für die Adressierung und der
γλ Zugriff zu Information von den Geräten aus, sondern sii
steuern auch Information vom dynamischen Datenweg speicher 25' an. Dieser besteht aus ein Paar Speichen
mit wahlfreiem Zugriff 43 und 45, von denen jeder vor einem Ausgabepufferregister 75 bzw. 81 bedient wird
w Die Spcicheradrcßsammelleitungen 69 und 71 sine
durch eine entsprechende Umschalt- und Kombina lionslogik 73 bzw. 79 miteinander gekoppelt wie die
Schrcibleitungcn 59, 67a; 63, 65a und die Leseleitunger
676, 91, 89 und 57, oder 656, 85, 87 und 61. Außerden
h'i sind Sieuerschaltungen dargestellt, mit denen de
Zugriff zu der einen oder anderen Gerätc-Steuerunj basierend auf den Freisignalcn 83 oder 84 gesperr
werden kann.
Die programmierten Logikschaltungen 66 und 68 steuern den Geräte- und Datenwegzustand und sorgen
für programmierte Verriegelungen und die Geräte-Kanal-Zuordnungsinformation, die von den entsprechenden Steuereinheiten verwendet wird. Im Falle eines
gleichzeitigen Zugriffs wird eine Bindung oder Blockierung unter Steuerung der Systemtaktgeber und der
Steuerelemente 93,95 und 9.7 aufgebrochen.
Die beiden Speicher werden an einer Adresse angesteuert, die auf die Speicheradreßsanimelleitungen
69, 71 gegeben wird und mit sich selbst über den Datenweg 77 durch die Kombinationslogikschaltungen
73 und 79 verglichen wird. Die Speicheradresse wird über die Ausgangsdatenleitungen 59 oder 63 mit den
entsprechenden Kennzeichen auf den Kennzeichenleitungen 65, 67 und 65', 67' geliefert. Wenn die Speicher
43 und 45 gelesen werden, wird der Inhalt der auf der Speicheradreßsammelleitung angegebenen Adresse in
die Pufferregister 75 oder 81 kopiert und über die Datenwege 67b, die Kombinationslogikschaltung 91 und
das Register 89 in die Dateneingabe-Leitungen 57 und 61 übertragen. In die Speicher zu schreibende Daten
werden über die Datenausgabe-Leitungen 59 oder 63 durch Kombinationslogikschaltungen auf die Schreibleilungen 67a oder 65a gesendet
Bei der Wahl und Abwahl muß jeder Speicher initialisiert werden. Unter Initialisierung versteht man
das Setzen der oben erwähnten Tabellen in die Speicher, damit eine spätere Wahl, ein Wiederanschluß und die
Reservierung möglich sind. Die erste Wahl erfolgt von einer Steuereinheit, welche die Gerätesteuerung und die
Geräteadresse auf die Datenausgabeleitungen 59 oder 63 setzt und ein Ausgangswahlsignal auf die Kennzeichenleitungen 65 oder 67 bzw. 65' oder 67' sendet.
Nachdem die angesteuerte Geräte-Steuerung die Wahladresse geprüft hat, wird die gesamte Adresse auf
der Datenausgangssammelleitung für die spätere Benutzung in der Wahlfolge gespeichert. An diesem
Punkt läuft der Wahlprozeß auf bekannte Weise weiter und ein entsprechendes Belegungsbit wird in den
Belegungsvektor eingetragen und die üblichen. Software- und Hardwareverriegelungen betätigt.
Zur Erfindung gehört die Modifizierung des von der
Steuereinheit an die Gerätesteuerung gesendeten Befehlssatzes nur insoweit, als der dynamische Daten
wegspeichcr 25' angesteuert und sein Inhalt gelesen
und/oder modifiziert werden muß. Jede Steuereinheit sendet daher einen Befehl, durch den die Daten aus dem
der Steuereinheit zugeordneten Speicher 43 oder 45 gelesen werden. Die CU I läßt also die Daten aus dem
to Speicher 43 lesen und die CU II aus dem Speicher 45. Durch einen solchen Lesebefehl werden aus dem ersten
Speicher gelesene Daten gleichzeitig mit den an derselben Adresse aus dem zweiten Speicher angesteuerten Daten verglichen und über entsprechende
Dateneingangsleitungen übertragen. Die Anfangsadresse kann durch eine vorgegebene Zahl sequentieller
Bytes spezifiziert werden, die an die Gerätesteuerung auf der Datenausgangsleitung nach dem auf die
Kennzeichenausgangsleitungen gegebenen Befehl ge
sendet werden. Die Länge der Datenübertragung wird
vollständig von der einleitenden Steuereinheit gesteuert. Durch einen Schreibbefehl sollen Daten von der
einleitenden Steuereinheit übertragen und in beide Speicher 43 und 45 geschrieben werden. Wieder kann
die Startadresse durch eine vorgegebene Anzahl sequentieller Bytes spezifiziert werden, die an die
Gerätesteuerung auf den Datenleitungen nach dem auf die Kennzeichenausgangsleitungen gesendeten Befehl
übertragen werden. Die Länge der Datenübertragung
wird ebenfalls von der einleitenden Steuereinheit
gesteuert.
Die Reservierung von Geräten ist natürlich nur mit einem Befehl möglich, durch den eine Sperre gesetzt
wird. Eine einleitende Steuereinheit sollte daher einen
Befehl senden, der eine programmierte Sperrfunktion
liefert, um die unberechtigte Adressierung der Speicher 43 und 45 zu verhindern. Andere Befehle schließen die
Rückstellung der Verriegelungen, das Abfühlen des Status und des Kopieren des Inhaltes eines der Speicher
in den anderen ein.
Hierzu 5 Blatt Zeichnungen
Claims (6)
1. Verfahren zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach
Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einem datenverarbeitenden
Multiprozessorsystem mittels Kanälen, wobei die Zentraleinheiten der Prozessoren Quellenknotenpunkte
mit Gruppen von Kanälen sind, wobei mehrere Steuereinheiten als Steuerknotenpunkte
Ober zuteilbare Anschlüsse die Kanäle aufnehmen und sie selektiv zu Ein- und/oder Ausgabegeräten
durchschalten können, und wobei jeder Prozessor ein Ein- und/oder Ausgabegerät über einen Kanal
reserviert und später eine Ein- und/oder Ausgabeoperation in demselben Ein- und/oder Ausgabegerät
über einen anderen Kanal beginnt und nach einer Unterbrechung über einen anderen Kanal die
Befehlsfolge fortsetzt, dadurch gekennzeichnet,
daß zwischen den Gerätesteuerschaltungen (27 und 29), welche Anschlußschaltungen (39) und eine
Reihenfolgesteuerung (41) enthalten, ein dynamischer Datenwegspeicher (25') angeordnet ist, der aus
zwei getrennt ansteuerbaren Speichern (43, 45) besteht,
daß in diesem dynamischen Datenwegspeicher ein Verzeichnis der Netzwerktopologie und die von den
Steuereinheiten (21, 23) bei der Verwaltung der Datenverbindungen zwischen den Prozessoren und
den Ein- und/oder Ausgabegeräten benutzte Information gespeichert wird, und daß im Falle einer
anstehenden Reservierungs- oder Wiederanschlußanforderung das Verzeichnis durch mindestens eine
der Steuereinheiten (21 oder 23) abgefragt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf ein initiierendes Signal eines ein
Anforderungssignal abgebenden Prozessors mindestens eine Steuereinheit (21 oder 23) den
Datenweg zu der angeforderten Eirv und/oder Ausgabeeinheit herstellt, woraufhin sich die Steuereinheit
(21 oder 23) vom vermittelnden Kanal (5,7,8, 10,9,12,14 oder 16) des Prozessors (CPU I1 CPU Il
oder CPU III) abtrennt.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, dadurch
gekennzeichnet, daß die Gerätesteuerschaltungen (27 und 29) jeweils aus einer Anschlußschaltung (39
bzw. 47) und einer Reihenfolgesteuerung (41 bzw. 49) bestehen, daß zwischen den beiden Gerätesteuerschaltungen
(27 und 29) ein dynamischer Datenwegspeicher (25') angeordnet ist, der das Verzeichnis
der Netzwerktopologie und die von den Steuereinheiten (21 und 23) bei der Verwaltung der
Datenverbindungen zwischen den Prozessoren und den Ein- und Ausgabegeräten benutzte Information
enthält und der aus einem Paar von Speichern (43, 45) mit direktem Zugriff besteht, die mit jeder
Steuereinheit (21 und 2J) über eine entsprechende Anschlußschaltung (39 bzw. 47) ansteuerbar verbunden
sind, wobei beide Speicher direkt ansteuerbar sind und mit der Reihenfolgesteuerung (41 bzw. 49)
über eine Zweiwegverbindung (69 bzw. 71) verbunden sind.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinheit (21) mit der
Anschlußschaltung (39) über zwei Einrichtungsverbindungen (57 und 59) und über eine Zweirichtungsverbindung
(65) mit der Reihenfolgesteuerung (41) verbunden ist
5. Schaltungsanordnung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß Kennzeichensammelleitungen
(65 und 67) über Register mit programmierbaren logischen Schaltungen (66 bzw. 68) verbunden sind, die als Kennzeichendecodierer
arbeiten, indem eine vorgegebene Zahl binärer
ίο Zeichen auf der Kennzeichensammelleitung decodiert
und für die Betätigung einer Anzahl von Steuerleitungen benutzt wird, daß die Ausgänge der
programmierbaren logischen Schaltungen (66 und 68) über Speiche; adreßregister (73, 79) mit den
beiden genannten Speichern (43,45) verbunden sind und daß die Ausgänge mit nachgeschalteten
Vergleichern (82, 80) verbunden sind und daß ein weiterer Eingang dieser Vergleicher (82, 80) mit
Steuerausgängen jeweils einer programmierbaren logischen Schaltung (66 bzw. 68) verbunden sind.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß zwei Speicheradreßsammelleitungen
(69 und 71) durch Umschalt- und Kombinationslogikschaltungen (73 bzw. 79) miteinander
gekoppelt sind und daß beim Auslesen der Speicher (43 und 45) der Speicherinhalt unter der auf der
Speicheradreßsammelleitung angegebenen Adresse in Pufferregistern (75 bzw. 81) codiert wird und über
einen Datenweg (676 bzw. 65b) eine Kombinationslogikschaltung
(91 bzw. 85) und ein Register (89 bzw. 87) in Dateneingabeleitungen (57 bzw. 61) übertragen
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/904,050 US4207609A (en) | 1978-05-08 | 1978-05-08 | Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2917441A1 DE2917441A1 (de) | 1979-11-15 |
DE2917441B2 true DE2917441B2 (de) | 1981-04-16 |
DE2917441C3 DE2917441C3 (de) | 1982-01-07 |
Family
ID=25418457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2917441A Expired DE2917441C3 (de) | 1978-05-08 | 1979-04-28 | Verfahren und Schaltungsanordnung zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einem datenverarbeitenden Multiprozessorsystem |
Country Status (13)
Country | Link |
---|---|
US (1) | US4207609A (de) |
JP (1) | JPS5838818B2 (de) |
AU (1) | AU521915B2 (de) |
BR (1) | BR7902718A (de) |
CA (1) | CA1116260A (de) |
CH (1) | CH637229A5 (de) |
DE (1) | DE2917441C3 (de) |
ES (1) | ES480295A1 (de) |
FR (1) | FR2425676B1 (de) |
GB (1) | GB2020456B (de) |
IT (1) | IT1166776B (de) |
NL (1) | NL7903614A (de) |
SE (1) | SE440960B (de) |
Families Citing this family (248)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4390943A (en) * | 1979-12-26 | 1983-06-28 | Honeywell Information Systems Inc. | Interface apparatus for data transfer through an input/output multiplexer from plural CPU subsystems to peripheral subsystems |
US4471457A (en) * | 1980-08-21 | 1984-09-11 | International Business Machines Corporation | Supervisory control of peripheral subsystems |
US4413317A (en) * | 1980-11-14 | 1983-11-01 | Sperry Corporation | Multiprocessor system with cache/disk subsystem with status routing for plural disk drives |
US4394733A (en) * | 1980-11-14 | 1983-07-19 | Sperry Corporation | Cache/disk subsystem |
US4415970A (en) * | 1980-11-14 | 1983-11-15 | Sperry Corporation | Cache/disk subsystem with load equalization |
US4381543A (en) * | 1981-02-02 | 1983-04-26 | International Business Machines Corporation | Controller port switch arrangement for sharing stored data among different systems |
US4396984A (en) * | 1981-03-06 | 1983-08-02 | International Business Machines Corporation | Peripheral systems employing multipathing, path and access grouping |
US4455605A (en) * | 1981-07-23 | 1984-06-19 | International Business Machines Corporation | Method for establishing variable path group associations and affiliations between "non-static" MP systems and shared devices |
US4533996A (en) * | 1982-02-23 | 1985-08-06 | International Business Machines Corporation | Peripheral systems accommodation of guest operating systems |
US4811278A (en) * | 1981-10-05 | 1989-03-07 | Bean Robert G | Secondary storage facility employing serial communications between drive and controller |
US4825406A (en) * | 1981-10-05 | 1989-04-25 | Digital Equipment Corporation | Secondary storage facility employing serial communications between drive and controller |
US4837675A (en) * | 1981-10-05 | 1989-06-06 | Digital Equipment Corporation | Secondary storage facility empolying serial communications between drive and controller |
WO1983001321A1 (en) * | 1981-10-05 | 1983-04-14 | Digital Equipment Corp | Secondary storage facility employing serial communications between drive and controller |
JPS5876959A (ja) * | 1981-10-30 | 1983-05-10 | Fujitsu Ltd | デイスク制御方式 |
JPS58192159A (ja) * | 1982-05-06 | 1983-11-09 | Nippon Telegr & Teleph Corp <Ntt> | プロセツサ間通信方式 |
JPS5930108A (ja) * | 1982-08-09 | 1984-02-17 | Toyota Motor Corp | 設備の稼働制御方法 |
US4504927A (en) * | 1982-09-08 | 1985-03-12 | Allen-Bradley Company | Programmable controller with expandable I/O interface circuitry |
JPS5947625A (ja) * | 1982-09-13 | 1984-03-17 | Fujitsu Ltd | 入出力割り込み方式 |
JPS59163659A (ja) * | 1983-03-07 | 1984-09-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ワ−ド・プロセシング・システムにおけるデ−タ・セツトのアクセス方式 |
US4573152A (en) * | 1983-05-13 | 1986-02-25 | Greene Richard E | Switch matrix test and control system |
US4603380A (en) * | 1983-07-01 | 1986-07-29 | International Business Machines Corporation | DASD cache block staging |
JPH0680492B2 (ja) * | 1984-09-29 | 1994-10-12 | 株式会社日立製作所 | エラー回復方法 |
US4697232A (en) * | 1984-11-30 | 1987-09-29 | Storage Technology Corporation | I/O device reconnection in a multiple-CPU, dynamic path allocation environment |
US5062076A (en) * | 1985-07-12 | 1991-10-29 | Wang Laboratories, Inc. | Cascadable, high-bandwidth, multi-channel image transfer controller |
US4821179A (en) * | 1985-08-08 | 1989-04-11 | American Telephone And Telegraph Company | Communication system configuration detection apparatus and method |
US4787028A (en) * | 1985-09-03 | 1988-11-22 | Ncr Corporation | Multicommunication protocol controller |
JPH087662B2 (ja) * | 1985-10-18 | 1996-01-29 | 株式会社日立製作所 | データ転送制御方法 |
DE3645342C2 (de) * | 1985-11-20 | 2001-09-27 | Hitachi Ltd | Plattenspeicher-Steuerverfahren |
JP2550311B2 (ja) * | 1985-11-20 | 1996-11-06 | 株式会社日立製作所 | 磁気デイスクの多重制御方式 |
EP0240616B1 (de) * | 1986-04-04 | 1993-03-24 | International Business Machines Corporation | Verfahren zum Testen und Setzen von Daten in einen Datensatz auf einer Platte in eine atomaren Ein/Ausgabeoperation |
US4835674A (en) * | 1986-07-28 | 1989-05-30 | Bull Hn Information Systems Inc. | Computer network system for multiple processing elements |
EP0303856B1 (de) * | 1987-08-20 | 1995-04-05 | International Business Machines Corporation | Verfahren und Vorrichtung zur Instandhaltung von Duplexpaarverteilten Geräten mittels einer Doppelkopiefunktion |
JPS6458013A (en) * | 1987-08-20 | 1989-03-06 | Ibm | Method and data processing system for guaranteeing large area identification and management of data memory |
US5051887A (en) * | 1987-08-25 | 1991-09-24 | International Business Machines Corporation | Maintaining duplex-paired storage devices during gap processing using of a dual copy function |
US4958273A (en) * | 1987-08-26 | 1990-09-18 | International Business Machines Corporation | Multiprocessor system architecture with high availability |
CA1299757C (en) * | 1987-08-28 | 1992-04-28 | Brent Cameron Beardsley | Device initiated partial system quiescing |
US4970640A (en) * | 1987-08-28 | 1990-11-13 | International Business Machines Corporation | Device initiated partial system quiescing |
US4999771A (en) * | 1987-08-31 | 1991-03-12 | Control Data Corporation | Communications network |
JPH01126760A (ja) * | 1987-11-11 | 1989-05-18 | Toshiba Corp | 並列計算機システム |
JPH01187627A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | 情報処理装置 |
AU2874089A (en) * | 1988-01-28 | 1989-08-03 | Interactive Engineering Pty. Ltd. | Network connection mechanism |
US5247692A (en) * | 1988-02-08 | 1993-09-21 | Nec Corporation | Multiple file system having a plurality of file units holding the same files in which loss of data is prevented in a failure of a file unit |
US4965719A (en) * | 1988-02-16 | 1990-10-23 | International Business Machines Corporation | Method for lock management, page coherency, and asynchronous writing of changed pages to shared external store in a distributed computing system |
JP2762453B2 (ja) * | 1988-04-06 | 1998-06-04 | 株式会社日立製作所 | 入出力構成変更方法 |
JPH0769882B2 (ja) * | 1988-05-11 | 1995-07-31 | 富士通株式会社 | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 |
US5450570A (en) * | 1988-09-09 | 1995-09-12 | Compaq Computer Corp. | Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution |
DE68924755D1 (de) * | 1988-10-31 | 1995-12-14 | Ibm | Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung. |
US5053942A (en) * | 1988-11-01 | 1991-10-01 | The Regents Of The University Of California | Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system |
DE68924051T2 (de) * | 1988-12-30 | 1996-05-02 | Ibm | Vielfacher Ein-/Ausgabe-Kanal. |
US5043874A (en) * | 1989-02-03 | 1991-08-27 | Digital Equipment Corporation | Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory |
US5267097A (en) * | 1989-03-06 | 1993-11-30 | Hitachi, Ltd. | Information transfer control system having rotary storage unit which uses a pseudo address mark |
EP0409808A3 (en) * | 1989-07-19 | 1991-11-27 | International Business Machines Corporation | Method for ensuring map integrity in a system-managed store of a computer |
JP2531802B2 (ja) * | 1989-09-28 | 1996-09-04 | 甲府日本電気株式会社 | リクエストバッファ制御システム |
US5239654A (en) * | 1989-11-17 | 1993-08-24 | Texas Instruments Incorporated | Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode |
AU650242B2 (en) * | 1989-11-28 | 1994-06-16 | International Business Machines Corporation | Methods and apparatus for dynamically managing input/output (I/O) connectivity |
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
US5212785A (en) * | 1990-04-06 | 1993-05-18 | Micro Technology, Inc. | Apparatus and method for controlling data flow between a computer and memory devices |
KR950008837B1 (ko) * | 1990-03-09 | 1995-08-08 | 후지쓰 가부시끼가이샤 | 멀티 프로세서 시스템용 제어시스템 |
US5388243A (en) * | 1990-03-09 | 1995-02-07 | Mti Technology Corporation | Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture |
US5226143A (en) * | 1990-03-14 | 1993-07-06 | International Business Machines Corporation | Multiprocessor system includes operating system for notifying only those cache managers who are holders of shared locks on a designated page by global lock manager |
US5185876A (en) * | 1990-03-14 | 1993-02-09 | Micro Technology, Inc. | Buffering system for dynamically providing data to multiple storage elements |
US5301290A (en) * | 1990-03-14 | 1994-04-05 | International Business Machines Corporation | Method for minimizing lock processing while ensuring consistency among pages common to local processor caches and a shared external store |
JP2575543B2 (ja) * | 1990-04-04 | 1997-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 同時アクセス管理方法 |
US5202856A (en) * | 1990-04-05 | 1993-04-13 | Micro Technology, Inc. | Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports |
US5956524A (en) * | 1990-04-06 | 1999-09-21 | Micro Technology Inc. | System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5214778A (en) * | 1990-04-06 | 1993-05-25 | Micro Technology, Inc. | Resource management in a multiple resource system |
US5261088A (en) * | 1990-04-26 | 1993-11-09 | International Business Machines Corporation | Managing locality in space reuse in a shadow written B-tree via interior node free space list |
US5157667A (en) * | 1990-04-30 | 1992-10-20 | International Business Machines Corporation | Methods and apparatus for performing fault isolation and failure analysis in link-connected systems |
JPH0540682A (ja) * | 1990-06-08 | 1993-02-19 | Internatl Business Mach Corp <Ibm> | アトミシテイを有する記憶装置の高可用性耐故障再配置 |
JPH0776950B2 (ja) * | 1990-06-22 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理方法及び装置 |
EP0472814B1 (de) * | 1990-08-31 | 1996-12-18 | International Business Machines Corporation | Kanäle in einem Rechnerein-Ausgabesystem |
US5654695A (en) * | 1991-02-22 | 1997-08-05 | International Business Machines Corporation | Multi-function network |
US5495474A (en) * | 1991-03-29 | 1996-02-27 | International Business Machines Corp. | Switch-based microchannel planar apparatus |
US5644712A (en) * | 1991-06-05 | 1997-07-01 | International Business Machines Corporation | Indirect addressing of channels via logical channel groups |
US5423026A (en) * | 1991-09-05 | 1995-06-06 | International Business Machines Corporation | Method and apparatus for performing control unit level recovery operations |
US5388217A (en) * | 1991-12-13 | 1995-02-07 | Cray Research, Inc. | Distributing system for multi-processor input and output using channel adapters |
JPH05252228A (ja) * | 1992-03-02 | 1993-09-28 | Mitsubishi Electric Corp | データ伝送装置及びその通信路管理方法 |
US5331673A (en) * | 1992-03-30 | 1994-07-19 | International Business Machines Corporation | Integrity of data objects used to maintain state information for shared data at a local complex |
US5379398A (en) * | 1992-04-20 | 1995-01-03 | International Business Machines Corporation | Method and system for concurrent access during backup copying of data |
US5261056A (en) * | 1992-06-01 | 1993-11-09 | The United States Of America As Represented By The Secretary Of The Air Force | N-port wide bandwidth cross-link register |
US5337414A (en) * | 1992-09-22 | 1994-08-09 | Unisys Corporation | Mass data storage and retrieval system |
US5471609A (en) * | 1992-09-22 | 1995-11-28 | International Business Machines Corporation | Method for identifying a system holding a `Reserve` |
US5452421A (en) * | 1992-09-23 | 1995-09-19 | International Business Machines Corporation | System for using register sets and state machines sets to communicate between storage controller and devices by using failure condition activity defined in a request |
JP2566728B2 (ja) * | 1992-10-30 | 1996-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 論理径路スケジューリング装置及び実行方法 |
US5463754A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corporation | Shared direct access storage device for fixed block architecture devices |
US5416915A (en) * | 1992-12-11 | 1995-05-16 | International Business Machines Corporation | Method and system for minimizing seek affinity and enhancing write sensitivity in a DASD array |
US5771367A (en) * | 1992-12-17 | 1998-06-23 | International Business Machines Corporation | Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores |
US5640595A (en) * | 1993-06-29 | 1997-06-17 | International Business Machines Corporation | Multimedia resource reservation system with graphical interface for manual input of resource reservation value |
US20030088611A1 (en) * | 1994-01-19 | 2003-05-08 | Mti Technology Corporation | Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
JP3796551B2 (ja) * | 1994-04-25 | 2006-07-12 | ソニー株式会社 | 情報記憶処理装置 |
US5544313A (en) * | 1994-05-11 | 1996-08-06 | International Business Machines Corporation | Baton passing optimization scheme for load balancing/configuration planning in a video-on-demand computer system |
US5487077A (en) * | 1994-05-23 | 1996-01-23 | International Business Machines Corporation | Location dependent variable error correction processing for multi-track recording media using variable length coding means |
US5548791A (en) * | 1994-07-25 | 1996-08-20 | International Business Machines Corporation | Input/output control system with plural channel paths to I/O devices |
US5666114A (en) * | 1994-11-22 | 1997-09-09 | International Business Machines Corporation | Method and means for managing linear mapped address spaces storing compressed data at the storage subsystem control unit or device level |
US5671441A (en) * | 1994-11-29 | 1997-09-23 | International Business Machines Corporation | Method and apparatus for automatic generation of I/O configuration descriptions |
US5630045A (en) * | 1994-12-06 | 1997-05-13 | International Business Machines Corporation | Device and method for fault tolerant dual fetch and store |
US5634028A (en) * | 1994-12-15 | 1997-05-27 | International Business Machines Corporation | Compact track address translation mapping system and method |
US5680580A (en) * | 1995-02-28 | 1997-10-21 | International Business Machines Corporation | Remote copy system for setting request interconnect bit in each adapter within storage controller and initiating request connect frame in response to the setting bit |
JPH08249254A (ja) * | 1995-03-15 | 1996-09-27 | Mitsubishi Electric Corp | マルチコンピュータシステム |
US5768623A (en) * | 1995-09-19 | 1998-06-16 | International Business Machines Corporation | System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers |
US5875479A (en) * | 1997-01-07 | 1999-02-23 | International Business Machines Corporation | Method and means for making a dual volume level copy in a DASD storage subsystem subject to updating during the copy interval |
US5968182A (en) * | 1997-05-12 | 1999-10-19 | International Business Machines Corporation | Method and means for utilizing device long busy response for resolving detected anomalies at the lowest level in a hierarchical, demand/response storage management subsystem |
US6038619A (en) * | 1997-05-29 | 2000-03-14 | International Business Machines Corporation | Disk drive initiated data transfers responsive to sequential or near sequential read or write requests |
US6148261A (en) * | 1997-06-20 | 2000-11-14 | American Calcar, Inc. | Personal communication system to send and receive voice data positioning information |
US6061807A (en) * | 1997-06-27 | 2000-05-09 | International Business Machines Corporation | Methods systems and computer products for error recovery of endpoint nodes |
US6112277A (en) * | 1997-09-25 | 2000-08-29 | International Business Machines Corporation | Method and means for reducing device contention by random accessing and partial track staging of records according to a first DASD format but device mapped according to a second DASD format |
US6112255A (en) * | 1997-11-13 | 2000-08-29 | International Business Machines Corporation | Method and means for managing disk drive level logic and buffer modified access paths for enhanced raid array data rebuild and write update operations |
US5930497A (en) * | 1997-12-11 | 1999-07-27 | International Business Machines Corporation | Method and means for generation of realistic access patterns in storage subsystem benchmarking and other tests |
US6219751B1 (en) | 1998-04-28 | 2001-04-17 | International Business Machines Corporation | Device level coordination of access operations among multiple raid control units |
JPH11331890A (ja) * | 1998-05-08 | 1999-11-30 | Fujitsu Ltd | 情報処理システム |
US6070225A (en) * | 1998-06-01 | 2000-05-30 | International Business Machines Corporation | Method and apparatus for optimizing access to coded indicia hierarchically stored on at least one surface of a cyclic, multitracked recording device |
US6438595B1 (en) * | 1998-06-24 | 2002-08-20 | Emc Corporation | Load balancing using directory services in a data processing system |
US6195703B1 (en) | 1998-06-24 | 2001-02-27 | Emc Corporation | Dynamic routing for performance partitioning in a data processing network |
US6144994A (en) * | 1998-06-25 | 2000-11-07 | Lucent Technologies Inc. | Interface for flexible address bandwidth allocation |
US6260120B1 (en) | 1998-06-29 | 2001-07-10 | Emc Corporation | Storage mapping and partitioning among multiple host processors in the presence of login state changes and host controller replacement |
US6421711B1 (en) * | 1998-06-29 | 2002-07-16 | Emc Corporation | Virtual ports for data transferring of a data storage system |
US6640264B1 (en) * | 1998-07-20 | 2003-10-28 | Gary W Moore | Incremental state logic methodology and apparatus for logic based program control |
US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
KR100380651B1 (ko) * | 1998-10-02 | 2003-07-18 | 삼성전자주식회사 | 에이알시네트워크의데이터다중처리방법 |
US6453392B1 (en) | 1998-11-10 | 2002-09-17 | International Business Machines Corporation | Method of and apparatus for sharing dedicated devices between virtual machine guests |
JP3696740B2 (ja) * | 1998-12-07 | 2005-09-21 | 富士通株式会社 | チャネルインタフェース再結合制御方法およびファイル制御装置 |
US6343324B1 (en) * | 1999-09-13 | 2002-01-29 | International Business Machines Corporation | Method and system for controlling access share storage devices in a network environment by configuring host-to-volume mapping data structures in the controller memory for granting and denying access to the devices |
US6542812B1 (en) * | 1999-10-19 | 2003-04-01 | American Calcar Inc. | Technique for effective navigation based on user preferences |
US7039657B1 (en) * | 1999-11-09 | 2006-05-02 | International Business Machines Corporation | Method, system, and program for accessing data from storage systems |
US6934817B2 (en) * | 2000-03-31 | 2005-08-23 | Intel Corporation | Controlling access to multiple memory zones in an isolated execution environment |
US7356817B1 (en) | 2000-03-31 | 2008-04-08 | Intel Corporation | Real-time scheduling of virtual machines |
US6957332B1 (en) * | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
US7013484B1 (en) | 2000-03-31 | 2006-03-14 | Intel Corporation | Managing a secure environment using a chipset in isolated execution mode |
US6990579B1 (en) | 2000-03-31 | 2006-01-24 | Intel Corporation | Platform and method for remote attestation of a platform |
US7089418B1 (en) | 2000-03-31 | 2006-08-08 | Intel Corporation | Managing accesses in a processor for isolated execution |
US7111176B1 (en) | 2000-03-31 | 2006-09-19 | Intel Corporation | Generating isolated bus cycles for isolated execution |
US6996710B1 (en) | 2000-03-31 | 2006-02-07 | Intel Corporation | Platform and method for issuing and certifying a hardware-protected attestation key |
US7082615B1 (en) | 2000-03-31 | 2006-07-25 | Intel Corporation | Protecting software environment in isolated execution |
US6976162B1 (en) | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
US6754682B1 (en) * | 2000-07-10 | 2004-06-22 | Emc Corporation | Method and apparatus for enabling consistent ancillary disk array storage device operations with respect to a main application |
US6954881B1 (en) | 2000-10-13 | 2005-10-11 | International Business Machines Corporation | Method and apparatus for providing multi-path I/O in non-concurrent clustering environment using SCSI-3 persistent reserve |
US7215781B2 (en) * | 2000-12-22 | 2007-05-08 | Intel Corporation | Creation and distribution of a secret value between two devices |
US6907600B2 (en) | 2000-12-27 | 2005-06-14 | Intel Corporation | Virtual translation lookaside buffer |
US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
US7035963B2 (en) * | 2000-12-27 | 2006-04-25 | Intel Corporation | Method for resolving address space conflicts between a virtual machine monitor and a guest operating system |
US7225441B2 (en) * | 2000-12-27 | 2007-05-29 | Intel Corporation | Mechanism for providing power management through virtualization |
US7117376B2 (en) * | 2000-12-28 | 2006-10-03 | Intel Corporation | Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations |
US7272831B2 (en) * | 2001-03-30 | 2007-09-18 | Intel Corporation | Method and apparatus for constructing host processor soft devices independent of the host processor operating system |
US20020144121A1 (en) * | 2001-03-30 | 2002-10-03 | Ellison Carl M. | Checking file integrity using signature generated in isolated execution |
US7096497B2 (en) * | 2001-03-30 | 2006-08-22 | Intel Corporation | File checking using remote signing authority via a network |
US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
US20030079056A1 (en) * | 2001-10-18 | 2003-04-24 | Taylor Scott E. | Managing network connections in a system |
US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
US7103771B2 (en) * | 2001-12-17 | 2006-09-05 | Intel Corporation | Connecting a virtual token to a physical token |
US20030126454A1 (en) * | 2001-12-28 | 2003-07-03 | Glew Andrew F. | Authenticated code method and apparatus |
US20030126453A1 (en) * | 2001-12-31 | 2003-07-03 | Glew Andrew F. | Processor supporting execution of an authenticated code instruction |
US7308576B2 (en) * | 2001-12-31 | 2007-12-11 | Intel Corporation | Authenticated code module |
US7480806B2 (en) * | 2002-02-22 | 2009-01-20 | Intel Corporation | Multi-token seal and unseal |
US7631196B2 (en) | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
US7028149B2 (en) * | 2002-03-29 | 2006-04-11 | Intel Corporation | System and method for resetting a platform configuration register |
US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
US20030191943A1 (en) * | 2002-04-05 | 2003-10-09 | Poisner David I. | Methods and arrangements to register code |
US20030196096A1 (en) * | 2002-04-12 | 2003-10-16 | Sutton James A. | Microcode patch authentication |
US7076669B2 (en) * | 2002-04-15 | 2006-07-11 | Intel Corporation | Method and apparatus for communicating securely with a token |
US7058807B2 (en) * | 2002-04-15 | 2006-06-06 | Intel Corporation | Validation of inclusion of a platform within a data center |
US20030196100A1 (en) * | 2002-04-15 | 2003-10-16 | Grawrock David W. | Protection against memory attacks following reset |
US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
US7139890B2 (en) * | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
US20030229794A1 (en) * | 2002-06-07 | 2003-12-11 | Sutton James A. | System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container |
US7142674B2 (en) * | 2002-06-18 | 2006-11-28 | Intel Corporation | Method of confirming a secure key exchange |
US7392415B2 (en) * | 2002-06-26 | 2008-06-24 | Intel Corporation | Sleep protection |
US20040003321A1 (en) * | 2002-06-27 | 2004-01-01 | Glew Andrew F. | Initialization of protected system |
US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
US7296267B2 (en) * | 2002-07-12 | 2007-11-13 | Intel Corporation | System and method for binding virtual machines to hardware contexts |
US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
US20040117532A1 (en) * | 2002-12-11 | 2004-06-17 | Bennett Steven M. | Mechanism for controlling external interrupts in a virtual machine system |
US7073042B2 (en) * | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
US7318235B2 (en) * | 2002-12-16 | 2008-01-08 | Intel Corporation | Attestation using both fixed token and portable token |
US20040117318A1 (en) * | 2002-12-16 | 2004-06-17 | Grawrock David W. | Portable token controlling trusted environment launch |
US20040128345A1 (en) * | 2002-12-27 | 2004-07-01 | Robinson Scott H. | Dynamic service registry |
US7900017B2 (en) * | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
US20040128528A1 (en) * | 2002-12-31 | 2004-07-01 | Poisner David I. | Trusted real time clock |
US7076802B2 (en) * | 2002-12-31 | 2006-07-11 | Intel Corporation | Trusted system clock |
US7174550B2 (en) * | 2003-05-12 | 2007-02-06 | International Business Machines Corporation | Sharing communications adapters across a plurality of input/output subsystem images |
US7127599B2 (en) * | 2003-05-12 | 2006-10-24 | International Business Machines Corporation | Managing configurations of input/output system images of an input/output subsystem, wherein a configuration is modified without restarting the input/output subsystem to effect a modification |
US6996638B2 (en) * | 2003-05-12 | 2006-02-07 | International Business Machines Corporation | Method, system and program products for enhancing input/output processing for operating system images of a computing environment |
US7290070B2 (en) * | 2003-05-12 | 2007-10-30 | International Business Machines Corporation | Multiple logical input/output subsystem facility |
US7177961B2 (en) * | 2003-05-12 | 2007-02-13 | International Business Machines Corporation | Managing access, by operating system images of a computing environment, of input/output resources of the computing environment |
US7000036B2 (en) | 2003-05-12 | 2006-02-14 | International Business Machines Corporation | Extended input/output measurement facilities |
US7130938B2 (en) * | 2003-05-12 | 2006-10-31 | International Business Machines Corporation | Method, system and program products for identifying communications adapters of a computing environment |
US20050044292A1 (en) * | 2003-08-19 | 2005-02-24 | Mckeen Francis X. | Method and apparatus to retain system control when a buffer overflow attack occurs |
US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
US7287197B2 (en) | 2003-09-15 | 2007-10-23 | Intel Corporation | Vectoring an interrupt or exception upon resuming operation of a virtual machine |
US8079034B2 (en) * | 2003-09-15 | 2011-12-13 | Intel Corporation | Optimizing processor-managed resources based on the behavior of a virtual machine monitor |
US7739521B2 (en) * | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
US7610611B2 (en) * | 2003-09-19 | 2009-10-27 | Moran Douglas R | Prioritized address decoder |
US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
US7366305B2 (en) * | 2003-09-30 | 2008-04-29 | Intel Corporation | Platform and method for establishing trust without revealing identity |
US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
US7636844B2 (en) | 2003-11-17 | 2009-12-22 | Intel Corporation | Method and system to provide a trusted channel within a computer system for a SIM device |
US20050108534A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Providing services to an open platform implementing subscriber identity module (SIM) capabilities |
US20050108171A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform |
US8156343B2 (en) * | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
US7826386B2 (en) * | 2003-12-08 | 2010-11-02 | International Business Machines Corporation | Facilitating the configuring of communications environments |
US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
US20050133582A1 (en) * | 2003-12-22 | 2005-06-23 | Bajikar Sundeep M. | Method and apparatus for providing a trusted time stamp in an open platform |
US20050152539A1 (en) * | 2004-01-12 | 2005-07-14 | Brickell Ernie F. | Method of protecting cryptographic operations from side channel attacks |
US7277968B2 (en) * | 2004-01-23 | 2007-10-02 | International Business Machines Corporation | Managing sets of input/output communications subadapters of an input/output subsystem |
US7802085B2 (en) * | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
US20050216920A1 (en) * | 2004-03-24 | 2005-09-29 | Vijay Tewari | Use of a virtual machine to emulate a hardware device |
US7356735B2 (en) * | 2004-03-30 | 2008-04-08 | Intel Corporation | Providing support for single stepping a virtual machine in a virtual machine environment |
US7620949B2 (en) * | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
US7490070B2 (en) | 2004-06-10 | 2009-02-10 | Intel Corporation | Apparatus and method for proving the denial of a direct proof signature |
US20050288056A1 (en) * | 2004-06-29 | 2005-12-29 | Bajikar Sundeep M | System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module |
US7305592B2 (en) * | 2004-06-30 | 2007-12-04 | Intel Corporation | Support for nested fault in a virtual machine environment |
US20060020720A1 (en) * | 2004-07-23 | 2006-01-26 | Lsi Logic Corporation | Multi-controller IO shipping |
US7743180B2 (en) * | 2004-08-10 | 2010-06-22 | International Business Machines Corporation | Method, system, and program for managing path groups to an input/output (I/O) device |
US20060036790A1 (en) * | 2004-08-10 | 2006-02-16 | Peterson Beth A | Method, system, and program for returning attention to a processing system requesting a lock |
US7840962B2 (en) * | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
US8924728B2 (en) | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
US8533777B2 (en) * | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
US7395405B2 (en) * | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
JP4774099B2 (ja) * | 2006-02-27 | 2011-09-14 | 富士通株式会社 | 演算処理装置、情報処理装置及び演算処理装置の制御方法 |
US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
US7689786B1 (en) | 2006-09-29 | 2010-03-30 | Emc Corporation | Techniques for overriding device reservations |
US7500023B2 (en) * | 2006-10-10 | 2009-03-03 | International Business Machines Corporation | Facilitating input/output processing by using transport control words to reduce input/output communications |
JP4930224B2 (ja) * | 2007-06-29 | 2012-05-16 | ブラザー工業株式会社 | ネットワーク装置 |
US8117347B2 (en) | 2008-02-14 | 2012-02-14 | International Business Machines Corporation | Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system |
US7937507B2 (en) * | 2008-02-14 | 2011-05-03 | International Business Machines Corporation | Extended measurement word determination at a channel subsystem of an I/O processing system |
US9052837B2 (en) | 2008-02-14 | 2015-06-09 | International Business Machines Corporation | Processing communication data in a ships passing condition |
US7890668B2 (en) * | 2008-02-14 | 2011-02-15 | International Business Machines Corporation | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous |
US7941570B2 (en) * | 2008-02-14 | 2011-05-10 | International Business Machines Corporation | Bi-directional data transfer within a single I/O operation |
US8001298B2 (en) * | 2008-02-14 | 2011-08-16 | International Business Machines Corporation | Providing extended measurement data in an I/O processing system |
US8478915B2 (en) | 2008-02-14 | 2013-07-02 | International Business Machines Corporation | Determining extended capability of a channel path |
US7934026B2 (en) * | 2008-09-17 | 2011-04-26 | International Business Machines Corporation | Apparatus and method to preserve one or more logical communication paths in a data processing system |
US8332542B2 (en) | 2009-11-12 | 2012-12-11 | International Business Machines Corporation | Communication with input/output system devices |
US8364854B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8364853B2 (en) | 2011-06-01 | 2013-01-29 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8583988B2 (en) | 2011-06-01 | 2013-11-12 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8677027B2 (en) | 2011-06-01 | 2014-03-18 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US8738811B2 (en) | 2011-06-01 | 2014-05-27 | International Business Machines Corporation | Fibre channel input/output data routing system and method |
US9021155B2 (en) | 2011-06-01 | 2015-04-28 | International Business Machines Corporation | Fibre channel input/output data routing including discarding of data transfer requests in response to error detection |
US8346978B1 (en) | 2011-06-30 | 2013-01-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8312176B1 (en) | 2011-06-30 | 2012-11-13 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8473641B2 (en) | 2011-06-30 | 2013-06-25 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8549185B2 (en) | 2011-06-30 | 2013-10-01 | International Business Machines Corporation | Facilitating transport mode input/output operations between a channel subsystem and input/output devices |
US8918542B2 (en) | 2013-03-15 | 2014-12-23 | International Business Machines Corporation | Facilitating transport mode data transfer between a channel subsystem and input/output devices |
US8990439B2 (en) | 2013-05-29 | 2015-03-24 | International Business Machines Corporation | Transport mode data transfer between a channel subsystem and input/output devices |
US9377958B2 (en) * | 2014-08-12 | 2016-06-28 | Facebook, Inc. | Allocation of read/write channels for storage devices |
US10037147B2 (en) | 2015-12-14 | 2018-07-31 | International Business Machines Corporation | Sharing files in a multisystem environment |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3274561A (en) * | 1962-11-30 | 1966-09-20 | Burroughs Corp | Data processor input/output control system |
US3386082A (en) * | 1965-06-02 | 1968-05-28 | Ibm | Configuration control in multiprocessors |
US3593302A (en) * | 1967-03-31 | 1971-07-13 | Nippon Electric Co | Periphery-control-units switching device |
US3564502A (en) * | 1968-01-15 | 1971-02-16 | Ibm | Channel position signaling method and means |
US3581286A (en) * | 1969-01-13 | 1971-05-25 | Ibm | Module switching apparatus with status sensing and dynamic sharing of modules |
US3639909A (en) * | 1970-01-26 | 1972-02-01 | Burroughs Corp | Multichannel input/output control with automatic channel selection |
US3675209A (en) * | 1970-02-06 | 1972-07-04 | Burroughs Corp | Autonomous multiple-path input/output control system |
US3725864A (en) * | 1971-03-03 | 1973-04-03 | Ibm | Input/output control |
US3716837A (en) * | 1971-04-22 | 1973-02-13 | Ibm | Interrupt handling |
US3812469A (en) * | 1972-05-12 | 1974-05-21 | Burroughs Corp | Multiprocessing system having means for partitioning into independent processing subsystems |
JPS5615528B2 (de) * | 1973-04-28 | 1981-04-10 | ||
US4004277A (en) * | 1974-05-29 | 1977-01-18 | Gavril Bruce D | Switching system for non-symmetrical sharing of computer peripheral equipment |
-
1978
- 1978-05-08 US US05/904,050 patent/US4207609A/en not_active Expired - Lifetime
-
1979
- 1979-03-23 CA CA324,199A patent/CA1116260A/en not_active Expired
- 1979-03-30 AU AU45640/79A patent/AU521915B2/en not_active Ceased
- 1979-04-04 FR FR7909110A patent/FR2425676B1/fr not_active Expired
- 1979-04-09 CH CH333579A patent/CH637229A5/de not_active IP Right Cessation
- 1979-04-09 JP JP54042085A patent/JPS5838818B2/ja not_active Expired
- 1979-04-27 IT IT22196/79A patent/IT1166776B/it active
- 1979-04-28 DE DE2917441A patent/DE2917441C3/de not_active Expired
- 1979-05-03 GB GB7915513A patent/GB2020456B/en not_active Expired
- 1979-05-04 BR BR7902718A patent/BR7902718A/pt unknown
- 1979-05-07 SE SE7903939A patent/SE440960B/sv unknown
- 1979-05-07 ES ES480295A patent/ES480295A1/es not_active Expired
- 1979-05-08 NL NL7903614A patent/NL7903614A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
SE440960B (sv) | 1985-08-26 |
GB2020456A (en) | 1979-11-14 |
ES480295A1 (es) | 1980-01-01 |
BR7902718A (pt) | 1979-11-27 |
SE7903939L (sv) | 1979-11-09 |
AU4564079A (en) | 1979-11-15 |
NL7903614A (nl) | 1979-11-12 |
IT1166776B (it) | 1987-05-06 |
JPS5838818B2 (ja) | 1983-08-25 |
AU521915B2 (en) | 1982-05-06 |
CH637229A5 (de) | 1983-07-15 |
FR2425676B1 (fr) | 1986-02-21 |
JPS54146941A (en) | 1979-11-16 |
DE2917441A1 (de) | 1979-11-15 |
IT7922196A0 (it) | 1979-04-27 |
US4207609A (en) | 1980-06-10 |
CA1116260A (en) | 1982-01-12 |
FR2425676A1 (fr) | 1979-12-07 |
DE2917441C3 (de) | 1982-01-07 |
GB2020456B (en) | 1982-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2917441C3 (de) | Verfahren und Schaltungsanordnung zur datenwegunabhängigen Reservierung, Freigabe und Wiederverbindung nach Unterbrechung von Ein- und/oder Ausgabegeräten und Speichergeräten in einem datenverarbeitenden Multiprozessorsystem | |
DE69636663T2 (de) | System und Verfahren zur Zugriffsverteilung von Mehrfachspeichermatrixen zwischen Mehrfachwirtrechnersystemen | |
DE2760322C2 (de) | ||
DE60212626T2 (de) | Endknotenunterteilung mittels lokaler identifikatoren | |
DE60314347T2 (de) | Betriebsmittelverwaltungsgerät | |
DE69833914T2 (de) | Architektur eines Multiprozessorrechners mit mehreren Betriebssysteminstanzen und softwaregesteuerter Betriebsmittelzuteilung | |
CH634940A5 (en) | Channel-adapter arrangement | |
DE69533230T2 (de) | Verfahren und vorrichtung zur verbesserung der fehlertoleranz eines netzwerkes | |
DE69736872T2 (de) | Datenverarbeitungssystem | |
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
WO2008006622A1 (de) | Netzwerksystem und verfahren zur steuerung parallel existierender adressräume | |
DE3934145A1 (de) | Platteneinheit-steuerungsvorrichtung und informationsverarbeitungssystem, das dieselbe enthaelt | |
EP0882267B1 (de) | Mehrprozessor-zentraleinheit | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE69830113T2 (de) | Verfahren zur Adresseneinstellung und Kommunikationssystem das dieses verwendet | |
EP2825968B1 (de) | Modulares serversystem, i/o-modul und switching-verfahren | |
DE102021108294B4 (de) | System und verfahren für skalierbare hardware-kohärente speicherknoten | |
DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem | |
DE102006025133A1 (de) | Speicher- und Speicherkommunikationssystem | |
DE102006009034B3 (de) | Verfahren zum Betreiben eines Bussystems sowie Halbleiter-Bauelement, insbesondere Mikroprozessor- bzw. Mikrocontroller | |
DE19905541B4 (de) | Verfahren zum Steuern des Speicherzugriffs in einer Maschine mit einem Speicher mit ungleichmäßigem Zugriff und Maschine zur Ausführung eines solchen Verfahrens | |
DE2845218C2 (de) | Mikroprogrammgesteuerte Ein-/Ausgabeeinrichtung und Verfahren zum Durchführen von Ein-/Ausgabeoperationen | |
EP1076856A1 (de) | Cache-speicher für zweidimensionale datenfelder | |
DE2900380C2 (de) | ||
WO2024068460A1 (de) | Backupverfahren von für an ein netzwerk angeschaltete netzwerkgeräte und hierzu eingerichtetes netzwerkgerät |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |