DE2924233A1

DE2924233A1 - Verfahren zur herstellung mehrfacher bilder in einer abtastvorrichtung

Info

Publication number: DE2924233A1
Application number: DE19792924233
Authority: DE
Inventors: Takakazu Kurivama; Minoru Nasu; Nobuo Sanaga
Original assignee: INT ELECTRONIC PHOTO
Current assignee: INT ELECTRONIC PHOTO
Priority date: 1978-06-22
Filing date: 1979-06-15
Publication date: 1980-01-10
Also published as: FR2434530A1; DE2924233C2; IT7968268A0; IT1165215B; FR2434530B1; GB2026813B; DK252279A; GB2026813A; SE436461B; US4305093A; IL57565A; SE7905237L

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1. Insbesondere bezieht sie sich auf ein Verfahren, bei dem durch einen Abtastvorgang einzeilige Komponenten mehrfacher Bilder erhalten werden können.

Es sind Farbbildabtastvorrichtungen zur Erzeugung mehrer Farbauszugbilder bzw. Farbzerlegungsbilder aus einer farbigen Vorlage bekannt, bei der durch einen Abtastvorgang einzeilige Komponenten von Mehrfachbildern erhalten werden. Bei der bekannten Farbbildabtastvorrichtung wird die zu reproduzierende farbige Vorlage optisch abgetastet und es werden die Farben zerlegt, um eine Vielzahl von Farbauszugbildsignalen zu erhalten, die die Dichte der entsprechenden Farbkomponenten angeben und diese Farbauszugbildsignale werden getrennt in unabhängigen Speichereinheiten gespeichert. Eine auf der Bildreproduzierseite angeordnete Trommel, auf der ein zu belichtender Film aufge-

¹ Ö0988?/0716

wickelt wird, wird in Umfangsrichtung in gleiche Abschnitte unterteilt. Die Anzahl der unterteilten Abschnitte entspricht der Anzahl der erwähnten Farbauszugbildsignale. Jedesmal wenn ein Belichtungskopf die jeweilige Grenze zwischen benachbarten unterteilten Abschnitten passiert, wird ein Abschnittsignal erzeugt und die Speichereinheiten zum Auslesen der Farbauszugbildsignale werden abhängig von den so erzeugten Abschnittsignalen nacheinander umgeschaltet. Die Folge ist eine Vielzahl von Bildern, die in Umfangsrichtung der Entwicklungstrommel durch den fortlaufenden Abtastvorgang des Belichtungskopfes erzeugt werden.

Ein erster Mangel dieser bekannten Technik ist, daß Schnittstellen bzw. Versetzungen in den erzeugten Bildern verursacht werden, falls die Zeitsteuerung der Abschnittsignale nicht mit der Zeitsteuerung der Einleitung des Abtastvorgangs übereinstimmt, da jedes Farbauszugbildsignal aus der entsprechenden Speichereinheit abhängig vom Abschnittsignal ausgelesen wird. Ändert sich die Größe einer derartigen Versetzung im Laufe der Zeit, dann entstehen bei den erzeugten Bildern Verzerrungen.

Ein zweiter Mangel der bekannten Technik besteht darin, daß es nicht möglich ist, Bilder in einer größeren Anzahl als der vorgegebenen Anzahl der vorhandenen Speichereinheiten

_1/2 . 909882/0718

29/4233

zu erzeugen, da die Spexchereinheiten so angeordnet sind, daß einer Speichereinheit die Speicherung einer Art eines Farbauszugbildsignals zugewiesen ist. Falls die Anzahl von erzeugten Bildern kleiner als die vorgegebene Anzahl an Spexchereinheiten ist, werden einige dieser Spexchereinheiten für die Reproduktion nicht ausgenutzt und die Speicherkapazität des gesamten Speichersystems ist nicht vollständig genutzt.

Ziel dieser Erfindung ist ein Verfahren der einleitend genannten Art,mit dem Bilder hoher Qualität frei von Verzerrungen hergestellt werden können. Ferner soll bei einem Verfahren dieser Art eine bessere Nutzung der Speicherkapazität des Speichersystems ermöglicht werden.

Die Erfindung ist durch die im Patentanspruch 1 angegebenen Merkmale gekennzeichnet.

Bei dem erfindungsgemäßen Verfahren wird der verfügbare Speicherbereich eines Speichers in eine Vielzahl von Speicherabschnitten unterteilt, von denen jeder die gleiche Speicherkapazität aufweist. Die Anzahl der Speicherabschnitte ist gleich der Anzahl der zu erzeugenden Bilder. Eine Vielzahl digitaler Bildsignale, die durch opto-elektrisches Abtasten einer Abtastzeile wenigstens einer Vorlage erhalten

909882/0 716

wird, wird in paralleler Einspeisung gleichzeitig in den betreffenden Speicherabschnitten gespeichert. Eine Vielzahl von gespeicherten digitalen Bildsignalen wird seriell aus dem Speicher herausgenommen, indem unabhängig von den Speicherabschnitten sequentiell der Zugriff zu dem gesamten verfügbaren Speicherbereich hergestellt wird. Danach wird eine Zeile einer Ausgabe-bzw. Ausgangsoberfläche elektro-optisch abhängig von der Vielzahl der aus dem Speicher herausgezogenen digitalen Bildsignale behandelt, um mehrere bzw. mehrfache Bilder der einen abgetasteten Zeile der Vorlage längs der Richtung der Abtastzeile zu bilden. Die Reihe dieser Vorgänge vom Einspeichern bis zum Behandeln wird aufeinanderfolgend wiederholt, bis sämtliche Zeilen der Ausgabeoberfläche behandelt sind. Wenn die digitalen Bildsignale aus dem Speicher genommen werden, wird der Speicherbereich nacheinander dem Zugriff unterworfen. Demgemäß kann bei dem erfindungsgemäßen Verfahren die Bildung von Verzerrungen vollständig verhindert werden, die bei der bekannten Technik durch eine Abweichung des zeitlichen Ablaufs des Umschaltens in den Speichereinheiten verursacht wird und es wird damit eine gute Qualität der Bilder erhalten.

Da bei dem erfindungsgemäßen Verfahren darüberhinaus der Speicherbereich des Speichers in gleiche Abschnitte unter-

809882/0716

teilt ist, deren Zahl der Zahl der zu erzeugenden Bilder entspricht, kann die Speicherkapazität effektiv genutzt wenden.

Die Erfindung wird anhand von 11 Figuren näher erläutert. Es zeigen

; Fig. 1 ein Blockdiagranun, das schematisch

eine Ausführungsform eines erfindungsgemäßen Verfahrens darstellt;

Fig. 2 ein Schaubild, das den mechanischen

Aufbau der Bildzerlegungsabtastvorrichtung und der Belichtungsabtastvorrichtung bei der in Fig. 1 dargestellten Ausführungsform veranschaulicht;

Fig. 3 ein Blockdiagranun, das im einzelnen den

Aufbau des A/D-Wandlers, der Speichereinheit, des D/A-Wandlers und der Steuerschaltung bei der Ausführungsform nach Fig. 1 veranschaulicht;

fi 0 9 8 8 ? / 0 7 11 ORIGINAL INSPECTED

Fig. 4 ein Schaltungsdiagramm, das im einzelnen

den Speicherwähler der in Fig. 3 dargestellten Anordnung veranschaulicht;

Fig. 5 ein Schaltungsdiagramm, das im einzelnen

das Speicherbereichauswahlglied der in Fig. 3 dargestellten Anordnung veranschaulicht;

Fig. 6 ein Zeitdiagramm, das die Vorgänge des

Einschreibens der Daten in die Speichereinheit und des Auslesens der Daten aus dieser bei dem erfindungsgemäßen Verfahren veranschaulicht;

Fig. 7 ein Blockdiagramm, das eine Ausführungs

form des Schaltungsaufbaus bei der in Fig. 1 dargestellten Ausführungsform veranschaulicht, der zum Bilden der Eingangsabtastimpulse und der Ausgangsabtastimpulse dient;

Fig. 8 ein Blockdiagramm,. das eine weitere Aus

führungsform eines Schaltungsaufbaus Bilden von Eingangsabtastimpulsen und Ausgangsabtastimpulsen veranschaulicht;

809882/0718

Fig. 9

und 10 Diagramme zur Darstellung der Beziehungen

der Einschreibgeschwindigkeit in die Speichereinheit und der Auslesegeschwindigkeit aus dieser bezogen auf das Bereichsausnutzungsverhältnis in der Speichereinheit, und

Fig. 11 ein Blockdiagramm, das den Aufbau eines

Teils einer weiteren Ausführungsform der Erfindung veranschaulicht.

Fig. 1 ist ein Blockdiagramm, das schematisch eine bevorzugte Ausführungsform der Erfindung darstellt. Es wird ein Farbbildabtastgerät zur Herstellung von Druckplatten verwendet, um aus einer farbigen Vorlage eine Vielzahl von Farbzerlegungsbildern bzw. Farbauszügen zu erhalten. Mit dem Bezugszeichen 20 ist eine Bildzerlegungsabtastvorrichtung zum optischen Abtasten einer farbigen Vorlage, zum Zerlegen des durch den Abtastvorgang erhaltenen optischen Signals in eine Vielzahl von Farben unter Verwendung einer Vielzahl optischer Filter und zum Umwandeln der optischen Signale der betreffenden zerlegten Farbkomponenten in elektrische Farbkomponentensignale bezeichnet, von denen die elektrischen

29.^233

Pegel jeweils die Dichte der Farbkomponenten angeben. Eine Farbrechenschaltung 22 führt bei den von der BiIdzerlegungsabtastvorrichtung 20 aüsgesandten Farbkomponentensignalen verschiedene Farbberechnungen aus und bildet für die Wiedergabe der farbigen Vorlage analoge Bildsignale, die den betreffenden Farbauszügen entsprechen. Die Farbberechnungen, die in einer Farbberechnungsschaltüng dieser Art durchgeführt werden, sind bekannt als Farbkorrektur, Farbtonsteuerung, Dichtepressung, Beseitigung blasser Farben, Unscharfesteuerung und Steuerung der Abstufung. Durch die Farbberechnungsschaltüng 22 dieser Ausführungsform werden sämtliche oder einige dieser Berechnungen ausgeführt. Aus Gründen der Vereinfachung ist bei dem vorliegenden Ausführungsbeispiel jedoch der Fall dargestellt, bei dem die BiIdzerlegungsabtastvorrichtung 20 drei Farbkomponentensignale, z.. B. Gelb-, Magenta- und Zyanin-Farbsignale erzeugt und die Farbberechnungsschaltüng 2 2 gleichzeitig sechs analoge Farbauszugsignale z. B. Gelb-, Zyanin-, Magenta-, Schwarz-, blasse Zyanin- und blasse Magenta-Farbauszugsignale aus dem durch die Bildzerlegungsabtastvorrichtung 20 erzeugten ■p'arbkomnonentensianaien erzeugt. Bei dem vorliegenden Ausführungsbeispiel ist deshalb die Anzahl der zu erzeugenden Farbauszugbilder sechs.

Ein Analog-Digital-Wandler 24 (A/D-Wandler) enthält analog-

6/7 "

9 0 9 8 8 2 / C 7 1 B ORIGINAL INSPECTED

digitale Wandlerelemente, deren Anzahl gleich der maximalen Anzahl erzeugbarer Farbauszugbilder ist, vorzugsweise etwa Bei diesem A/D-Wandler 24 werden die den betreffenden A/D-Wandlerelementen zugeführten Farbauszugeingangssignale gleichzeitig abgetastet und digitale Farbauszugsignale erzeugt, die jeweils die Dichte der betreffenden Farbauszüge des jeweiligen Bildelementes angeben. Bei dem vorliegenden Ausführungsbeispiel wird ein Farbauszug eines Bildelementes durch ein Binärsignal von 8 Bit ausgedrückt. Der Abtastvorgang wird bei der erwähnten A/D-Umwandlung synchron zu den über eine Leitung 26 von einer Steuerschaltung 28 übertragenen Eingangsabtastimpulsen ISP durchgeführt.

Die durch den A/D-Wandler 24 gebildeten entsprechenden digitalen Farbauszugsignale werden über Leitungen 30 parallel in eine Speichereinheit 32 übertragen. Jede Leitung 30 besteht aus Leitungen von 8 Bit. In der Speichereinheit 32 wird ein Wort aus 8 Bit aufgebaut und jedem Wort eine Adresse zugeordnet. Die Speichereinheit 32 ist so ausgebildet, daß der verfügbare Speicherbereich der Einheit 32 gleichmäßig in Speicherabschnitte unterteilt werden kann, von denen jedes die gleiche Anzahl von Worten hat. Die Anzahl derartiger durch Teilen des gesamten Speicherbereiches der Speichereinheit 32 gebildeten Speicherabschnitte ist so gewählt, daß

Ö09882/0 718

297^233

sie der Anzahl der zu erzeugenden Farbauszugbilder (Farbzerlegungsbilder) entspricht. Da bei dem vorliegenden Ausführungsbeispiel die Anzahl der zu erzeugenden Farbauszugbilder 6 .ist, wird die Speichereinheit 32 gleichmäßig in sechs Abschnitte unterteilt. Die der Speichereinheit 32 zugeführten digitalen Farbauszugsignale werden unabhängig parallel in die entsprechenden Speicherabschnitte eingeschrieben. In sämtlichen Speicherabschnitten wird der Einschreibvorgang gleichzeitig von einer Adressenposition aus eingeleitet, die der untersten Adressenposition der betreffenden Speicherabschnitte entspricht und die Schreibadressen werden nacheinander in jedem Speicherabschnitt synchron mit den Eingangsabtastimpulsen ISP weitergeschoben. Ein Zyklus des Schreibvorgangs ist beendet, wenn eine Adressenposition, die der obersten Adressenposition entspricht, zu dem jeweiligen Speicherabschnitt Zugang gefunden hat. Ein Zyklus des Schreibvorgangs wird einmal während eines Abtastvorgangs der Bildzerlegungsabtastvorrichtung 20 in Richtung der Abtastzeile durchgeführt. Wenn deshalb die Bildzerlegungsabtastvorrichtung 20 einen Abtastvorgang in Richtung der Abtastzeile· durchführt , werden die digitalen Farbauszugsignale einer Wortzahl im jeweiligen Speicherabschnitt der Speichereinheit 32 gespeichert, die einer Abtastzeile entspricht.

Wenn die in der Speichereinheit 32 gespeicherten Daten aus

909882/07 18

dieser ausgelesen werden, dann werden die für den Schreibvorgang verwendeten Speicherabschnitte vollständig vernachlässigt. Genauer gesagt werden die Leseadressen,ausgehend von einer Adressenposition, die der untersten Adressenposition entspricht, nacheinander über die entsprechenden Speicherabschnitte bis zu einer Adressenposition, die der obersten Adressenposition in der Speichereinheit 32 entspricht, ausgegeben. Demgemäß werden digitale Farbauszugsignale, die jeweils eine einer Abtastzeile entsprechende Wortzahl aufweisen, sequentiell im Zeitverschachtelungs- bzw. Time-Sharing-System ausgelesen. Die sequentiell aus der Speichereinheit 32 ausgelesenen digitalen Farbauszugsignale werden über eine Verbindungsleitung 34 von acht Bit zu einem Digital-Analog-Wandler (D/A-Wandler) 36 übertragen und sequentiell in analoge Farbauszugssignale umgewandelt und dann zu einer Belichtungsabtastvorrichtung 38 übertragen.

In der Speichereinheit 32 werden die Leseadressen nacheinander synchron zu den Ausgangsabtastimpulsen OSP vorgerückt und wenn eine der obersten Adressenposition der Speichereinheit 32 entsprechende Adressenposition Zugang hat,.ist ein Zyklus des Lesevorgangs beendet. Ein Zyklus des Lesevorgangs wird einmal während eines Abtastvorgangs der BiIdzerlegungsabtastvorrichtung 20 in Richtung der Abtastzeile durchgeführt. Wenn demzufolge die Bildzerlegungsabtastvorrichtung 20 in Richtung der Abtastzeile einen Abtastvorgang

8/9 90 988?/ 0 7 1 8

2974233

ausführt, dann werden die betreffenden Farbauszugsignaler d. h. bei dem vorliegenden Ausführungsbeispiel sechs Farbauszugsignale sequentiell für jede Abtastzeile im Time-Sharing-Verfahren zur Belichtungsabtastvorrichtung 36 übertragen.

Die Belichtungsabtastvorrichtung 38 ist so angeordnet, daß sie die Oberfläche eines fotoempfindlichen Films mit einer Belichtungsintensität abtastet, die dem Pegel des jeweiligen Farbauszugsignals entspricht, das vom D/A-Wandler 36 übertragen worden ist. Der Abtastvorgang der Belichtungsabtastvorrichtung 38 in Richtung der Abtastzeile verläuft synchron zum Abtastvorgang der Bildzerlegungsabtastvorrichtung 20 in Richtung der Abtastzeile. Demgemäß werden durch einen Abtastvorgang der Belichtungsabtastvorrichtung 38 in Richtung der Abtastzeile mehrere Farbauszugbilder dieser Abtastzeile, d. h. sechs Farbauszugbilder bei dem vorliegenden Ausführungsbeispiel nacheinander und sequentiell auf dem fotoempfindlichen Film aufgenommen. Die Abtastvorgänge der Bildzerlegungsabtastvorrichtung 20 und der Belichtungsabtastvorrichtung 38 werden durch Verschieben der Abtastzeile senkrecht zur Richtung der Abtastzeile wiederholt, wodurch eine Vielzahl von Farbauszugbildern der farbigen Vorlage, d. h. bei dem vorliegenden Ausführungsbeispiel sechs Farbauszugbilder parallel in Richtung der Abtastzeile gebildet werden.

^9/10 009882/07

Die Steuerschaltung 28 ist so ausgebildet, daß sie die Einschreib- und Leseadressen steuert sowie die Bereichsunterteilung der Speichereinheit 32. Die Steuerschaltung 28 führt auch den Steuervorgang der Bewegungsgeschwindigkeit eines Bildzerlegungskopfes der Bildzerlegungsabtastvorrichtung 20 durch. Aufbau und Arbeitsweise der Steuerschaltung 28 werden aus der folgenden ins einzelne gehenden Beschreibung des vorliegenden Ausführungsbeispiels deutlich.

Fig. 2 ist ein Schaubild, das im einzelnen die in Fig. 1 dargestellte Bildzerlegungsabtastvorrichtung und Belichtungsabtastvorrichtung veranschaulicht. In Fig. 2 ist mit 40 eine Bildzerlegungstrommel bezeichnet, auf der eine zu reproduzierende farbige Vorlage 42 aufgewickelt ist, mit 44 ein Bildzerlegungskopf, mit 46 eine Belichtungstrommel, auf die ein zu belichtender fotoempfindlicher Film 48 aufgewickelt ist und mit 50 ein Belichtungskopf. Die Bildzerlegungstrommel 40 und die Beiichtungstrommel 46 sind auf einer gemeinsamen Welle 52 befestigt, so daß sie mit vorgegebener gleicher Winkelgeschwindigkeit rotieren. Der Durchmesser der Belichtungstrommel 46 ist zweimal so groß wie der Durchmesser der Bildzerlegungstrommel 40.

Die Bewegung des Bildzerlegungskopfes 44 in axialer Richtung der Bildzerlegungstrommel 40 (im folgenden "Rahmenrichtung" genannt), erfolgt durch Drehung einer Verstellschrauben-

₁₀ θ 0 9 8 8 2 / 0 7 ι β

¹⁹ " 29/4/33

spindel 54. Die Schraubenspindel 54 wird durch einen Motor 56 gedreht, dessen Drehzahl durch eine Geschwindigkeitssteuerschaltung 58 gesteuert wird. Diese Geschwindigkeitssteuerschaltung 58 steuert die Drehgeschwindigkeit des Motors 56 abhängig von einem Signal, das das Verhältnis der Bildvergrößerung oder Bildverkleinerung angibt und welches das von der Steuerschaltung 28 (siehe Fig. 1) über eine Leitung 60 gelieferte Eingangssignal darstellt. Demgemäß wird die Bewegungsgeschwindigkeit des Bildzerlegungskopfes 44 in Rahmenrichtung, d. h. in axialer Richtung der Trommel gegenüber der Bildzerlegungstrommel 40 abhängig vom Verhältnis der Bildvergrößerung oder Bildverkleinerung gesteuert.

Die Bewegung des Belichtungskopfes 50 in axialer Richtung der Belichtungstrommel 46 (Rahmenrichtung) wird durch Drehung einer Verstellschraubenspindel 62 bewirkt. Die Schraubenspindel 62 wird durch einen Motor 64 gedreht, dessen Drehgeschwindigkeit durch eine Konstantgeschwindigkeitssteuerschaltung 66 stets auf einem vorgegebenen Wert gehalten wird. Demgemäß wird die Geschwindigkeit der Bewegung des Belichtungskopfes 50 in Rahmenrichtung gegenüber der Belichtungstrommel 46 stets konstant gehalten. \

Der Bildzerlegungskopf 44 enthält die erwähnten optischen Filter sowie opto-elektrische Wandler. Durch eine: Umdrehung

10/11 . . : '

P09882/C716

der Bildzerlegungstrommel 40 gegenüber dem Bildzerlegungskopf 44 wird ein Abtastvorgang in Richtung der Abtastzeile durchgeführt und während der Bildzerlegungskopf 44 in Rahmenrichtung gegenüber der Bildzerlegungstrominel 40 bewegt wird, wird dieser Abtastvorgang wiederholt, wodurch das gesamte Abtasten durch Zerlegen der Vorlage 41 beendet wird. Der Belichtungskopf 50 enthält die erwähnte elektro-optische Wandlereinrichtung und durch eine Umdrehung der Belichtungstrommel 46 gegenüber dem Belichtungskopf 50 wird ein Abtastvorgang in Richtung der Abtastzeile ausgeführt. Während der Belichtungskopf 50 in Rahmenrichtung gegenüber der Belichtungstrommel 46 bewegt wird, wiederholt sich dieser Abtastvorgang. Auf diese Weise wird der gesamte Belichtungsabtastvorgang auf dem fotoempfindlichen Film 48 beendet.

Eine einen Grundimpuls erzeugende Scheibe 68 und eine einen Rückstellimpuls erzeugende Scheibe 70 sind koaxial auf der Welle 52 der Bildzerlegungstrommel 40 und der Belichtungstrommel 46 befestigt. Diese Scheiben 68 und 70 werden mit der gleichen Winkelgeschwindigkeit gedreht wie die Trommeln 40 und 46. Eine Vielzahl lichtdurchlässiger radialer Schlitze 72 ist auf der Scheibe 68 gebildet. Benachbart zur Scheibe 68 ist ein opto-elektrischer Fühler 74 angeordnet, um das durch den Schlitz 72 hindurchtretende Licht zu erfassen und jedesmal dann einen elektrischen Grundimpuls zu

11/12

8 0 9 8 8 ? / 0 7 1 6

erzeugen, wenn ein Schlitz 72 die Stelle passiert. Dieser vom opto-elektrischen Fühler 74 erhaltene Grundimpuls BP wird der in Fig. 1 dargestellten Steuerschaltung 28 über eine Leitung 76 zugeführt. Der Grundimpuls BP weist eine zur Drehgeschwindigkeit der Bildzerlegungstrommel 40 bzw. der Belichtungstrommel 46, d. h. zur Abtastgeschwindigkeit in Richtung der Abtastzeile proportionale Frequenz f _ auf. In der Steuerschaltung 28 werden aus diesem Grundimpuls BP die Eingangsabtastimpulse ISP und die Ausgangsabtastimpulse OSP gebildet. An einer vorgegebenen Stelle der Scheibe 70 befindet sich ein radialer Schlitz 78. Benachbart zur Scheibe 70 ist ein opto-elektrischer Fühler angeordnet, um jedesmal dann einen elektrischen Rückstellimpuls RP zu erzeugen, wenn der Schlitz 78 die Stelle passiert. Dieser Rückstellimpuls RP gibt den Zeitpunkt an, zu dem die Ausgangspositionen der Trommeln 40 und 46 den Köpfen 44 und 50 gegenüberliegen, d. h. den Zeitpunkt zum Einleiten des Abtastvorgangs in Richtung der Abtastzeile. Dieser Rückstellimpuls RP wird der in Fig. 1 dargestellten Steuerschaltung 28 über eine Leitung 82 zugeführt.

Fig. 3 stellt im einzelnen den Aufbau des Teils des Ausführungsbeispiels nach Fig. 1 dar, der den A/D-Wandler 24, die Speichereinheit 32, den D/A-Wandler 36 und die Steuerschaltung 28 umfaßt. In Fig. 3 ist mit 84 ein Eingabepuffer

12/13

609882/07 16

mit einer Kapazität von einem Wort für jeden Kanal der Farbauszugsignale bezeichnet, um die Einschreibzeit der Speichereinheit 32 zu regulieren, mit 86 ein Speicherwähler zum gleichmäßigen Unterteilen des Speicherbereichs der Speichereinheit 32 in gleiche Speicherabschnitte und mit 88 ein Register von 21 Bit für den Speicherwähler 86. Ferner ist in Fig. 3 mit 90 eine zentrale Verarbeitungseinheit (CPU), mit 92 ein Bildzahlstellschalter zum Einstellen der Anzahl der zu erzeugenden Farbbildauszüge, mit 94 eine Schreibsteuereinheit, mit 96 eine Lesesteuereinheit, mit 98 ein Register von 21 Bit für ein Bereichswahlverknüpfungsglied in der Schreibsteuereinheit 94, mit 100 ein Ausgabepuffer und mit 102 eine Schreib- und Lesezeitablauf steuerschaltung bezeichnet, um einen der Schreibund Lesevorgänge zeitlich zu versetzen, wenn sowohl das Einschreiben von Daten in die Speichereinheit 32 als auch das Auslesen von Daten hieraus gleichzeitig stattfinden.

Bei dem vorliegenden Ausführungsbeispiel ist der Bildzahlstellschalter 92 so eingestellt, daß eine der Zahlen 2, 3, und 6 als die Zahl der zu erzeugenden Farbauszugbilder ausgewählt ist. Der Speicherwähler 86 ist so angeordnet, daß er den Speicherbereich der Speichereinheit 32 gleichmäßig in eine Anzahl von Speicherabschnitten unterteilt, die der durch den Bildzahlstellschalter 92 ausgewählten Bildzahl ent-

13/14

β Q 9 8 8 ?/:!"' 1 8

spricht. Der Schaltungsaufbau des Speicherwählers 86 ist im einzelnen bei dem Schaltungsdiagramm nach Fig. 4 dargestellt.

In Fig. 4 bedeuten M₁ bis M₁ „ Speicherblöcke, die durch gleichmäßiges Unterteilen des Speicherbereiches der Speichereinheit 32 gebildet sind. Bei üblichen Farbabtastvorrichtungen werden die begrenzten Zahlen von 1, 2, 3, 4, und 12 verwendet, als die Anzahl von in den meisten Fällen zu erzeugenden Bildern. Wenn demgemäß der Speicherbereich gleichmäßig durch 12 geteilt wird, welches das kleinste gemeinsame Vielfache dieser Zahlen ist, und wenn die erhaltenen 12 Speicherblöcke geeignet kombiniert werden, könT nen Speicherabschnitte in einer Anzahl gebildet werden, die der Anzahl der zu erzeugenden Bilder entspricht. Auf der Grundlage dieses Konzepts ist der Speicherwähler 86 gemäß diesem Ausführungsbeispiel so aufgebaut, daß er Verknüpfungsglieder zum Kombinieren der Speicherblöcke M bis M₁₂ der Speichereinheit 32 entsprechend der gewählten Anzahl der zu erzeugenden Bilder enthält. In Fig. 4 sind mit dem Bezugszeichen 104 Verbindungsleitungen bezeichnet, die 6 Kanäle CH₁ bis CHg umfassen, von denen jeder eine mit dem Eingabepuffer 84 von Fig. 3 verbundene Leitung von 8 Bit aufweist. Die Bezugszeichen G₁ bis G₂₁ repräsentieren UND-Glieder. Ein Eingangsanschluß jedes dieser UND-Glieder G₁ bis G^₁

809882/0711

ORIGINAL

2974233

ist über eine Verbindungsleitung der 8 Bit mit irgendeinem der Kanäle CH₁ bis CHg und der andere Eingangsanschluß eines jeden der UND-Glieder G. bis G₂₁ mit dem entsprechenden Bit des Registers 88 verbunden.

Wenn die Bedienungsperson durch den Bildzahlstellschalter 92 eine gewünschte Bildzahl einstellt, liefert die zentrale Verarbeitungseinheit CPU 90 an die entsprechenden Bits des Registers 88 die in Tabelle 1 angegebenen Steuerdaten.

Tabelle 1

Zahl der zu Bitzahl des Registers 88

erzeugenden

Bilder 123456789]Ori_1213141526r7j8192O21

101110010010010001000

101001010001001000110

100111001001000100110 010100100100100010001

Die Bitzahlen 1 bis 21 des Registers 88 entsprechen den UND-Gliedern G₁ bis G₂₁, mit denen die Bits 1 bis 21 des Registers 88 jeweils verbunden sind. Wenn demzufolge als Bildzahl die Zahl 6 gewählt wird, werden die UND-Glieder

14/15

9 0 9 8 8 2/0718

2974Ü3

G₂, G₄, G₇, G₁₀, G₁₃, G₁₇ und G₃₁ geöffnet und deshalb sind die Speicherabschnitte, die den Kanälen CH..,. CH-, CH₃, CH., CH₅ und CHg entsprechen^die Speicherblöcke M₁ und M_, die Speicherblöcke M-. und M., die Speicherblöcke M₅ und Mg, die Speicherblöcke M₇ und M_R, die Speicherblöcke Mg und M₁₀ bzw. die Speicherblöcke M₁₁ und M₁₃.

Wie in Fig. 3 dargestellt enthält die Schreibsteuereinheit 24 einen Schreibadressenzähler 106, einen Dekodierer 108, der mit dem oberen Bitbereich des Adressenzählers 106 verbunden ist, ein Bereichsauswahlverknüpfungsglied zum Auswählen des Speicherblocks, der dem Zugriff unterworfen werden soll, unter den Speicherblöcken M₁ bis M₁₂ entsprechend dem Ausgangssignal des Dekodierers 108 und der bei den betreffenden Bits des Registers 98 eingestellten Steuerdaten,sowie ein Schreibverknüpfungsglied 112.

Der Schreibadressenzähler 106 wird durch den über eine Leitung 82 zugeführten Rückstellimpuls RP zurückgestellt und abhängig von den Eingangsabtastimpulsen ISP die über die Leitung 114 zugeführt werden, hochgezählt.

Der untere Bitbereich des Adressenzählers 106 ist gemeinsam an die Adresseneingänge der Speicherblöcke M₁ bis M₁₂ der Speichereinheit 32 über das Schreibverknüpfungs

15/16

δΟ98 8?/-Γ·7Ί6

2^2^233

gliod 112 und oinon Adressenbus 116 angeschlossen. Die Bitzahl des unteren Bitbereichs des Adressenzählers 106 wird so ausgewählt, daß der gezählte Wert gleich der Anzahl der Worte in den entsprechenden Speicherblöcken M₁ bis M₁ ~ der Speichereinheit 32 wird. Deshalb werden im unteren Bitbereich des Adressenzählers 106 von der untersten bis zur obersten Adresse gemeinsame Adressen für die Speicherblöcke M₁ bis M₁₂ der Speichereinheit wiederholt erzeugt. Der Dekodierer 108 dekodiert den Ausgangswert des oberen Bitbereichs des Adressenzählers und der Ausgang des Dekodierers 108 wird in das Bereichswahlverknüpfungsglied 110 eingegeben.

Fig. 5 stellt ein detailliertes Schaltungsdiagramm des Bereichswahlverknüpfungsgliedes 110 dar. In Fig. 5 bedeuten M₁ bis M₁₂ die jeweiligen Speicherblöcke der Speichereinheit 32. Bei der Ausführungsform nach Fig. 5 stellen AS₀ bis AS₁. sechs Aus gangs leitungen des Dekodierers 108 dar und G¹.. bis G'„q UND-Glieder. Ein Eingangsanschluß jedes dieser UND-Glieder G' bis G'g ist mit irgendeiner der Ausgangsleitungen AS_ bis AS,- des Dekodierers 108 verbunden und der andere Eingangsanschluß jedes dieser UND-Glieder C₁ bis G'₂o mit dem Ausgangsanschluß des entsprechenden Bits des Registers 98. Wenn durch den Bildzahlstellschalter 92 die Bildzahl eingestellt wird, liefert die zen-

16/17

Ö09882/0718

28/4233

trale Verarbeitungseinheit CPU 90 die in Tabelle 2 angegebenen Steuerdaten an die entsprechenden Bits des Registers 98.

'&&£ 8 8 ? / Π 7 1

Tabelle 2

	Zahl der zu erzeugenden Bilder	1	2	3	4	5	6	7	8	9	10	Bit-Zahl des Registers	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28
	2	O	1	O	O	1	O	O	1	O	0	11	1	0	1	0	0	1	0	0	1	0	0	0	Y	0	0	0	1
	3	O	1	O	O	1	1	O	O	1	0	1	0	1	0	1	1	0	0	1	0	0	0	1	0	0	0	1	0
	4	O	1	1	O	O	O	1	O	O	1	0	1	0	1	0	0	1	1	0	0	0	1	0	0	0	1	0	0
ίΧ	6	1	O	O	1	O	1	O	O	1	0	0	1	0	1	0	1	0	0	1	0	1	0	0	0	1	0	0	0
C CX α											0

Die Bitzahlen 1 bis 28 des Registers 98 entsprechen jeweils den UND-Gliedern G' bis G'_?8. Wenn demzufolge beispielsweise die Zahl 6 als gewünschte Bildzahl ausgewählt wird, werden die UND-Glieder G¹.., G'., G', G' , G¹ ₂, G'₁₄, G'₁₆, G'₁₉, G'₂₁ und G'₂₅ geöffnet. Falls damit auf der Ausgangsleitung AS„ des Dekodierers 108 das Dekodierausgangssignal entwickelt wird, werden die Steuerblöcke M₁, M-, M₁-/ Mg und M₁₁ der Speichereinheit 32 zugänglich gehalten. Falls andererseits das Dekodierausgangssignal an der Ausgangsleitung AS₁ entwickelt wird, werden die Steuerblöcke M₀, M., M,, M₀, M_1n und M₁₀ der Speichereinheit 32 zugänglich gehalten. Demzufolge wird wenn der Schreibadressenzähler 106 den Zählvorgang einleitet, der Zugriff zu den Speicherblöcken M₁, M-, M₁-, M₇, M_ und M₁₁ von den untersten Adressen ausgehend hergestellt und wenn der Zugriff zu den obersten Adressen dieser Speicherblöcke M₁, M_, M₁-, M₇, Mg und M₁₁ hergestellt wird, wird vom Adressenzähler 106 zum Dekodierer 108 ein Trägerausgangssignal geliefert und damit erscheint das Ausgangssignal an der Ausgangsleitung AS₁. Als Folge hiervon werden die Speicherblöcke M_?, M₄, M_fi, M„, M_1g und M₁„ von den untersten zu den obersten Adressen dem Zugriff unterworfen und damit die Schreiboperation ausgeführt.

Wie in Pitj. 3 clurej.·:; t e I 1 I , enUiält die r,e.sor;t.ouoro i nhei t 96 einen Leseadresiumzähler 118, einen mit dem oberen Bit-

BAD

8 0 9 8 a ? /; ■ 7i a

bereich des Adressenzählers 118 verbundenen Dekodierer 120 und ein Leseverknüpfungsglied 122.

Der Leseadressenzähler 118 wird durch die über eine Leitung 82 zugeführten Rückstellimpulse Rp zurückgestellt und abhängig von den Ausgangsabtastimpulsen OSP,die über eine Leitung 124 geliefert werden, hochgezählt. Der untere Bitbereich des Adressenzählers 118 ist gemeinsam mit den Adresseneingängen der Speicherblöcke M₁ bis M₁₂ der Speichereinheit 32 über das Leseverknüpfungsglied 122 und einen Adressenbus 116 verbunden. Die Bitzahl des unteren Bitbereichs des Leseadressenzählers 118 ist gleich der Bitzahl des unteren Bitbereichs des Schreibadressenzählers 106. Damit erzeugt auch der untere Bitbereich dieses Leseadressenzählers 118 wiederholt gemeinsame Adressen der Speicherblöcke M.. bis M₁₂ der Speichereinheit 32 von den untersten Adressen bis zu den obersten Adressen der betreffenden Speicherblöcke M. bis M.». Der Dekodierer 120 dekodiert den Ausgangswert des oberen Bitbereichs des Adressenzählers 118 und die betreffenden Dekodierausgangssignale werden sequentiell geliefert, um über das Leseverknüpfungsglied 122 die Anschlüsse der Steuerblöcke M₁ bis M₁₂ der Speichereinheit 32 freizugeben. Wenn demzufolge der Leseadressenzähler 118 den Zählvorgang einleitet, wird zunächst der Steuerblock M₁ der Speichereinheit 32 zugänglich gemacht und

9098 M.^!

2S/4233

sämtliche der Adressen von diesem Block M₁ werden von der untersten Adresse bis zur obersten Adresse dem Zugriff unterworfen. Sodann wird vom obersten Bitbereich des Adressenzählers 118 zum Dekodierer 120 ein Übertragausgangssignal geliefert und dekodiert, wodurch der Speicherblock M₂ zugänglich gemacht wird. Deshalb werden sämtliche Adressen des Blocks M₂ sequentiell von der untersten zur obersten Adresse dieses Blocks dem Zugriff unterworfen. Auf die gleiche Weise werden die Adressen der nachfolgenden Speicherblöcke M₃ bis M₁₂ nacheinander dem Zugriff unterworfen und das Auslesen wird so über den gesamten Speicherbereich der Speichereinheit 32 durchgeführt.

Das Schreibverknüpfungsglied 112 und das Leseverknüpfungsglied 122 werden durch von der Zeitsteuerschaltung 102 über Leitungen 126 bzw. 128 gelieferte Schreibfreigabesignale bzw. Lesefreigabesignale geöffnet oder geschlossen, so daß der Schreib- und der Lese-Zugriff zur Speichereinheit 32 nicht gleichzeitig ausgelöst werden können.

Fig. 6 ist ein Zeitdiagramm, das die Vorgänge des Einschreibens von Daten in die Speichereinheit und des Auslesens der Daten aus dieser bei dem Verfahren gemäß dieser Erfindung darstellt. Es ist in Fig. 6 der Fall veranschaulicht, bei dem als Anzahl von herzustellenden Bildern die Zahl 3 ausgewählt ist. In Fig. 6 (A) kennzeichnet die Ordinate den

20/21 90988 2/07 16

29M233

Speicherbereich der Speichereinheit und a, b sowie c stellen Speicherabschnitte dar, die durch gleichmäßiges Unterteilen des Speicherbereiches der Speichereinheit in drei Abschnitte der gleichen Kapazität gebildet sind. Fig. 6 (B) veranschaulicht die Ruckstellimpulse RP. Wenn ein Rückstellimpuls RP erzeugt wird, werden die Daten der betreffenden zu erzeugenden Bilder in einer Größe bzw. Menge, die einer Abtastzeile entspricht, gleichzeitig parallel in die unterteilten Speicherabschnitte a, b und c von der Erzeugung des Rückstellimpulses RP an eingeschrieben, wie dies durch Wa, Wb und Wc angedeutet ist. Andererseits werden die eingeschriebenen Daten nacheinander von der Stelle der Erzeugung des Rückstellimpulses RP an in Serie ausgelesen, wie dies durch Rabe angedeutet ist. Damit werden während einer Periode eines Abtastvorgangs Daten der Bilder in einer Menge herausgenommen, die einer Abtastzeile entspricht.

Es wird nun eine Schaltung zur Bildung der Eingangs- bzw. Eingabeabtastimpulse ISP und der Ausgangs- bzw. Ausgabeabtastimpulse OSP beschrieben.

Fig. 7 stellt ein Ausführungsbeispiel eines Schaltungsaufbaus zum Bilden der Abtastimpulse ISP und OSP dar. Der von dem opto-elektrischen Fühler 74 (beschrieben in Verbindung mit Fig. 2) erhaltene Grundimpuls BP weist eine Grundfrequenz

21/22

80988 2/ 0 7 Ig

2^/4233

f_Q auf, die proportional der Abtastgeschwindigkeit in Richtung der Abtastlinie bzw. Abtastzeile liegt. Die Frequenz des Grundimpulses BP wird durch eine einen Phasenkomparator 130, einen spannungsgesteuerten Oszillator 132 und einen festen Teiler 134 mit dem festen Teilerverhältnis von 1/20 enthaltende Phase-Lock-Loop-Schaltung (PLLrSchaltung) um das Zwanzigfache vergrößert und damit in einen Ausgangsabtastimpuls OSP umgewandelt. Demgemäß ist die Frequenz f des Ausgangsabtastimpulses OSP zwanzig mal so hoch wie die Grundfrequenz f_. Darüberhinaus wird die Frequenz des Grundimpulses BP durch einen festen Teiler 136 mit dem festen Teilerverhältnis von 1/10 auf 1/10 herabgesetzt. Ferner wird die Frequenz des Ausgangsimpulses des festen Teilers 136 durch eine PLL-Schaltung, die einen Phasenkomparator 138, einen spannungsgesteuerten Oszillator 140 und einen programmierbaren variablen Teiler 142 mit einem variablen Teilerverhältnis von 1/100 m enthält, um das 100 m-fache erhöht und damit in einen Eingangsabtastimpuls ISP umgewandelt. Demgemäß wird die Beziehung f_isp ⁼ 10 m f_Q = ö^oSP zwischen der Grundfrequenz f_Q, der Frequenz f des Ausgangsabtastimpulses OSP und der Frequenz f-rgp des Eingangsabtastimpulses ISP hergestellt. Wie bereits anhand von Fig. 2 be-' schrieben worden ist, ist der Durchmesser der Belichtungstrommel 46 zweimal so groß wie der Durchmesser der Bildzerlegungstrommel 4(). Wenn demzufolge die Beziehung f.

ISP

22/23

9 0 9 8 8?/ Π 7 1 ß

29M233

zwischen der Frequenz f-,-ςρ des Eingangsabtastimpulses ISP und der Frequenz f_ocn des Ausgangsabtastimpulses OSP

UoIr

hergestellt wird, kann ein Bild reproduziert werden, das eine im Hinblick auf die Richtung der Abtastzeile gleiche Größe zu dem der Vorlage aufweist. Der Koeffizient m gibt damit das Verhältnis der Vergrößerung oder Verkleinerung an. Dieses Vergrößerungs- bzw. Verkleinerungsverhältnis m wird dem programmierbaren variablen Teiler 142 über eine Leitung 146 von einer Einstellvorrichtung 144 für das Vergrößerungs- bzw. Verkleinerungsverhältnis zugeführt. Wie in Fig. 3 dargestellt, umfaßt diese Vorrichtung 144 einen Stellschalter 148 für das Vergrößerungs- bzw. Verkleinerungsverhältnis und die zentrale Verarbeitungseinheit CPU 90. Ist das Vergrößerungs- bzw. Verkleinerungsverhältnis m durch den Stellschalter 148 eingestellt, dann setzt die CPU 90 einen dem Verhältnis m entsprechenden Wert am programmierbaren variablen Teiler 142 über eine Leitung 146 und setzt einen diesem Verhältnis m entsprechenden Wert an cJie Geschwindigkeitsteuerschaltung 58 (siehe Fig. 2) über die Leitung 60, so daß das Vergrößerungs- bzw. Verkleinerungsverhältnis in Rahmenrichtung (senkrecht zur Richtung der Abtastzeile) gesteuert wird.

In Fig. 8 ist ein weiteres Ausführungsbeispiel eines Schaltungsaufbaus zum Bilden der Abtastimpulse ISP und OSP darge-

g O 9 8 B ? / : J V 1 β

2^/4233

stellt.

Die Schaltung nach Fig. 8 zur Bildung der Abtastimpulse weicht von der nach Fig. 7 in folgender Hinsicht ab.

In der Schaltung nach Fig. 8 zur Bildung des Abtastimpulses ist in der PLL-Schaltung zur Bildung der Ausgangsabtastimpulse OSP ein programmierbarer variabler Teiler 150 mit einem variablen Teilungsverhältnis von 1/20 η angeordnet, während in der Schaltung nach Fig. 7 zur Bildung der Abtastimpulse ein fester Teiler 134 vorgesehen ist. Demzufolge sind bei der Schaltung nach Fig. 8 zur Bildung des Abtastimpulses die Frequenzen sowohl der Eingangsabtastimpulse ISP als auch der Ausgangsabtastimpulse OSP variabel. Der dem programmierbaren variablen Teiler 150 zugeordnete Koeffizient η wird von einer Stellvorrichtung 144* für das Vergrößerungs- bzw. Verkleinerungsverhältnis über eine Leitung 146' zugeführt. Wie die oben beschriebene Stellvorrichtung für das Verhältnis enthält die Stellvorrichtung 144' einen Stellschalter 148 für das Vergrößerungs- bzw. Verkleinerungsverhältnis, die CPU 90 und einen programmierbaren Festwertspeicher ROM 152 wie in Fig. 3 dargestellt. Wenn durch den Schalter 148 das Vergrößerungs- bzw. Verkleinerungsverhältnis m eingestellt wird, dann bestimmt die CPU 90 die Koeffizienten k und η entsprechend dem eingestellten Verhältnis m, so daß

23/24

ÖO98R?/i'"MB

die Beziehung f_xcri = ^m f„_on zwischen den Frequenzen f_xor.

Xoir £ Uoir Xoir

und f^_c der Abtastimpulse ISP und OSP hergestellt wird. Ist das Verhältnis ί_τςρ ⁼ f_oqp an dieser Stelle hergestellt, d. h. ist m gleich zwei oder größer als zwei, da eine Abtastlänge auf der Belichtungsseite zweimal so groß ist wie eine Abtastlänge auf der Bildzerlegungsseite bei vorliegender Ausführungsform, dann werden die Frequenzen f_TOr, und

Xoir

f_OCT1 so bestimmt, daß die Anzahl der Ausgangsabtastimpulse OSP, die während eines Abtastvorgangs in Richtung der Abtastzeile erzeugt werden, gleich der Gesamtzahl der im verfügbaren Speicherbereich der Speichereinheit 32 vorhandenen Wörter ist. Im Gegensatz hierzu werden für den Fall f _gp^> d. h. falls m^2 bei vorliegender Ausführungsform, die Frequenzen f_Tcri und f _or, so bestimmt, daß die Anzahl der

Xoir 0^"

Eingangsabtastimpulse ISP die während eines Abtastvorgangs in Richtung der Abtastzeile erzeugt werden, gleich der Gesamtzahl der in dem verfügbaren Speicherbereich der Speichereinheit 32 vorhandenen Wörter ist. Die Koeffizienten k und η zum Aufrechterhalten dieser Beziehungen entsprechend dem eingestellten Verhältnis m werden vorübergehend im programmier baren Festwertspeicher 152 gespeichert. Ebenso wie bei dem Ausführungsbeispiel nach Fig. 7 wird bei dem Beispiel nach Fig. 8, wenn das Verhältnis m für die Vergrößerung bzw. Verkleinerung so eingestellt ist, auch das Verhältnis der Vergrößerung bzw. Verkleinerung in Rahmenrichtung, d. h. senk-

24/25

90988?/vi16 BAD ORIGINAL

2SM233

recht zur Richtung der Abtastzeile durch die in Fig. 2 dargestellte Geschwindigkeitssteuerschaltung 58 gesteuert.

Wird die Vergrößerung bzw. Verkleinerung der Vorlage durch Verwendung der in Fig. 8 dargestellten Schaltung zur Bildung der Abtastimpulse ausgeführt, dann kann der verfügbare Speicherbereich der Speichereinheit 32 vollständig dem Zugriff unterworfen werden, die Speicherkapazität kann wirksam ausgenutzt werden und es kann ein verkleinertes oder vergrößertes Bild mit einer hohen Bildelementdichte erhalten werden. Der Grund hierfür wird nun anhand der Fig. 9 und beschrieben.

In den Fig. 9 und 10 gibt die Absisse die Zeit und die Ordinate das Verhältnis des tatsächlich dem Zugriff unterzogenen Bereiches gegenüber dem gesamten verfügbaren Speicherbereich der Speichereinheit an. Um das Verständnis zu erleichtern, ist in den Fig. 9 und 10 der Fall dargestellt, bei dem die Länge der Abtastzeile auf der Belichtungsseite gleich der Länge der Abtastzeile auf der Bildzerlegungsseite ist und der Vorgang des Einschreibens der Daten in die Speichereinheit wird seriell ausgeführt, d. h. es soll ein Bild erzeugt werden.

Wenn die Frequenz f~_cn der Ausgangsabtastimpulse OSP auf

25/26

S 0 9 8 B ? I Π 7 1 6

einen festen Wert eingestellt ist, wie bei der Schaltung nach Fig. 7 zur Bildung der Abtastimpulse, dann wird die Geschwindigkeit des Auslesens der Daten aus der Speichereinheit 32 konstant gehalten, wie in Fig. 9 durch R und R¹ angezeigt. Demgemäß entstehen keine Schwierigkeiten wenn ein vergrößertes Bild gebildet wird. Falls aber ein verkleinertes Bild gebildet wird, kann nicht der gesamte verfügbare Speicherbereich vollständig ausgenutzt werden, da die Anzahl der während eines Abtastvorgangs dem Zugriff unterworfenen Wörter bestimmt wird durch die Schreibgeschwindigkeit W¹. Wird jedoch die in Fig. 8 dargestellte Schaltung zur Bildung der Abtastimpulse benutzt, dann sind, wie Fig. zeigt, die Lesegeschwindigkeit R für die Vergrößerung und die Schreibgeschwindigkeit W¹ für die Verkleinerung so gewählt, daß sämtliche Wörter des verfügbaren Speicherbereichs dem Zugriff unterworfen werden können. Deshalb wird eine effektive Ausnutzung der Speicherkapazität möglich.

Wie aus obiger Beschreibung eines Ausführungsbeispiels ersichtlich, kann das Verfahren gemäß dieser Erfindung bei einem Gerät zum Bilden von Bildern unter Verwendung von Bildsignalen, die unmittelbar von der Bildzerlegungsabtastvorrichtung erhalten worden sind, Anwendung finden. Das erfindungsgemäße Verfahren kann auch bei einem Gerät zum Bilden von Bildern unter Verwendung digitaler Bildsignale Anwendung finden, die vorab auf einem Videosignalrekorder

26/27 809887/0 7 16

292*233

aufgezeichnet sind, Fig. 11 ist ein Schaltungsdiagramm, das einen Teil des Gerätes der letzten Art darstellt. Der Aufbau des in Fig. 11 nicht dargestellten Teils ist der gleiche wie der Schaltungsaufbau nach Fig. 3. In Fig. 11 sind mit 154 bzw. 156 ein Videosignalrekorder bzw. eine Videosteuerschaltung bezeichnet. Wenn unter Verwendung der von dem Videosignalrekorder 154 gelieferten digitalen Bildsignale eine Vielzahl von Bildern gebildet wird, werden Videosteuersignale VC niedrigen Pegels über eine Leitung 158 zugeführt, wodurch die Videosteuerschaltung betätigt wird und anstelle des oben erwähnten über die Leitung 82 zugeführten Rückstellimpulses RP wird dem in Fig. dargestellten Schrexbadressenzähler 106 und dem Leseadressenzähler 118 über eine Leitung 160 von dem Videosignalrekorder 154 ein Rückstellimpuls VRP für eine Umdrehung des Videosignalrekorders 154 zugeführt. Andererseits wird dem Videosignalrekorder 154 über eine Leitung 162 der Eingangsabtastimpuls ISP zugeführt und in den Eingabepuffer 84 synchron zu diesem Abtastimpuls ISP ein digitales Bildsignal übertragen. In diesem Fall ist der Eingabepuffer 84 mit dem Eingangsabtastimpuls ISP synchronisiert und der zeitliche Ablauf des Einschreibens wird durch ein über eine Leitung 164 geliefertes Videosynchronsignal gesteuert. Die übrige Arbeitsweise des in Fig. 11 dargestellten Gerätes ist die gleiche wie bei dem Gerät nach Fig. 3.

9 0 9 8 8 2/ fi 7 1 B

29/4/33

Die beschriebenen Ausführungsformen beziehen sich auf ein Verfahren zur Bildung einer Vielzahl von Farbauszugbildern bzw. farblich getrennten Bildern aus einer farbigen Vorlage. Es ist aufgrund der obigen Beschreibung verständlich, daß das erfindungsgemäße Verfahren auch dort angewandt werden kann, wo eine Vielzahl von Bildern der gleichen Farbe aus einer oder mehreren Vorlagen gebildet werden.

0 9 8 8 2/0716

Claims

PATENTANSPRÜCHE

1. Verfahren zur Herstellung mehrerer Bilder aus mehreren digitalen Bildsignalen, die durch opto-elektrisches Abtasten wenigstens einer Vorlage in einer Abtastvorrichtung erhalten werden, wobei eines der mehrfachen digitalen Bildsignale aus mehreren Bildelementsignalen in einer Abtastzeile der Vorlage zusammengesetzt wird,

gekennzeichnet durch die folgenden Schritte: Unterteilen des verfügbaren gesamten Speicherbereiches eines Speichers in eine Vielzahl von Speicherabschnitten, die jeweils die gleiche Speicherkapazität aufweisen, wobei die Anzahl der (mehrfachen) Speicherabschnitte

München: R. Kramer Dipl.-Ing. · W. Wsser Dipl.-Phys. Dr. rer. nat. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P. G. Blumbacn Dipl.-Ing. . P. Bergen Dipl.-Ing. Dr. jur. · G, Zwirner Dipl.-Ing. Dipl.-W.-Ing.

909882/0718

gleich der Anzahl der zu erzeugenden (mehrfachen) Bilder ist;

gleichzeitiges paralleles Einspeichern jedes einzelnen der mehrfachen digitalen Bildsignale einer Abtastzeile der Vorlage in die betreffenden mehrfachen Speicherabschnitte, wobei der Einspeichervorgang der Vielzahl von BildelementSignalen jedes der mehrfachen digitalen Bildsignale auf erste Zeitsteuerimpulse anspricht; serielles Herausziehen dieser digitalen Bildsignale aus dem Speicher durch sequentiellen Zugriff im gesamten verfügbaren Speicherbereich unabhängig von den Speicherabschnitten, wobei das Herausziehen der Vielzahl von Bildelementsignalen der digitalen Bildsignale auf zweite Zeitsteuerimpulse anspricht;

aufeinanderfolgendes elektro-optisches Behandeln einer Zeile bzw. einer Linie einer Ausgangsoberfläche in Abhängigkeit von den aus dem Speicher entnommenen mehrfachen digitalen Bildsignalen, um mehrere Bilder der einen Abtastzeile der Vorlage längs der Richtung der Abtastzeile zu bilden und

fortlaufendes Wiederholen der Schrittfolge vom Einspeicherschritt bis zum Behandlungsschritt bis sämtliche Zeilen der Ausgangsfläche behandelt sind.

809882/071

29/4233

2. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß der Schritt des Unterteilens die folgenden Schritte umfaßt:

vorheriges Unterteilen des gesamten verfügbaren Speicherbereiches des Speichers in kleinere Speicherblöcke, die jeweils gleiche Speicherkapazität aufweisen und Kombinieren der gleichen Zahl dieser kleineren Speicherblöcke ,um jeweils die mehrfachen Speicherabschnitte zu bilden.

3. Verfahren nach Anspruch 1,

dadurch gekennzeichnet, daß das Einspeichern die folgenden Schritte umfaßt:

Verteilen jedes einzelnen der einzuspeichernden mehrfachen digitalen Bildsignale in die betreffenden mehrfachen Speicherabschnitte und

sequentielles Zugreifen in jedem der mehrfachen Speicherabschnitte zu dem gesamten Speicherbereich um jedes einzelne der mehrfachen digitalen Bildsignale einer abgetasteten Zeile der Vorlage einzuspeichern, wobei der Zugriff des Speicherbereiches sämtlicher mehrfacher Speicherabschnitte synchronisiert wird.

09882/0710

4. Verfahren nach einem der Ansprüche 1 bis 3,

dadurch gekennzeichnet, daß die ersten Zeitsteuerimpulse eine erste Frequenz und die zweiten Zeitsteuerimpulse eine zweite Frequenz aufweisen, daß die erste und die zweite Frequenz proportional zur Abtastgeschwindigkeit sind und daß das Verhältnis der ersten Frequenz zur zweiten Frequenz abhängig vom gewünschten Faktor der Bildvergrößerung bzw. der Bildverkleinerung bestimmt wird.

5. Verfahren nach Anspruch 4,

dadurch gekennzeichnet, daß das proportionale Verhältnis der ersten Frequenz zur Abtastgeschwindigkeit variabel und das proportionale Verhältnis der zweiten Frequenz zur Abtastgeschwindigkeit auf einem vorgegebenen Wert festgehalten ist.

6. Verfahren nach Anspruch 4,

dadurch gekennzeichnet, daß sowohl das proportionale Verhältnis der ersten als auch der zweiten Frequenz veränderlich gemacht wird und daß die beiden proportionalen Verhältnisse so bestimmt werden, daß die Zahl jeweils der ersten Zeitsteuerimpulse oder der zweiten

S09882/0718

Zeitsteuerimpulse, deren Frequenz niedriger als die der anderen ist und die während einer Periode eines Abtastvorgangs erzeugt werden, der gesamten verfügbaren Speicherkapazität des Speichers entspricht.

809882/0 7 1