DE2927560C2 - Feldeffekttransistor mit isolierter Gate-Elektrode - Google Patents

Feldeffekttransistor mit isolierter Gate-Elektrode

Info

Publication number
DE2927560C2
DE2927560C2 DE2927560A DE2927560A DE2927560C2 DE 2927560 C2 DE2927560 C2 DE 2927560C2 DE 2927560 A DE2927560 A DE 2927560A DE 2927560 A DE2927560 A DE 2927560A DE 2927560 C2 DE2927560 C2 DE 2927560C2
Authority
DE
Germany
Prior art keywords
region
junction
conductivity type
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2927560A
Other languages
English (en)
Other versions
DE2927560A1 (de
Inventor
Johannes Arnoldus Eidhoven Appels
Francois Marinus Eidhoven Klaassen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2927560A1 publication Critical patent/DE2927560A1/de
Application granted granted Critical
Publication of DE2927560C2 publication Critical patent/DE2927560C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Description

2,6 · ΙΟ2 ε E
105f£
wobei F die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes (S) auftritt, darstellen, während L den Abstand in cm des vierten Gebietes (4) ν >n dem
zweiten PN-Übergang (6) und Vb den eindimensional berechneten Wert der Durchschlagspannung zwischen dem zweiten (2) und dem vierten Gebiet (4) darstellen.
4. Feldeffekttransistor nach Anspruch 3. dadurch gekennzeichnet,daß N - c/praktisch gleich
3,0 - 103sEundL>l,4 - 10"5Vs
ist.
5. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das erste Gebiet (1) durch eine auf dem zweiten Gebiet (2) abgelagerte epitaktische Schicht vom ersten Leitungstyp gebildet wird.
6. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das erste Gebiet (1) seitlich völlig von der Nut (12) und von dem zweiten PN-Übergang (6) begrenzt wird.
7. Feldeffekttransistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Source-Elektrode durch eine auf der ersten Oberfläche (8) vorhandene leitende Schicht (15) gebildet wird, die sowohl an die Source-Zone (7) vom zweiten Leitungstyp als auch an das vierte Gebiet (4) vom ersten Leitungsryp angeschlossen ist.
Die Erfindung bezieht sich auf einen Feldeffekttransistor entsprechend dem Oberbegriff des Anspruchs I.
Ein Feldeffekttransistor der beschriebenen Art ist aus dem Aufsatz von Tarui et al. in MIKROELEKTRONIK 4, München 1971. Seiten 102-128 insbesondere Fig. 3 bekannt.
Mit einer derartigen Felde"-kttransistorstruktur können bei verhältnismäßig hober Frequenz (bis /u einigen Hundert MHz) ziemlich große Ströme bei I .eistungen von mehr als 100 W gesteuert werden.
Bei der bekannten Struktur, bei der der Halbleiterbereich einen höher dotierten Oberflächenteil enthält der mit dem dritten Gebiet einen an der Oberfläche endenden PN-Übergang bildet, der sich zwischen dem hochdotierten vergrabenen zweiten Gebiet und dem Halbleiterbereich fortsetzt, ist es aber schwierig, für diesen PN-Übergang eine sehr hohe Durchschlagspannung zu erreichen. Dies ist u. a. darauf zurückzuführen.
so daß diese Durchschlagspannung zu einem wesentlichen Teil durch die Randkrümmung des genannten PN-Übergangs und die durch diese Randkrümmung und durch Oberflächenzustände herbeigeführte ungünstige Feldverteilung bestimmt wird. Der Durchschlag tritt denn auch bereits bei verhältnismäßig niedriger Spannung an oder nahe bei der Oberfläche auf.
Der Erfindung liegt die Aufgabe zugrunde, einen vertikalen Feldeffekttransistor der eingangs genannten Art so auszubilden, daß er bei erheblich höherer Spannung zwischen Source- und Drain-Elektrode verwendet werden kann.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß dies dadurch erreicht werden kann, daß dem ersten Gebiet eine geeignete Geometrie, Dotierungskonzen-
*>5 tration und Dicke gegeben werden.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs I angegebenen Merkmale gelöst.
Dadurch, daß das erste Gebiet vom ersten Leitungstyp von dem ersten PN-Übergang bis zu der Oberfläche bei einer niedrigeren Spannung als die Durchschlagspannung des zweiten PN-Obergangs bereits völlig verarmt ist, wird die Feldstärke an der Oberfläche derart herabgesetzt, daß die Durchschlagspannung nicht mehr praktisch völlig durch den an der Oberfläche endenden zweiten PN-Übergang, sondern in erheblichem Maße uurch den zu der Oberfläche parallel verlaufenden ersten PN-Übergang bestimmt wird, der eine erheblich höhere Durchschlagspannung aufweist Dabei verhindert das Vorhandensein des höher dotierten vierten Gebietes, daß sich die Verarmungszone von unten nach oben bis zu der Source-Zone vom zweiten Leitungstyp erstreckt.
Auf diese Weise kann zwischen dem ersten und dem zweiten Gebiet eine sehr hohe Durchschlagspannung erhalten werden, die unter Umständen der theoretisch aufgrund der Dotierungen des ersten und des zweiten Gebietes zu erwartenden hohen Durchschlagspannung nahekommen kann.
Es sei bemerkt, daß das dritte Gebiet erwünschtenfalls dieselbe Dotierungskonzentration wie das zweite Gebiet aufweisen kann und in diesem Falle eine Fortsetzung des zweiten Gebietes bildet. Der zweite pn-übergang ist in diesem Falle der örtlich stark gekrümmte Randteil des pn-Ubergangs zwischen dem ersten und dem zweiten Gebiet, der eine erheblich niedrigere Durchschlagspannung als der parallel zu der Oberfläche verlaufende Teil aufweist.
Um die Erfindung optimal auszunutzen, wird vorzugsweise dafür gesorgt, daß, längs der Oberfläche gerechnet, der kürzeste Abstand L des Randes des vierten Gebietes von dem zweiten pn-übergang größer als der Abstand ist. über den sich die zu dem zweiten pn-übergang gehörige Verarmungszone entlang der Oberfläche bei der Durchschlagspannung des zweiten pn-Übergangs erstreckt. Dadurch wird vermieden, daß beim Erhöhen der Spannung zwischen dem ersten und dem zweiten Gebiet vorzeitig an oder nahe bei der Oberfläche zwischen dem vierten Gebiet und dem zweiten pn-Übergang eine zu hohe Feldstarke infolge der Tatsache auftritt, daß die Verarmungszone des zweiten pn-Übergangs in seitlicher Richtung bis zu dem vierten Gebiet vordringt. -»5
Obgleich durch die genannte Bedingung der bereits bei einer Spannung unter der Durchschlagspannung auftretenden vollständigen Verarmung des ersten Gebietes in allen Fällen eine erhebliche Herabsetzung der Oberflächenfeldstärke und somit eine erhebliche Verbesserung der Durchschlagspannung erreicht wird, kann eine weitere Optimierung der Durchschlagspannung erhalten werden, wenn auch die Maxima in der Feldstärke, die ar dem zweiten pn-Übergang und am Rande des vierten Gebietes auftreten, etwa in der ss gleichen Größenordnung liegen. Wie an Hand der Zeichnungen noch näher erläutert werden wird, erfüllen bei einer bevorzugten Ausführungsform die Dotierungskonzentration Nm Atomen/cm3 und die Dicke din cm des ersten Gebietes die Bedingungen.
2,6
wobei ε die relative Dielektrizitätskonstante und ffdie kritische Feldstärke in V/cm. bei der Lawinen Vervielfachung in dem Halbleitermaterial des ersten Gebietes
65 auftritt, darstellen, während L den Abstand in cm des vierten Gebietes von dem zweiten pn-Übergang und VB den eindimensional berechneten Wert der Durchschlagspannung zwischen dem zweiten und dem vierten Gebiet darstellen. Wenn in diesem Falle die Bedingungen außerdem derart gewählt werden, daß N ■ d praktisch gleich 3,0 · 105S fund L > 1,4 · 10~5 VB ist, ist es gewiß, daß die maximale Feldstärke an dem ersten pn-Übergang stets größer als in den obengenannten an der Oberfläche auftretenden Maxima sein wird, so daß der Durchschlag immer an dem ersten pn-Übergang und nicht an oder nahe bei der Oberfläche auftritt
Das zweite Gebiet besteht aus einem niedriger dotierten Teil, der an das erste Gebiet grenzt, und aus einem höher dotierten Teil, der an die zweite Oberfläche grenzt, wobei auf diesem höher dotierten Teil der Anschlußleiter (die Drain-Elektrode) erzeugt ist Die Verarmungszone des ersten pn-Übergangs kann sich ohne Bedenken über die ganze Dicke des niedriger dotierten Teiles bis zu oder bis in .an höher dotierten Teii erstrecken. Es kann bisweilen erwünscht sein, daß dieser niedriger dotierte Teil derart dick ist, daß sich bei der Durchschlagspannung des ersten pn-Übergangs die Verarmungszone in dem zweiten Gebiet über einen Abstarsd erstreckt, der etwas kleiner als die Dicke dieses niedriger dotierten Teiles ist. Der nicht verarmte Teil muß aber dünn sein, damit kein unerwünscht hoher Widerstand erhalten wird.
Obschon die beschriebene Feldeffekttransistorstruktur auch auf andere Weise gebildet werden kann, wird u.a. aus technologischen Gründen eine Ausführung bevorzugt, bei der das erste Gebiet durch eine auf dem zweiten Gebiet abgelagerte epitaktische Schicht vom ersten Leitungstyp gebildet wird.
Das erste Gebiet wird seitlich von der Nut und weiter wenigstens teilweise von dem zweiten pn-Übergang begrenzt. Zum übrigen Teil kann das erste Gebiet z. B. von einem versenkten Isoliermuster oder vo.t einer anderen Nut begrenzt werden, deren Wand passiviert ist. Nach einer sehr einfach realisierbaren bevorzugten Aubiührungsform wird aber das erste Gebiet entlang des nicht von der mit einer Gate-Elektrode versehenen Nut begrenzten Teiles seines Umfangs völlig von dem dritten Gebiet umgeben, so daß das erste Gebiet seitlich völlig von der Nut. in der sich die Gate-Elektrode befindet, und von dem zweiten pn-Übergang begrenzt wird.
Weiter wird in den verschiedenen Ausführungsformen die Source-Elektrode mit Vorteil durch eine auf der ersten Oberfläche vorhandene leitende Schicht gebildet, die sowohl an die Source-Zone vom zweiten Leitungstyp als auch an daa vierte Gebiet vom ersten L eitLifcjstyp angeschlossen ist.
Die Erfindung wird nachstehend beispielsweise an Hand d«;r Zeichnungen näher erläuiert. Es zei-gt
Fig. I schematisch teilweise im Querschnitt uno teilweise perspektivisch einen Feldeffekttransistor nach der Erfindung,
Fig. 2A bis 2E die Feldverteilung bei verschiedenen Abmessungen und Dotierungen,
Fig.3 die Beziehung zwischen der Dotierung und den Abmessungen des ersten Gebietes für eint bevorzugte Ausführungsform, und
Fig.4 eine andere Ausführungsform eines Feldeffekttransistors nach der Erfindung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind in der Regel mit denselben Bezuesziffern bezeichnet. Im Querschnitt
sind die Halbleitergebiete vom gleichen Leitungstyp in derselben Richtung schraffiert.
Der Einfachheit halber sei angenommen, daß in Fig. I die Querschnittsebene, el. h. die Zeichnungsebene, eine Symnieirieebene des Feldeffekttransistors ist. Dies ist jedoch keineswegs notwendig.
F i g. I zeigt teilweise im Querschnitt und teilweise perspektivisch einen Feldeffekttransistor mit isolierter Gate-Elektrode nach der Erfindung. Der Feldeffekttransistor enthält einen Halbleiterkörper II. der im vorliegenden Beispiel aus Silicium besteht, obwohl auch andere Halbleitermaterialien, wie Germanium. Galliumarsenid usw.. Anwendung finden können. Der Halbleiterkörper enthält einen an eine erste Oberfläche 8 grenzenden Halbleiterbereich (1,4) von einem ersten Leitungstyp, im vorliegenden Beispiel vom p-Leitungstyp. der eine ebenfalls an diese Oberfläche 8 grenzende Source-Zone 7 vom zweiten (n-)Leitimgstyn umgibt. Der Bereich (I, 4) enthält ein erstes Gebiet, das mit einem darunterliegenden /weiten Gebiet 2 vom zweiten (n-)Leitungstyp einen ersten PN-Übergang 5 bildet, wobei dieses Gebiet 2 aus einem an das erste Gebiet I grenzenden niedriger dotierten Teil 2A und einem an die zweite Oberfläche 10 grenzenden höher dotierten Teil 2fl besteht. In der ersten Oberfläche 8 ist eine V-förmige Nut 12 angebracht, die sich durch die Sourcc-Zone 7 und das erste Gebiet I hindurch bis in das zweite Gebiet 2 erstreckt. Die Wand dieser Nut 12 ist mit einer elektrisch isolierenden Schicht IJ überzogen, die im vorliegenden Beispiel aus Siliciumoxid besteht, obgleich auch ein anderes Isoliermaterial, wie z. B. Siliciumnitrid, Aluminiumoxid usw.. verwendet werden kann. Auf der Isolierschicht 13 ist eine Gate-Elektrode (Anschluß G) in Form einer Metallschicht 14 erzeugt. Die Source-Zone 7 und das zweite Gebiet 2 sind mit zu den Source- und Drain-Elektroden gehörigen Anschlußleitern in Form von Metallschichten 9 und 15 versehen, wobei in diesem Beispiel die Elektrode 15 die Source-Elektrode (Anschluß SJund die Elcktrode9die Drain-Elektrode (Anschluß D^ist.
In diesem Beispiel wird das erste Gebiet I durch eine epitaktische Schicht gebildet, die mit dem unterliegenden zweiten Gebiet 2 einen zu der ersten Oberfläche 8 praktisch parallel verlaufenden ersten PN-Übergang 5 bildet, während es seitlich wenigstens teilweise (im vorliegenden Beispiel völlig) von einem hochdotierten dritten Gebiet 3 vom /weiten (n)Leitiingstyp begrenzt wird, das sich von der ersten Oberfläche 8 bis zu dem zweiten Gebiet 2 erstreckt und mit dem ersten Gebiet I einen zweiten PN-Übergang 6 bildet, der infolge u.a. der hohen Dotierung des Gebietes 3 an sich eine niedrigere Durchschlagspannung als der erste pn-übergang 5 aufweist. Weiter ist im ersten Gebiet 1 ein an die erste Oberfläche 8 grenzendes viertes Gebiet 4 vom
ίο ersten (p-)Leitungstyp vorhanden, das das erste Gebiet I und die Source-Zone 7 voneinander trennt und eine höhere Dotierungskonzentration als das erste Gebiet 1 aufweist. Dabei sind nach der Erfindung die Dotierungskonzentration Λ/iind die Dicke (/des ersten Gebietes I
i) derari gering, daß beim Anlegen einer Spannung in der Sperrichtung /wischen dem ersten Gebiet I und dem zweiten Gebiet 2 sich die Verarnningszone von dem ersten pn-Übergang 5 nach oben bis zu der ersten Oberfläche 8 über die ganze Dicke c/ des ersten Gebietes 1 bei einer Spannung erstreckt, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs 6 ist. Der Verlauf der Grenzen der Verarmungszone unter diesen Bedingungen ist in F i g. 1 schenvitisch mit gestrichelten Linien angegeben. Der Verlauf der Gebiete 7, 4, I und 3 an der Oberfläche 8 ist in dem perspektivischen Teil der Fig. 1 gleichfalls gestrichelt angegeben.
Dadurch, daß bei dem Feldeffekttransistor nach der Erfindung das Gebiet I schon lange bevor Durchschlag auftritt, völlig verarmt ist. wird die Feldstärke an der Oberfläche 8 beträchtlich herabgesetzt. Die Durchschlagspannung wird in erheblichem Masse durch die Eigenschaften des innerhalb des Volumens des Halbleiterkörpers verlaufenden waagerechten pn-Übergangs 5 statt durch den quer zu der Oberfläche 8 verlaufenden zweiten pn-Übergang 6 bestimmt. Die so erreichte Durchschlagspannung kann sehr hoch sein und der theoretisch auf Grund der Dotierung der Gebiete 1 und 2 zu erwartenden Durchschlagspannung nahe kommen. Auf diese Weise besteht die Möglichkeit. V-MOS-Transistoren herzustellen, die für Spannungen von vielen Hundert Volt und sogar von mehr als 1000 V geeignet sind.
In dem Feldeffekttransistor nach Fig. I sind die nachstehenden Dotierungen und Dicken angewandt:
Gebiet
Dicke
Dotierungskonzentration
7 2 Lim
4 3 um (von der Oberfläche 8 her)
1 (d =) 5 um (von der Oberfläche 8 her)
2A 100 um
2B 150 um
1020 Atome/cm3
3 · 10" Atome/cm3
(N=) 2- 1015 Atome/cm3
1,7 · 1014 Atome/cm3
10" Atome/cm3
Der Abstand L ist in Fig. 1 über den ganzen Umfang des Gebietes 4 gleich groß und beträgt 170μπι - 10-2cm.
Unter diesen Bedingungen betrug die Durchschlagspannung zwischen den Gebieten 1 und 2 etwa 1000 V.
Die eindimensional berechnete Durchschlagspannung VB zwischen den Gebieten 2 und 4 beträgt 1200 V. Die Durchschlagspannung des pn-Übergangs 6 würde (beim Fehlen des pn-Übergangs 5) etwa 150 V betragen und bei dieser Spannung würde sich die Verarmungszone von dem pn-Übergang 6 her in seitlicher Richtung.
d.h. in Richtung des Gebietes 4. über etwa 10 um erstrecken, was weniger als L ist.
Bei den gegebenen Dicken und Dotierungskonzentrationen erstreckt sich die Verarmungszone bei der Durchschlagspannung im Gebiet 2 über eine Dicke, die etwas kleiner ais die Dicke des Gebietes 2A ist. und zwar über 95 μπι. während auch vermieden wird, daß die Verarmungszone des pn-Übergangs 6 das Gebiet 4 bei einem Spannungswert erreicht, der kleiner als die
Durchschlagspannung des pn-Ubergangs b. für sich allein betrachtet (also beim Fehlen des pn-Übergangs 5), ist.
Bei den genannten Werten für N. d. L und V/i wird damit fur Silizium (<·:= 11,7. £=2.5 · 10' V/cm, L und din cm) die Bedingung erfüllt:
2,6· 102*£
Nd = 1012 und
5,1 · 105f£=l,49· 1012, so daß die Bedingung erfüllt wird:
2,6 · 102 c E j/A. < N · </< 5,1 · ΙΟ5 ε E.
Annähernd wird sogar die günstigste Bedingung erfüllt:
tf</«3,0· 105c£ = 9 · 1011Cm"2
(im vorliegenden Beispiel N ■ d = 1012 cm"2) und
L>1,4- 1(Γ5· VB~ 1,68· 10"2Cm
(im vorliegenden Beispiel L = 1,7 · 10~2 cm).
Das Gebiet 4, auf dem die Verarmungszone wegen ihrer hohen Dotierung praktisch festläuft, verhindert, daß sich die Verarmungszonc von der Drain-Zone bis zu der Source-Zone erstrecken kann.
irn vorliegenden Beispiel wird das erste Gebiet i seitlich völlig von der Nut 12 und von dem zweiten pn-übergang 6 begrenzt. Dieser pn-übergang 6 und damit das Gebiet 3 könnte aber auch über einen Teil des Umfangs des Gebietes 1 durch eine andere Begrenzung, z. B. durch ein versenktes Muster elektrisch isolierenden Materials, ersetzt werden.
Das Kanalgebiet wird mit der Source-Zone 7 von einer gemeinsamen leitenden Schicht 15 kurzgeschlossen, die sowohl an die Source-Zone 7 als auch an das Gebiet 4 angeschlossen ist. Der nicht durch Elektrodenschichten kontaktierte Teil der Oberfläche 8 ist mit einer Siliziumoxidschicht 17 überzogen.
Der beschriebene Feldeffekttransistor kann durch Anwendung allgemein üblicher Dotierungs-, Oxidations- und Ätztechniken hergestellt werden, mit deren Hilfe auch die bekannten V-MOS-Transistoren hergestellt werden. Zum Ätzen einer V-förmigen Nut wird dabei vorzugsweise von einer Halbleiteroberfläche mit einer (lOO)-Orientation ausgegangen, in die die Nut mit einem selektiven Ätzmittel, das z. B. KOH enthält, geätzt wird. Dabei wird bekanntlich eine Nut gebildet, deren Wände in (lll)-Ebenen verlaufen. Da die unterschiedlichen Herstellungssrhrittefürdie Erfindung weiter nicht wesentlich sind, ist es überflüssig, im Detail auf die Herstellung einzugehen.
Nun werden an Hand der Fig.2A bis 2E und 3 die vorgenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert
In den Fig.2A bis 2E sind schematisch im Querschnitt fünf verschiedene Möglichkeiten für die Feldverteilung in einer Diode, die dem inselförmigen ersten Gebiet in den vorhergehenden Beispielen entspricht, dargestellt. Der Deutlichkeit halber ist nur die Hälfte der Diode dargestellt; die Diode ist annahmeweise drehsymmetrisch um die mit »£> bezeichnete Achse. Das Gebiet 1 entspricht dabei dem inselförmigen »ersten Gebiet« in jedem der vorhergehenden Beispiele, der pn-Übergang 5 dem »ersten pn-Übergang« und der pn-Übergang 6 dem »zweiten pn-Übergang«. In den Figuren ist annahmeweise das
ίο Gebiet 1 η-leitend und das Gebiet 2 p-leitend; die Leitungstypen können jedoch auch umgekehrt werden, wie in den F i g. 1 und 2 der Fall ist. Die Dotierungskonzentration des Gebietes 2 ist in allen Figuren gleich.
Wenn nun zwischen dem η--Gebiet 1 (über das n + -Kontaktgebiet 4) und dem p--Gebiet 2 eine Spannung in der Sperrichtung über den pn-Übergängen 5 und 6 angelegt wird, tritt entlang der Oberfläche ein Verlauf der Feldstärkeverteilung £, gemäß der Linie 5 auf. während in senkrechter Richtung die Feldstärke £";, gemäß der Linie B verläuft.
Fig.2A zeigt den Fall, in dem bei der Durchschlagspannung noch keine vollständige Verarmung der Schicht 1 auftritt. An der Oberfläche tritt am pn-Übergang 6 ein hoher Maximalwert der Feldstärke £, auf, der durch die hohe Dotierung des ^+-Gebietes 3 höher als der Maximalwert der Feldstärke Et, ist, der, in senkrechter Richtung gesehen, an dem pn-Übergang 5 auftritt. Beim Überschreiten der kritischen Feldstärke V. (für Silizium etwa 2.5 · 10' V/cm und etwas von der Dotierung abhängig) tritt Durchschlag an der Oberfläche am Übergang 6 auf. ehe sich die Vcrarniungszone (in Fig.2A gestrichelt angedeutet) in senkrechter Richtung von dem Übergang 5 bis zu der Oberfläche erstreckt.
Fig. 2B bis 2E ze'gen Fälle, in denen die Dotierungskonzentration N und die Dicke d der Schicht 1 derart sind, daß vor dem Auftreten eines Oberflächendurchschlags an dem Übergang 6 die Schicht 1 von dem Übergang 5 bis zu der Oberfläche völlig verarmt ist.
Über einen Teil der Strecke zwischen den Gebieten 3 und 4 ist die Feldstärke £·. entlang der Oberfläche konstant, während sich sowohl an der Stelle des pn-Übergangs 6 als auch des η * η-Übergangs am Rande des Gebietes 4 (infolge der Randkrümmung des
n + n-Übergangs) Spitzen in der Feldstärkeverteilung bilden.
Im in Fig. 2B dargestellten Fall ist der Spitzenwert am Übergang 6 am höchsten und höher als der Maximalwert von Et, am Übergang 5, so daß dort ein Durchschlag an der Oberfläche auftreten wird, aber bei relativ höheren Werten als in dem Fall nach Fig. 2A. weil die Feldstärkeverteilung an der Oberfläche homogener ist und die Maxima dadurch abnehmen. Der Fall nach Fig.2B kann aus dem nach Fig.2A z.B.
5* dadurch erhalten werden, daß die Dicke t/der Schicht 1 bei gleichbleibender Dotierung herabgesetzt wird.
F i g. 2C zeigt in bezug auf die Oberflächenfeldstärke den im Vergleich zu Fig.2B umgekehrten Fall. In diesem Fall ist die Feldstärkespitze am Rande des Gebietes 4 viel höiier als am pn-Übergang 6. Dieser Fall kann sich z. B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und zugleich vor dem Auftreten der Durchschlagspannung das Gebiet 1 verarmt ist. In diesem Fall kann am Rande des Gebietes 4 ein Durchschlag auftreten, wenn die maximale Feldstärke an diesem Rand höher als am pn-Übergang 5 ist.
Günstiger ist der in F i g. 2D dargestellte Fall. Hier ist
dafür gesorgt, daß die Dotierungskonzentration und die Dicke des Gebietes I derart sind, daß die beiden Feldstärkespitzen an der Oberfläche einander praktisch gleich sind. Obleich noch immer ein Durchschlag an der Oberfläche auftreten wird, wenn sie in Fig. 2D dargestellt, die maximale Feldstärke Et, am pn-Übergang 5 kleiner als die Maxima an der Oberfläche ist, wird in diesem Fall dadurch, daß die Feldstärkeverteilung San der Oberfläche symmetrisch gemacht wird, die maximale Feldstärke an der Oberfläche niedriger als bei einer asymmetrischen Feldstärkeverteilung, so daß der Durchschlag bei höherer Spannung auftritt.
Schließlich zeigt Fig. 2F. einen Fall, in dem durch zweckmäßige Wahl der Dotierung und Dicke der Schicht 1 und durch die Vergrößerung des Abstandes L bei einer gegebenen Doiierungskonzentration des Gebietes 2 die maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspannung niedriger ais die maximale Feldstärke an dem pn-Übergang 5 ist. Dadurch wird in diesem Fall der Durchschlag stets innerhalb des Halbleiterkörpers an dem pn-Übergang 5 und nicht an der Oberfläche auftreten.
Es sei weiter bemerkt, daß bei einem zu kleinen Wert dieses Abstandes L die Feldstärke an der Oberfläche zunehmen wird (denn die Gesamtspannung zwischen den Gebieten 3 und 4 bestimmt die Oberfläche /wischen der Kurve 5 und der Linie f, = 0), so daß bei niedriger Spannung Durchschlag an der Oberfläche auftritt.
Berechnungen haben ergeben, daß die günstigsten Werte für die Durchschlagspannung innerhalb des in Fig. 3 von den Linien A und B eingeschlossenen Gebietes erhalten werden. In Fig. 3 ist als Abszisse für Silizium als Halbleiter das Produkt der Dotierungskonzentration Nin Atomen/cm1 und der Dicke t/in cm des
Gebietes 1 und als Ordinate der Wert von 10° -γ-, mit L i:>
in cm und V» in Volt, aufgetragen. Dabei ist Vt, der eindimensional berechnete Wert der Durchschlagspannung des pn-Übergangs 5, d.h. in Fig. 2A bis 2E die Durchschlagspannung der N *n~p -Struktur, wenn angenommen wird, dab die Dotierungskonzentrationen der Gebiete 1 und 2 homogen sind, der pn-Übergang 5 somit schroff ist. daß das η+ -Gebiet 4 einen praktisch vernachlässigbaren Widerstand aufweist und daß sich die η *n~p -Struktur in allen Richtungen senkrecht zu -»5 der Achse E1 unendlich weit erstreckt. Diese imaginäre Durchschlagspannung V11 läßt sich unter den genannten Annahmen sehr einfach errechnen: siehe dazu z. B. S. M. Sze, »Physics of Semiconductor Devices«. Wiley and Sons. New York 1969, Kapitel 5.
Für den Fall, daß Silizium als Halbleitermaterial gewählt wird, stellt sich dann heraus, daß für Werte von N ■ d. die zwischen den Linien A und flliegen.d. h.für
7,6
10'
55
die Bedingung nach F i g. 2D (symmetrische Feldverteilung an der Oberfläche) erfüllt ist.
Wenn außerdem die Bedingung nach Fig. 2E erfüllt sein soll (symmetrische Feldverteilung an der Oberfläche, mit Durchschlag am pn-Übergang 5), sollen Werte für L Λ/und dgewählt werden, die auf oder in der Nähe
der Linie Cder Fig.3 liegen. Für^p- > i.4 · i0~5 giit dabei praktisch: /V · d = 9 · 10" cm -\
Die Werte der F i g. 3 gelten, wie bereits erwähnt, für Silizium, das eine kritische Feldstärke E von etwa 2,5 ■ 10' V/cm und eine Dielektrizitätskonstante ε von etwa 11.7 aufweist. Im allgemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskonstante ε und einer kritischen Feldstärke E. daß zwischen den Linien A und B
2,6
105c£
isi und für die Linie CNd praktisch gleich 3 ■ \0*· e E und auch hier— > 1.4 ■ IO -■> ist.
Die Werte t: und E können vom Fachmann ohr.e weiteres der bekannten Literatur entnommen werden, f-ür die kritische heldstärke t sei dazu z. B. auf i>. M. Sze. »Physics of Semiconductor Devices«. Wiley and Sons. New York 1969. S. 117, Fi g. 25 verwiesen.
Mit Hilfe der oben an Hand der F i g. 2Λ bis 2E und 3 erörterten Daten kann der Fachmann für den Feldeffekttransistor nach der Erfindung die unter den gegebenen Bedingungen günstigsten Dotierungen und Abmessungen wählen. Es wird dabei nicht immer erforderlich oder erwünscht sein, daß unter allen Umständen (Fig. 3. Kurve C) Oberflächendurchschlag vermieden wird. Sogar braucht .licht immer innerhalb der Linien A und B der Fig. 3 gearbeitet zu werden, weil auch außerhalb dieser Linien hohe (Oberflächen·) Durchschlagspannungen erreicht werden können. Stets muß aber die Bedingung erfüllt werden, daß das inselförmige Gebiet in senkrechter Richtung völlig verarmt wird, bevor Oberflächendurchschlag auftritt.
Der Feldeffekttransistor braucht keineswegs zu der Qiicrschrsiüscbcr.c nach Fig.! symmetrisch zu sein. Insbesondere braucht der laterale Abstand zwischen den Gebieten 3 und 4 nicht überall gleich zu sein: mit L wird in diesem Falle der kürzeste Abstand angegeben. Auch kann der Abstand der Nut 12 von den .<andern der Gebiete 4 und 1 zu beiden Seiten der Nut verschieden sein.
Statt einer einzigen Nut können mehrere Nuten vorhanden sein, die mit je einer Gate-Elektrode verschen sind, wobei diese Gate-Elektroden gegebenenfalls miteinander verbunden sein können. So entstehen mehrere parallel geschaltete Feldeffektstrukturen, wie z.B. schematisch im Querschnitt in Fig.4 dargestellt ist.
Auch können andere Halbleitermaterialien als Silizium, z. B. Germanium. Galliumarsenid usw.. und andere Isolierschichten als Siliziumoxid, z. B. Siliziumnitrid enthaltende Schichten, verwendet werden. Weiter können die Leitungstypen der Halbleitergebiete durch die entgegengesetzten Typen ersetzt werden.
Die Nut 12 braucht weiter nicht notwendigerweise eine V-Form aufzuweisen.
Obgleich im beschriebenen Beispiel ein diskreter V-MOST für hohen Strom und hohe Spannung beschrieben ist, kann der Feldeffekttransistor nach der Erfindung auch sehr gut zusammen mit anderen V-MOS-Transistoren und aktiven und passiven Schaltungselementen anderer Art auf einer und derselben Halbleiterscheibe als monolithische integrierte Schaltung ausgeführt werden.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Feldeffekttransistor mit isolierter Gate-Elektrode mit einem an eine erste Oberfläche grenzenden Halbleiterbereich von einem ersten Leitungstyp, der eine ebenfalls an die erste Oberfläche grenzende Source-Zone vom zweiten, entgegengesetzten Leitungstyp umgibt und ein erstes Gebiet vom ersten Leitungstyp enthält das mit einem darunterliegenden, zu der Drain-Zone gehörigen zweiten Gebiet vom zweiten Leitungstyp einen praktisch parallel zu der ersten Oberfläche verlaufenden ersten PN-Übergang bildet, bei dem der Halbleiterbereich vom ersten Leitungstyp seitlich wenigstens teilweise von einem dritten Gebiet vom zweiten Leitungstyp das sich von der ersten Oberfläche her bis zum zweiten Gebiet erstreckt begrenzt wird und damit einen zweiten PN-Übergang mit niedrigerer Durchschlagspannung i\s die des ersten PN-Übergangs bildet, wobei in d?r ersten Oberfläche eine Nut angebracht ist, die sich durch die Source-Zone hindurch erstreckt und deren Wand mit einer elektrisch isolierenden Schicht überzogen ist, auf der eine Gate-Elektrode erzeugt ist. und bei dem der Halbleiterbereich ein viertes Gebiet vom ersten Leitungstyp enthält, das das erste Gebiet und die Source-Zone voneinander trennt und eine höhere Dotierungskonzentration iils das erste Gebiet aufweist und an die erste Oberfläche grenzt, dadurch gekennzeichnet, daß das erste Gebiet (I) an die erste Oberfläche (8) grenzt, daß das zweite Gebiet (2) cmen an das erste Gebiet (1) grenzenden niedriger dotierten eisten Teil (2A)und einen an die gegenüberliegend zweite Oberfläche (10) grenzenden, höherdotierten zweiten Teil (2B) aufweist, daß die Nut (12) sich wenigstens bis in den ersten Teil (2A) erstreckt, und daß die Dotierungskonzentration (N) und die Dicke (d) des ersten Gebietes (1) derart gering sind, daß beim Anlegen einer Spannung in der Sperrichtung zwischen dem ersten (1) und dem zweiten Gebiet (2Λ B) sich die Verarmungszone von dem ersten PN-Übergang (5) bis zu der ersten Oberfläche (8) über die ganze Dicke (d) des ersten Gebietes (1) erstreckt bei einer Spannung, die niedriger als die Durchschlagspannung des zweiten PN-Übergangs (6) ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der kürzeste Abstand L des Randes des vierten Gebietes (4) von dem zweiten PN-Übergang (6) längs der Oberfläche gerechnet, größer als der Abstand ist, über den sich die zu dem zweiten PN-Übergang (6) gehörige Verarmungszone entlang der Oberfläche bei der Durchschlagspannung des zweiten PN-Übergangs (6) erstreckt.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die Dotierungskonzentration N in Atomen/cm1 und die Dicke d in cm des ersten Gebietes (1) die Bedingung erfüllen:
DE2927560A 1978-07-24 1979-07-07 Feldeffekttransistor mit isolierter Gate-Elektrode Expired DE2927560C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7807834,A NL184551C (nl) 1978-07-24 1978-07-24 Veldeffekttransistor met geisoleerde stuurelektrode.

Publications (2)

Publication Number Publication Date
DE2927560A1 DE2927560A1 (de) 1980-02-07
DE2927560C2 true DE2927560C2 (de) 1983-12-22

Family

ID=19831290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2927560A Expired DE2927560C2 (de) 1978-07-24 1979-07-07 Feldeffekttransistor mit isolierter Gate-Elektrode

Country Status (10)

Country Link
US (1) US4233617A (de)
JP (1) JPS5518100A (de)
CA (1) CA1134056A (de)
CH (1) CH648694A5 (de)
DE (1) DE2927560C2 (de)
FR (1) FR2436503A1 (de)
GB (1) GB2026239B (de)
IT (1) IT1122227B (de)
NL (1) NL184551C (de)
SE (1) SE441134B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
NL186665C (nl) * 1980-03-10 1992-01-16 Philips Nv Halfgeleiderinrichting.
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4379305A (en) * 1980-05-29 1983-04-05 General Instrument Corp. Mesh gate V-MOS power FET
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
GB2103419A (en) * 1981-08-04 1983-02-16 Siliconix Inc Field effect transistor with metal source
JPS58106870A (ja) * 1981-12-18 1983-06-25 Nissan Motor Co Ltd パワ−ｍｏｓｆｅｔ
EP0326187A3 (de) * 1982-05-20 1989-09-27 Fairchild Semiconductor Corporation Leistungs-MOSFET-Struktur
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
JPS61150378A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 電界効果トランジスタ
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
US4755867A (en) * 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
GB2227605A (en) * 1989-01-30 1990-08-01 Philips Electronic Associated A vertical field effect semiconductor device
JPH073409U (ja) * 1993-06-24 1995-01-20 株式会社九州ハマフオーム 座布団
EP0853818A4 (de) * 1995-08-21 1998-11-11 Siliconix Inc Niederspannungs-kurzkanal-graben-dmos-transistor
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
JP4320167B2 (ja) * 2002-12-12 2009-08-26 忠弘 大見 半導体素子及びシリコン酸化窒化膜の製造方法
US7417266B1 (en) * 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
JP2013069817A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
DE2619713C2 (de) * 1976-05-04 1984-12-20 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher
DE2642615C2 (de) * 1976-09-22 1986-04-24 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
JPS5367381A (en) * 1976-11-27 1978-06-15 Mitsubishi Electric Corp Semiconductor device
US4145703A (en) * 1977-04-15 1979-03-20 Supertex, Inc. High power MOS device and fabrication method therefor

Also Published As

Publication number Publication date
GB2026239B (en) 1983-02-02
IT1122227B (it) 1986-04-23
US4233617A (en) 1980-11-11
NL184551B (nl) 1989-03-16
CH648694A5 (de) 1985-03-29
IT7924515A0 (it) 1979-07-20
CA1134056A (en) 1982-10-19
GB2026239A (en) 1980-01-30
FR2436503B1 (de) 1983-05-06
NL7807834A (nl) 1980-01-28
NL184551C (nl) 1989-08-16
SE7906288L (sv) 1980-01-25
DE2927560A1 (de) 1980-02-07
FR2436503A1 (fr) 1980-04-11
JPS5518100A (en) 1980-02-07
SE441134B (sv) 1985-09-09
JPS644352B2 (de) 1989-01-25

Similar Documents

Publication Publication Date Title
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE2901193C2 (de) Halbleiteranordnung
DE3816002C2 (de)
DE2853736C2 (de) Feldeffektanordnung
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE2706623C2 (de)
DE3047738C2 (de) Halbleiteranordnung
DE3002526A1 (de) Thyristor der statischen induktionsbauart
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1917013A1 (de) Halbleitervierschichttriode
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102021006492A1 (de) Halbleitervorrichtung und verfahren dafür
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE3940388A1 (de) Vertikal-feldeffekttransistor
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2927662C2 (de) Halbleiteranordnung
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE2012945C3 (de) Halbleiterbauelement
DE19750897C2 (de) Bipolartransistor mit isolierter Gate mit einer planaren Gatestruktur und dessen Herstellungsverfahren
DE102005003127B3 (de) Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL