DE2939487C2 - - Google Patents
Info
- Publication number
- DE2939487C2 DE2939487C2 DE2939487A DE2939487A DE2939487C2 DE 2939487 C2 DE2939487 C2 DE 2939487C2 DE 2939487 A DE2939487 A DE 2939487A DE 2939487 A DE2939487 A DE 2939487A DE 2939487 C2 DE2939487 C2 DE 2939487C2
- Authority
- DE
- Germany
- Prior art keywords
- microcomputer
- microcomputers
- computer
- ring
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
Description
Die vorliegende Erfindung betrifft eine Rechnerarchitektur auf
der Basis einer Multi-Mikrocomputerstruktur als fehlertolerantes
System, bei der mehrere Mikrocomputer vorgesehen sind, die sich
gegenseitig vertreten können, und bei der zur Steuerung der Auf
gabenverteilung für die Mikrocomputer das Prinzip der "2 von 3"-
Entscheidung verwendet wird.
Es ist bekannt, rechnergesteuerte Systeme im Hinblick auf mög
liche Rechnerausfälle mit zwei oder mehr Rechnern, die sich
gegenseitig aufgabenmäßig vertreten können und deren Funktions
ergebnisse ständig auf Gleichwertigkeit überwacht werden, einzu
setzen. Im Falle einer Rechnerstörung bzw. einer zunächst un
definierten Unstimmigkeit der betreffenden Funktionsergebnisse
wird bei solchen rechnergesteuerten Systemen mit Hilfe einer
zentral angeordneten Umschalt- oder Ersatzschalt-Einrichtung
eine Aufgabenumverteilung vorgenommen. Systeme dieser Art haben
den Nachteil, daß diese zentrale Umschalt- bzw. Ersatzschalte
einrichtung ebenfalls ausfallgefährdet ist, so daß im ungün
stigsten Fall das Gesamtsystem ausfallen kann.
Aus Elektronik, 1979, Heft 17, S. 25 bis 34 ist bereits eine
Rechnerarchitektur auf der Basis einer Multi-Mikrocomputer
struktur als fehlertolerantes System, bei der mehrere Mikro
computer vorgesehen sind, die sich gegenseitig vertreten können,
bekannt. Bei dieser Systemarchitektur sind die Mikrocomputer
in einem Ring derart angeordnet, daß jeweils ein Datenaustausch
zwischen zwei in dem Ring benachbarten Mikorcomputern und/oder
zwischen einem beliebigen Mikrocomputer und einem in dem Ring
relativ zu diesem genannten Mikrocomputer an übernächster
Stelle angeordneten weiteren Mikrocomputer durchführbar ist.
Diese bekannte Architektur bezieht sich auf einen vollver
maschten Ring.
Aus IEEE Transactions on Computers, May, 1975, Vol. 24, No. 5
ist das Prinzip der "2 von 3"-Entscheidung angewandt auf Netz
werke bekannt.
Aus dem Aufsatz von MARTIN, J.: "Design of Real Time Computer
Systems", 1967 Prentice-Hall, Inc. Englewood Cliffs, N.J.
S. 54 bis 75 ist bekannt, daß bei einer Multi-Computerstruktur
jeweils den Ein-/Ausgabeschnittstellen drei mit allen Leitungen
der Ein-/Ausgabegeräte verbundene Gerätekontroller vorgesehen
sind, die ausgangsseitig über passive Peripherieschalter mit
den Computern verbindbar sind.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine
Rechnerarchitektur zu schaffen, die ein fehlertolerantes Ar
beiten gewährleistet. Der Ausfall einer Komponente oder Fehler
in einer Komponente des Gesamtsystems führen nicht zum Ausfall
des Gesamtsystems. Definierte Ersatzelemente, die nur bei Be
darf zum Einsatz kommen, oder Doppelelemente, die nur zur
Parallelausführung spezifischer Aufgaben eingesetzt werden,
sind bei der erfindungsgemäßen Rechnerarchitektur nicht vorge
sehen. Ausgenommen davon sind die an den Schnittstellen zwischen
der Rechnerarchitektur und der Peripherie bzw. der Rechnerar
chitektur und der Benutzerebene vorgesehenen Schnittstellenein
richtungen.
Die der Erfindung zugrunde liegende Aufgabe wird bei einer
Rechnerarchitektur auf der Basis einer Multi-Mikrocomputer
struktur als fehlertolerantes System durch die kennzeichnenden
Merkmale des Patentanspruchs 1 gelöst.
Die Erfindung bietet den Vorteil, daß fehlerhaft arbeitende
Komponenten oder ausgefallene Teile nicht den Gesamtbetrieb
des Systems stören können. Das System arbeitet bis zum Ausfall
zweier gleichartiger Komponenten fehlertolerant. Die Wahrschein
lichkeit dafür ist jedoch derart gering, daß die vorgeschlagene
Rechenarchitektur einen hohen Zuverlässigkeitsgrad hat.
Im folgenden wird die Erfindung anhand einer ein Ausführungs
beispiel für die erfindungsgemäße Rechnerarchitektur dar
stellenden Figur erläutert.
Die Figur zeigt einen teilvermaschten Ring mit Mikrocomputern
71 . . . 78, in dem jeweils Leitungen für einen Datenaustausch
zwischen zwei unmittelbar benachbarten Mikrocomputern, z. B.
71 und 72 und Leitungen zwischen jeweils einem Mikrocomputer
des Ringes, z. B. 71, mit einem in dem Ring an relativ zu
diesem qenannten Mikrocomputer übernächster Stelle angeordneten
weiteren Mikrocomputer, z. B. 73, für einen Datenaustausch
vorgesehen sind. Alle Eingabe-/Ausgabe-Schnittstellen aller
Mikrocomputer 71 . . . 78 sind über einen vorzugsweise als ein
stufiges Koppelnetzwerk ausgeführten Peripherie-Schalter 3 mit
Gerätekontrollern 21, 22, 23 bzw. über einen ebenfalls vor
zugsweise als einstufiqes Koppelnetzwerk ausgeführten Be
nutzer-Schalter 6 mit weiteren Gerätekontrollen 51, 52, 53 ver
bunden. Die Gerätekontroller 21, 22, 23 bzw. 51, 52, 53 sind je
weils mit den Peripherie-Leitungen an der Schnittstelle
ausgangsseitig so verbunden, daß jede Peripherie-Leitung mit
jedem Gerätekontroller 21, 22, 23 verbunden ist bzw. daß jede
Benutzer-Leitung an der Schnittstelle 4 ausgangsseitig mit
jedem Gerätekontroller 51, 52, 53 verbunden ist. Die jeweils
in einer Dreierkombination angeordneten Gerätekontroller 21,
22, 23 bzw. 51, 52, 53 steuern den Datenfluß zwischen dem
zentralen Ring und der Peripherie- bzw. der Benutzerebene. Bei
einer Verfälschung während einer Datenübertraqung wird durch
eine "2 von 3"-Mehrheitsentscheidung die aufgetretene Ver
fälschung eliminiert. Die Aufgaben sind bei der gezeigten An
ordnung je nach ihrer Mächtigkeit auf beliebige Mikrocomputer
des Ringes verteilbar. Ein Ausfall eines Mikrocomputers, z. B.
71, wird von dem diesem Mikrocomputer unmittelbar benachbarten
Mikrocomputer, z. B. 72, registriert. Aufgrund der vorgesehenen
Teilvermaschung des Ringes ist in diesem Falle der ausgefallene
Mikrocomputer, z. B. 71, bei der weiteren Aufgabenverteilung
überspringbar.
Die Gerätekontroller 21, 22, 23; 51, 52, 53 sind vorzugsweise
prozessorgesteuert.
Claims (2)
1. Rechnerarchitektur auf der Basis einer Multi-Mikrocomputer
struktur als fehlertolerantes System, bei der mehrere Mikro
computer vorgesehen sind, die sich gegenseitig vertreten können,
und bei der zur Steuerung der Aufgabenverteilung für die
Mikrocomputer das Prinzip der "2 von 3"-Entscheidung verwendet
wird,
dadurch gekennzeichnet, daß die Mikro
computer (71 . . . 78) in einem teilvermaschten Ring angeordnet
sind, derart, daß jeweils ein Datenaustausch zwischen zwei in
dem Ring benachbarten Mikrocomputern (z. B. 71, 72) und/oder
zwischen einem beliebigen Mikrocomputer (z. B. 71) und einem in
dem Ring relativ zu diesem genannten Mikrocomputer (71) an
übernächster Stelle angeordneten weiteren Mikrocomputer (z. B.
73) durchführbar ist, und daß jeweils an den Schnittstellen
"Rechner/Benutzer" (4) und "Rechner/Peripherie" (1) drei je
weils eingangsseitig mit allen Peripherie-Leitungen bzw. drei
jeweils eingangsseitig mit allen Benutzer-Leitungen verbundene
Gerätekontroller (21, 22, 23 bzw. 51, 52, 53) vorgesehen sind,
die jeweils ausgangsseitig über einen vorzugsweise als einstufiges
Koppelnetzwerk ausgeführten passiven Peripherie-Schalter (3 bzw.
6) mit den Eingabe-/Ausgabe-Schnittstellen aller Mikrocomputer
(71 . . . 78) verbindbar sind, wobei die jeweilige Konfiguration
Mikrocomputer/Peripherie bzw. Mikrocomputer/Benutzer mittels
einer bei auftretenden Datenübertragungsfehlern durchzuführenden
"2 von 3"-Mehrheitsentscheidung festlegbar ist.
2. Rechnerarchitektur nach Anspruch 1,
dadurch gekennzeichnet, daß die Geräte
kontroller (21, 22 23; 51 52, 53) prozessorgesteuert sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792939487 DE2939487A1 (de) | 1979-09-28 | 1979-09-28 | Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system |
EP80105476A EP0026377A3 (de) | 1979-09-28 | 1980-09-12 | Rechnerarchitektur auf der Basis einer Multi-Mikrocomputerstruktur als fehlertolerantes System |
US06/191,908 US4392199A (en) | 1979-09-28 | 1980-09-29 | Fault-tolerant system employing multi-microcomputers using two-out-of-three majority decision |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792939487 DE2939487A1 (de) | 1979-09-28 | 1979-09-28 | Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system |
US06/191,908 US4392199A (en) | 1979-09-28 | 1980-09-29 | Fault-tolerant system employing multi-microcomputers using two-out-of-three majority decision |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2939487A1 DE2939487A1 (de) | 1981-04-16 |
DE2939487C2 true DE2939487C2 (de) | 1989-03-23 |
Family
ID=40888018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792939487 Granted DE2939487A1 (de) | 1979-09-28 | 1979-09-28 | Rechnerarchitektur auf der basis einer multi-mikrocomputerstruktur als fehlertolerantes system |
Country Status (3)
Country | Link |
---|---|
US (1) | US4392199A (de) |
EP (1) | EP0026377A3 (de) |
DE (1) | DE2939487A1 (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3208573C2 (de) * | 1982-03-10 | 1985-06-27 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem |
JPS5985153A (ja) * | 1982-11-08 | 1984-05-17 | Hitachi Ltd | 冗長化制御装置 |
JPH0618377B2 (ja) * | 1983-09-08 | 1994-03-09 | 株式会社日立製作所 | 伝送系 |
US4783733A (en) * | 1983-11-14 | 1988-11-08 | Tandem Computers Incorporated | Fault tolerant communications controller system |
US4570261A (en) * | 1983-12-09 | 1986-02-11 | Motorola, Inc. | Distributed fault isolation and recovery system and method |
EP0148297B1 (de) * | 1984-01-09 | 1993-12-15 | Hitachi, Ltd. | Synchrones dezentralisiertes Verarbeitungssystem |
IL74952A0 (en) * | 1984-05-04 | 1985-08-30 | Gould Inc | Method and system for improving the operational reliability of electronic systems formed of subsystems which perform different functions |
US4589066A (en) * | 1984-05-31 | 1986-05-13 | General Electric Company | Fault tolerant, frame synchronization for multiple processor systems |
US4627054A (en) * | 1984-08-27 | 1986-12-02 | International Business Machines Corporation | Multiprocessor array error detection and recovery apparatus |
ES2044975T3 (es) * | 1986-05-14 | 1994-01-16 | Alcatel Austria Ag | Sistema de procesamiento de datos tolerante a fallos. |
DE3639055C2 (de) * | 1986-11-14 | 1998-02-05 | Bosch Gmbh Robert | Verfahren zur Betriebsüberwachung und Fehlerkorrektur von Rechnern eines Mehrrechnersystems und Mehrrechnersystem |
US4805107A (en) * | 1987-04-15 | 1989-02-14 | Allied-Signal Inc. | Task scheduler for a fault tolerant multiple node processing system |
CA2003338A1 (en) * | 1987-11-09 | 1990-06-09 | Richard W. Cutts, Jr. | Synchronization of fault-tolerant computer system having multiple processors |
AU616213B2 (en) * | 1987-11-09 | 1991-10-24 | Tandem Computers Incorporated | Method and apparatus for synchronizing a plurality of processors |
US5084816A (en) * | 1987-11-25 | 1992-01-28 | Bell Communications Research, Inc. | Real time fault tolerant transaction processing system |
US4877972A (en) * | 1988-06-21 | 1989-10-31 | The Boeing Company | Fault tolerant modular power supply system |
AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
US5123047A (en) * | 1988-12-09 | 1992-06-16 | The Exchange System Limited Partnership | Method of updating encryption device monitor code in a multichannel data encryption system |
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
US5128996A (en) * | 1988-12-09 | 1992-07-07 | The Exchange System Limited Partnership | Multichannel data encryption device |
US5022076A (en) * | 1988-12-09 | 1991-06-04 | The Exchange System Limited Partnership | Redundant encryption processor arrangement for use in an electronic fund transfer network |
GB2228114B (en) * | 1989-02-13 | 1993-02-10 | Westinghouse Brake & Signal | A system comprising a processor |
US4979191A (en) * | 1989-05-17 | 1990-12-18 | The Boeing Company | Autonomous N-modular redundant fault tolerant clock system |
US5327553A (en) * | 1989-12-22 | 1994-07-05 | Tandem Computers Incorporated | Fault-tolerant computer system with /CONFIG filesystem |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5203004A (en) * | 1990-01-08 | 1993-04-13 | Tandem Computers Incorporated | Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections |
US5382950A (en) * | 1990-08-14 | 1995-01-17 | Siemens Aktiengesellschaft | Device for implementing an interrupt distribution in a multi-computer system |
US5349654A (en) * | 1992-02-20 | 1994-09-20 | The Boeing Company | Fault tolerant data exchange unit |
US5428769A (en) * | 1992-03-31 | 1995-06-27 | The Dow Chemical Company | Process control interface system having triply redundant remote field units |
US5285381A (en) * | 1992-09-09 | 1994-02-08 | Vanderbilt University | Multiple control-point control system and method of use |
JPH0760395B2 (ja) * | 1992-11-06 | 1995-06-28 | 日本電気株式会社 | フォールトトレラントコンピュータシステム |
DE4332881C2 (de) * | 1993-09-21 | 1996-10-31 | Cindatec Ingenieurtechnische D | Fehlertolerantes Multicomputersystem |
US5864654A (en) * | 1995-03-31 | 1999-01-26 | Nec Electronics, Inc. | Systems and methods for fault tolerant information processing |
US5796935A (en) * | 1995-07-20 | 1998-08-18 | Raytheon Company | Voting node for a distributed control system |
SE9600293L (sv) * | 1996-01-26 | 1997-02-10 | Ericsson Telefon Ab L M | Förfarande och anordning för skewminimering |
US6141769A (en) * | 1996-05-16 | 2000-10-31 | Resilience Corporation | Triple modular redundant computer system and associated method |
US6005920A (en) * | 1997-01-03 | 1999-12-21 | Ncr Corporation | Call center with fault resilient server-switch link |
TWI571712B (zh) * | 2015-10-29 | 2017-02-21 | 行政院原子能委員會核能研究所 | 多重容錯控制系統及其同步方法 |
US10481963B1 (en) * | 2016-06-29 | 2019-11-19 | Amazon Technologies, Inc. | Load-balancing for achieving transaction fault tolerance |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3593302A (en) * | 1967-03-31 | 1971-07-13 | Nippon Electric Co | Periphery-control-units switching device |
GB1308497A (en) * | 1970-09-25 | 1973-02-21 | Marconi Co Ltd | Data processing arrangements |
-
1979
- 1979-09-28 DE DE19792939487 patent/DE2939487A1/de active Granted
-
1980
- 1980-09-12 EP EP80105476A patent/EP0026377A3/de not_active Withdrawn
- 1980-09-29 US US06/191,908 patent/US4392199A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4392199A (en) | 1983-07-05 |
EP0026377A2 (de) | 1981-04-08 |
DE2939487A1 (de) | 1981-04-16 |
EP0026377A3 (de) | 1981-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2939487C2 (de) | ||
DE2908316C2 (de) | Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage | |
DE2442847C2 (de) | Test- und Diagnoseanordnung für eine Datenverarbeitungseinheit | |
DE19532639C2 (de) | Einrichtung zur einkanaligen Übertragung von aus zwei Datenquellen stammenden Daten | |
DE102006039671A1 (de) | Modulares elektronisches Flugsteuerungssystem | |
DE10148810A1 (de) | Steuerungs- und Energieversorgungssystem für wenigstens zwei Flugzeugsitze | |
DE1966991C3 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
WO2000007103A1 (de) | Bus-steuereinheit zur unterstützung einer programmablauf-überwachung in sternstrukturen, dazugehöriges programmablauf-überwachungssystem sowie verfahren zur programmablauf-überwachung | |
DE3238692A1 (de) | Datenuebertragungssystem | |
DE102005037723A1 (de) | Steuerungseinheit für Verbundbetrieb | |
DE2912734C2 (de) | Mehrrechnerkopplung | |
DE19543817C2 (de) | Verfahren und Anordnung zum Prüfen und Überwachen der Arbeitsweise wenigstens zweier Datenverarbeitungseinrichtungen mit Rechnerstruktur | |
DE3531901C2 (de) | ||
DE3225937C2 (de) | ||
DE3010803C2 (de) | Schalteinrichtung für ein Dreirechner-System in Eisenbahnanlagen | |
DE4019673A1 (de) | Schaltmodul fuer paare von an mindestens einen kommunikationsbus angeschlossenen homologen prozessoren | |
DE4303048A1 (en) | Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems | |
EP0447635B1 (de) | Verfahren zum Überprüfen von Sichtgerätesteuerungen auf Fehlerfreiheit in sicherungstechnischen Anlagen und Einrichtungen zum Durchführen dieses Verfahrens | |
DE4332881A1 (de) | Fehlertolerantes Multicomputersystem | |
DE2942133C2 (de) | Prüfeinrichtung für Kleinrechnersysteme | |
DE19937752A1 (de) | Prozessoreinheit zum Durchführen von logischen Operationen sowie dazugehöriges Multiprozessorsystem | |
DD277139A1 (de) | Redundantes bussystem fuer ein mehrrechnersystem | |
EP0269952A2 (de) | Fehlertolerantes ringförmiges Stromversorgungssystem | |
DE102022206080A1 (de) | Verfahren zum Betreiben einer Rechenanordnung | |
DE2610761A1 (de) | Schaltungsanordnung zur fehlersimulation in elektronischen geraeten mit mehreren moduln |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |