DE2945854A1 - Ionenimplantationsverfahren - Google Patents

Ionenimplantationsverfahren

Info

Publication number
DE2945854A1
DE2945854A1 DE19792945854 DE2945854A DE2945854A1 DE 2945854 A1 DE2945854 A1 DE 2945854A1 DE 19792945854 DE19792945854 DE 19792945854 DE 2945854 A DE2945854 A DE 2945854A DE 2945854 A1 DE2945854 A1 DE 2945854A1
Authority
DE
Germany
Prior art keywords
substrate
zones
photoresist
insulating layer
photoresist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792945854
Other languages
English (en)
Inventor
Ing.(grad.) Ludwig 7833 Endingen Hiß
Dipl.-Phys. Ulrich 7831 Sexau Waldvogel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19792945854 priority Critical patent/DE2945854A1/de
Priority to US06/201,884 priority patent/US4341571A/en
Priority to DE8080106741T priority patent/DE3067025D1/de
Priority to EP80106741A priority patent/EP0028786B1/de
Priority to IE2356/80A priority patent/IE51005B1/en
Priority to JP16006480A priority patent/JPS5685823A/ja
Publication of DE2945854A1 publication Critical patent/DE2945854A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/12Photocathodes-Cs coated and solar cell
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/131Reactive ion etching rie

Description

L.Hiß et al 1-1 Fl 1026
Go/bk 09. November 1979
Ionenimplantationsverfahren
Die Erfindung betrifft ein Ionenimplantationsverfahren gemäß dem Oberbegriff des Anspruchs 1,
es
Bei einem solchen Verfahren, wie aus der Zeitschrift "'Solid-state-Electronics" (1972) Band 15, Seiten 165 bis 175 bekannt ist, wird eine oberflächlich in einem HaIb-^ leiterkörper angeordnete Substratzone unter Verwendung einer Oxidmaske, welche mit Hilfe einer Lackmaske photolithographisch hergestellt wurde, durch Implantation von Ionen, welche anschließend in die Substratzone tiefer eindiffundiert werden, hergestellt. Bei diesem Verfahren werden im übrigen zur Begrenzung der Zonenflächen bei der Ionenimplantation ausschließlich Oxidmasken verwendet.
Bei Verfahren,bei denen das Dotierungsmaterial einer Mehrzahl von unterschiedlich dotierten Zonen durch Ionenimplantation aufgebracht wird,ist seitdem die ausschließliche Verveidung von Oxidmasken üblich. Dies ergibt sich beispielsweise aus der Zeitschrift "IEEE Journal of Solid-state Circuits" Band SC 14, Nr. 2 (April 1979), Seiten 312 bis 318.
Die ausschließliche Verwendung von Oxidmasken hat den Nachteil, daß nach jeder Implantation die Neubildung einer Oxidschicht, insbesondere bei einer folgenden Nachdiffusion, erforderlich ist. Die ausschließliche Verwendung von Oxidmasken ist üblich, obwohl an sich aus der DE-AS 23 41 bekanntist, eine Photolackmaske bei der Ionenimplantation zu verwenden. Allerdings wird bei diesem Verfahren die
130021 /0450
L.Hiß et al 1-1 Fl 1026
PhotriLackmaske ausschließlich auf einer die Substratoberflache bedeckenden Isolierschicht und nicht, auch nicht teilweise, unmittelbar auf die Substratoberfläche aufgebracht .
Man war in der Fachwelt der Ansicht, daß zur Abgrenzung von Zonenflächen bei der Ionenimplantation Photolackmasken, die zumindest teilweise unmittelbar auf die Substratoberfläche aufgebracht werden, wenig geeignet sind, da Photolack, unmittelbar auf die Substratoberfläche aufgebracht, als alleinige Maskierung gegen Implantation, zumal bei höheren Dosen, als nicht brauchbar erschien,
Aufgabe der Erfindung ist die Weiterbildung und Vereinfachung des bekannten Verfahrens gemäß dem Oberbegriff des Anspruchs Diese Aufgabe wird erfindungsgemäß durch die Kombination der im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst.
Bei der einfachsten und saubersten Ausführungsform des Verfahrens nach der Erfindung werden die Photolackmasken un mittelbar auf die weitgehend von Isolierschichtteilen, beispielsweise Oxidschichtteilen, befreite saubere Substratoberfläche aufgebracht, die höchstens kurzzeitig dem Plasmaoxidationsprozeß zur Entfernung einer bereits verwendeten Photolackmaske ausgesetzt war.
Bei dem Verfahren nach der Erfindung kommt also zur Entfernung der Photolackmaske nach jedem Implantationsschritt ein Plasmaätzschritt zur Anwendung, wobei Ionen eines Oxidationsmittels im Vakuum den Photolack oxidieren und die Oxidationsprodukte mit sonstigen Verunreinigungen abgesaugt werden. Ein solches Reinigungsverfahren ist aus der Zeitschrift "SCP and Solid-State Technology" (Dezember 1967)
130021/(HSQ
L.Hiß et al 1-1 Fl 1026
Seiten 33 bis 38 bekannt. Es wurde festgestellt, daß eine auf solche Weise erfolgende Reinigung bei der Entfernung der Lackmasken ohne weiteres reproduzierbare und für die Aufbringung weitere Photolackmasken mit anschließender Implantation ausreichend saubere Oberfläche mit guten Hafteigenschaften hinsichtlich des Photolacks ergibt und die Qualität bereits implantierter Zonen nicht beeinträchtigt.
Das Verfahren der Erfindung findet vorzugsweise seine Anwendung bei der Herstellung von integrierten Schaltungen mit einer Mehrzahl von Schaltungskomponenten, welche unterschiedlich dotierte Zonen aufweisen. Unter unterschiedlich dotierten Zonen werden hier Zonen verstanden, welche in der Dotierungskonzentration und/oder hinsichtlieh des zu erzielenden Leitungstyps unterschiedliche Dotierungen aufweisen.Das Verfahren der Erfindung kann natürlich auch insofern weitergebildet werden, als auch unterschiedlich stark dotierte Bereiche an der Substratoberfläche in gleicher Weise wie pn-übergänge bildende Zone erzeugt werden können.
Das Verfahren nach der Erfindung kann sowohl zur Erzeugung von bipolaren als auch unipolaren Schaltungskomponenten in monolithisch integrierten Festkörperschaltungen herangezogen werden.
Eine bevorzugte Anwendung zur Herstellung eines Paares von komplementären Isolierschicht-Feldeffekttransistoren als Schaltungsteil einer monolithisch integrierten Schaltung, die in der Mehrzahl an einer in die einzelnen integrierten Festkörperschaltungen zu zerteilenden Halbleiterplatte erfolgt, wird im folgenden anhand der Zeichnung erläutert, deren Figuren in üblicher Querschnitts-Schrägansicht die einzelnen das Verfahren der Erfindung
130021/0450
L.Hiß et al 1-1 Fl 1026
betreffenden Arbeitsgänge veranschaulichen.
Bei der Herstellung der monolithisch integrierten Schaltung mit Paarehvon komplementären Isolierschicht-Feldeffekttransistoren enthaltenden Schaltungsteilen wird, wie die Figuren 1A und 1B veranschaulichen, von einem plattenförmigen Substrat 2 ausgegangen, in dessen einer Oberflächenseite inseiförmigejje einen sperrenden pn-übergang bildende Planarzonen 5 zur Aufnahme der Isolierschicht-Feldeffekttransistoren des einen Leitungstyps /eingesetzt sind. Zu diesem Zweck wird in bekannter Weise gemäß der Figur 1A die Oxidmaskierungsmaske 6 mit dem Diffusionsfenster 7 auf das Substrat 2 aufgebracht und bei Verwendung eines η-dotierten Substrats p-dotierendes Verunreinigungsmaterial, vorzugsweise Bor, innerhalb des Diffusionsfensters in die Substratoberfläche mit einer solchen Konzentration implantiert, daß eine schwach p-leitende Planarzone 5 nach dem auf den Implantationsprozeß folgende Diffusionsprozeß entsteht. Danach hat sich innerhalb des Diffusionsfensters 7 eine Oxidschicht in einer Dicke weniger als die der Oxidmaskierungsmaske 6 gebildet, wie die Fig. 1A veranschaulicht.
In Anlehnung an das Verfahren nach der Erfindung wird aber die Verwendung einer Photolackmaskierungsmaske mit einem Diffusionsfenster zur Begrenzung der Planarzone 5 vorgezogen, welche in gleicher Weise wie bei dem Verfahren nach der Erfindung unter Anwendung eines Plasmareinigungsprozesses nach dem Einbringen der erforderlichen Dotierungsmaterialmange in die Substratoberfläche entfernt wird. Nach der Diffusion der Planarzone 5 wird ein Reinigungsprozeß der Substratoberfläche durchgeführt, so daß eine ebene Fläche erhalten wird, wie die Fig. 1B veranschaulicht
130021/0480
294585A
L.Hiß et al 1-1 Fl 1026
Eine solche ebene Oberfläche ist als Grundlage für die nach dem Verfahren der Erfindung aufgebrachte Photolackmaske 1 gemäß der Fig. 2B wesentlich besser geeignet als die gemäß der Fig. 2A teilweise über die Oberflächenseite des Substrats 2 sich erstreckende Isolierschicht der Oxidmaskierungsmaske 6. Die Photolackmaske 1 ist in beiden Fällen A bzw. B derart strukturiert, daß die Flächen der herzustellenden Zonen 11, nämlich die der Source-Zone und die der Drain-Zone des η-Kanal-Feldeffekttransistors, ausschließlich durch die Photolackmaske 1 begrenzt sind.
Nach der Implantation von Phosphoratomen in für die herzustellenden Zonen ausreichender Menge wird anschließend die Substratoberfläche unter Anwendung eines oxidierenden Plasmaätzprozesses freigelegt und sorgfältig gereinigt, so daß lediglich der am Ende des Ätzprozesses entstehende und unvermeidlich durch den Sauerstoffgehalt der Luft bedingte dünne Oxidfilm verbleibt.
Danach wird in beiden Fällen die Photolackmaske 1· unter Verwendung einer Photomaske entsprechend der üblichen photolithographischen Technik mit den beiden für die erforderlichen Zonen 12 benötigten öffnungen, welche die Begrenzung der Zonenflächen ergeben, aufgebracht und die freiliegenden Substratoberfläche durch die Öffnung der Photolackmaske 1' mit p-dotierenden Verunreinigungsionen in einer bestimmten Menge bestrahlt, wobei der außerhalb der Flächen der Zonen liegende Oberflächenteil der Substratoberfläche von der Photolackmaske 1' maskiert ist. Danach sind in die Substratoberfläche an den erforderlichen Stellen die Dotierungen für die Zonen der Isolierschicht-Feldeffekttransistoren unterschiedlichen Leitungstyps eingebracht, wie die Fig. 3 veranschaulicht.
130021/0450
L.Hiß et al 1-1 Fl 1026
Durch das wiederholte Aufbringen von unterschiedlich strukturierten Photolackmasken können nach jedem Ionenimplantationsprozeß und danach erfolgender Abtragung des Photlacks durch einen oxidierenden Plasmaätzprozeß, bei S dem eine lacht oxidierte Substratoberfläche mit sehr guten Hafteigenschaften hinsichtlich des Photolacks gewährleistet ist, beliebig viel Zonenstrukturen beliebiger Konzentration und beliebigen Leitungstyps nacheinander insofern vorbereitet werden, als lediglich abschließend ein einziger Diffusionsprozeß bei den relativ hohen zur Diffusion der Dotierungen erforderlichen Temperaturen zur Anwendung kommt. Da erfahrungsgemäß nur bei derartigen Hochtemperatur prozessen . sich kristallschädigende Störungen über das Substrat ausbreiten können, ist eine maximale Ausbeute gewährleistet, die über 90% liegt.
Nach der Diffusion der in Form von Ionen implantierten Verunreinigungsatomen werden monolithisch integrierte Festkörperschaltungen mit Strukturen gemäß der Fig. 4 erhalten.
Anhand der Fig. 5 wird nun eine besonders vorteilhafte Weiterbildung des Ionenimplantationsverfahrens nach der Erfindung beschrieben. Die Substratoberfläche wird nach dem erwähnten letzten Ionenimplantationsprozeß mit einer bei der Temperatur des erforderlichen Diffusionsprozesses beständigen Isolierschicht 3, vorzugsweise aus Siliciumdioxid, bedeckt, die aus der Gasphase abgeschieden wird. Anschließend werden die über den Bereichen der Kanalzonen liegenden Isolierschichtteile entfernt und die Diffusion der Verunreinigungsatome in oxidierender Atmosphäre , beispielsweise in einer mit einem Trägergas verdünnten Wasserdampfatmosphäre durchgeführt. Dabei werden die Prozeßparameter, insbesondere die Zusammensetzung der oxidierenden Atmosphäre derart gewählt, daß während
130021/0450
A-
L.Hiß et al 1-1 Fl 1026
der zur Bildung der Zonen erforderlichen Diffusionszeit die Gate-Oxidschichten 4 bzw. 4' in der erforderlichen Dicke zwischen den Zonen der Zonenpaare ausgebildet werden. Anschließend können auf diese Gate-Oxidschichten 4 bzw. 4' die Gate-Elektroden aufgebracht werden.
Obwohl das Verfahren nach der Erfindung vorzugsweise seine Anwendung bei integrierten Festkörperschaltungen mit nebeneinander liegenden Zonenstrukturen seine Anwendung findet, wie es bei Festkörperschaltungen mit Isolierschicht-Feldeffekttransistoren der Fall ist, kommt auch eine Anwendung bei ineinander eingesetzten Zonenstrukturen in Frage, wie es bei monolithisch integrierten Festkörperschaltungen mit bipolaren Transistoren der Fall ist. Wiederum werden in mehreren Ionenimplantationsprozessen mit unterschiedlich strukturierten Photolackmasken die erforderlichen Dotierungsmengen an den erforderlichen Stellen in die Oberfläche des Substrats eingebracht, wobei jeweils vor dem Aufbringen einer neuen Photolackmaske die bereits verwendete durch einen oxidierenden Plasmaätzprozeß entfernt wurde und erst abschließend der eigentliche Diffusionsprozeß für sämtliche Dotierungen zum Herstellen der Zonen durchgeführt wird. Die relativen Einbringtiefen der Zonen können natürlich nicht durch Wahl der Temperatur und der Zeit eingestellt werden, da nur ein einziger Hochtemperaturprozeß zur Anwendung kommt. Durch Wahl der Dotierungselemente und/oder der Ionenstrahlenergie können jedoch die relativen Eindringtiefen der einzelnen Zonenstrukturen in insbesondere für logische Schaltungen ausreichenden Grenzen variiert werden.
Das Verfahren der Erfindung hat den Vorteil eines sehr geringen apparativen Aufwands mit geringen Arbeitszeiten, da erst abschließend der eigentliche Diffusionsprozeß
130021/0450
L.Hiß et al 1-1 Fl 1026
durchgeführt wird und davor stets die gleichen Arbeitsgänge des Aufbringens des Photolacks, der Belichtung, des Auslösens des Photolackmaterials innerhalb der Photolackmaskierungsfenster, anschließender Implantation unterschiedlicher Dotierungen und danach erfolgenden Plasmaätzprozeß zur Anwendung kommt.
Da zwischen den einzelnen Dotierungsschritten keine maskierenden Siliciumdioxid-Schichten verwendet werden, wird beim Verfahren der Erfindung in vorteilhafter Weise ein unterschiedliches Höhenniveau über verschiedenen Bereichen des Substrats vermieden. Abgesehen von den Kontaktöffnungen kann eine völlig plane Oberfläche erzielt werden, auf die die Leiterbahnen aufgebracht werden. Dies hat den Vorteil, daß Fehler durch Unterbrechungen von Leiterbahnen an Kanten weitgehend ausgeschlossen sind.
1 Blatt Zeichnung mit 5 Figuren
1Ί0021/·4Ι·

Claims (4)

  1. L.Hiß et al 1-1 Fl 1026
    Patentansprüche
    Ionenimplantationsverfahren zum Herstellen von Halbleiterbauelementen mit Zonen unterschiedlicher Dotierung in einem Halbleitersubstrat, in dessen ebener Oberfläche die Zonen eingesetzt sind, bei welchem Verfahren unter Verwendung einer Photolackmaske die außerhalb eines ersten Zonenbereichs liegenden Oberflächenteile der Substratoberflache gegen eine Implantation von Ionen maskiert und weitere Zonen an der Oberfläche des Substrats erzeugt werden, gekennzeichnet - durch die Begrenzung der außerhalb der Flächen der Zonen (11, 12) liegenden Oberflächenteile ausschließlich durch Photolackmasken (1),die auf einer zumindest teilweise über die Oberflächenseite des Substrats (2) sich erstreckende Isolierschicht und/oder unmittelbar auf die Oberfläche des Substrats (2) aufgebracht werden und
    - durch die wiederholte Aufbringung von unterschiedlich strukturierten Photolackmasken (1) auf die außerhalb der Flächen der Zonen (11, 12) unterschiedlicher Dotierung liegenden Oberflächenteile der Substratoberfläche, jeweils anschließender Bestrahlung der frei-. liegenden Substratoberfläche durch die öffnungen der betreffenden Photolackmaske (1;1') mit bestimmten Ionen in einer bestimmten Menge und jeweils erfolgenden Abtragung des Photolacks durch einen Plasmaätzprozeß.
  2. 2. Ionenimplantationsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem letzten Plasmaätzprozeß die in Form von Ionen implantierten Verunreinigungsatome in das Halbleitersubstrat (2) diffundiert werden.
    130021/OASO
    L.Hiß et al 1-1 * Fl 1026
  3. 3. loneniraplantationsverfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor der Diffusion der Verunreinigungsatome die Oberfläche des Substrats mit einer bei der Diffusionstemperatur der Verunreinigungsatome beständigen Isolierschicht (3) bedeckt wird.
  4. 4. Ionenimplantationsverfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Begrenzung von Zonenpaaren (11, 12) erster Dotierung einer Mehrzahl von Isolierschicht-Feldeffekttransistoren mittels einer ersten Photolackmaske (1), durch eine Begrenzung von Zonenpaaren zweiter Dotierung einer Mehrzahl von weiteren Isolierschicht-Feldeffekttransistoren mittels einer zweiten Photolackmaske (1') nach Entfernung der ersten Photolackmaske (1), durch die Bedeckung der mittels eines Plasmaätzprozeß freigelegten Oberfläche des Substrats (2) mittels einer aus der Gasphase aufgebrachten Isolierschicht (3), durch die Entfernung des zwischen den Zonen der Zonenpaare (11, 12) liegenden I solierschichtteile und durch eine Diffusion der Verunreinigungsatome in oxidierender Atmosphäre derart, daß Gate-Oxidschichten (4, 4') erforderlicher Dicke zwischen den Zonen der Zonenpaare (11, 12) gebildet werden.
    130021/0450
DE19792945854 1979-11-13 1979-11-13 Ionenimplantationsverfahren Withdrawn DE2945854A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19792945854 DE2945854A1 (de) 1979-11-13 1979-11-13 Ionenimplantationsverfahren
US06/201,884 US4341571A (en) 1979-11-13 1980-10-29 Method of making planar devices by direct implantation into substrate using photoresist mask
DE8080106741T DE3067025D1 (en) 1979-11-13 1980-11-03 Ion implantations method
EP80106741A EP0028786B1 (de) 1979-11-13 1980-11-03 Ionenimplantationsverfahren
IE2356/80A IE51005B1 (en) 1979-11-13 1980-11-12 Ion implantation
JP16006480A JPS5685823A (en) 1979-11-13 1980-11-13 Ion implantation process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792945854 DE2945854A1 (de) 1979-11-13 1979-11-13 Ionenimplantationsverfahren

Publications (1)

Publication Number Publication Date
DE2945854A1 true DE2945854A1 (de) 1981-05-21

Family

ID=6085883

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19792945854 Withdrawn DE2945854A1 (de) 1979-11-13 1979-11-13 Ionenimplantationsverfahren
DE8080106741T Expired DE3067025D1 (en) 1979-11-13 1980-11-03 Ion implantations method

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8080106741T Expired DE3067025D1 (en) 1979-11-13 1980-11-03 Ion implantations method

Country Status (5)

Country Link
US (1) US4341571A (de)
EP (1) EP0028786B1 (de)
JP (1) JPS5685823A (de)
DE (2) DE2945854A1 (de)
IE (1) IE51005B1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398964A (en) * 1981-12-10 1983-08-16 Signetics Corporation Method of forming ion implants self-aligned with a cut
US4586243A (en) * 1983-01-14 1986-05-06 General Motors Corporation Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
JPS61127174A (ja) * 1984-11-26 1986-06-14 Toshiba Corp 半導体装置の製造方法
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Bi−CMOS半導体IC装置の製造方法
US4737468A (en) * 1987-04-13 1988-04-12 Motorola Inc. Process for developing implanted buried layer and/or key locators
US5104683A (en) * 1987-12-31 1992-04-14 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Single layer multi-color luminescent display and method of making
US5194290A (en) * 1987-12-31 1993-03-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making a single layer multi-color luminescent display
JP3554483B2 (ja) * 1998-04-22 2004-08-18 シャープ株式会社 Cmos型固体撮像装置
US6815378B1 (en) * 2000-09-08 2004-11-09 Polymer Group, Inc. Abrasion resistant and drapeable nonwoven fabric

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837856A (en) * 1967-04-04 1974-09-24 Signetics Corp Method for removing photoresist in manufacture of semiconductor devices
FR2241875B1 (de) * 1973-08-21 1977-09-09 Radiotechnique Compelec
US3928081A (en) * 1973-10-26 1975-12-23 Signetics Corp Method for fabricating semiconductor devices using composite mask and ion implantation
FR2260187A1 (en) * 1974-02-04 1975-08-29 Radiotechnique Compelec Masking a semiconductor for ion implantation - avoiding use of strong acids for removal for window etching
FR2260186A1 (en) * 1974-02-04 1975-08-29 Radiotechnique Compelec Semiconductor device mfr. with two or more zones - of different characteristics using successive masking and ion implantation technique
CA1017073A (en) * 1974-06-03 1977-09-06 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
JPS5151938A (en) * 1974-10-31 1976-05-07 Tokyo Ohka Kogyo Co Ltd Fuotorejisutono kaikahoho
US3920483A (en) * 1974-11-25 1975-11-18 Ibm Method of ion implantation through a photoresist mask
JPS5177077A (en) * 1974-12-27 1976-07-03 Suwa Seikosha Kk Handotaisochino seizohoho
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
US4133704A (en) * 1977-01-17 1979-01-09 General Motors Corporation Method of forming diodes by amorphous implantations and concurrent annealing, monocrystalline reconversion and oxide passivation in <100> N-type silicon
US4201800A (en) * 1978-04-28 1980-05-06 International Business Machines Corp. Hardened photoresist master image mask process
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
US4275286A (en) * 1978-12-04 1981-06-23 Hughes Aircraft Company Process and mask for ion beam etching of fine patterns
JPS5587435A (en) * 1978-12-25 1980-07-02 Fujitsu Ltd Method of producing semiconductor device

Also Published As

Publication number Publication date
DE3067025D1 (en) 1984-04-19
JPS5685823A (en) 1981-07-13
EP0028786A1 (de) 1981-05-20
EP0028786B1 (de) 1984-03-14
US4341571A (en) 1982-07-27
IE51005B1 (en) 1986-09-03
IE802356L (en) 1981-05-13

Similar Documents

Publication Publication Date Title
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2745857C2 (de)
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3327301A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE2615754C2 (de)
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
EP0129045A1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
EP0028786B1 (de) Ionenimplantationsverfahren
DE2728845C2 (de)
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE4003681A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
EP0062883A2 (de) Verfahren zur Herstellung eines integrierten bipolaren Planartransistors
DE3015101C2 (de)
DE2453528C2 (de) Maskierungsverfahren
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE19836953B4 (de) MOSFET und Verfahren zu seiner Herstellung
DE19702346A1 (de) MOSFET-Struktur und Verfahren zu deren Herstellung
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal