DE3003103A1 - Steueranordnung zum auffrischen eines dynamischen speichers - Google Patents
Steueranordnung zum auffrischen eines dynamischen speichersInfo
- Publication number
- DE3003103A1 DE3003103A1 DE19803003103 DE3003103A DE3003103A1 DE 3003103 A1 DE3003103 A1 DE 3003103A1 DE 19803003103 DE19803003103 DE 19803003103 DE 3003103 A DE3003103 A DE 3003103A DE 3003103 A1 DE3003103 A1 DE 3003103A1
- Authority
- DE
- Germany
- Prior art keywords
- refresh
- signal
- control arrangement
- unit
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
Description
Sharp K.K.
3QQ3103
BESCHREIBUNG
Die Erfindung betrifft ein System bzw. eine Anordnung nach
dem Oberbegriff des Patentanspruchs 1 zur Auffrischung des Inhalts eines dynamischen Speichers, also etuia eines Speichers
mit uiahlfreiem Zugriff.
Dynamische Speicher mit uiahlfreiem Zugriff (RAM = _Randam
_Access Jjlemory) sind statischen RAMs aber auch C-MDS RAMs
überlegen, da sich mit solchen dynamischen RAMs bei vergleichsweise niedrigen Kosten eine größere Speicherkapazität
verwirklichen läßt. Für dynamische RAMs ist jedoch ein Auffrischsystem erforderlich, um die gespeicherten Daten
aufrechterhalten zu können. Hauptsächlich daraus resultiert
die Tatsache, daß dynamische RAMs mehr elektrische Leistung verbrauchen als C-MDS RAMs. In herkömmlichen Speichersystemen
werden daher dynamische RAMs lediglich für die .äußeren
oder peripheren Speicher oder als Pufferspeicher für
äußere Speicher verwendet, also dort, wo eine Speicherauffrischung
nicht erforderlich ist.
Werden dynamische RAMs als Teil größerer Systemeinheiten
verwendet, so muß elektrische Leistung für den peripheren
2Q Schaltkreis der dynamischen RAMs kontinuierlich zur Verfügung
stehen, und zwar auch dann, wenn die Hauptstromver-SDrgung
unterbrochen wird, um den Speicherinhalt festhalten zu können. Ein bekanntes Verfahren sieht die Verwendung
einer Schaltung vor, die an den peripheren Kreis des
dynamischen RAMs kontinuierlich eine wechselspannung anlegt, und zwar auch dann, wenn das Gesamtsystem nicht in
Betrieb ist. Dabei wird ersichtlicherweise eine zusätzliche
üJechselstromversorgungseinheit für den peripheren Kreis
des dynamischen RAMs benötigt. Eine andere bekannte Möglich-
030031/0889
Sharp K.K TER MEER · MÜLLER ■ STEINMEISTHR
keit zur Aufrechterhaltung des Speicherinhaltes besteht
in der Verwendung einer Batterie großer Kapazität, die
das gesamte System mit ausreichender Leistung versorgt, Denn die Hauptstromversorgung unterbrochen wird. Dieses
Verfahren ist aus praktischen Gründen nicht günstig, da eine Batterie großer Kapazität nicht nur teuer und voluminös
ist, sondern auch gewichtsmäßig unerwünscht ist, insbesondere, wenn es sich um kleinere tragbare elektronische
Geräte handelt.
Der Erfindung liegt damit die Aufgabe zugrunde, eine Systemanordnung
zur Auffrischung des Inhalts eines dynamischen Speichers zu schaffen, die mit einem sehr geringen Strombedarf
auskommt, so daß zur Stützung bzuj. Aufrechterhaitung
des Inhalts beispielsweise eines dynamischen RAMs nur eine kleine Batterie mit relativ geringer Speicherkapazität
benötigt uiird. Gleichzeitig ist es ein Ziel der Erfindung,
die Betriebszuverlässigkeit von dynamischen RAMs wesentlich zu verbessern.
Der Patentanspruch 1 gibt die erfindungsgemäße Lösung der
gestellten Aufgabe in kurzer Zusammenfassung an.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind
unter anderem in der nachfolgenden Beschreibung sowie in
Unteransprüchen enthalten.
030031/0889
Sharp K.K. TER MEER · MÜLLER · STEINMEiSTER 1*iO7-GER-T
-G-
Ein üiBsentliches Merkmal der erfindungsgemäßen Steueranordnung
besteht darin, daß das Auffrischen des Inhaltes eines dynamischen Speichers unter normalen Betriebsbedingungen,
uienn das betreffende elektronische Gerät aus sei-πεγ
Nauptstromversargung gespeist wird, über den geräteeigenen
ZentralprDzessor erfolgt, dagegen bei unterbrochener
Hauptstromversorgung van einer besonderen Auffrisch-Steuerschaltung
übernommen uird, die aus einer kleinen
Hilfsbatterie gespeist wird.
1D Nachstehend wird ein die Merkmale der Erfindung aufweisendes
Ausführungsbeispiel unter Bezugnahme auf eine Zeichnung,
die auch den Stand der Technik enthält, näher erläutert. Es zeigen:
Fig. 1 ein schematisches Blockschaltbild einer herkömmlichen
Auffrisch-Steueranordnung fürsei-
nen dynamischen RAM,
Fig. 2 ein Blockschaltbild einer Stromversorgungsschaltung
innerhalb der nachstehend beschriebenen erfindungsgemäßen Auffrisch-Steueran-2Q
Ordnung,
Fig. 3 ein Blockschaltbild der erfindungsgemäßen Auffrisch-Steueranordnung für einen dynamischen
RAM,
Fig. k ein Impulsdiagramm zu der Steueranordnung
von Fig. 3, und
Fig. 5 eine grafische Darstellung eines von einem in Fig. 3 enthaltenen Zentralprozessor abgegebenen
Auffrisch-Steuersignals.
Zu der in Fig. 1 dargestellten herkömmlichen Auffrisch-Steueranordnung
für einen dynamischen Speicher bzui. RAM (Random Recess ^emory) gehört eine Batterie 3'mit einer
großen Kapazität, uelche das gesamte zugehörige elektronische Gerät 1 mit elektrischem Strom versorgen muß, uienn
die Hauptstromversorgung unterbrochen ist.
030031/0883
Sharp K.K.
Das elektronische Gerät 1 wird normalerweise aus einer liJechselstromqüelle 2, deren Betriebszustand durch eine
Abfrageschaltung k überwacht ujird, mit Strom versorgt.
Das elektronische Gerät 1 enthält einen Zentralprozessor (CPU) 5, welcher den Betrieb dieses Gerätes steuert,
einen dynamischen Speicher mit wahlfreiem Zugriff (RAM) 7 und eine Steuerschaltung 6 zur Steuerung der Adreßwahl
und der Speicherauffrischung in dem dynamischen RAM 7.
Bei Abschaltung der als Hauptstromquelle dienenden üJechselstromquelle 2 aktiviert die Abfrageschaltung k
mittels eines Steuersignals die Batterie 3, welche dann das Gesamtsystem des elektronischen Gerätes 1 mit Strom
versorgt.
Das erfindungsgemäße Speicherauffrisch-SyBtem enthält
eine in Fig. 2 schematisch dargestellte Stromversorgungsschaltung, an deren Eingangsklemme 2G eine Gleichspannung
Uj.. anliegt, die eine nicht dargestellte, an eine Wechselstromquelle
angeschlossene Gleichrichterschaltung abgibt. An die Eingangsklemme 20 sind eine erste Stromversorgung 21,
welche eine Steuerschaltung eines elektronischen Gerätes mit einer Spannung V beliefert, und ein Gleich-/Gleichspannungsuiandler
22 angeschlossen, welcher eine periphere Schaltung des dynamischen RAM mit einer Spannung ν/_ versorgt.
Ferner liegt am Eingang des Gleich-VGleichspannungsuiandlers
22 eine Batterie 23 mit geringer Kapazität, welche dessen Stromversorgung übernimmt, sobald die Eingangs-Gleichspannung
WTW unterbrochen wird.
Solange die Eingangs-Gleichspannung V1-. anliegt, wird die
Steuerschaltung des elektronischen Gerätes 1 aus der ersten Stromversorgungsschaltung 21 mit Strom versorgt, und der
dynamische RAM und desasen periphere Schaltung erholt Strom
aus dem LJandler 22, welcher mit der Gleichspannung Ujn gespeist
wird. Sobald die Eingangs-Gleichspannung UTN ausbleibt,
übernimmt die Batterie 23 die Stromversorgung des Gleich-/
030031/0889
Sharp K.K.
TER MEER - MÜLLER - STEINMEISTER 1407-GER-T
Gleichspannungsujandlers 22, welcher nur den dynamischen
RAM und dessen periphere Schaltung zu Auffrischungszwecken
mit Strom versorgt.
Nachstehend uird die in Fig. 3 schematisch dargestellte
erfindungsgemäße Auffrisch-Steuerschaltung in Uerbindung
mit dem zugehörigen Impulsdiagramm von Fig. h beschrieben.
Ein Zentralprozessor (CPU) 31 erzeugt verschiedene Steuersignale
für das nicht dargestellte zugehörige elektronische Gerät. Solange der Zentralprazessor 31 aus der ersten
1D Stromversorgungsschaltung 21 von Fig. 2 mit Strom versorgt
wird, erzeugt er ein Auffrisch-Taktsignal RFSH zum Auffrischen
des dynamischen RAM und ein Strobe-Signal MREQ , s.Fig. 4. Die Erzeugung des Auffrisch-Taktsignals RFSH
erfolgt während einer Austastperiade T^ innerhalb eines
Befehlsabrufzyklus1 H1 (T1 - T^), s.Fig. 5.
Der ZentralprDzessor 31 ist vorzugsweise vom Typ CPU S080,
hergestellt von der Intel -Corporation. Das von ihm erzeugte Auffrisch-Taktsignal RFSH und das Strnbe-Signal MREQ gehen
an ein UND-Glied G1, dessen Ausgang mit dem Eingang eines
NOR-Gliedes NÜR„ verbunden ist, welches seinerseits dem dynamischen RAM ein Auffrischsignal RAS liefert. Das Auffrisch-Taktaignal
RFSH geht außerdem zu einem weiteren NOR-Glied NDR1, welches ein Auffrisch-Adreßsteuersignal AREF
an einen Auffrisch-Zähler 32 abgibt, welcher die Uorderflanken
des Adreß-Steuersignals AREF aufwärts zählt und
über seine Ausgangsanschlüsse ARj-. - ARfi Adreßsignale an
den dynamischen RAM abgibt. Mit anderen Worten: in Abhängigkeit von den vom Zentralprazessor 31 erhaltenen Steuersignalen
adressiert der Auffrisch-Zähler 32 fortlaufend die Speicherabschnitte des dynamischen RAM, und die so ausgewählten
Speicherabschnitte werden durch das vom NOR-Glied erzeugt3 Auffrischsignal RAS aufgefrischt.
030031/0889
BAD ORIGINAL
BAD ORIGINAL
Sharp K.K.
TER MEER - MÜLLER - STEINMEISTER 1^07-GER-T
Für Auffrischungszwecke sind außer dem Zentralprozessar 31
ein Oszillator 33 und ein Takt-Zähler 3^ vorhanden, von
denen letzterer aus einer Halteschaltung 3^A und einem
Zähler 3i*B zusammengesetzt ist. Aus einem Taktsignal CPQ
des Oszillators 33 erzeugt der Takt-Zähler 3^ Synchronisiersignale
CP1 , CP„ und CP-, , von denen die Signale CPg und
CP, in einen Dekodierer 35 gehen, dessen Ausgangssignal
dem Glied MOR zur Abgabe des Auffrisch-Adreßsteuersignals
AREF zugeführt wird. Das Synchronisiersignal CP1 geht in
eine Differenzierschaltung 36 zwecks Gewinnung eines
Differenzier-Synchronisiersignals CP1',vwelches zusammen
mit dem Ausgang des Dekodierers 35 zu einem UND-Glied G„ geht, dessen Ausgang das Glied IMOR2 zur Abgabe des Auffrischsignals
RAS veranlaßt.
In Übereinstimmung mit den Synchronisiersignalen CP , CP„
und CP, des Zählers 3k geht das Auffrisch-Adreßsteuersignal
AREF mit Hilfe des Dekoders 35 und des Gliedes IMOR1 in den
Auffrisch-Zähler 32, während das Auffrischsignal RAS über
die Glieder G„ und (MOR zu Auffrischzwecken in den gemahlten
Speicherabschnitt gelangt. Dieses von dem Zentralprozessor 31 unabhängige Auffrisch-Steuersystem wird aus
dem Gleich-ZGleichspannungswandler 22 der Stromversorgungsschaltung van Fig. 2 mit Strom versorgt.
Die in Fig. 3 dargestellte erfindungsgemäße Auffrisch-Steueranordnung
erhält beispielsweise von einer der in Fig. dargestellten Abfrageschaltung k ähnlichen Prüfgruppe ein
Prüfsignal RES, welches gemäß Fig. k (1) bei ausgeschalteter
Wersorgungsgleichspannung \llf, (Fig.2) in einem Zeitraum C
einen tiefliegenden logischen Zustand, und bei eingeschalteter
Uersargungsgleichspannung UTW (Fig.2) während eines
Zeitraumes D einen hnchliegenden logischen Zustand annimmt.
Geht das Prüfsignal RES "Hoch", dann steuert es den Zentralprazessor
31 und die Halteschaltung 3*tA so an, daß der
030031/0889
Sharp H.H.
TER MEER - MÜLLER . STEINMEISl E-R 1itQ7-GER —T
Zentralprozessor 31 die Auffrisch-Operation durchführt.
Bei tiefliegendem Zustand des Prüfsignals RES werden der
Oszillator 33 und der Takt-Zähler 3k aus der Batterie 23 van Fig. 2 versorgt und führen die Auffrischung des
dynamischen RAM durch.
Im Augenblick dEr Umschaltung des Prüfsignals RES von
"Niedrig" auf "Hoch" fixiert die Halteschaltung 34A die
im Zähler 34D gespeicherten Inhalte; rückgesetzt wird der
Zähler 3^B dann durch die anschließend vom Zentralprozessor
31 erzeugten Signale RFSH und MREQ.
Nachstehend wird die Auffrisch-Steueranordnung von Fig. 3
in Uerbindung mit Fig. k beschrieben.
Betriebszustand: die Hauptstromversorgung ist abgeschaltet "Hilfsbetrieb".
LJährend des Zeitraumes C in Fig. k (1) ist die Uersorgungsgleichspannung
V™ abgeschaltet, und das Prüfsignal RES ist "Niedrig". Der Zentralprozessor 31 ist rückgesetzt,
während der Oszillator 33 und der Takt-Zähler 3k aktiviert sind. Der Takt-Zähler 3k erzeugt in Abhängigkeit von dem
2U Oszillator-Taktsignal CFJ U die Synchronisiersignale CP1 ,
CP und CP3 , von denen CP- und CP3 die Einspeisung der
Auffrisch-Adreßsteuersignale AREF in den Auffrisch-Zähler
32 bewirken. Letzterer wählt jetzt beispielsweise über
seine Ausgangsanschlüsse ARn - ARg die Adresse (An - 1)
des dynamischen RAM an, 3.Fig. k (11). Das differenzierte
Synchronisiersignal CP1 1 geht zum Eingang von UND-Glied Gp.
Die Differenzierschaltung 36 bewirkt eine Impulsbreitenreduzierung
bei dem Auffrischsignal RAS, wenn die Schaltung aus der Batterie 23 von Fig. 2 versorgt wird, um den Stromverbrauch
niedrig zu halten. Über das UND-Glied G2 geht das
differenzierte Synchronisiersignal CP,' zusammen mit dem
030031/0889
Sharp K=K,
- 11 -
Ausgang des DekDdierers 35 zuiecks Auffrischung der Adresse
(An - 1) in den dynamischen RAM, welcher auf diese üJeise
fortlaufend unter Benutzung der vom Takt-Zähler l>h erzeugten
Synchronisiersignale aufgefrischt wird.
Betriebsart: die Haupt-Stromversorgung wird nach Ausschaltung jetzt eingeschaltet.
Sobald bei Einschaltung der Uersorgungsgleichspannung V^
das Prüfsignal RES in seinen hochliegenden Zustand übergeht, wird der Zentralprozessor 31 aktiviert und die Zähloperation
des Takt-Zählers 3h beendet. Die im Zähler 3*tB gespeicherten
Inhalte bleiben erhalten. Die Synchronisiersignale CP1 , CP„
und CP, bleiben solange unverändert, bis der Takt-Zähler lh
rückgesetzt wird. Danach erzeugt der Zentralprozessor 31 das Auffrisch-Taktsignal RFSH und das Strübe-Signal MREQ.
Trotz Zugangs des Signals RFSH zum NDR-Glied NDR1 gibt
letzteres das Auffrisch-Adreßsteuersignal AREF in Abhängigkeit
von den im Zähler 3^B fixierten Inhalten ab, folglich
werden die im Auffrischzähler 32 gespeicherten Inhalte nicht
verändert. In Fig. h ist beispielsweise Adresse A gewählt.
Das Auffrisch-Taktsignal RFSH und das Strobe-Signal MREQ
werden durch das UND-Glied G1 in Verbindung mit NDR-Glied
NDR„ in das Auffrischsignal RAS umgesetzt. Der Ausgang von
Glied G1 geht außerdem zum Takt-Zähler ~5h, um Zähler 3^B
rückzusetzen. In diesem Falle wird die Adresse A wiederum aufgefrischt, wenn das Steuersignal RES vom logischen
Zustand "Niedrig" in "Hoch" übergeht, so daß eine stabile Auffrisch-Dperatiün gewährleistet ist. Jetzt übernimmt wieder
der Zentralprozessor 31 die Auffrischoperation.
Betriebsart: die Haupt-Stromversorgung wird nach Einschaltung
3U ausgeschaltet.
030031/0889
Sharp K.K.
TER MEER - MULUER . STEINMEtSTER 1407-GER-T
Bei Abschaltung der Versorgungsgleichspannung V^ geht
das Prüfsignal RES in den lagischen Zustand "Niedrig" über. Die \/ersargungsgleichspannung U1^ uiird beispielsweise
zu Wartungszwecken auf einen vorgegebenen Pegel abgesenkt, und dies uiird von der zuvor erwähnten Prüfgruppe
bzw. dem Zentralprozessor 31 festgestellt, und
aufgrund dieser Pegeländerung des Prüfsignals RES uird
der Zentralprozessor 31 rückgesetzt, er beendet seinen Betrieb. Bei diesem Betriebszustand erfolgt die Auffrischung
des dynamischen RAM durch den Oszillator 33 und den Takt-Zähler 34, wie beschrieben.
030031/0889
Claims (1)
- TER MEER - MÜLLER - STEINMEISTERBeim Europaischen Patentamt zugelassene Vortreter Prof. Representatives before the European Patent Office - Mandatalres agrees pres !'Office europoen des brevetsDipl.-Chem. Dr. N. ter Meer Dipl.-lng. H. Steinmeister Dipl.-lng. F. E. Müller Qiei,a„ „π rTriftstrasse 4, S.ekerwall 7,D-8000 MÜNCHEN 22 D-4800 BIELEFELD1i»07-GER-T 29. Januar 1980Mü/Gdt/ThSHARP KABUSHIKI KAISHA22-22, Nagaike-cho, Abeno-ku, Osaka 5^*5, JapanSteueranordnung zum Auffrischen eines dynamischenSpeichersPriorität: 30. Januar 1979, Japan, Ng. 5i»-1G04i»/1979PATENTANSPRÜCHESteueranordnung zum Auffrischen eines dynamischen Speichers in einem elektronischen Gerät, das eine zentrale Prozessoreinheit (Zentralprozessor) enthält, gekennzeichnet durch- eine in dem Zentralprozessor (31) enthaltene Einheit zur Erzeugung eines ersten Auffrisch-Steuersignals;- eine außerhalb des Zentralprozessars befindliche Einheit (32...3G) zur Erzeugung eines zweiten Auf-■ frisch-Steuersignals;- eine Prüfgruppe (z.B. *») zur Abfrage mindestens einer Uetritibabedingung des elektronischen Geräts, die ein030031/0889Sharp K.H.TER MEER - MÜLLER . STEINMEISTrP. 1^07-GER-T"2" 3QQ31Q3erstes Überwachungssignal liefert, wenn das elektronische Gerät auf eine erste Bedingung eingestellt ist und ein zweites Überwachungssignal abgibt, wenn eine van der ersten Bedingung verschiedene zweite Bedingung in dem elektronischen Gerät erfüllt ist, und- eine Auswahl-Steuereinrichtung (3k) zur Aktivierung der das erste Auffrisch-Steuersignal abgebenden Einheit, sobald die Prüfgruppe das erste Überwachungssignal abgibt und zur Erregung der das zweite Auffrisch-Steuersignal abgebenden Einheit, sobald an der Prüfgruppe das zweite Überwachungssignal erscheint.2. Steueranordnung nach Anspruch 1,dadurch gekennzeichnet, daß die zweite Einheit (32...) zur Erzeugung des zweiten AuffrisGh-Steuersignals aus einer in dem elektronischen Gerät enthaltenen HilfsBatterie (23) mit Strom versorgt wird.3. Steueranordnung nach Anspruch 1,dadurch gekennzeichnet, daß die Prüfgruppe (z.B. 4) feststellt, ob eine Hauptstromversorgung (V™ ) des elektronischen Geräts ein- oder ausgeschaltet ist und daraufhin bei ein- oder ausgeschalteter Hauptstromversargung das erste bzw. das zweite Überwachungssignal (RES) liefert.k. Steueranordnung nach Anspruch 1,2 oder 3,gekennzeichnet durch eine Halteschaltung (3^A), welche das von der zweiten Einheit (32...) erzeugte zweite Auffrisch-Steuersignal für die Dauer eines vorgegebenen Zeitraumes aufrechterhält, wenn ein Ausgangssignal der Prüfgruppe von dem zweiten auf den ersten Überuachungssignal-Zustand übergeht.030031/0889Sharp H.H.TER MEER - MÜLLER . STEINMEISTSS"3" 3QQ31035. Steueranordnung nach einem der Ansprüche 1 bis 3,dadurch gekennzeichnet, daß die zweite Einheit (Fig.3) zur Erzeugung des zweiten Auffrisch-Steuersignals- einen ein Taktsignal abgebenden Oszillator (33),- einen das Taktsignal in Synchronisiersignale umsetzenden Takt-Zähler (3*0,- einen in Abhängigkeit van den Synchronisiersignalen des Takt-Zählers Auffrisch-Adreßsteuersignale AREF) erzeugenden Dekodierer (35) und- ein Auffrischimpulse in Abhängigkeit von den Synchranisiersignalen des Takt-Zählers abgebendes Element (36)umfaßt.G. Steueranordnung nach Anspruch 5,dadurch gekennzeichnet, daß das Auffrischimpulse abgebende Element eine Differenzierschaltung (36) ist, die eines der Synchronisiersignale (CP1) differenziert.7. Steueranordnung nach Anspruch 5,dadurch gekennzeichnet, daß der Takt-Zähler (3*t) eine das Dszillator-Taktsignal (CP0) aufnehmende Halteschaltung (3^A) und einen den Ausgang der Halteschaltung aufnehmenden Zähler (3^B) umfaßt.030031 /0889
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1004479A JPS55105891A (en) | 1979-01-30 | 1979-01-30 | Refresh system for dynamic memory |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3003103A1 true DE3003103A1 (de) | 1980-07-31 |
DE3003103C2 DE3003103C2 (de) | 1984-06-07 |
Family
ID=11739387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3003103A Expired DE3003103C2 (de) | 1979-01-30 | 1980-01-29 | Elektronisches Gerät mit Auffrischanordnung für einen dynamischen Speicher |
Country Status (3)
Country | Link |
---|---|
US (1) | US4313180A (de) |
JP (1) | JPS55105891A (de) |
DE (1) | DE3003103C2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4631701A (en) * | 1983-10-31 | 1986-12-23 | Ncr Corporation | Dynamic random access memory refresh control system |
US4691303A (en) * | 1985-10-31 | 1987-09-01 | Sperry Corporation | Refresh system for multi-bank semiconductor memory |
JPS62103898A (ja) * | 1985-10-31 | 1987-05-14 | Mitsubishi Electric Corp | ダイナミツクランダムアクセスメモリ装置 |
JPH0629755Y2 (ja) * | 1987-12-28 | 1994-08-10 | シャープ株式会社 | 時刻表示装置 |
GB8801472D0 (en) * | 1988-01-22 | 1988-02-24 | Int Computers Ltd | Dynamic random-access memory |
WO1990003612A1 (en) * | 1988-09-23 | 1990-04-05 | Dallas Semiconductor Corporation | Dram nonvolatizer |
US4977537A (en) * | 1988-09-23 | 1990-12-11 | Dallas Semiconductor Corporation | Dram nonvolatizer |
EP0715311A3 (de) * | 1989-05-08 | 1996-09-18 | Hitachi Maxell | Halbleiterspeicheranordnung |
US5430681A (en) * | 1989-05-08 | 1995-07-04 | Hitachi Maxell, Ltd. | Memory cartridge and its memory control method |
JP2762589B2 (ja) * | 1989-07-21 | 1998-06-04 | 日本電気株式会社 | 半導体メモリ回路 |
JPH041992A (ja) * | 1990-04-18 | 1992-01-07 | Toshiba Corp | 半導体記憶装置 |
JPH0519914A (ja) * | 1991-07-17 | 1993-01-29 | Sharp Corp | 半導体装置の内部降圧回路 |
JPH08147438A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | Pcカード |
US5784548A (en) * | 1996-03-08 | 1998-07-21 | Mylex Corporation | Modular mirrored cache memory battery backup system |
DE60036026T2 (de) * | 2000-06-08 | 2008-04-30 | Mitsubishi Denki K.K. | Datenspeichervorrichtung und energieversorgung mit möglichkeit zur spannungserhöhung oder verminderung |
KR100653686B1 (ko) * | 2003-12-31 | 2006-12-04 | 삼성전자주식회사 | 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법 |
FR2881869A1 (fr) * | 2005-02-04 | 2006-08-11 | St Microelectronics Sa | Memoire dynamique pour terminal cellulaire |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2415029B2 (de) * | 1974-03-28 | 1977-01-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Gegen spannungsausfall gesichertes speichersystem |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3760379A (en) * | 1971-12-29 | 1973-09-18 | Honeywell Inf Systems | Apparatus and method for memory refreshment control |
US4005395A (en) * | 1975-05-08 | 1977-01-25 | Sperry Rand Corporation | Compatible standby power driver for a dynamic semiconductor |
US4104734A (en) * | 1977-06-30 | 1978-08-01 | Fairchild Camera And Instrument Corporation | Low voltage data retention bias circuitry for volatile memories |
-
1979
- 1979-01-30 JP JP1004479A patent/JPS55105891A/ja active Pending
-
1980
- 1980-01-29 DE DE3003103A patent/DE3003103C2/de not_active Expired
- 1980-01-30 US US06/117,004 patent/US4313180A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2415029B2 (de) * | 1974-03-28 | 1977-01-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Gegen spannungsausfall gesichertes speichersystem |
Also Published As
Publication number | Publication date |
---|---|
JPS55105891A (en) | 1980-08-13 |
DE3003103C2 (de) | 1984-06-07 |
US4313180A (en) | 1982-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3003103A1 (de) | Steueranordnung zum auffrischen eines dynamischen speichers | |
DE4332618B4 (de) | Einbrenntestschaltung für eine Halbleiterspeichervorrichtung | |
DE3724317C2 (de) | ||
DE2264166C2 (de) | Verfahren und Schaltungsanordnung zum Steuern des Auffrischens von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung | |
DE4243397A1 (de) | ||
DE2713648B2 (de) | ||
DE19518497A1 (de) | Dynamischer RAM mit Selbstauffrischung und Verfahren zum Generieren von Selbstauffrisch-Zeitsteuersignalen | |
DE2442066A1 (de) | Steuersystem fuer elektrische geraete | |
DE3051230C2 (de) | Spannungserhöhungsschaltung | |
DE3611848A1 (de) | Taktauswahleinheit | |
DE102004059326B4 (de) | Leistungsversorgungsbauelement, insbesondere für einen Halbleiterspeicher | |
DE3618572A1 (de) | Halbleiterspeicherelement | |
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
DE4226704A1 (de) | Verfahren zum Betreiben einer Anlage mit mehreren an ein Bus-System angeschlossenen Komponenten und Schnittstellen-Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3514252A1 (de) | Halbleiterspeichervorrichtung | |
DE3108342C2 (de) | Dynamische Schieberegisterschaltung | |
DE69832007T2 (de) | Steuerschaltung für Computerspeicher | |
DE19605826C2 (de) | Dynamische Halbleiterspeichereinrichtung, in der drei Betriebsmoden festlegbar sind | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE3003524C2 (de) | Auffrischschaltung für einen dynamischen Speicher | |
DE10219652B4 (de) | Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung | |
DE3815549A1 (de) | Dynamischer direktzugriffsspeicher | |
DE3729494A1 (de) | Einrichtung zur speicherung von videosignalen | |
DE2905184C2 (de) | ||
DE69722790T2 (de) | Mittel zum Aufwecken eines Systems, das in Schlafmodus arbeitet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |