DE3003999A1

DE3003999A1 - System zum asynchronen uebertragen von daten zwischen aktiven teilanordnungen

Info

Publication number: DE3003999A1
Application number: DE19803003999
Authority: DE
Inventors: Eduard Marinus Alphons Ouderaa
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1979-02-14
Filing date: 1980-02-04
Publication date: 1980-08-28
Also published as: CA1145002A; NL7901156A; SE8001055L; JPS55110453A; FR2449307B1; IT1193380B; FR2449307A1; SE443884B; GB2044045B; US4357658A; JPS6239580B2; IT8019837A0; GB2044045A

Description

1.12. 1979 If PHN 9351

System zum asynchronen Übertragen von Daten zwischen aktiven Teilanordrmngen

Die Erfindung betrifft ganz allgemein ein System zum Versorgen der Kommunikation zwischen zwei (oder mehr) aktiven Teilanordnungen, beispielsweise Mikroprozessoren oder Mikrocomputern. Sie sind dabei miteinander über eine Datenbusleitung mit einer Datenbreite beispielsweise von 8 Bits und weiter durch eine Anzahl von Steuerleitungen verbunden. Bei nur zwei aktiven Teilanordnungen arbeitet die Datenbusleitung als einfache Datenverbindung. Zum anderen können die Datenbusleitung sowie die Steuerlei-

^ tungen mit mehreren aktiven Teilanordnungen verbunden sein. Dabei arbeitet z.B. eine erste aktive Teilanordnung als Datenquelle (Sprecher), während die anderen zusammen als Datensenke (Zuhörer) arbeiten. Die Anzahl der Steuerleitungen beträgt im letzteren Fall zumindest drei. So können jedoch alle anderen aktiven Teilanordnungen zusammen als nur eine einzige Anordnung angesehen werden: von der ersten aktiven Teilanordnung aus gesehen kommt es als eine Wechselwirkung zwischen nur zwei aktiven Teilanordnungen vor. Insbesondere bezieht sich die Erfindung auf eine Anordnung mit zumindest zwei aktiven Teilanordnungen zum asynchronen Übertragen digitaler Information zwischen diesen Teilanordnungen mit Hilfe einer sie verbindenden, bidirektional wirksamen Datenbusleitung einschliesslich zumindest zwei unidirektional wirksamer Steuerleitungen zum Leiten von Steuersignalen für die Steuerung der Datenübertragung insbesondere a. eines Anfragesignals in einer ersten Richtung von einer ersten aktiven Teilanordnung zu einer zweiten aktiven Teilanordnung;

b. eines Bestätigungssignals in der entgegengesetzten zweiten Richtung von der zweiten aktiven Teilanordnung zur ersten aktiven Teilanordnung;
wobei die erste aktive Teilanordnung erste Mittel enthält,

030035/0668

1 . 12.1979

Ή63999

um zusammen mit dem Erzeugen des erwähnten Anfragesignals eine in der ersten Richtung über die Datenbusleitung zusammen zu übertragende Information momentan bereitzustellen, und die zweite aktive Teilanordnung eine an die Datenbusleitung angeschlossene Empfangseinheit enthält. Ein derartiges System ist aus der Veröffentlichung von K.L. Thurber et.al, "A systematic approach to the design of digital bussing structures", Proceedings AFIPS cimf.Fall. 1972, S. 719...7^0, insbesondere S. 727, rechte Spalte, Fig.

JO und dem entsprechenden Text bekannt. Ein derartiges Anfragesignal wird durch eine Signaländerung, beispielsweise durch einen Übertrag von einer binären "1" nach einer binären "O" oder umgekehrt, erzeugt. Gleiches gilt für das Bestätigungssignal. Bei dem dargestellten Kommunikationssystem erfolgt die Datenübertragung nur in einer einzigen Richtung.

Der Erfindung liegt die Aufgabe zugrunde, ein derartiges System für einen wirksamen Zweirichtungsverkehr (vollständiger Duplex) brauchbar zu machen, um ohne die Notwendigkeit einer zusätzlichen Steuerleitung (Unterbrechungsleitung) und zum anderen auch ohne die Notwendigkeit einer Warteoperation bis zum Ende einer möglicherweise sehr langen Nachricht die aktiven Teilanordnungen abwechselnd als Senders und als Empfängers arbeiten zu lassen. Die Aufgabe wird erfindungsgemäss dadurch gelöst, dass die zweite aktive Teilanordnung zweite Mittel enthält, um zusammen mit dem Erzeugen eines Bestätigungssignals eine danach in der zweiten Richtung über die Datenbusleitung zusammen zu übertragenden Information momentan bereitzustellen, und die erste aktive Teilanordnung eine an die Datenbusleitung angeschlossene Empfangseinheit enthält, dass die erwähnten ersten und zweiten Mittel für eine einfache Verbindung der erwähnten Datenbusleitung je eine Ausgangsschaltung mit zumindest einer ersten Stellung enthalten, um bei niedriger Impedanz je erwähnte erste Stellung jeweils einen ersten Informationszustand auf die erwähnte Verbindung aufzuprägen, und mit einer einzigen zweiten Stellung, um bei hoher Impedanz einen zweiten Informationszustand für die erwähnte Verbindung zu er-

030035/0668

1 . 12.1979 tf C PHN

³Οί)3999

zeugen, um so unter der Steuerung eines in der ersten aktiven Teilanordnung ankommenden Bestätigungssignals bzw. eines in der zweiten aktiven Teilanordnung ankommenden Anfragesignals dabei eine Empfangsstellung mit einem Anfang nach, einem von der betreffenden aktiven Teilanordnung über eine der erwähnten Steuerleitungen empfangenen Steuersignals und mit einem Ende für das nächste durch die gleiche aktive Teilanordnung über eine der erwähnten Steuerleitungen auszusendenden Steuersignal zu bilden. Die zwei Steuersignale haben ihre ursprüngliche Bezeichnung wie in Verbindung mit den physikalischen Steuerleitungen behalten. Dagegen arbeiten sie jetzt beide zur Steuerung der Datenübertragung sowohl in der einen als in der anderen Richtung. Das Anfragesignal signalisiert, dass Information bereitsteht, aber auch, dass früher übertragene Information aufgenommen ist und also nicht langer verfügbar zu sein braucht. Durch den Zweirichtungsverkehr wird die Datenbusleitung wirtschaftlicher ausgenutzt. Dies wird auch durch die Stellung der erwähnten Ausgangsschaltung mit hoher Impedanz ermöglicht.

Es ist vorteilhaft, wenn die Ausgangsschaltung nur eine einzige erste Stellung besitzt, um einen ersten binären Informationswert darzustellen, und dass der zweite Informationszustand den zweiten binären Informationswert darstellt.

Dies ergibt eine vorteilhafte Ausführungsform. Zum anderen ist es auch möglich, dass "1" und "O" beide mit niedriger Impedanz erzeugt werden. Auch kann die übertragene Information selbst dreiwertig oder mehrwertig sein.

Es ist vorteilhaft, wenn die ersten und zweiten aktiven Teilanordnungen mit dritten Mitteln ausgerüstet sind, um eine zu übertragende Information jeweils für eine Zeitdauer ausserhalb der Dauer einer Empfangsstellung insbesondere mit einem Anfang direkt" vor einem von der betreffenden aktiven Teilanordnung über eine einzige Leitung der Steuerleitungen auszusendenden Steuersignal und mit einem Ende direkt nach dem nächsten von der betreffenden aktiven Teilanordnung über eine einzige der Steuerleitungen erhaltenen Steuersignal bereitzustellen. Dies ergibt eine

030035/0668

¹·¹²·¹⁹⁷⁹ ^Λ ' ^PHN —03999

besonders wirtschaftliche Verwendung der Übertragungskapazität der Datenbusleitung: alternierend treten Zeitintervalle mit einfacher aktiver und somit gültiger Information auf der Datenbusleitung und mit zweifach überlappender und somit ungültiger Information auf.

Es ist vorteilhaft, wenn zur Verwirklichung der Informationsübertragung ausschliesslich in der ersten Richtung die dritten Mittel ausschliesslich in der ersten aktiven Teilanordnung wirksam sind und dass in der zweiten aktiven Teilanordnung die Ausgangsschaltung ununterbrochen in der zweiten Stellung steht. So können zur Beschleunigung der Informationsübertragung aus der ersten aktiven Teilanordnung in der zweiten aktiven Teilanordnung bestimmte Aktivitätsschritte unterbleiben. Die Entscheidung zum Übergehen des Sendevorgangs kann jeweils erneut getroffen werden, ohne dass der anderen aktiven Teilanordnung dies zuvor bekannt gegeben zu werden braucht.

Es ist vorteilhaft, wenn zum Leiten des Bestätigungssignals zwei einfache zweite Verbindungen als Steuerleitung vorhanden sind, an die jeweils alle zweiten aktiven Teilanordnungen über einen Ausgang ihrer entsprechenden zweiten Mittel angeschlossen sind, und dass jede zweite Verbindung aus den ankommenden BestätigungsSignalen der zweiten aktiven Teilanordnung auf die Art eines logischen Gatters ein allgemeines Bestätigungssignal bildet, um ein Dreidrahtsynch.ronisationssystem zu bilden. So ist die wirtschaftliche Datenübertragung nach obiger Beschreibung auch dann möglich, wenn mehr als eine zweite aktive Teilanordnung vorgesehen sind. Dabei wird die logische Funktion beispielsweise als ein UND-Gatter gebildet. Das allgemeine Bestätigungssignal entsteht jeweils erst unter der Steuerung der langsamsten der zweiten aktiven Teilanordnungen, wie weiter unten näher erläutert wird. Auch hier kann die Datenübertragung in beiden Richtungen erfolgen und können auch mehr als eine einzige erste aktive Teilanordnung vorhanden sein.

Es ist vorteilhaft, wenn zumindest eine der aktiven Teilanordnungen ein Mikrocomputer ist. Derartige Mikrocomputer bestehen aus einer einzigen oder nur einer, geringen

030035/0668

1.12.1979 y$ PHN 9351

Anzahl integrierter Schaltungen. Diese werden allmählich häufiger verwendet und enthalten Elemente zum Durchführen arithmetischer Bearbeitungen, zur Ein- und Ausgabe von Information sowie Eingabe/Ausgabeelemente und Festwertspeicher und Steuerelemente. Erfindungsgemäss kann für derartige Anordnungen die Datenübertragung wirtschaftlich erfolgen.

Ausführungsbeispiele der Erfindung werden nachstehend zunächst anhand eines Prinzipschaltbilds näher erläutert. Anschliessend wird eine einfache Ausführungsform vollständig gegeben. Schliesslich folgt eine Implementierung mit Hilfe zweier Mikrocomputer. Es zeigen

Fig. 1 eine Anordnung zweier aktiver Teilanordnungen als Prinzipschaltbild,

Fig. 2 ein Zeitdiagramm einer Anzahl von Signalen bei Zweirichtungsübertragung,

Fig. 3 ein Zeitdiagramm einer Anzahl von Signalen bei Einrichtungsübertragung,

Fig. K als Beispiel den Anschluss zweier aktiver Teilanordnungen an eine Einbitdatenleitung,

Fig. 5 ein erweitertes Blockschaltbild eines elementaren Ausführungsbeispiels,

Fig. 6 eine Ausgestaltung des Ausführungsbeispiels nach Fig. 5>
Fig. 7a, 7b Einzelheiten dazu,

Fig. 8 ein Signaldiagramm bei mehreren aktiven Teilanordnungen,

Fig. 9 eine Implementierung mit zwei Mikrocomputern und Fig. 10a und 10b dabei zwei Stromdiagramme. In Fig. 1 ist als Ausführungsbeispiel eine Anordnung zweier aktiver Teilanordnungen 10 und 11 dargestellt, z.B. zweier Mikroprozessoren oder Mikrocomputern. Sie sind durch eine Datenbusleitung 12 mit einer Datenwegbreite von 8 Bits miteinander verbunden. Gemäss obiger Beschreibung können auch weitere aktive Teilanordnungen an diese Leitung angeschlossen sein. Die aktiven Teilanordnungen können in bezug auf die Leitung 12 als Informationssender sowie als Informationsempfänger auftreten. Die Anordnungen 10 und 11 sind

030035/0668

1.12.1979 9 PHN 9351

durch, eine unidirectionalο wirksame Anfrageleitung (REU,) und eine unidirektional wirksame Bestätigungsleitung (ACK)i4 verbunden, die sich, nur zum Übertragen von Steuersignalen in der mit einer Pfeilspitze angegebenen Richtung eignen.

¥ie weiter unten erläutert wird, ist die Bezeichnung der Leitungen 13 und 14 ziemlich, beliebig: in bezug auf die aktive Teilanordnung 11 könnten dabei diese Bezeichnungen gerade vertauscht sein.

In Fig. 2 ist ein Zeitdiagramm einer Anzahl von Signalen bei Zweirichtungsübertragung von Datensignalen über die Datenbusleitung 12 zwischen den aktiven Teilanordnungen 10 und 11 dargestellt. Die Zeile 20 zeigt den binären Signalzustand auf der Anfrageleitung 13» wobei endliche Längen der Übergänge zwischen den zwei binären Zuständen vernachlässigt sind. Die Zeile 22 zeigt auf entsprechende Weise die binären Signalzustände der Bestätigungsleitung 1-4. Die geschlängelte Linie 24 gibt die Reihenfolge der von den entsprechenden aktiven Anordnungen zu erzeugenden Signalübergänge an:

Zunächst gibt die Anordnung 10 einen Übergang von Null (niedrig) nach. 1 (hoch) auf die Anfrageleitung 13. Dieser Übergang arbeitet als ein Anfragesignal von der Anordnung zur Anordnung 11. Wenn die Anordnung 11 diesen Übergang detektiert, gibt aie selbst einen Übergang von 0 nach 1 auf die Bestätigungsleitung 14. Dieser Übergang arbeitet also zur Bestätigung des Empfangs des früher erfolgten Anfragesignals. Zum anderen arbeitet er ebenfalls zum Anregen eines weiteren Anfragesignals von der Seite der Anordnung 10. Es stellt sich heraus, dass die Funktionen des Anfragesignals und des Bestätigungssignals .symmetrisch sind, so dass die Bezeichnung faktisch beliebig ist. Wenn jetzt die Anordnung 10 den zuletzt genannten Übergang auf der Leitung 14 detektiert, gibt sie selbst einen Übergang von 1 nach 0 auf die Anfrageleitung. Dieser letzte Ubergang dient also auch als Signalisierung dafür, dass das frühere Bestätigungssignal erhalten ist. Wenn die Anordnung 11 diesen letzten Übergang detektiert, gibt sie selbst einen Übergang von 1 nach O auf die Bestätigungsleitung.

030035/0668

1.12. 1979 ήΫ PHN 9351

Venn die Anordnung 10 diesen letzten Übergang detektiert, ist der Zyklus vollendet und kann ein folgender entsprechender Zyklus anfangen. Auf entsprechende Weise kann für eine der beiden Steuerleitungen der Informationszustand (θ, 1) umgetauscht sein. Die Zeile 2.6 gibt den Informations zustand der aktiven Teilanordnung 10 in bezug auf die Datenbusleitung 12 an. Bevor ein Anfragesignal erzeugt wird, stellt die aktive Teilanordnung 10 zunächst die Information zur Verfügung, d.h. sie wird gültig; dieser Signalzustand ist mit dem Intervall "VAL" angegeben. Erst wenn es keine Unsicherheit (beispielsweise durch "Zittern") mehr gibt, wird das Signal auf der Zeile 20 auf "1" gebracht, welcher Zeitzusammenhang durch eine vertikale gestrichelte Linie angegeben ist. Die mögliche Dauer des erwähnten Zittervorgangs ist durch die schrägen und kreuzend dargestellten Übergänge auf der Zeile 26 angegeben. Der Übergang auf der Zeile 20 wird in der aktiven Teilanordnung 11 detektiert, und wenn es keine Unsicherheit mehr gibt, wird der Ausgangspufferspeicher der Teilanordnung 11 in den Hochimpedanzzustand angesteuert. Auf der Zeile 28 ist dies mit den Buchstaben TRIS angegeben. Hierbei wird angenommen, dass er ein Dreizustandspuffei'speicher (tristate) mit drei Stellungen ist: "0", "1" und "durch eine hohe Impedanz abgeschlossen". Bei einem Intervall VAL kann einer der zwei ersten Zustände abhängig von der auszusendenden Information gelten. Eine andere Verwirklichung mit einem derartigen Hochimpedanzausgangszustand wird bei Fig. 4 beschrieben. Die Reihenfolge zwischen den Vorgängen auf der Zeile 20 und auf der Zeile 28 ist durch den Pfeil 21 angegeben. ¥enn sich der erwähnte Ausgangspufferspeicher im Hochimpedanzzustand befindet (TRIS auf der Zeile 28), ist die betreffende aktive Teilanordnung zum Empfangen von Information bereit, was als VAL auf der Zeile 30 angegeben ist.Die Zeile 30 gibt den Zustand der Datenbusleitung 12 an. Das eigentliche Einlesen der Information, beispielsweise in ein Eingangsregister,, erfolgt bei diesem Intervall VAL und beansprucht dabei nur einen verhältnismässig geringen Teil; dies ist nicht gesondert dargestellt. Nach einer bestimmten .Zeit

030035/0668

1.12.1979 ^

ist diese Information aufgenommen und beenden die Schaltungen der aktiven Teilanordnung 11 den Hochimpedanzzustand des Ausgangspufferspeichers. Dabei wird neue Information auf die Datenbusleitung gebracht: die Information ist beispielsweise in einem Ausgangsregister vorhanden. Dieser Zustand ist auf der Zeile 28 mit "VAL" angegeben. Wenn darüber keine Unsicherheit mehr besteht, gibt die Teilanordnung 11 einen Signalübergang auf der Leitung 14, der als Bestätigungssignal arbeitet: Die von der aktiven Teilanordnung 10 erzeugte Information ist dabei von der aktiven Teilanordnung 11 aufgenommen. Der erwähnte Übergang wird in der aktiven Teilanordnung 10 detektiert und, wenn es darüber keine Unsicherheit mehr gibt, wird der Ausgangspufferspeicher dieser Teilanordnung im Hochimpedanzzustand angesteuert. Das Verhältnis zwischen Ursache und Folge ist durch den Pfeil 23 angegeben. Wenn der letztgenannte Ausgangspufferspeicher im Hochimpedanzzustand steht (TRIS auf der Zeile 26), ist die Information auf der Datenbusleitung als Eingangsinformation für die aktive Teilanordnung 10 gültig (wiederum durch VAL auf der Zeile 30 angegeben). Nach einer bestimmten, von der Schaltung der aktiven Teilanordnung 10 autonom bestimmten Zeit wird der Hochimpedanzzustand des Ausgangspufferspeichers beendet und also Information auf die Datenbusleitung gebracht: Diese Information ist beispielsweise in einem Ausgangsregister vorhanden. Dieser Zustand ist auf der Zeile 26 mit "VAL" angegeben. Wenn darüber keine Unsicherheit mehr besteht, gibt die aktive Teilanordnung 10 einen Signalübergang auf der Leitung 13· Dieser arbeitet als Anfragesignal: Die von der aktiven Teilanordnung 11 erzeugte Information ist dabei von der aktiven Teilanordnung 10 aufgenommen. Hiernach wird auf entsprechende Weise die zweite Hälfte des Zyklus durchgearbeitet. Der einzige Unterschied gegenüber der ersten Hälfte ist die geänderte Polarität der Steuersignale

3b auf den Leitungen 13 und 14. Auf der Datenbusleitung treten abwechselnd Zeitintervalle mit gültiger Information (VAL) und Zeitintervalle mit Datenüberlappung auf, die durch eine Schraffur dargestellt sind. Es ist also für den Empfänger

D30035/0668

1.12.1979 / Aj PHN 9351

der Daten jederzeit, insbesondere in jeder Halbperiode, möglich, durch die Beendung des Hochimpedanzzustands des Ausgangspufferspeichers die Funktion eines Informationssenders anzunehmen. Bei diesem Aufbau kann die andere aktive Teilanordnung die auf der Datenbusleitung übertragenen Daten annehmen oder auch darüber hinwegsehen. Die eigentliche Information kann aus einem einzigen oder aus mehreren parallel zugeführten Informationsbits bestehen. Es können dies auch mehrwertige Informationselemente sein. Zum anderen kann die Information auch mit zumindest teilweise seriellen Techniken zugeführt werden.

In Fig. 3 ist ein Zeitdiagramm einer Anzahl von Signalen bei Einrichtungsübertragung dargestellt. Die Form der Signale auf den Zeilen 20 und 22 ist gleich denen nach Fig. 2. Dies gilt auch für die Kausalverbindung, die durch die geschlängelte Linie 24 angegeben ist. Nach der Zeile stellt die erste aktive Teilanordnung wiederum Information bereit (VAL) für eine Zeit, die kurz vor dem Ausstrahlen eines Anfragesignals (Zeile 20) anfängt und kurz nach dem Ankommen eines Bestätigungssignals endet (Zeile 22). In bezug auf die Datenbusleitung steht die zweite aktive Teilanordnung ununterbrochen im Hochimpedanzzustand (TRIS auf der Zeile 232) . Auch hier ist der ÜbernahmeZeitpunkt der Information nicht einzeln angegeben. Die Übernahme erfolgt, nachdem das Anfragesignal erkannt ist und bevor das Bestätigungssignal ausgestrahlt wird. Da die zweite aktive Teilanordnung 11 keine Information ausstrahlt, folgen die Zustände VAL auf der Zeile 230 direkt aufeinander. Der Pfeil 234 gibt die Kausalverbindung zwischen dem Empfang eines Bestätigungssignals und dem Bereitstellen der Information durch die aktive Teilanordnung 10 an. In dieser Ausführungsform ist der Zyklus gekürzt, weil die aktive Teilanordnung 10 nicht in die Empfangs stellung tritt, so dass nur die aktive Teilanordnung 11 als Empfänger arbeitet. In Fig. 3 ist die Zykluslänge etwa 70$ der Zykluslänge nach Fig. 2. Je Zyklus wird in Fig. 2 jedoch zweimal so. viel Information übertragen. Die Informationsübertragungsgeschwindigkeiten ver-

2 1
^S 100 ^: 70 - '»

030035/0668

2 1
halten sich daher als -rrr : ·=ττ = 1,4 : 1, wobei die

1.12.1979 ^ /tr PHN 9351

Organisation nach Fig. 2 im Vorteil ist. Der Wirkungsgrad ist nach Fig. 3 also weniger verringert als um den Faktor

Hiernach wird der Anschluss einer aktiven Teilanordnung an eine einfache Verbindung der Datenbusleitung 12 in Fig. 1 beschrieben. Es wird dabei angenommen, dass die Information binär ist. Als erste Anschlussmöglichkeit gibt es dabei ein Gatter mit einem Ausgang mit sogenanntem "offenen Kollektor". Ein Beispiel davon ist der Baustein SN 7^38, der für vier Bitleitungen jeweils ein Zweieingangs- -NICHT-UND-Gatter enthält. Wenn davon der Ausgangstransistor leitet, ist der Ausgang darüber (bei niedriger Impedanz) mit Erde verbunden. Wenn der Ausgangstransistor gesperrt ist, muss der Ausgang mit Hilfe eines Leckwiderstands bei hoher Impedanz mit einem positiven Speiseanschluss verbunden werden. Wenn an eine Bitleitung mehrere derartige Ausgangstransistoren angeschlossen sind, wird das Potential durch einen oder mehrere leitende Ausgangstransistoren bestimmt. Nur wenn sie alle gesperrt sind, führt die Bitleitung ein hohes Potential. Letzteres bedeutet den früher erwähnten zweiten Impedanzzustand (der beispielsweise den logischen Wert "1" hat).

In Fig. h ist eine andere Lösung angegeben, die die Bedingungen erfüllt. Im allgemeinen Sinne entspricht die Schaltung der der US-PS 3597640, die jedoch ausschliesslich als eine kurzschlussfreie Endstufe gemeint ist. Ausserdem ist nach den beschriebenen Ausführungsbeispielen die Verwendung mit den zwei Informationszuständen vorgesehen. Die Schaltung enthält im Teil 100 einen Informationsbenutzer 108 mit einer Informationseingangsleitung 13^ und einer Informationsausgangsleitung, die mit dem Anschluss 128 verbunden ist. Die Einheit 108 empfängt, bearbeitet und erzeugt Information und wird als solche hier nicht näher beschrieben. Der Rest des Teils 100 ist ein Teil einer Ausgangspufferstufe. Der Anschluss 106 ist mit einer nichtdargestellten Spannungsquelle mit positivem Potential verbunden. Die Leitung 130 ist die gemeinsame Erdleitung. Die Leitung 132 ist die eigentliche Informationsleitung. Die rechte Hälfte der Figur zeigt die entsprechend aufge-

030035/0668

1.12.1979 ή^ PHN 9351

baute Station 104.

Wenn der Anschluss 128 ein hohes Potential führt, ist der Transistor 125 durchlässig. Über den Spannungsabfall am Widerstand 118 wird der Transistor 126 daher im Durchlasszustand angesteuert. Weiter erhält durch den Spannungsabfall am Widerstand 112 der Kollektor des Transistors 120 eine niedrige Spannung und wird somit gesperrt, ebenso wie der Transistor 122. Die Basiselektrode des Transistors 124 führt das gleiche Potential wie sein Emitter, und auch dieser Transistor ist somit gesperrt. Die Leitung 132 ist also mit Hilfe des niedrigen Widerstands des leitenden Transistors 126 mit Erde verbunden. Dabei erfolgt über die gesperrten Transistoren 120 und 122 nahezu keine weitere Stromzufuhr vom Anschluss IO6 zur Leitung 132.

Zum anderen, wenn der Transistor 125 durch ein niedriges Potential am Anschluss 128 gesperrt ist, ist die Basiselektrode des Transistors 126 so niedrig, dass er sperrt. Die Basiselektrode des Transistors 120 wird durch den Spannungs.abfall am Widerstand 112 (Vbe) mit einer verhältiiismässig hohen Spannung angesteuert. Dieser Transistor 1st also stromführend. Auf gleiche Weise wird mit Hilfe des Spannungsabfalls am Widerstand 1i4 der Transistor 122 im stromführenden Zustand gehalten. Durch den Spannungsabfall am Widerstand II6 führt die Basiselektrode des Transistors 124 ein so hohes Potential (Vbe), dass er leitet. Dabei befindet sich dieser Transistor in einem ziemlich linearen Bereich seiner Kennlinie: Er arbeitet als Rückkopplung zur Steuerelektrode des Transistors 120. Die Widerstände 112 und 114 sind in bezug auf den Widerstand II6 verhältnismässig gross: Letzterer lässt beispielsweise einen Strom von 10 niA durch und hat dabei einen Wert von 0,7/0,01 = 70 Ohm. Der Transistor 124 lässt dabei einen Strom von einigen zehn Milliampere durch. In diesem Zustand ist die Leitung 132 also hochohmig mit dem Potential des Anschlusses IO6 (minus 2 Vbe) verbunden.

Der Wert des Widerstands II6 ist grosser als der Widerstand, den der Transistor I36 in der anderen Station aufweisen würde, wenn er sich gerade im leitenden Zustand

030035/0668

1.12.1979 Ί2 ή ζ' PHN 9351

befände. Wenn also der Transistor 126 gesperrt ist, kann dies zweierlei bedeuten:

a) Die Station 100 befindet sich, in der Empfangsstellung;

b) die Station 100 befindet sich in der Sendestellung und erzeugt eine logische "1" auf der Leitung 132. Wenn der Transistor 126 leitet, bedeutet dies immer, dass die Station 100 in der Sendestellung steht und eine logische "0" auf der Leitung 132 erzeugt. Grundsätzlich können in der Anordnung nach Fig. k mehr als zwei Stationen 100 und 104 an die Leitung 132 angeschlossen sein. Eine Obergrenze für diese Anzahl wird durch die Bedingung gegeben, die bestimmt, dass ein einziger leitender Transistor 126, 13& das Potential der Leitung 132 ausreichend niedrig machen können muss. Die Schaltung erfüllt somit zwei Bedingungen:

eine jede der Stationen hat zumindest eine Stellung mit verhältnismässig niedriger Impedanz und eine Stellung mit verhältnismässig hoher Impedanz. Weiter halten die Stationen Kurzschlüsse auf der Leitung 132 nach einer erwähnten Stellung mit niedriger Impedanz aus. Eine andere Lösung für die Datenausgangsanordnung ist die mit Hilfe eines sogenannten Dreizustandspufferspeicher (fcri-state). An sich ist ein Beispiel dieser Lösung der Baustein SN 7^-125, der sich, für vier Einbitleitungen eignet. Je Bitleitung enthält dieser Baustein zwei Stellungen mit niedriger Impedanz:

Logisch "0" und logisch "1" sowie eine Stellung mit hoher Impedanz. In manchen Fällen kann bei derartigen Bausteinen die Kurzschlussfestigkeit ungenügend sein, insbesondere bei einem Intervall mit überlappender Datenzufuhr (Fig.2, die schraffierten Teile auf der Zeile 3θ). Dabei können also mit niedriger' Impedanz zwei verschiedene Informationszustände aufgeprägt werden. Wenn dabei der zugeführte Strom zu gross werden würde, wird eine zusätzliche .,Mas snahme für die Strombegrenzung benötigt. Dies kann mit an sich bekannten Mitteln erfolgen, wie mit einer Rückkopplung oder mit einem strombegrenzenden Serienwiderstand.

In Fig. 5 ist eine weitere Verwirklichung einer aktiven Teilanordnung als Blockschaltbild dargestellt. Das Ausführungsbeispiel enthält einen Zähler 32 mit

030035/0668

1.12.1979 yf AL PHN 9351

sechzehn Stellungen und einen Datenausgang mit vier Bitleitungen 36. Durch Taktimpulse am Eingang Cl wird die Zählers teilung jeweils inkrementiert. Die Information der Zählerstellung wird dem Anzeigeelement 38 zugeführt, das eine Hexadezimal-Ziffer darstellen kann. Die Übernahme der Zählerstellung erfolgt unter der Steuerung eines geeigneten Signals am Eingang EN. Die Information der Zählers teilung gelangt .weiter noch an den Vierbitausgangspufferspeicher kO (DIO-DI3). Unter der Steuerung eines geeigneten Freigabesignals am Eingang EN des Elements wird die erhaltene Information zur Datenbusleitung k2 durchgelassen, die in zwei Richtungen wirksam sein kann. Die Information, die auf der Datenbusleitung kZ vorhanden ist, gelangt zum Anzeigeelement kk, das ebenfalls eine Hexadezimal-Ziffer darstellen kann. Die Übernahme der ankommenden Information erfolgt auch jetzt wieder unter der Steuerung eines geeigneten Signals am Eingang EN des Elements kk. Auf diese Weise kann ununterbrochen eine Trennung zwischen der in der aktiven Teilanordnung vorhandenen und auszustrahlenden Information und über den Datenbus letzt erhaltenen Information vorhanden sein, welche beide einzeln darstellbar sind. Das Element k6 ist eine Steuereinheit, die die drei erwähnten Freigabesignale auf den entsprechenden Leitungen 48, 50 und 52 erzeugt. Weiter empfängt sie Taktsignale auf der Eingangsleitung 57 aus dem Oszillator Ausserdem steuert sie Erhöhungssignale auf der Leitung 5k zum Zähler 32, wodurch er jeweils wie von einem Taktsignal erhöht wird. Schliesslich erzeugt die Steuereinheit 46 auf der Leitung 56 ausgehende Steuersignale und empfängt auf der Leitung 58 ankommende Steuersignale. Letztere stellen die Anfragesignale und Bestätigungssignale dar und können also mit einer weiteren aktiven Teilanordnung verbunden werden, die der Einfachheit halber nicht dargestellt ist.

In Fig. 6 ist eine Ausgestaltung der Fig. 5 dargestellt. Die Blöcke 60 und 62 bilden zusammen den Oszillator 34 und sind vom Typ SN 74123; dieser Baustein enthält 2 neustartbare monostabile Kippstufen. Die numerierten Stifte

030035/0668

1.12.1979 ye Ί$ PHN 9

Ö03999

sind gemäss der Darstellung angeschlossen. Durch den Zusatz der Widerstände 64 und 66, der Elektrolytkondensatoren 68 und 70 und der Dioden 72 und 74 wird die astabile Periode reproduzierbar bestimmt. Durch die Rückkopplung des Stifts nach 1 entsteht ein Oszillator. Die Frequenz ist durch an sich bekannte Bemessung der Elemente 6k...70 einstellbar. Die mit einem Pluszeichen versehenen Anschlüsse sind mit der positiven Spannung; verbunden. Die Ausgaiigsimpu.1 se (Anschluss 5) des Oszillators steuern einen (Hilfs-)Zähler.

Dieser Zähler enthält drei JK-Flipflops 76, 78 und 80 (vom Meister-Sklave-Typ). Die Elemente J6 und 78 bilden zusammen einen Baustein vom Typ SN 74107· Wenn die Flipflops 76, 78 und 80 alle die "0"-Stellung einnehmen und der Eingang 58 eine logische "1" empfängt, so stopp L der Hilfszähler (das Gatter 88 gibt eine "1" ab, das Gatter erzeugt eine "0", das Gatter 84 eine "1" und das Gatter eine "0"). Wenn der Eingang 58 logisch "0" wird, ändern sich die Ausgangssignale der Gatter 86, 8k und 82. Dabei kippt beim folgenden Taktimpuls der Flipflop 76 um und werden die Flipflopstellungen 100. Beim nächsten Taktimpuls kippen die Flipflops 76 und 78 um, und die Flipflopstellungen werden 010. Beim nächsten Taktimpuls kippt der Flipflop 76 um, und die Stellungen werden 110. Beim vierten Taktimpuls kippen die Flipflops 76, 78 und 80 um, und die Stellungen werden 001. Der Flipflop 80 ist ein JK-Flipflop vom Typ SN 7472 mit logischer UND-Funktionsbildung der Eingangssignale. Die Stifte 5 und 9 (nicht angegeben) des Elements 80 führen ein Signal "1". Dieser Flipflop schaltet also stets, wenn sich die beiden Flipflops 76 und 78 in der "!"-Stellung befinden. Das Signal am Ausgang 8 des Flipflop-s 80 bildet das Anfragesignal auf der Leitung 56 in Fig. 1. Die logischen NICHT-UND-Gatter 82...88 bilden zusammen einen Baustein vom Typ SN 7400. Die Umkehrstufen 90...96 bilden zusammen einen Teil eines Bausteins vom Typ SN 74θ4. Die Bestätigungsleitung. 58 nach Fig. 5 ist mit den Eingängen der Elemente 90 und 86 verbunden. Die Elemente 84...QO verwirklichen eine EXKLUSIV-ODER-Funktion zwischen den Signalen auf den Leitungen 56 und 58. Wenn

0 30035/0668

1.12.1979 Vf /\E PHN 9351

diese Funktion den ¥ert "O" besitzt, kann der Zähler der Elemente 76 und 7^ weiterzahlen, bis der Flipflop 80 seine Stellung wechselt, wodurch das Ausgangssignal des Gatters 8^1 logisch "0" wird. Das Zählen des Zählers wird ausschliesslieh durch die Ausgangsimpulse des Elements 62 bestimmt. Die Stellungen der Flipflops 76, 78 und 80 (Ausgänge 3, 5 und 8) werden danach, den entsprechenden Eingangsklemmen 151 14 und 13 des Elements 98 zugeführt. Es ist ein Baustein vom Typ SN 7442, der als Decoder arbeitet, der die binärcodierten Zahlen 0...7 empfängt und sie auf acht Ausgangsleitungen decodiert abgibt. Dieser Decoder erzeugt die in Fig. 5 dargestellten Freigabesignale und Erhöhungssignale für den Zähler 32 und bildet somit eine Ausgangsstufe der Steuereinheit 46. Die Ausgänge 2 und 6 bilden über die Umkehrstufe 94 das Signal CUP (counter up) am Anschluss 142, das den Hauptzähler (32 in Fig. 5) um einen Schritt weiterzählen lässt. Die Ausgänge 3 und 7 bilden über den Anschluss 14o das Signal STOD, das das Anseigeelement 44 aktiviert, um die über die Datenbusleitung erhaltene Information darzustellen. Die Ausgänge 1,4,5 und 9 sind mit dem Anschluss 146 verbunden, um das Signal BIZD an dem Anschluss 144 und über die Umkehrstufe 96 das Signal BIZD abzugeben: Dies aktiviert das Anzeigeelement 38, um auszusendende Information darzustellen. Der invertierte Vert BIZD macht den Ausgangspufferspeicher 4o in Fig. 5 durchlässig.

Der Hauptzähler 32 enthält die Elemente 148...154 und wird vom Signal CUP am Anschluss 142 angesteuert. Die Elementpaare 148/150 und 152/154 bilden jeweils einen Baustein vom Typ SN 7474. Auf diese Weise bilden diese vier Flipflops einen Sechzehnzähler. Die Ausgangsinforrnation gelangt zum Anzeigeelement I56. Dieses Element ist ein Baustein vom Typ TIL 311» der Eingänge hat, die jeweils mit einer Triggers erhaltung versehen sind. Die Ausgangsinformation des Hauptzählers gelangt invertiert an die vier NICHT-UND-Gatter 158...164. Sie bilden zusammen einen Baustein vom Typ SN 7438, der vier Leistungselemente mit offenen Kollektorausgängen enthält. Diese werden zu-sammen

030035/0668

1.12.1979 /ζ η <f PHN 9351

am Anschluss I66 vom Signal BIZD gesteuert, das bereits beschrieben wurde. Wenn dieses Signal den Wert "O" hat, sind die Ausgänge der NICHT-UND-Gatter auf einem hohen Potential über die (innen-)Widerstände 166...172, die mit diesem hohen Potential verbunden sind. Die vier Ausgänge ZDO-ZD3 bilden die Datenbusleitung 42 nach Fig. 5. Diese Datenbusleitung ZDO-3 ist weiter noch mit Informationseingängen des Anzeigeelements 174 verbunden, das dem Element 44 in Fig. 5 entspricht. Dies ist wieder ein Baustein vom Typ TIL 311. Das Aufnehmen von Information wird vom Signal STOD (Anschluss ΐ4θ) gesteuert. So werden die zwei Anzeigeelemente I56, 174 mit der in der einen Richtung zu übertragenden bzw. in der anderen Richtung übertragenen Information gefüllt. Das Element 92 ist eine Umkehrstufe, die über den Widerstand 9I das lichtemittierende Element (LED)89 ansteuert. Auf diese Weise ist der Signalzustand auf der Leitung 56 signalisierbar.

In diesem Ausführungsbeispiel ist nur die Verwendung zweier aktiver Teilanordnungen vorgesehen. Die zweite Teilanordnung ist nahezu der ersten identisch. Funktionell ist nur die Vertauschung der Leitungen 56 und 58 bedeutsam, so dass jetzt vom Signal auf der Leitung 56 und von der Stellung des Flipflops 80 die EXKLUSIV-ODER-Funktion gebildet wird. Die Taktfrequenzen in den zwei aktiven Teilanordnungen können ganz verschieden sein. Die Aufgabe dieses elementaren Ausführungsbeispiels besteht darin, dass die Innenzähler (Elemente 148...15*0 abwechselnd erhöht werden, wonach die erhöhte Zählerstellung übertragen wird. Die Stellungen haben dabei kein gegenseitiges.

Verhältnis.

In Fig. 7 sind die Modifikationen angegeben, die zur Verwirklichung der bedarfsweisen Datenübertragung in zwei Richtungen (Fig. 2) bzw. nur in einer Richtung (Fig. 3) erforderlich sind. In Fig. 7a ist die Modifikation der Fig. 6 dargestellt. Es sind ein zweiter Decoder 246 vom gleichen Typ wie das Element 98, ein WählschalLer 242 und zwei Widerstände 238 und 24θ zugefügt. Bei Zweirichtungsübertragung steht der Schalter 242 in der linken

030035/0668

1,12.1979 yf %(T ^PHN 9351

Stellung, so dass das Signal DUPL am Anschluss 244 dem Erdpegel entspricht, dabei arbeitet das Element 98. Im Element 236 führt dabei der Anschluss 12 ein positives Potential, wodurch vorwiegend ungültige Codes erhalten

_ werden. Dafür sei auf die Anleitung des Herstellers verwiesen. Bei Einrichtungsübertragung nimmt der Schalter die rechte Stellung ein, wodurch das Element 236 arbeitet. So wird das Signal CUP auf gleiche Weise gebildet. Das Signal BIZD wird durch drei aufeinander folgende Stellungen

_1Q (Anschlüsse 4,5>6) gebildet und dauert also jetzt etwas langer. Das Signal STOD wird nicht gebildet. Damit ist die betreffende Station ausschliesslich als Informationssender tätig.

In Fig. 7t> ist die entsprechende Modifikation des Informationsempfängers dargestellt. Statt des Elements ist jetzt ein Baustein 246 vom Typ SN 54154 vorhanden, der einen Vierbitscode auf 16 Leitungen decodiert. Im Zweirichtungsbetrieb steht der Schalter 248 in der oberen Stellung, und das Signal D liegt also atif Erdpegel. Die

2Q Ausgangsanschlüsse O...7 sind dabei auf gleiche Weise wie im Element 98 wirksam. Mit Hilfe der Umkehrstufen 252 und

254 werden die vier Signale CUP, STOD, BIZD und BIZD gebildet. Für Einrichtungsbetrieb steht der Schalter 248 in der unteren Stellung, so dass das Signal D ununterbrochen 2g den Wert "1" hat. Auf diese Weise durchläuft die Eingangsinformation nur die Werte 8...I5 und wird nur das Signal STOD aktiv. Die Zählerstellung wird nicht erhöht, und es werden keine Informationen ausgestrahlt. Wo weiter das Element 236 nur einmal pro Zyklus das Signal CUP erzeugt

3Q (das Element 98 zweimal), erzeugt das Element 246 ebenfalls nur· einmal pro Zyklus das Signal STOD.Deirüber kann die zu übertragende Information auf verschiedene Arten erzeugt werden, beispielsweise auch durch das jeweilige Adressieren eines FIFO-Pufferspeichers.

In Fig. 8 ist ein Signaldiagramm bei mehreren aktiven Teilanordnungen angegeben, insbesondere bei einem Sender und einer Anzahl von Empfängern, die beispielsweise zur Prüfung die ankommende Information ungeändert zurücksenden

030035/0668

1.12.1979 >« %/j PHN 9351

(Echobildung). Die Zelle 256 zeigt die Anfragesignale der ersten aktiven Teilanordnung. Die Zeilen 258/260 zeigen die Bestätigungssignale der anderen aktiven Teilanordnungen. Letztere senden auf zwei einfachen Verbindungen jeweils ein erstes bzw. ein zweites Bestätigungssignal aus.

Hier wird angenommen, dass die erwähnten zwei einfachen Verbindungen eine logische UND-Funktion bilden. Nur wenn alle Bestätigungssignale den Wert "1" aufweisen, kann die erste aktive Teilanordnung erst ein "1"-Signal erhalten.

Die zweiten aktiven Teilanordnungen können mit den Steuerleitungen über eine Pufferstufe mit offenem Kollektorausgang verbunden sein. Sie können verschiedene Reaktionsgeschwindigkeiten besitzen. Dies ist in der Figur mit den Buchstaben F und S angegeben. Jede zweite aktive Teilanordnung.erzeugt zwei Bestätigungssignale in entgegengesetzten Richtungen, also zunächst eine abfallende Flanke auf der Zeile 258 und danach eine ansteigende Flanke auf der Zeile 260. Erst wenn die letzte der ansteigenden Flanken vorhanden ist, ist aus den partiellen Bestätigungs-Signalen ein allgemeines Bestätigungssignal gebildet.

Dieses Signal aktiviert (Pfeil 202) die erste aktive TeiL-anordnung zum Erzeugen eines folgenden Anfragesignals. Anschliessend erzeugen die zweiten aktiven Teilanordnungen auf der Zeile 260 eine abfallende Flanke und danach auf der Zeile 258 eine ansteigende Flanke. Das letzte ansteigende Signal (die anderen sind gestrichelt dargestellt) auf der Zeile 258 erzeugt erst jetzt das allgemeine Bestätigungssignal. Die. Bildung eines derartigen Bestätiguiigssignals erfordert somit drei Steuerleitungen, die von bzw. zu (2x) der ersten aktiven Teilanordnung signalisieren. Je zweite aktive Teilanordnung können die Bestätigungssignale jeweils zusammen erzeugt oder wie angegeben in Fig. 8 nacheinander erzeugt werden. An sich ist die Syncliro-11 is Le rung dex¹ Datenüber· trr.igung mit Hilfe von drei Steuordrähten im sogenannten IEEE Standard 488-1975, Digital Interface for programmable instrumentation, The IEEE Ine, 3^;l5 East 47th St. New York (N.Y.), definiert. Wenn auch die als Echo zurückgesandten Datensignale in einer .UND-Funk-

030 0 35/0668

1.12.1979 yf %£ PHN 9351

tion zusammengenommen werden, sind sie also in einem Zug kontrollierbar.

In Fig. 9 ist eine Implementierung mit zwei Mikrocomputern vom Typ INTEL 8048 dargestellt, die beispielsweise im Buch. "MCS-48" Mikrocomputer user's manual, Intel Corporation, November 1976, insbesondere Seiten 6-1 bis 6-5 beschrieben sind. Dabei ist nach dem Hersteller der Stift 8 der "Lese"-Stift (RD) und der Stift 10 der "Schreib'L. Stift (WR). Das Element 200 stellt also einen Mikrocomputer dar. Der Kristall 210 zwischen den Anschlüssen XTAL 1 und XTAL 2 bestimmt die Taktfrequenz. Diese zwei Anschlüsse sind über die Kondensatoren 212 und 21K mit Erde verbunden. Der Anschluss EA ist durch eine galvanische Verbindung mit Erde nicht aktiv. Der Anschluss RS ist über eine Kondensator-(216)-Kupplung nach Erde nicht aktiv. Indem dagegen diese Verbindung für kurze Zeit auf ein niedriges Potential gebracht wird, kann eine Rückstelloperation verwirklicht werden. ¥eiter gibt es eine 8-Bit-Datenbusleitung 208, die mit den Anschlüssen PIO...P17 verbunden ist, die zusammen das Tor 1 bilden. Es gibt eine Anfrageleitung 204, die mit dem Anschluss P20 und eine Bestätigungsleitung 206, die mit dem Anschluss P21 verbunden ist. Letztgenannte Anschlüsse sind Teile des Tors 2. Der zweite Mikrocomputer ist auf nahezu identische Weise angeschlossen, nur der Eingang RS ist direkt an den des Elements 200 angeschlossen. Die Anschlüsse RS und EA sind in der normalen Betri.ebssituation nicht aktiv.

Nach dem Kommunikationsschema werden die Ausgangssteuerelemente der Mikrocomputer regelmässig in einem Hochimpedanzzustand angesteuert. Dies kann dadurch erfolgen, dass ein Bitmuster "11111111" zum Tor 1 des betreffenden Mikroprozessors gelangt. Die Innenansteuerelemente der Mikrocomputer sind insbesondere vom Typ mit offenem Kollektor. Ausserdem ist die Ausgangsleitung noch über einen zusätzlichen Transistor mit der positiven Spannung verbunden, so dass durch einen zusätzlichen Steuerimpuls an der Basis dieses Transistors die Ausgangsleitung schnell aufgeladen werden kann. Nach dem Empfangen

030035/0668

1.12.1979 Jtff Z3 PHN 9351

eines Rückstellsignals befinden sich alle Leitungen im Hochimpedanzzustand. Sobald eine Leitung dabei durch eine der zwei aktiven Teilanordnungen gelesen wird, gibt dies das Ergebnis "logisch 1".

In diesem Zusammenhang zeigen Fig. 10a und 10b die Flussdiagramme, wie sie für die Mikrocomputer 200 bzw. 202 gelten. Der Block 262 gibt die Startbedingung (START). Diese Bedingung entsteht beispielsweise durch das Anlegen der Speisespannung. Im Block 264 wird der Ausgang- oder Schreibpufferspeicher (SBUF) aktiviert, d.h. mit den auszusendenden Informationen gefüllt (die also einen beliebigen Inhalt haben). Die Kapazität von SBUF ist eine Anzahl von Speicherwörtern. Ausserdem wird eines der Register der ALU-Einheit mit einem vorgegebenen Wert MAX (iNITIALYZE SBUF, MAX) gefüllt. Der Wert von MAX gibt die Anzahl der zu übertragenden Wörter. Im Block 266 wird der Wert eines variablen i = o hergestellt (i::=o) . Anschliessend erfolgt in jedem der beiden Computer die Ausführung einer Schleife. Im Block 268 wird der Wert von i um 1 erhöht (i:=i + 1).

Im Block 270 wird der Wert von i als Speicheradresse für SBUF verwendet, wird die betreffende Stelle davon ausgelesen und über die Ausgangsschaltungen für das Tor 1 gültig gemacht (SBUF (i) TO Tor 1). Im Block 272 wird die Information am Anschluss P20 invertiert (NEGATE P20). Im Block wird detektiert, ob die Informationen an den Anschlüssen P20 und P21 identisch sind (P20 = P21 ? )w5unächst werden sie nicht identisch sein (n), und damit tritt das System in eine Warteschleife. Diese Schleife kann durch geeignete Schritte eine vorgegebene Länge bekommen, was nicht angegeben ist. Wenn die Übereinstimmung tatsächlich vorhanden ist, was nach einiger Zeit der Fall sein Κειηη (υ) , verlässt das System die Warteschleife. Im Block 276 wird die Ausgangsansteueranordnung des Tors 1 im Hochimpedanzzustand angesteuert (OUTPUT DRIVER IN HIGH IMPEDANCE STATE).

Im Block 277 wird die dabei am Tor 1 vorhandene Information (die aus dem anderen Mikrocomputer herrührt) über den Einlesepufferspeicher RBUF in die Speicherstelle eingeschrieben, deren Adresse gleich i ist (PORT 1 to RBUF (i)).

030035/0668

1.12.1979 /rf 2*4 ^PHN 935'

Wie SBUF hat auch RBUF eine Kapazität für eine Anzahl von Speicherwörtern. Im Block 278 wird festgestellt, ob der Wert von i gleich dem Wert MAX ist (i=MAX?). Zunächst wird dies nicht der Fall sein (n), und das System geht zum Block 268. Wenn die Hauptschleife einige Male durchlaufen ist, kann diese Übereinstimmung jedoch auftreten (Y). Dabei geht das System zum Block 280: fertig (READY).

Für den zweiten Mikrocomputer sind die Schritte nahezu identisch, nur ändert sich die Reihenfolge. Weiter ist der Wert von MAX für beide Mikrocomputer gleich. Im Block 282 wird festgestellt, ob das Signal am Anschluss P20 gleich dem am Anschluss P21 ist (P20=P21?). Zunächst wird dies durch die Aktivierung oder durch eine Eigenaktion des betreffenden Mikrocomputers tatsächlich so sein (y). Dabei tritt das System in eine Warteschleife. Nach einiger Zeit kann die Gleichheit dadurch gestört werden (n), dass der andere Mikrocomputer in den Block 272 eingetreten ist (und danach also in seine eigene Warteschleife tritt). Der Block 284 entspricht inhaltlich dem Block 276. Der Block 286 entspricht inhaltlich dem Block 277. Der Block 288 entspricht inhaltlich dem Block 270. Der Block 279 entspricht inhaltlich dem Block 272: Danach sind also die Signale an den Anschlüssen P20 und P21 gleich, und der erste Mikrocomputer kann seine Warteschleife verlassen.

Die Blöcke 278 und 280 sind bereits belegt. Funktionell tauschen die zwei Mikrocomputer die Inhalte ihrer Speicher von der Adresse 1 bis zur Adresse (MAX) aus. Wenn sie beide den gleichen Wert für MAX haben, treten sie beide in den Block 280. Ne.ben den beschriebenen Kommunikationsvorgängen können die Mikrocomputer selbstverständlich weitere Aufgaben durchführen.

030035/0668

Leerseite

Claims

1.12.1979 Jf PHN 9351

\\j Anordnung mit zumindest zwei aktiven Teilanordnungen zum asynchronen übertragen digitaler Informationen zwischen diesen Teilanordnungen mit Hilfe einer sie verbindenden bidirektional wirksamen Datenbusleitung einschliesslich zumindest zwei unidirektional wirksamer Steuerleitungen zum Leiten von Steuersignalen zur Steuerung von Informationsübertragung, insbesondere

a. eines Anfragesignals in einer ersten Richtung einer ersten aktiven Teilanordnung zu einer zweiten aktiven Teilanordnung;

b. eines Bestätigungssignals in der entgegengesetzten zweiten Richtung von der zweiten aktiven Teilanordnung zur ersten aktiven Teilanordnung;

wobei die erste aktive Teilanordnung erste Mittel zum momentanen Bereitstellen einer in der ersten Richtung über die Datenbusleitung zusammen zu übertragenden Information zusammen mit dem Erzeugen des erwähnten Anfragesignals und die zweite aktive Teilanordnung eine an die Datenbusleitung angeschlossene Empfangseinheit enthält, dadurch gekennzeichnet, dass die zweite aktive Teilanordnung zweite Mittel zum momentanen Bereitstellen einer danach in der zweiten Richtung über die Datenbusleitung zusammen zu . übertragenden Information zusammen mit dem Erzeugen eines Bestätigungssignals und die erste aktive Teilanordnung eine an die Datenbusleitung angeschlossene Empfangseinheit enthält, dass die ersten und zweiten Mittel für eine einfache Verbindung der Datenbusleitung je eine Ausgangsschaltung mit zumindest einer ersten Stellung enthalten, um bei niedriger Impedanz pro erster Stellung jeweils

^ou einen ersten Informationszustand auf die erwähnte Verbindung aufzuprägen, und mit einer zweiten Stellung, um bei hoher Impedanz einen zweiten Informationszustand für die erwähnte Verbindung zu erzeugen, um so unter der Steuerung eines

030035/0668

1.12.1979 2 PHN 9

¥603999

in der ersten aktiven Teilanordnung ankommenden Bestätigungssignals bzw. eines in der zweiten aktiven Teilanordnung ankommenden Anfragesignals eine Empfangsstellung mit einem Anfang nach einem von der betreffenden aktiven g Teilanordnung über eine einzige der Steuerleitungen erhaltenen Steuersignal und mit einem Ende vor dem nächsten von der gleichen aktiven Teilanordnung über eine der Steuerleitungen auszusendenden Steuersignal zu bilden. 2» Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Ausgangsschaltung nur eine einzige erste Stellung besitzt, um einen ersten binären Informationswert darzustellen, und dass der zweite Informationszustand den zweiten binären Informationswert darstellt. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeich— net, dass die ersten und zweiten aktiven Teilanordnungen mit dritten Mitteln versehen sind, um eine zu übertragende Information jeweils für eine Zeitdauer ausserhalb der Dauer einer Empfangsstellung insbesondere mit einem Anfang direkt vor einem von der betreffenden aktiven Teilanoxdnung über eine einzige Leitung der Steuerleitungen auszusendenden Steuersignal und mit einem Ende direkt nach dem nächsten von der betreffenden aktiven Teilanordnung über eine einzige der Steuerleitungen erhaltenen Steuersignal bereitzustellen.

k. Anordnung nach Anspruch 3> dadurch gekennzeichnet, dass zur Verwirklichung der Informationsübertragung ausschliesslich in der ersten Richtung die dritten Mittel ausschliesslich in der ersten aktiven Teilanordnung wirksam sind und dass in der zweiten aktiven Teilanordnung die Ausgangsschaltung ununterbrochen in der zweiten" Stellung steht.

5· Anordnung nach Anspruch 1,2,3 oder 4, wobei zumindest zwei zweite aktive Teilanordnungen vorgesehen sind, dadurch gekennzeichnet, dass zum Leiten des Bestätigungssignals zwei einfache zwei be Verbindungen als Steuerleitung vorhanden sind, an die jeweils alle zweiten aktiven Teilanordnungen über einen Ausgang ihrer entsprechenden zweiten Mittel angeschlossen sind,und dass jede zweite Verbindung

030035/0668

1.12.1979 3 PHN 9351

aus den empfangenen Bestätigungssignalen der zweiten aktiven Teilanordnungen auf die Art eines logischen Gatters ein allgemeines Bestätigungssignal bildet, um ein Dreidralitsynchronisationssystem zu bilden.

6. Anordnung nach, einem der Ansprüche 1 bis 5> dadurch gekennzeichnet, dass zumindest eine der aktiven Teilanordnungen ein Mikrocomputer ist.

030035/0668