DE3008919A1 - Schaltanordnung mit veraenderlicher verzoegerung - Google Patents

Schaltanordnung mit veraenderlicher verzoegerung

Info

Publication number
DE3008919A1
DE3008919A1 DE19803008919 DE3008919A DE3008919A1 DE 3008919 A1 DE3008919 A1 DE 3008919A1 DE 19803008919 DE19803008919 DE 19803008919 DE 3008919 A DE3008919 A DE 3008919A DE 3008919 A1 DE3008919 A1 DE 3008919A1
Authority
DE
Germany
Prior art keywords
delay
switching arrangement
output
arrangement according
delays
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803008919
Other languages
English (en)
Other versions
DE3008919C2 (de
Inventor
Colin Mayor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE3008919A1 publication Critical patent/DE3008919A1/de
Application granted granted Critical
Publication of DE3008919C2 publication Critical patent/DE3008919C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Description

Dipl.-lng. A. Wasmeier
Dipl.-lng. H. Graf
Zugelassen beim Europäischen Patentamt · Professionat Representatives before the European Patent Office Patentanwälte Postfach 382 8400 Regensburg 1
An das
Deutsche Patentamt
SDDQ München 2
D-8400 REGENSBURG QREFLINGER STRASSE Telefon (0941)547 53 Telegramm Begpatent Rgb. Telex 65709 repatd
Ihr Zeichen Your Ref.
Ihre Nachricht Your Letter
Unser Zeichen Our Ref.
I/p 10.174
Da?·
6. März
198D Id/Ja
Anmelder:
Titel:
Priorität:
Erfinder:
International Computers Limited
ICL House, Putney, London SÜI15 1SId, England
Schaltanordnung mit veränderlicher Verzögerung Großbritannien Nr. 79GSB26 vom 13. März 1979
Colin Mayor, Ingenieur
70 Higher Lomax Lane, HeyuoDd, Lanes, 0L10
England
030039/0688
Konten: Bayerische Vereinsbank (BLZ 750 200 73) 5 839300 Gerichtsstand Regensburg
Schaltanordnung mit veränderlicher Verzögerung
Die Erfindung bezieht sich auf Schaltanordnungen mit veränderlicher Verzögerung.
Ea sind verachiedene Verfahren zur Erzielung von Verzögerungen bekannt. Beispielsweise können Verzögerungen durch kapazitive ader induktive Stromkreise, oder aber durch Ultraschall-Verzögerungsleitungen erzielt uierden. Heine dieser Methoden ist jedoch zur Erzeugung sehr geringer Verz-ögerungen geeignet., die z.B. in der Größenordnung von einigen Nanosekunden liegen..
Aufgabe der Erfindung ist es somit, eine Schaltanordnung zu schaff mit deren Hilfe es möglich ist, sehr geringe Verzögerungen in dei Größenordnung von einigen Nanosekunden zu erreichen.
Diese Aufgabe ujird mit einer Schaltanordnung erzielt, die gekennzeichnet ist durch eine Vielzahl von Verzögerungsvorrichtungen, deren jede Eingangs-und Ausgangsverbindungen und eine Eigenverzögerungsperiode besitzt, und die so in Reihe geschaltet sind, daß ein der Eingangsverbindung der ersten Verzögerungsvorrichtung der Reihe aufgegebenes Signal durch jede Verzögerungsvorrichtung in dei Reihe nacheinander in Kaskade geschaltet und fortschreitend durch die Eigenverzögerungen verzögertuird, einen Ausgangsanschluß der Schaltung, eine Auswahlschaltung zum selektiven Verbinden der Ausgangsverbindung einer beliebigen ausgewählten Verzögerungsvorrichtung zum Ausgangsanschluß und eine Vorrichtung, die eine kallek tive Einstellung der Eigenverzögerungen der Verzögerungsvorrichtungen steuert.
Weitere Merkmale sind Gegenstand der Unteransprüche.
030039/0 688
Die Erfindung ist in der Lage, Verzögerungen in der Größenordnung der Eigenverzögerungsdauern der Verzögerungsvorrichtungen zu erzeugen. Wenn die Verzögerungsvorrichtungen logische Vorrichtungen sind, lassen sich Verzögerungen in der Größenordnung van einer IManosekunde pro Gatter erzielen. Ferner ist die Verzögerung auf einfache Weise mit Hilfe der Auswählschaltung veränderbar.
Bei einer bevorzugten Ausführungsform der Erfindung, bei der die Verzögerungsvorrichtungen logische Gatter sind, wird eine Speisequelle veränderlicher Spannung an wenigstens eines der logischen Gatter gelegt und so ausgebildet, daß die Schwellwertspannung verändert wird, bei der das (oder jedes) Gatter wirksam wird, wodurch eine Einstellung der ^igenverzögerung des (oder jedes solchen) Gatters möglich ist. Dies stellt ein Mittel dar, um die Eigenverzögerungen der Gatter auf einen gewünschten Wert abzugleichen.
Nachstehend wird eine bevorzugte Ausführungsform der Erfindung in Verbindung mit der Zeichnung erläutert, die ein Schaltbild einer Verzögerungsschaltung nach der Erfindung zeigt.
Die Verzögerungsschaltung weist eine Kette von zehn Verzögerungsvorrichtungsn in Form logischer Gatter G1 - G10 auf, die in Serie geschaltet sind. Der Eingang des ersten Gatters in die Serie ist an einen Eingangsanschluß 2 gelegt. Somit wird ein Signal einer Form, die für die Art der verwendeten Verzögerungsvorrichtung geeignet ist und in den Eingangsanschluß 2 eingeführt wird, in Kaskade durch die Ketten von Gattern geschaltet und fortschreitend beim Passieren eines jeden Gatters verzögert.
Bei dieser Ausführungsform der Erfindung sind die logischen Gatter G1 - G10 integrierte logische Schaltelemente der Firma Fairchild F 100K, der Type 100102. Dieses sind emittergekoppelte logische Gatter, deren jedes eine Eigenverzögerung von etwa 900 Picosekunden besitzt.
030039/0688
Die Ausgänge aus den zehn Gattern sind mit entsprechenden Eingänger eines 16 - zu 1 - Multiplexers 3 verbunden, und die sechs unbenutzten Eingänge des Multiplexers sind an IMullpotential gelegt. Der Multiplexer 3 wählt einen dieser Eingänge entsprechend dem Binärcode aus, der an vier Steueranschlüsse k gelegt ist, wobei der ausgewählte Eingang einem Ausgangsanschluß 5 zugeführt wird.
Bei dieser Ausführungsform ist der Multiplexer ein Fairchild-Gerät der Type 1G0164.
Zwischen den Ausgang der entsprechenden Gatter G1 - G10 und Erdpotential sind Abgleichkondensataren C1 - C1D geschaltet. Die WertE dieser Kondensatoren sind so gewählt (üblicherweise in der Größenordnung von D - 1D Picofarads), daß die Verzögerungen aller logischen Gatter gleich groß werden, wodurch jede Unregelmäßigkeit in den Eigenverzögerungen kompensiert wird.
Die Ausgänge der Gatter G1 - G1D sind mit entsprechenden Emitter-Lastwiderständen R1 - R10 verbunden, deren jeder einen üJert von 68 Ohm hat. Normalerweise sollen diese Widerstände mit einer Festspannungsquelle von 2 V verbunden sein. Bei der vorliegenden Ausführungsform der Erfindung sind die Widerstände R1 - R1D jedoch an eine Speisequelle 6 mit veränderlicher Spannung gelegt, die einen Spannungaausgang erzeugt, der im Bereich von 1,8 - 1,9 V veränderlich ist. Die Änderung dieser Spannung verändert den Schwellwertpegel, bei welchem jedes der Gatter G1 - G1G wirksam wird, und verändert somit die Eigenverz-.ögerungen. der Gatter. Dies ermöglicht, daß die Verzögerungen aller Gatter miteinander abgeglichen werden, so daß sie alle auf einen gewünschten UJert (z.B. 1 IManosekunde) eingestellt werden können. Wenn die Verzögen, auf diese Weise geeignet abgeglichen wird, ist sie in d er Lage, exakte Verzögerungen im Bereich von 1-10 Nanosekunden zu erzeugen, je nach dem Binärcode, der den Steueranschlüssen k aufgegeben wird
030039/0688

Claims (1)

  1. Patentansprüche
    <1y Schaltanordnung mit veränderlicher Verzögerung, gekennzeichnet durch eine Vielzahl van Verzögerungsvorrichtungen (G1 - G1O), deren jede Eingangs- und Ausgangsverbindungen und eine Eigenverzögerungspericde besitzt, und die so in Reihe geschaltet sind, daß ein der Eingangsverbindung (2) der ersten Verzögerungsvorrichtung (GD der Reihe aufgegebenes Signal durch jede Verzögerungsvorrichtung in der Reihe nacheinander in Kaskade geschaltet und fortschreitend durch die Eigenverzögerungen verzögert wird, einen Ausgangsanschluß (5) der Schaltung, eine Auswahlschaltung (3) zum selektiven Verbinden der Ausgangsverbindung einer beliebigen ausgeujählten Verzögerungsvorrichtung (G1 - G10) zum Ausgangsanschluß (5),und eine Vorrichtung (6), die eine kollektive Einstellung der Eigenverzögerungen der Verzögerungsvorrichtungen steuert.
    2. Schaltanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einstellung der Eigenverzögerung eine Vorrichtung (C1 - C1O) zum individuellen Trimmen oder Einstellen der Verzögerungsperioden der Verzögerungsvorrichtungen (61 - G1D) aufweist.
    3. Schaltanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Einstellung der Eigenverzögerung eine Speisequelle (6) veränderlicher Spannung aufweist, die mit jeder der Verzögerungavorrichtungen (G1 - G1O) so verbunden ist, daß die Schwellwertspannung verändert werden kann, bei der jede solche Verzögerungen vorrichtung wirksam wird, wodurch eine Einstellung der Eigenverzögerungsvorrichtung einer jeden solchen Verzögerung möglich ist.
    k. Schaltanordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß für jede Verzögerungsvorrichtung (G1 - G1D) ein Lastwiderstand (R1 - R1O) in den Verbindungsleitungen zum Aufgeben der veränderlichen Spannung vorgesehen ist.
    030039/0 6 88
    5. Schaltanordnung nach Anspruch 1, 2 oder 3, k, dadurch gekennzeichnet, daß ein Abgleichkondensator (C1 - C10) für jede der
    Uerzögerungsvorrichtungen vorgesehen ist, und daß jeder Abgleichkondensator (C1 - C10) zwischen die ε ntsprechenden Ausgangsverbindungen der Verzögerungsvorrichtungen und Erdpatential eingeschaltet ist, wobei jede verzögerungsvorrichtung individuell einstellbar ist.
    S. Schaltanordnung nach einem der Ansprüche 1 bis 5, dadurch gekenn zeichnet, daß jede verzögerungsvorrichtung (G1 - G1Q) durch ein logisches Batter dargestellt ist.
    7, Schaltanordnung nach einem der Ansprüche 1 bis 6, dadurch
    gekennzeichnet, daß die Auswahlvorrichtung (3) einen MultiplexE aufweist, dessen Ausgang mit dem Ausgangsanschluß (5) der Schalt anordnung verbunden ist, wobei erste Eingänge so geschaltet sine daß sie einen Ausgang aus dem Uerzögerungsvorrichtungen aufneh men, und zweite Eingänge (if) so geschaltet sind, daß sie Steuersignale zur Steuerung der Auswahl des an den Multiplexerausgan zu gebenden Einganges aufnehmen.
    030039/0688
DE3008919A 1979-03-13 1980-03-08 Schaltanordnung mit veränderlicher Verzögerung Expired DE3008919C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB7908826 1979-03-13
GB8007431A GB2045561B (en) 1979-03-13 1980-03-05 Variable delay circuits

Publications (2)

Publication Number Publication Date
DE3008919A1 true DE3008919A1 (de) 1980-09-25
DE3008919C2 DE3008919C2 (de) 1985-08-14

Family

ID=26270889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3008919A Expired DE3008919C2 (de) 1979-03-13 1980-03-08 Schaltanordnung mit veränderlicher Verzögerung

Country Status (4)

Country Link
US (1) US4330750A (de)
DE (1) DE3008919C2 (de)
FR (1) FR2451666B1 (de)
GB (1) GB2045561B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3217050A1 (de) * 1982-05-06 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verzoegerungsschaltung fuer digitalsignale

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488297A (en) * 1982-04-05 1984-12-11 Fairchild Camera And Instrument Corp. Programmable deskewing of automatic test equipment
US4550405A (en) * 1982-12-23 1985-10-29 Fairchild Camera And Instrument Corporation Deskew circuit for automatic test equipment
US4675562A (en) * 1983-08-01 1987-06-23 Fairchild Semiconductor Corporation Method and apparatus for dynamically controlling the timing of signals in automatic test systems
JPS6089775A (ja) * 1983-08-01 1985-05-20 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 自動テスト装置用のテスト期間発生器
US4820944A (en) * 1983-08-01 1989-04-11 Schlumberger Systems & Services, Inc. Method and apparatus for dynamically controlling the timing of signals in automatic test systems
JP2518810B2 (ja) * 1983-11-29 1996-07-31 富士通株式会社 半導体集積回路装置
US4684897A (en) * 1984-01-03 1987-08-04 Raytheon Company Frequency correction apparatus
US4637018A (en) * 1984-08-29 1987-01-13 Burroughs Corporation Automatic signal delay adjustment method
US4737670A (en) * 1984-11-09 1988-04-12 Lsi Logic Corporation Delay control circuit
FR2589651A1 (fr) * 1985-11-05 1987-05-07 Inf Milit Spatiale Aeronaut Ligne a retard a semi-conducteur pour circuit logique
DE3540176A1 (de) * 1985-11-13 1987-05-21 Martin Willems Taktgeber
US4894791A (en) * 1986-02-10 1990-01-16 Dallas Semiconductor Corporation Delay circuit for a monolithic integrated circuit and method for adjusting delay of same
US4777385A (en) * 1987-02-09 1988-10-11 Rca Licensing Corporation Signal transient improvement circuit
US4876501A (en) * 1987-04-13 1989-10-24 Prime Computer, Inc. Method and apparatus for high accuracy measurment of VLSI components
US4833695A (en) * 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
DE4140564C2 (de) * 1990-12-10 2000-06-15 Sony Corp Pulssignalgenerator und zugeordnete Kaskodeschaltung
DE4244696C2 (de) * 1991-11-01 1995-05-18 Hewlett Packard Co Verfahren zum Kalibrieren einer steuerbaren Verzögerungsschaltung
DE4235317C2 (de) * 1991-11-01 1994-07-07 Hewlett Packard Co Steuerbare Verzögerungsschaltung
EP0539832B1 (de) * 1991-11-01 1998-04-08 Hewlett-Packard Company CMOS-pseudo-NMOS programmierbares Kapazitäts-Zeitvernierssystem und Verfahren zur gesteuerten Verzögerung von Zeitflanken
US5394114A (en) * 1992-04-30 1995-02-28 National Semiconductor Corporation One nanosecond resolution programmable waveform generator
US5389843A (en) * 1992-08-28 1995-02-14 Tektronix, Inc. Simplified structure for programmable delays
JP3550404B2 (ja) * 1992-09-10 2004-08-04 株式会社日立製作所 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置
US5650739A (en) * 1992-12-07 1997-07-22 Dallas Semiconductor Corporation Programmable delay lines
JPH0758207A (ja) * 1993-08-20 1995-03-03 Fujitsu Ltd データ保持タイミング調整回路及びこれを含む半導体集積回路
US5488309A (en) * 1993-11-01 1996-01-30 Hughes Aircraft Company Method of testing the output propagation delay of digital devices
US5666079A (en) * 1994-05-06 1997-09-09 Plx Technology, Inc. Binary relative delay line
US5986492A (en) * 1995-06-05 1999-11-16 Honeywell Inc. Delay element for integrated circuits
JP3630291B2 (ja) * 1999-03-01 2005-03-16 シャープ株式会社 タイミング発生回路
US6441666B1 (en) 2000-07-20 2002-08-27 Silicon Graphics, Inc. System and method for generating clock signals
US6628154B2 (en) * 2001-07-31 2003-09-30 Cypress Semiconductor Corp. Digitally controlled analog delay locked loop (DLL)
US6927605B2 (en) * 2003-11-07 2005-08-09 Hewlett-Packard Development Company, L.P. System and method for dynamically varying a clock signal
FR2932336B1 (fr) * 2008-06-06 2010-06-18 Tiempo Circuit asynchrone insensible aux delais avec circuit d'insertion de delai
US7961033B2 (en) * 2008-09-19 2011-06-14 Cavium Networks, Inc. DLL-based temperature sensor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3050713A (en) * 1959-12-16 1962-08-21 Bell Telephone Labor Inc Output selecting circuit
US3609404A (en) * 1968-09-20 1971-09-28 Iwatsu Electric Co Ltd Word pulse generating devices using successive delay for pulse formation
GB1493611A (en) * 1974-06-06 1977-11-30 Quantel Ltd Phase shifters
US4016511A (en) * 1975-12-19 1977-04-05 The United States Of America As Represented By The Secretary Of The Air Force Programmable variable length high speed digital delay line

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GB-Z.: Electronic Engineering, März 1975, S.21 *
US-Z.: IBM Technical Disclos.Bull., Vol.15, Nr.1, Juni 1972, S.252-254 *
US-Z.: IBM Technical Disclos.Bull., Vol.18, Nr.3, August 1975, S.679-680 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3217050A1 (de) * 1982-05-06 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verzoegerungsschaltung fuer digitalsignale

Also Published As

Publication number Publication date
DE3008919C2 (de) 1985-08-14
US4330750A (en) 1982-05-18
GB2045561B (en) 1983-06-15
GB2045561A (en) 1980-10-29
FR2451666B1 (fr) 1988-01-08
FR2451666A1 (fr) 1980-10-10

Similar Documents

Publication Publication Date Title
DE3008919A1 (de) Schaltanordnung mit veraenderlicher verzoegerung
DE3215671C2 (de) Programmierbare Logikanordnung
DE2444399A1 (de) Digitale additionsstufe
DE1280924B (de) Bistabile Schaltung
DE2733963C3 (de) Schaltungsanordnung zur Erzeugung von Zwischenpotentialen für die dynamische Ansteuerung einer Anzeigevorrichtung
DE112005003742T5 (de) LVDS-Treiber mit Pre-Emphasis
DE10218097B4 (de) Schaltungsanordnung zur Spannungsregelung
DE10142840B4 (de) Verzögerungsschaltung
EP0778673A1 (de) Integrierte Schaltung mit programmierbarem Pad-Treiber
DE2951930C2 (de) Impulsformer
DE2463192C2 (de) Schaltungsanordnung zur Änderung des dynamischen Bereichs eines Eingangssignals
DE1219258B (de) Schaltungsanorndung zur Erzeugung eines Ausgangssignals als vorgegebene lineare Funktion eines veraenderlichen elektrischen Eingangssignals
EP0065022B1 (de) Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler
DE2816262A1 (de) Schaltmatrix fuer die durchschaltung von wechselstromsignalen
DE1212151C2 (de) Statischer Zaehler mit Haupt- und Hilfsspeicher je Zaehlstufe
DE1186498B (de) Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen
EP1119858B1 (de) Decoderelement zur erzeugung eines ausgangssignals mit drei unterschiedlichen potentialen und betriebsverfahren für das decoderelement
DE1169996B (de) Schaltungsanordnung zum taktsynchronisierten Ansteuern einer bistabilen Kippschaltung
DE2939553A1 (de) Schaltungsanordnung zur steuerung einer mehrstelligen fluessigkristallanzeige
DE1084763B (de) Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge
DE3008262C2 (de) Elektronische Schaltungsanordnung
DE3025162C2 (de) Schaltungsanordnung zur Ableitung von Signal und Gegentaktsignal aus einem einseitigen Eingangssignal
DE19911250A1 (de) Schaltschranküberwachungseinrichtung
DE19922079C1 (de) Elektrischer Schaltkreis
AT397167B (de) Elektronische wandlereinheit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee