DE3016176C2 - Prüfschaltung für löschbare programmierbare Festwertspeicher - Google Patents
Prüfschaltung für löschbare programmierbare FestwertspeicherInfo
- Publication number
- DE3016176C2 DE3016176C2 DE3016176A DE3016176A DE3016176C2 DE 3016176 C2 DE3016176 C2 DE 3016176C2 DE 3016176 A DE3016176 A DE 3016176A DE 3016176 A DE3016176 A DE 3016176A DE 3016176 C2 DE3016176 C2 DE 3016176C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- transistor
- input
- gate
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Description
ihre Zuverlässigkeit ernsthaft beeinträchtigt sein. Dabei ist zu beachten, daß die beim Programmieren des Speichertransistors
auf dem schwimmenden Gate ausgebildete Elektronenladung in unmittelbarer Beziehung zu
der effektiven Lebensdauer der Speicherzelle steht Je größer also die Ladung ist um so dauerhafter ist die
Speicherung, und eine voll geladene Speicherzelle kann eine normale Lebensdauer von etwa 100 Jahren haben.
Ein Nachteil ist daß programmierte EPROMs verschiedenen Arten von Strahlungen ausgesetzt sein können,
welche ermöglichen, daß die Elektronenladung von dem schwimmenden Gate abwandert, und dadurch wird die
Speicherdauer und die Zuverlässigkeit des Speichers erheblich beeinträchtigt Wenn Mittel zur Verfugung ständen,
um die Elektronenladungen auf den schwimmenden Gates jeder Zelle in einem Speicher zu messen,
könnte die voraussichtliche Lebensdauer des Speichers bestimmt werden; bei ungenügenden Werten könnten
die Zellen des EPROM dann wiederprogrammiert werden, um die Speicherdauer für einen weiteren vollen
Zeitraum zu verlängern.
Die Ladung auf dem schwimmenden Gate eines Speichertransistors und dementsprechend dessen zu erwartende
Nutz-Speicherdauer kann dadurch bestimmt werden, daß die Steuergatespannung gemessen wird, welehe
erforderlich ist, um den Transistor in den Ein-Zustand zu versetzen. Ein voll programmierter Speichertransistor
mit einer Speicher-Lebensdauer von ungefähr 100 Jahren kann einen Steuergate-Spannungsschwellenwert
von etwa 10 Volt haben. Wenn die Elektronenladung auf dem schwimmenden Gate aber teilweise
abgewandert ist, kann eine freigebende Steuergate-Schwellenwertspannung einen Wert von etwa 4 oder
5 Volt haben. Es ist daher erforderlich, die Lebensdauer der Speicherzelle durch Messung des Steuergate-Spannungsschwellenwerts
zu bestimmen, welcher für die Freigabe des Speichertransistors notwendig ist.
Durch DE-OS 28 33 828 ist eine Schaltung zur Prüfung der Beständigkeit eines Halbleiterspeichers mit
Feldeffekt-Transistoren bekanntgeworden, bei der eine Gleitspannung durch sukzessive Erhöhung den aktuellen
Schwellenwert aufzufinden gestattet. Zu diesem Zweck werden bei einer Links/Rechtsübersteuerungs-Wahlschaltung
geeignete Übersteuerungssignale und ihre Komplemente erzeugt. Je nach Wahl wird einer der
MNOS FETs einer Speicherzelle zur Abfrage gewählt. Eine Speicherwahlschaltung koppelt die gewählten
MNOS FET-Ausgänge an eine bistabile Klinke. Gleichzeitig werden Links-Übersteuerungs- und P.echts-Übersteuerungssignale
an eine Bezugsspannungs-Wahlschaltung gegeben, um die Bezugsspannung mit der anderen
Seite der bistabilen Klinke zu koppeln. Die Kopplung der Bezugsspannung und des Ausgangs der gewählten
MNOS FETs an die entgegengesetzten Seiten der bistabilen Klinke ermöglicht einen Vergleich der beiden Si- ^
gnaie. Eine Änderung der Bezugsspannung in Stufensprüngen erlaubt dann die Bestimmung der Schwellenspannung
des gewählten MNOS FETs.
Aufgabe der Erfindung ist, eine wesent'ich einfachere
Prüfschaltung zu schaffen, welche eine Prüfung löschbarer programmierbarer Nurlesespeicher durch Messung
des Spannungsschwellenwerts des Lesesignals ermöglicht.
Gemäß der Erfindung ist eine Schaltung der eingangs bezeichneten Art gekennzeichnet durch
— einen zweiten Eingang zur Aufnahme einer Prüfspannung mit einem über dem Schwellenwertpegel
aller Zellen in der Matrix liegenden Pegel,
— wobei der erste Eingang zur Aufnahme einer meßbaren, extern erzeugten Gleitspannung zwischen
Pegeln veränderbar ist, die höher und niedriger als die Spannungsschwellenwerte aller Zellen in der
Matrix sind, und
— einen Spannungskontrolltransistor, mit einer ersten Elektrode, welche mit dem ersten Eingang, mit einer
zweiten Elektrode, welche F.iit dem zweiten Eingang, und mit einer dritten Elektrode, welche
mit jeder der Zeilenfreigabeleitungen in der Matrix derart gekoppelt ist, daß er die meßbare Gleitspannung
zu der jeweiligen Zeilenfreigabeleilung weitergibt
Die Prüfschaltung ist eine n-Kaml-MOS-Schaltung
auf dem gleichen IC-Plättchen wie der EPROM, und sie ermöglicht, daß der Freigabe-Steuergate-Spannungsschwellenwert
in allen oder in bestimmten gewählten Speichertransistoren des EPROM gemessen wird. Die
Prüfschaltung besitzt zusätzlich zu einem Signal auf dem üblichen »Verifikationseingang« eine Eingangsklemme für eine Gleitspannung auf dem IC-Plättchen.
Der Gleitspannungseingangsklemme wird eine externe Sägezahn- oder Rampen-Gleitspannung zugeführt, welche
sich zwischen etwa 2 und 12 Volt Gleichspannung ändert; bei Freigabe durch das Verifikationssignal
bringt die Schaltung die Gleitspannung zu den Steuergates aller Speichertransistoren, welche mit der durch
den Speicher-X-Leitungsdekoder gewählten X-Leitung verbunden sind. Das Drainelement jedes Speichertransistors
in der gewählten -Y-Leitung wird mit einer separaten
V-Leitung und mit einem Ausgangspuffer verbunden, so daß bei Abfrage des Puffers der jeweilige Wert
der angelegten Gleitspannung die Schwellenspannung des betreffenden gewählten Transistors angibt und
dementsprechend ein Maß für die erwartete Speicherdauer und die Zuverlässigkeit der Speicherung erhalten
wird. Die Schaltung kann daher auch von besonderem Nutzen sein bei der Kartierung einer vollprogrammierten
EPROM-Speichermatrix, ebenso wie zur Bestimmung des Schwellenwertpegels der geladenen bzw. programmierten
Zellen.
Eine bevorzugte Ausführungsform der Erfindung wird nachfolgend anhand der Zeichnung, welche eine
Schemazeichnung der mit einem kleinen Teil eines EPROM gekoppelten Prüfschaltung zeigt, näher beschrieben.
Die Zeichnung zeigt einen Teil eines EPROM üblicher Bauart mit Speichermatrix 10 aus mehreren Doppelgate-PoIysiliziumtransistoren,
bei denen ein schwimmendes Gate zwischen dem η-Kanal und dem Steuergate vorhanden ist. Die die Matrix 10 bildenden EPROM-Transistoren
sind in mehreren Reihen und Spalten angeordnet, wobei jede Reihe, z. B. die Reihe mit Transistoren
12, 13 und 14 mit einer X-Zeilenfreigabeleitung 16
einer in üblicher Weise aufgebauten X-Decoderschaltung
18 gekoppelt ist. Die Λ-Leitung 16 ist mit allen Steuergates der dieser Linie zugeordneten EPROM-Transistoren
gekoppelt, also der Transistoren 12,13 und 14, und ähnliche A"-Zeilenfreigabeleitungen, wie Leitungen
20 und 22, sind in entsprechender Weise mit den Steuergales von EPROM-Transistoren in den betreffenden
Reihen gekoppelt. Die Sourceelektroden aller EHROM-Transistoren sind mit Erd-Bezugspotential
verbunden, während die Drainelektroden in jeder Spalte der EPROM-Transistoren in der Matrix 10 mit einer
V-Leitung verbunden sind, im vorliegenden Beispiel
Leitungen 24, 26 oder 28. Jede der K-Leitungen ist über
einen Y-Leitungswähler mit einem Ausgangs-Lese-Verstärker
verbunden, z. B. einem Verstärker 32. Die gewählte K-Leitung wird durch eine Vorladungsschaltung
30 bekannter Bauart geladen.
Zürn Ablesen des EPROM lädt die Vorladungsschaltung 30 eine bestimmte K-Leitung, z. B. die Leitung 24,
und es erfolgt dadurch die Freigabe aller mit der Leitung 24 gekoppelten EPROM-Transistoren. Alle X-Zeilenfreigabeleitungen,
z. B. Leitungen 16, 20 oder 22, werden normalerweise durch die X-Wahlschaltung 18
auf Erd-Bezugspotential gehalten; wenn jedoch eine bestimmte A"-Leitung gewählt wird, z. B. Leitung 16, wird
sie von Erde getrennt, und es wird eine Gatespannung mit einem Pegel angelegt, welcher zwischen den
Schwellenpegeln unprogrammierter und programmierter EPROM-Transistoren liegt. Wenn daher die A"-Leitung
16 abzufragen ist, befinden sich alle übrigen A"-Leitungen,
z. B. Leitungen 20 und 22, auf Erdpotential, und alle mit der X-Leitung 16 gekoppelten EPROM-Transistoren
erhalten an ihren Steuergates eine positive Gatespannung. Da jedoch die V-Leitung 24 die einzige gewählte
y-Leitung ist, wird EPROM-Transistor 12 als einzige Zelle in der Matrix 10 gewählt. Das Lesesignal
erscheint beim Abfragen auf einer V-Leitung (Lesesignalleitung).
Wie bereits beschrieben, werden die Doppelgate-EPROM-Transistoren
durch Anlegen geeigneter Programmierpotentiale an gewählte EPROM-Transistoren programmiert, so daß die schwimmenden Gates geladen
werden. Ein programmierter EPROM-Transistor mit einem voll geladenen schwimmenden Gate kann, wie bereits
erwähnt, eine effektive Speicher-Lebensdauer von etwa 100 Jahren haben, während ein programmierter
Transistor mit einer Ladung, welche durch Strahlungseinfall oder andere Einflüsse herabgesetzt ist einen
niedrigeren Schwellenwert hat und u. U. durch die angelegte Gatespannung in den Ein-Zustand versetzt werden
kann, so daß eine Fehlausgabe erfolgt. Die der EPROM-Matrix 10 zugeordnete Prüfschaltung ermittelt
die Leitungsschwellenspannung jedes gewählten EPROM-Transistors in der Matrix 10. Transistoren mit
einem Spannungsschwellenwert von 7,5 bis 8 Volt können ais voll geladen angesehen werden, und sie werden
eine lange Speicher-Lebensdauer haben; wenn jedoch der Spannungsschwellenwert auf einen Pegel von etwa
5 Volt fällt, ist dies ein Anzeichen für eine Verschlechterung der Datenspeichereigenschaften, und die Speicher-Lebensdauer
wird in diesem Fall in der Größenordnung von nur etwa einem Jahr liegen. Durch Prüfen des Spannungsschwellenwerts
jedes programmierten EPROM-Transistors, also derjenigen an das Steuergate angelegten
Spannung, bei der eine Ausgabe aus dem Transistor erfolgt, kann die Programm-Lebensdauer und die Zuverlässigkeit
der Speicherung festgestellt werden.
Der in der gestrichelten Linie 38 in der Zeichnung dargestellte Schaltungsteil enthält die auf dem Halbleiterplättchen
(Chip) untergebrachte Gleitspannungs-Prüfschaltung. Die Prüfschaltung arbeitet nur im Konden
Steuergates von Anreicherungstransistoren 45 und 46 verbunden ist; die Source-Elektrode des Transistors
46 ist geerdet. Die Transistoren 45 und 46 befinden sich daher im Normalfall im leitfähigen Zustand, und sie werden
nichtleitfähig bei Anlegen des positiven Kontrollsignals an Eingangsklemme 40. Die Source von Transistor
45 ist mit Erd-Bezugspotential, und das Drain ist mit der Source des Transistors 47 verbunden. Das Drain von
Transistor 47 ist gekoppelt mit Eingangsklemme 50, an
welche eine Prüfgleichspannung angelegt ist, deren Spannung höher als die höchste Schwellenwertspannung
eines beliebigen programmierten EPROM-Transistors ist, z. B. etwa 25 Volt. Das Gate des Transistors 47
ist mit seiner Source und mit dem Gate eines Anreicherungstransistors 52 gekoppelt. Bei Anlegen eines positiv
gerichteten Kontrollsignals an die Klemme wird daher Transistor 45 nichtleitend, so daß im wesentlichen die
gesamte an der Eingangsklemme 50 anliegende Prüfgleichspannung an das Gate des Transistors 52 angelegt
wird und diesen voll in den leitfähigen Zustand versetzt. Eine Sägezahn- oder Rampenspannung, welche vorzugsweise
zwischen Pegeln veränderbar ist, die größer sind als die Schwellenwertextreme unprogrammierter
und programmierter EPROM-Transistoren, beispielsweise zwischen 2 und 12 Volt Gleichspannung, wird
extern erzeugt, vorzugsweise durch eine geeignete Rechnerschaltung; zur Vereinfachung der Darstellung
ist in der Zeichnung in diesem Zusammenhang ein Potentiometer 54 an der betreffenden Stelle eingetragen.
Die variable Spannung bzw. Gleitspannung wird an die erste Eingangsklemme 56 angelegt, welche mit dem
Drain des Transistors 52 verbunden ist Die Source des Transistors 52 ist mit dem Drain von Transistor 46 und
den Steuergates von mehreren Anreicherungstransistoren gekoppelt, z. B. 58, 60 und 62, welche mit jeder der
X- Leitungen der Matrix 10 zusammenarbeiten. Die Source-Elektroden jedes der Transistoren 5«, 60 und 62
der .Y-Leitungen sind mit ihrer entsprechenden A"-Leitung
über Gate-Source-verbundene Verarm ungs-BeIastungstransistoren,
z. B. Transistoren 71, 72 und 73 gekoppelt und alle Drain-Elektroden sind miteinander gekoppelt
und mit demjenigen Leiter verbunden, welcher die an Klemme 50 angelegte 25-Volt-Prüfspannung
führt Falls erforderlich, können die Transistoren 58,60 und 62 der X-Leitungen so geschaltet sein., daß ihre
Drain-Elektroden mit der Source von Transistor 52 und ihre Steuergates mit dem Prüfspannungsleiter bzw.
Klemme 50 verbunden sind. Bei dieser Art der Schaltung wird die Prüfspannung die Transistoren der X-Le\-
tungen voll in den Ein-Zustand versetzen, <;o daß die jeweilige Gleitspannung durch die Belastungswiderstände
71, 72 und 73 zu den betreffenden ^-Leitungen weitergegeben wird.
Wenn die in der gestrichelten Linie 38 dargestellte Schaltung durch Anlegen eines positiv gerichteten Kontrollsignals an Eingangsklemme 40 freigegeben ist, werden das Gate und die Source von Transistor 52 durch Transistor 46 bzw. 45 von dem Erd-Bezugspottential getrennt, und die volle hohe Prüfspannung bewirkt daß
Wenn die in der gestrichelten Linie 38 dargestellte Schaltung durch Anlegen eines positiv gerichteten Kontrollsignals an Eingangsklemme 40 freigegeben ist, werden das Gate und die Source von Transistor 52 durch Transistor 46 bzw. 45 von dem Erd-Bezugspottential getrennt, und die volle hohe Prüfspannung bewirkt daß
troIl-Programm des Speichers, und das positiv gerichte- 60 Transistor 52 voll in den leitfähigen Zustand versetzt
te Kontrollsignal wird an Eingangsklemme 40 angelegt wird. Die an Eingangsklemme 56 angelegte veränderli-
und durch einen Inverter mit Transistoren 42 und 44 ehe Spannung wird daher an die Gate-Elemente der
umgekehrt Die Klemme 40 ist mit dem Steuergate des Anreicherungstransistoren der ^-Leitung, z. B. 58, 60
Transistors 44 gekoppelt, dessen Source mit Erdpotenti- und 62, angelegt und versetzt sie in den Ein-Zustand.
al und dessen Drain mit der Source des Verarmungs- 65 Während eines Schwellenwertpegel-Prüfvorgangs wird
transistors 42 gekoppelt ist Das Drain des Transistors das negierte Kontrollsignal, welches auch an die Y-42
äst mit Vccivorzugsweise 5 Volt) gekoppelt, während Wahlschaltung 18 bei Eingangsklemme 64 angelegt ist,
das Gate des Transistors 42 mit seinem Drain und mit nur die gewählte X-Leitung von Erde und V«. trennen,
so daß die Gleitspannung über die Anreicherungstransistoren, z. B. 58,60 und 62, und die Belastungswiderstände,
z. B. 71,72 und 73, aufgenommen werden kann.
Zur Messung des Schwellenwerts von EPROM-Transistoren, z. B. Transistor 12, wird das wahre Kontrollsignal
zunächst an Klemme 40 angelegt, und dann werden X-Leitung 16 und K-Leitung 24 in vorgegebener Reihenfolge
gewählt. Der Ausgangsverstärker 32 wird keine Daten feststellen, da X-Leitung 16 gewählt ist und
sich noch auf Vorladungspotential befindet. Nun wird die Gleitspannung Vchn an Klemme 56 in der Form
einer langsam ansteigenden Rampen- oder Sägezahnspannung angelegt, und der Ausgangsverstärker 32 wird
dauernd beobachtet. An dem kritischen Schwellenwertpegel des EPROM-Transistors 12 wird er einschalten,
um die K-Leitung 24 zum Erdpotential hin zu entladen, und der Puffer 32 wird diese Entladung feststellen. In
diesem Punkt wird die Gleitspannung gemessen, und der Schwellenwert von Transistor 12 wird gleich der
gemessenen Gleitspannung abzüglich des Schwellenwertspannungsfalls
des Anreicherungstransistors 58 sein.
Die Erfindung ermöglicht also die Herstellung einer auf einem Halbleiterplättchen angeordneten Schaltung
zum Messen des Spannungsschwellenwerts und dementsprechend der Zuverlässigkeit der Datenspeicherung
von Transistoren mit schwimmendem Gate, die in löschbaren programmierbaren Nurlesespeichern von
elektronischen Datenverarbeitungsanlagen verwendet werden. Beim Anlegen eines Programmkontrollsignals
wird eine extern einstellbare und geeichte Spannungsrampe bzw. eine Sägezahnspannung durch die Prüfschaltung
an jede der Speicher-^f-Leitungen angelegt,
weiche mit den Gate-Elementen der Speichertransistoren gekoppelt sind. Der Spannungsschwellenwert eines
gewählten Transistors kann dann dadurch bestimmt werden, daß die Rampenspannung bis zu demjenigen
Punkt erhöht wird, in dem der Transistor in den Ausgabezustand versetzt wird.
Der Gegenstand der Erfindung kann außer zu den näher beschriebenen Zwecken auch in vorteilhafter
Weise zum Kartieren großer Speicheranordnungen verwendet werden. Bei einer solchen Prüfung wird eine
feste Spannung mit einem Pegel zwischen dem Spannungsschwellenwert von programmierten und unprogrammierten
EPROM-Transistoren an den V-Gleiteingang angelegt, und Prüfspannungen und Kontrollspannungen
werden an die Klemmen 50 bzw. 40 angelegt Die X- und V-Wahlschaltungen des Speichers werden
dann aktiviert, und der Zustand jedes Transistors wird durch Verstärker 32 abgefühlt, so daß eine Übersicht
über den Speicher hergestellt werden kann.
Hierzu 1 Blatt Zeichnungen
55
55
Claims (7)
1. Prüfschaltung für löschbare programmierbare Nurlesespeicher (EPROMs) zur Messung des Spannungsschwellenwerts
des Lesesignals zum Erzeugen einer Ausgabe einer gewählten EPROM-Matrixspeicherzelle,
mit mehreren Lesesignalleitungen (y0 ...y„ entsprechend 24,26,28) und mehreren Zeilenfreigabeleitungen
(xo ■ ■ ■ Xn entsprechend 16, 20, 22),
und mit einem ersten Eingang 56) zur Aufnahme einer extern erzeugten variablen Spannung, gekennzeichnet
durch
— einer, zweiten Eingang (50) zur Aufnahme einer
Prüfspannung mit einem über dem Schwellenwertpegel aller Zellen in der Matrix liegenden
Pegel,
— wobei der erste Eingang (56) zur Aufnahme einer meßbaren, extern erzeugten Gleitspannung
zwischen Pegeln veränderbar ist, die höher und niedriger als die Spannungsschwellenwerte aller
Zeiten in der Matrix sind, und
— einen Spannungskontrolltransistor (52), mit einer ersten Elektrode, welche mit dem ersten
Eingang (56), mit einer zweiten Elektrode, welche mit dem zweiten Eingang (50), und mit einer
dritten Elektrode, welche mit jeder der Zeilenfreigabeleitungen (16,20,22) in der Matrix derart
gekoppelt ist, daß sie die meßbare Gleitspannung zu der jeweiligen Zeilenfreigabeleitung
(16,20,22) weitergibt.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der EPROM eine integrierte MOS-Schaltung
ist und die Prüfschaltung (38) sich auf demselben Chip der integrierten Schaltung wie der
EPROM befindet.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Spannungskontrolltransistor
(52) ein Anreicherungstransistor ist.
4. Schaltung nach einem der Ansprüche 1 —3, dadurch gekennzeichnet, daß die Sourceelektrode des
Spannungskontrolltransistors (52) mit den Zeilenfreigabeleitungen (16,20, 22), daß die Drainelektrode
mit dem ersten Eingang (56) und die Gateelektrode mit dem zweiten Eingang (50) gekoppelt ist.
5. Schaltung nach einem der Ansprüche 1 —4, gekennzeichnet durch einen dritten Eingang (40) zur
Aufnahme eines Prüfschaltungs-Freigabesignals (Kontrollsignal).
6. Schaltung nach einem der Ansprüche 3—5, dadurch gekennzeichnet, daß der Leiter, welcher den
Anreicherungstransistor (52) mit dem zweiten Eingang (50) koppelt, einen normalerweise nicht leitfähigen
Serienschalttransistor (47) enthält, welcher beim Anlegen des Prüfschaltungs-Freigabesignals in
den leitfähigen Zustand versetzt wird.
7. Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der dritte Eingang (40) eine Transistorschallung
(42, 44, 45) enthält, welche auf das Anlegen des Prüfschaltungs-Freigabesignals derart
anspricht, daß sie das Steuergate des Serienschalttransistors (47) vom Erd-Bezugspotential trennt und
das Gate mit dem zweiten Eingang (50) koppelt, so daß der Schalttransistor (47) voll in den leitfähigen
Zustand versetzt wird.
Die Erfindung bezieht sich auf eine Prüfschaltung für löschbare programmierbare Nurlesespeicher
(EPROMs) zur Messung des Spannungsschwellenwerts des Lesesignals zum Erzeugen einer Ausgabe einer gewählten
EPROM-Matrixspeichcrzelle, mit mehreren Freigabeleitungen und mehreren Lesesignalleitungen,
und mit einem ersten Eingang zur Aufnahme einer extern erzeugten variablen Spannung.
Digitale Datenverarbeitungsanlagen benutzen im allgemeinen flüchtige Speicher mit wahlfreiem Zugriff für die Speicherung temporärer Daten und nichtflüchtige permanente Nurlesespeicher (ROMs) für die Speicherung von permanenten Daten, welche gleichbleibend und wiederholt zur Verfügung stehen müssen, beispielsweise als spezielles Betriebsprogramm für die Datenverarbeitungsanlage. Bei den Mini- oder Mikrocomputern werden ROMs als integrierte Schaltungen dargestellt, welche im allgemeinen von den Herstellern nach den Spezifikationen der Kunden in großen Mengen programmiert werden, damit sie bestimmte Rechenoperationen ausführen können.
Digitale Datenverarbeitungsanlagen benutzen im allgemeinen flüchtige Speicher mit wahlfreiem Zugriff für die Speicherung temporärer Daten und nichtflüchtige permanente Nurlesespeicher (ROMs) für die Speicherung von permanenten Daten, welche gleichbleibend und wiederholt zur Verfügung stehen müssen, beispielsweise als spezielles Betriebsprogramm für die Datenverarbeitungsanlage. Bei den Mini- oder Mikrocomputern werden ROMs als integrierte Schaltungen dargestellt, welche im allgemeinen von den Herstellern nach den Spezifikationen der Kunden in großen Mengen programmiert werden, damit sie bestimmte Rechenoperationen ausführen können.
Eine Abart der ROM-Speicher mit ihren vom Hersteller produzierten Programmen ist der programmierbare
ROM (PROM), welcher von dem Kunden ohne Programm gekauft und später nach den speziellen Bedürfnissen
des Kunden in der gewünschten Weise programmiert werden kann. Diese PROMs sind besonders
geeignet für Datenverarbeitungsanlagen, die für spezielle Zwecke vorgesehen sind, um ein festes Programm
von Rechenvorgängen mit den jeweiligen Eingangsdaten auszuführen, und sie sind für Anwendungen bei geringen
Quantitäten sehr wirtschaftlich. Das Programm des PROM ist permanent und kann bei Fehlprogrammierung
oder bei Veralten des Programms nicht korrigiert oder verändert werden.
Um diese Unvollkommenheiten der nicht veränderbaren PROMs zu beheben, wurden löschbare PROMs
entwickelt, welche nachfolgend als EPROMs bezeichnet werden. Der EPROM kann im wesentlichen in gleicher
Weise wie der ROM oder der PROM programmiert werden; wenn aber beim Programmieren Fehler gemacht
werden oder eine Löschung oder Veränderung des Programms erwünscht ist, kann der EPROM durch
ultraviolette Strahlung vollständig gelöscht werden.
Im allgemeinen ist jede Speicherzelle eines EPROM ein Siliziumgate-MOS-Transistor, welcher ein zweites
erdfreies (»schwimmendes«) Gate-Element aufweist, das zwischen dem η-Kanal und dem leitfähigen Gate-Element
ausgebildet und diesen gegenüber isoliert ist.
Zur Programmierung eines Speichertransistors werden Spannungen, welche höher als die normale Betriebsspannung
sind, in geeigneter Weise an die Gate- und Source-Elemente angelegt, so daß das schwimmende
Gate-Element eine kleine Elektronenladung absorbiert und hält. Diese Ladung des schwimmenden Gate erhöht
den Leitfähigkeitsschwellenwert an dem Steuer-Gate des Transistors von etwa 2 Volt auf etwa 10 Volt. Wenn
danach der programmierte Speicher gelesen werden soll, muß eine Spannung, welche niedriger als der
Schwellenpegel eines programmierten Transistors, aber höher als die Mindest-Schwellenspannung des unprogrammierten
EPROM-Transistors ist, an das Steuer-Gate angelegt werden. Bei der Löschung programmierter
Transistoren ermöglicht die ultraviolette Bestrahlung die Entladung der Elektronen aus dem schwimmenden
Gate.
EPROMs sind unter normalen Bedingungen sehr vielseitig und zuverlässig, jedoch kann in bestimmten Fällen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/039,096 US4253059A (en) | 1979-05-14 | 1979-05-14 | EPROM Reliability test circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3016176A1 DE3016176A1 (de) | 1980-11-27 |
DE3016176C2 true DE3016176C2 (de) | 1985-02-21 |
Family
ID=21903649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3016176A Expired DE3016176C2 (de) | 1979-05-14 | 1980-04-26 | Prüfschaltung für löschbare programmierbare Festwertspeicher |
Country Status (6)
Country | Link |
---|---|
US (1) | US4253059A (de) |
JP (1) | JPS6032920B2 (de) |
DE (1) | DE3016176C2 (de) |
FR (1) | FR2456993A1 (de) |
GB (1) | GB2049202B (de) |
IT (1) | IT1128768B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4311120A1 (de) * | 1992-06-29 | 1994-01-05 | Mitsubishi Electric Corp | Nichtflüchtiger Halbleiterspeicher |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2905294A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
US4301535A (en) * | 1979-07-02 | 1981-11-17 | Mostek Corporation | Programmable read only memory integrated circuit with bit-check and deprogramming modes and methods for programming and testing said circuit |
JPS5693189A (en) | 1979-12-18 | 1981-07-28 | Fujitsu Ltd | Field programable element |
DE3030852A1 (de) * | 1980-08-14 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher |
JPS6035760B2 (ja) * | 1980-12-18 | 1985-08-16 | 富士通株式会社 | 半導体記憶装置 |
EP0055594B1 (de) * | 1980-12-23 | 1988-07-13 | Fujitsu Limited | Elektrisch programmierbares Festwerthalbleiterspeichergerät |
DE3175615D1 (en) * | 1980-12-24 | 1987-01-02 | Olivetti & Co Spa | Data recording machine |
JPS57117184A (en) * | 1981-01-13 | 1982-07-21 | Citizen Watch Co Ltd | Non-volatile memory circuit for portable electronic device |
US4503538A (en) * | 1981-09-04 | 1985-03-05 | Robert Bosch Gmbh | Method and system to recognize change in the storage characteristics of a programmable memory |
JPS5853775A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | Icメモリ試験方法 |
JPS5936393A (ja) * | 1982-08-20 | 1984-02-28 | Mitsubishi Electric Corp | 不揮発性半導体メモリ装置 |
JPS61172300A (ja) * | 1985-01-26 | 1986-08-02 | Toshiba Corp | 半導体記憶装置 |
FR2580421A1 (fr) * | 1985-04-12 | 1986-10-17 | Eurotechnique Sa | Memoire morte programmable electriquement |
JPS62170094A (ja) * | 1986-01-21 | 1987-07-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
US4749947A (en) * | 1986-03-10 | 1988-06-07 | Cross-Check Systems, Inc. | Grid-based, "cross-check" test structure for testing integrated circuits |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5223792A (en) * | 1986-09-19 | 1993-06-29 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5341092A (en) * | 1986-09-19 | 1994-08-23 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US4812756A (en) * | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
JP2534733B2 (ja) * | 1987-10-09 | 1996-09-18 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
FR2623653B1 (fr) * | 1987-11-24 | 1992-10-23 | Sgs Thomson Microelectronics | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant |
JPH0336336Y2 (de) * | 1988-01-19 | 1991-08-01 | ||
JPH0213529U (de) * | 1988-07-09 | 1990-01-29 | ||
US5065090A (en) * | 1988-07-13 | 1991-11-12 | Cross-Check Technology, Inc. | Method for testing integrated circuits having a grid-based, "cross-check" te |
US5195099A (en) * | 1989-04-11 | 1993-03-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having improved error correcting circuit |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
DE69034191T2 (de) * | 1989-04-13 | 2005-11-24 | Sandisk Corp., Sunnyvale | EEPROM-System mit aus mehreren Chips bestehender Blocklöschung |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
JP2558904B2 (ja) * | 1990-01-19 | 1996-11-27 | 株式会社東芝 | 半導体集積回路 |
US5321701A (en) * | 1990-12-06 | 1994-06-14 | Teradyne, Inc. | Method and apparatus for a minimal memory in-circuit digital tester |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
KR940006676B1 (ko) * | 1991-10-14 | 1994-07-25 | 삼성전자 주식회사 | 시험회로를 내장한 기억용 반도체 집적회로 |
US5621738A (en) * | 1991-12-10 | 1997-04-15 | Eastman Kodak Company | Method for programming flash EEPROM devices |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5532962A (en) * | 1992-05-20 | 1996-07-02 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5294882A (en) * | 1992-07-28 | 1994-03-15 | Sharp Kabushiki Kaisha | Integrated circuit capable of testing reliability |
FR2694404B1 (fr) * | 1992-07-31 | 1994-09-09 | Sgs Thomson Microelectronics | Procédé de mesure des tensions de seuil des cellules d'une mémoire intégrée. |
DE69427686T2 (de) * | 1994-03-31 | 2002-04-25 | St Microelectronics Srl | Schaltungsanordnung zum Messen der Schwellenspannungaufteilung von nicht-flüchtigen Speicherzellen |
GB2321737A (en) * | 1997-01-30 | 1998-08-05 | Motorola Inc | Circuit and method of measuring the negative threshold voltage of a non-volatile memory cell |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
US5966330A (en) * | 1998-04-30 | 1999-10-12 | Eon Silicon Devices, Inc. | Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias |
JP2000339977A (ja) * | 1999-05-28 | 2000-12-08 | Nec Corp | データ設定方法および装置、データ記憶装置、情報記憶媒体 |
JP2001006379A (ja) * | 1999-06-16 | 2001-01-12 | Fujitsu Ltd | 複写、移動機能を有するフラッシュメモリ |
JP3755346B2 (ja) * | 1999-07-26 | 2006-03-15 | 富士通株式会社 | 不揮発性半導体記憶装置 |
US6134160A (en) * | 1999-09-27 | 2000-10-17 | Texas Instruments Incorporated | Memory device architecture having global memory array repair capabilities |
US6201737B1 (en) * | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
US6594192B1 (en) * | 2000-08-31 | 2003-07-15 | Stmicroelectronics, Inc. | Integrated volatile and non-volatile memory |
US6574158B1 (en) | 2001-09-27 | 2003-06-03 | Cypress Semiconductor Corp. | Method and system for measuring threshold of EPROM cells |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
US7716538B2 (en) * | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3122724A (en) * | 1960-06-17 | 1964-02-25 | Ibm | Magnetic memory sensing system |
US3478286A (en) * | 1965-07-01 | 1969-11-11 | Ibm | System for automatically testing computer memories |
US3795859A (en) * | 1972-07-03 | 1974-03-05 | Ibm | Method and apparatus for determining the electrical characteristics of a memory cell having field effect transistors |
US4127901A (en) * | 1977-08-03 | 1978-11-28 | Sperry Rand Corporation | MNOS FET memory retention characterization test circuit |
US4130897A (en) * | 1977-08-03 | 1978-12-19 | Sperry Rand Corporation | MNOS FET memory retention characterization test circuit with enhanced sensitivity and power conservation |
GB2002129B (en) * | 1977-08-03 | 1982-01-20 | Sperry Rand Corp | Apparatus for testing semiconductor memories |
US4141081A (en) * | 1978-01-03 | 1979-02-20 | Sperry Rand Corporation | MNOS BORAM sense amplifier/latch |
-
1979
- 1979-05-14 US US06/039,096 patent/US4253059A/en not_active Expired - Lifetime
-
1980
- 1980-02-26 GB GB8006450A patent/GB2049202B/en not_active Expired
- 1980-03-28 JP JP55039162A patent/JPS6032920B2/ja not_active Expired
- 1980-04-17 IT IT67600/80A patent/IT1128768B/it active
- 1980-04-26 DE DE3016176A patent/DE3016176C2/de not_active Expired
- 1980-05-12 FR FR8010599A patent/FR2456993A1/fr active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4311120A1 (de) * | 1992-06-29 | 1994-01-05 | Mitsubishi Electric Corp | Nichtflüchtiger Halbleiterspeicher |
US5357472A (en) * | 1992-06-29 | 1994-10-18 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
GB2049202B (en) | 1983-05-25 |
FR2456993A1 (fr) | 1980-12-12 |
IT8067600A0 (it) | 1980-04-17 |
US4253059A (en) | 1981-02-24 |
DE3016176A1 (de) | 1980-11-27 |
JPS6032920B2 (ja) | 1985-07-31 |
FR2456993B1 (de) | 1985-04-05 |
JPS55153200A (en) | 1980-11-28 |
GB2049202A (en) | 1980-12-17 |
IT1128768B (it) | 1986-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3016176C2 (de) | Prüfschaltung für löschbare programmierbare Festwertspeicher | |
DE60130012T2 (de) | Beschreibbare verfolgungszellen | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE69835896T2 (de) | Leseverstärker für flash-speicher | |
DE3041176C2 (de) | ||
DE3249671C2 (de) | ||
DE102005037287B3 (de) | Nicht-flüchtiger Halbleiterspeicher und Verfahren zum Bestimmen einer Lesespannung zum Auslesen von Daten aus derartigen Speichern | |
DE60317768T2 (de) | Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung | |
DE4035660A1 (de) | Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen | |
DE102015116688A1 (de) | Speichereinheit und Verfahren zum Betrieb eines Speichereinheitssektors | |
DE3035484C2 (de) | Leseschaltung | |
DE3936676A1 (de) | Pufferschaltkreis fuer eine mit verschiedenen versorgungspotentialen arbeitende halbleitereinrichtung und verfahren zu deren betrieb | |
DE19631169C2 (de) | Matrix-Speicher in Virtual-ground-Architektur | |
DE19860506A1 (de) | System und Verfahren zum Programmieren eines nichtflüchtigen Speichers | |
DE102004056911B4 (de) | Speicherschaltung sowie Verfahren zum Auslesen eines Speicherdatums aus einer solchen Speicherschaltung | |
DE4207934A1 (de) | Elektrisch loesch- und programmierbares, nichtfluechtiges speichersystem mit schreib-pruef-einsteller unter verwendung zweier bezugspegel | |
EP0198935A1 (de) | Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz | |
DE102005030874B3 (de) | Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle | |
DE102008019927A1 (de) | Symmetrischer Differenzstrom-Leseverstärker | |
DE102005061375A1 (de) | NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren | |
DE69731015T2 (de) | Halbleiterspeicheranordnung | |
DE4121053A1 (de) | Einmal programmierbare eeprom-zelle | |
DE102008064819B3 (de) | Differenzleseverstärker | |
DE10034230B4 (de) | Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement | |
DE102007008531B4 (de) | Halbleitereinrichtung mit adaptiver Leseeinheit und Verfahren zum Lesen eines Speicherzellenfeldes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |