DE3027895A1 - CIRCUIT ARRANGEMENT FOR GENERATING IGNITION SIGNALS FOR A THREE-PHASE INVERTER BRIDGE - Google Patents
CIRCUIT ARRANGEMENT FOR GENERATING IGNITION SIGNALS FOR A THREE-PHASE INVERTER BRIDGEInfo
- Publication number
- DE3027895A1 DE3027895A1 DE19803027895 DE3027895A DE3027895A1 DE 3027895 A1 DE3027895 A1 DE 3027895A1 DE 19803027895 DE19803027895 DE 19803027895 DE 3027895 A DE3027895 A DE 3027895A DE 3027895 A1 DE3027895 A1 DE 3027895A1
- Authority
- DE
- Germany
- Prior art keywords
- values
- circuit arrangement
- modulo
- adder
- ignition signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
- H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
- H02M7/529—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control
Description
30-7789530-77895
RDNUNG ZUR ERZKUGUNC- VON ZUND-FÜR EINE DREIPHASEN-WECKSELRICHTERBRÜCKERNING TO THE ERZKUGUNC- FROM ZUND-FOR A THREE-PHASE INVERTER BRIDGE
Die Erfindung bezieht sich auf eine Schaltungsanordnung* zur Erzeugung von Zündsignalen für eine Dreiphasenviechselrichterbrücke, die aus dem Vergleich dreier digital s-·.· ith<;-:." Ic-rt-er, um je 120 gegeneinander nhasenverschobener 3iri--ivp]len nit einem periodischen, ebenfalls synthetisierten ';äqeznHnsignal abgeleitet werden, wobei 3.2n Abszissenwerte ή er sinuswelle unterschieden werden (n = 2, 3,...).The invention relates to a circuit arrangement * for generating ignition signals for a three-phase Viechselrichterbrücke, which is obtained from the comparison of three digital s- ·. · Ith <; - :. "Ic-rt-er, each with 120 3iri - ivp] len can be derived with a periodic, also synthesized, equivalent H n signal, where 3.2 n abscissa values are differentiated as a sine wave (n = 2, 3, ...).
in,
Vielfach werden'Wechselrichterbrücken drei Thyris-in,
In many cases, inverter bridges are three thyris
to ro η verwendet, die mit drei um je 120 gegeneinander phasenverschobenen binären Zündsignalen gesteuert werden. Eine dera^ticre Schaltungsanordnung ist in der B-1R-OS 79 17 645 beschrieben. Die drei ^innswellen werden dort mithilfe dreier Festste icher erzeugt, die von einem Zähler Abszissenwerte zugeführt erhalten und die zugeordneten Ordinatenwerte liefern. Will man die Amplitude der erzeugten Sinuswelle ändern, so muß man jedem Festwertspeicher einen Multiplizierkreis mit gleichen Multiplikation 3 faktor en nachschalten. to ro η are used, which are controlled with three binary ignition signals, each phase shifted by 120. A dera ^ ticre circuit arrangement is described in B -1 R-OS 79 17 645. The three internal waves are generated there with the aid of three fixed gauges, which receive abscissa values from a counter and supply the assigned ordinate values. If you want to change the amplitude of the generated sine wave, you have to add a multiplier circuit with the same multiplication factor s after each read-only memory.
Aufgabe der Erfindung ist es, eine derartige Schaltungsanordnung zu vereinfachen. Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst, indem die drei Sinuswellen zeitmultiplexiert erzeugt werden. Bezüglich von Merkmalen eines bevorzugten Ausführungsbeispiels der Erfindung wird auf den Unteranspruch verwiesen.The object of the invention is to simplify such a circuit arrangement. This task is carried out by the Circuit arrangement characterized in claim 1 solved in that the three sine waves are generated in a time-multiplexed manner. In terms of of features of a preferred embodiment of the invention, reference is made to the dependent claim.
BAD ORIGINALBATH ORIGINAL
Nachfolgend wird die Erfindung anhand dieses Ausführungsbeispiels mithilfe der Zeichnungen näher erläutert.The invention is explained in more detail below on the basis of this exemplary embodiment with the aid of the drawings.
Fig. 1 zeigt das allgemeine Schema der erfindungsgemäßen Schaltungsanordnung.Fig. 1 shows the general scheme of the circuit arrangement according to the invention.
Fig. 2 zeigt den Multiplexer undFig. 2 shows the multiplexer and
Fig. 3 den Demultiplexer aus der Schaltungsanordnung gemäß Fig. 1.3 shows the demultiplexer from the circuit arrangement according to FIG. 1.
Fig. 4 enthält Betriebsdiagramme der erfindungsgemäßen Schaltungsanordnung gemäß Fig. 1.Fig. 4 contains operational diagrams of the invention Circuit arrangement according to FIG. 1.
Die erfindungsgemäße Schaltungsanordnung ist vollständig digital aufgebaut und liefert binäre Zündimpulse VLl, VL2 und VL3 zum Zünden von Thyristoren einer nicht dargestellten Wechselrichterbrücke.The circuit arrangement according to the invention is completely digital and delivers binary ignition pulses VLl, VL2 and VL3 for triggering thyristors of an inverter bridge, not shown.
Ein erster Taktgeber liefert Impulse C = N .f anA first clock delivers pulses C = N .f
ο ο Sο ο S
einen Zähler 10, der periodisch mit der Frequenz f alle Zahlen von O bis (N_-l) zählt. Beispielsweise liegt die Frequenz f bei 50 Hz',und der Zählermodul Nc ist 24. Diese Zahl entspricht der Anzahl von Abszissenwerten einer synthetisierten Sinuswelle der Frequenz f .a counter 10 which periodically counts all numbers from O to (N_-1) at the frequency f. For example, the frequency f is 50 Hz 'and the counter modulus N c is 24. This number corresponds to the number of abscissa values of a synthesized sine wave of the frequency f.
Will man drei zueinander jeweils um eine Drittelperiode verschobene Sinuswellen im Zeitmultiplex erzeugen, so muß man die Abszissenwerte der drei Sinuswellen ineinander verschachteln. Nimmt man für die erste Sinuswelle als Bezugswelle an, daß in einer Periode die Abszissenwerte 0, 1, 2 ... 22, 23 erzeugt werden, so gilt in der gleichen Zeit für die zweite Sinuswelle, daß die Abszissenwerte 8, 9, ... 22, 23, 0, 1, ...If one wants to generate three sine waves, each shifted by a third of a period, in time division multiplex, then one has to interleave the abscissa values of the three sine waves. Assuming for the first sine wave as a reference wave that the abscissa values 0, 1, 2 ... 22, 23 are generated, at the same time it applies to the second sine wave that the abscissa values 8, 9, ... 22, 23, 0, 1, ...
daß 6, 7 erzeugt werden müssen, und für die dritte Sinuswelle,/STethat 6, 7 must be generated, and for the third sine wave, / STe
130008/0748130008/0748
Abazissenwerte 16, 17, ... 22, 23, O, 1,... 14, 15 erzeugt werden müssen.Abacissa values 16, 17, ... 22, 23, O, 1, ... 14, 15 are generated Need to become.
Die Abszissenwerte werden mit fünf Bits dargestellt, und man unterscheidet zwischen zwei Bits höherer Wertigkeit a und drei Bits geringerer Wertigkeit b. Man erkennt bei einer solchen Konstellation, daß nur die beiden Bits a der höheren Wertigkeit permutiert werden müssen, um die gleichzeitig benötigten Abszissenwerte der drei Sinuswellen zu erzeugen. Die nachfolgende Tabelle zeigt dies am Beispiel der gleichzeitig benötigten Abszissenwerte 2, 10, 18 in binärer Schreibweise.The abscissa values are represented with five bits, and a distinction is made between two bits of higher significance a and three lower significant bits b. It can be seen in such a constellation that only the two bits a are the higher Valence must be permuted in order to generate the simultaneously required abscissa values of the three sine waves. the The following table shows this using the example of the abscissa values 2, 10, 18 required at the same time in binary notation.
Es ist also möglich, indem man die Bits a permutiert und die Bits b unmittelbar über einen Weg CS2 an denIt is therefore possible by permuting the bits a and directly sending the bits b to the via a path CS2
ent-un-
die OrdinaterT^haltenden Festspeicher 20 überträgt, die Abszissen- und damit auch die Ordinatenwerte der drei Sinuswellen zeitverschachtelt zu erhalten. Hierzu dient ein Multiplexer in Form eines modulo-3-Zählers, dem über einen Weg CSl die Bits a und über einen Weg ti die Ausgangszahlen eines modulu-3-Zählers 12 zugeführt werden, der von einem Taktgeber 13 mit der dreifachen Geschwindigkeit der Zählfrequenz f betrieben wird.the fixed memory 20 holding the ordinatesT ^, the abscissa and thus also to obtain the ordinate values of the three sine waves interleaved in time. A multiplexer is used for this in the form of a modulo-3 counter to which the bits a and via a path ti the output numbers of a modulu-3 counter 12, which is operated by a clock generator 13 at three times the speed of the counting frequency f.
Der Multiplexer 11 liefert die beiden höchstwertigen Bits der Abszisse über einen Weg CS11 gemäß folgender Wertetabelle :The multiplexer 11 supplies the two most significant bits of the abscissa via a path CS 1 1 according to the following table of values:
1 3 0008/07481 3 0008/0748
ti ^\^^^ CSl
ti ^ \ ^
CS1 1CS 1 1
Dieser Multiplexer ist, wie leicht aus der Wertetabelle zu ersehen ist, ein modulo-3-Zähler, der, wie Fig. 2 zeigt, mithilfe eines modulo-4-Zählers 14 gebildet werden kann, der durch geeignete Beschaltung zu einem modulo-3-Zähler wird. Diese Beschartung besteht einerseits darin, daß der Übertragsausgang an den Übertragseingang r rückgeschleift wird, und andererseits darin, daß das Additionsergebnis 11 durch ein UND-NICHT-Glied unterdrückt wird. Die diesem UND-NICHT-Glied nachgeschalteten UND-NICHT-Glieder 16 und 17 sowie die Inverter 18 und 19 übertragen auf dem Weg CS1I das Additionsergebnis des Addierers 14 unverändert, solange dieses Ergebnis nicht 11 lautet.As can easily be seen from the table of values, this multiplexer is a modulo-3 counter which, as shown in FIG. Counter will. This configuration consists on the one hand in the fact that the carry output is looped back to the carry input r, and on the other hand in that the addition result 11 is suppressed by an AND-NOT element. The AND-NOT elements 16 and 17 connected downstream of this AND-NOT element and the inverters 18 and 19 transmit the addition result of the adder 14 unchanged on the path CS 1 I, as long as this result is not 11.
Der Festspeicher 20 wird also mit fünf Bits adressiert und liefert Ordinaten- oder Amplitudenwerte der Sinuswellen zwischen 0 und 255 Einheiten gemäß den 24 Abszissenwerten. Diese Amplitudenwerte kann man in einem nachgeschalteten Multiplizierkreis 21 mit einem festen vorgewählten Faktor V g 1 multiplizieren, um die Amplitude der Sinuswelle zu variieren. Das Produkt VS wird dann einem gemeinsamen digitalen Komparator 22 zugeführt, der andererseits mit einem digitalen Sägezahnsignal· D von einem Festspeicher 23 beaufschlagt wird. Dieser speichert Sägezahnsignale und wird von einem Zähler 24 adressiert, der Abszissenwerte von 0 bis Nd-I mit der periodischen Sägezahnfrequenz fd liefert. Hierbei ist Nd die Anzahl der AbszissenwerteThe read-only memory 20 is thus addressed with five bits and supplies ordinate or amplitude values of the sine waves between 0 and 255 units according to the 24 abscissa values. These amplitude values can be multiplied in a downstream multiplier circuit 21 by a fixed, preselected factor V g 1 in order to vary the amplitude of the sine wave. The product VS is then fed to a common digital comparator 22 to which, on the other hand, a digital sawtooth signal · D from a read-only memory 23 is applied. This stores sawtooth signals and is addressed by a counter 24 which supplies abscissa values from 0 to Nd-I with the periodic sawtooth frequency fd. Here, Nd is the number of abscissa values
130008/0748130008/0748
des Sägezahns und fd entspricht dem dreifachen Wert von fs. Die logischen Zustände VLi am Ausgang des Komparators 22 zeigen also den Wert 1 oder O, je nachdem, ob D größer oder kleiner als VS ist. Die logischen Zustände VLi entsprechen den Schnittpunkten der drei Sinuswellen mit dem Sägezahn und müssen in einem Demultiplexer 25, der vom Zähler 12 gesteuert wird, wieder demultiplexiert werden. Dadurch entstehen die demultiplexierten Signale VLl, VL2, VL3, mit denen die Thyristoren der Wechselrichterbrücke gezündet werden.of the sawtooth and fd corresponds to three times the value of fs. The logic states VLi at the output of the comparator 22 show the value 1 or O, depending on whether D is larger or is smaller than VS. The logic states VLi correspond to the intersections of the three sine waves with the sawtooth and must be demultiplexed again in a demultiplexer 25 which is controlled by the counter 12. This creates the demultiplexed signals VLl, VL2, VL3, with which the thyristors of the inverter bridge are triggered.
Fig. 3 zeigt den Demultiplexer 25 im einzelnen. Mit 26 ist ein Dekodierer angedeutet, der die Zählzustände des Zählers 12 in kurze Impulse hl, h2, h3 auf je einem der Zählzustände zugeordneten Leitungen umwandelt. Mit diesen Impulsen werden Tast- und Haltekreise 27, 28 und 29 aktiviert, die gemeinsam mit dem Zuständen VLi beaufschlagt werden und ausgangsseitig die Zündsignale VLl, VL2 und VL3 liefern.Fig. 3 shows the demultiplexer 25 in detail. With a decoder is indicated, which the counting states of the Counter 12 in short pulses hl, h2, h3 each to one of the counting states assigned lines. With these pulses touch and hold circuits 27, 28 and 29 are activated, which together are acted upon by the states VLi and deliver the ignition signals VLl, VL2 and VL3 on the output side.
Fig. 4 zeigt in der ersten Zeile in der Mitte den Übergang der niedrigerwertigen Bits des Zählers 10 von einem Zustand zum nächsten, während die höherwertigen Bits MSB (zweite Zeile) sich hierbei nicht verändern.4 shows in the first line in the middle the transition of the lower-order bits of the counter 10 from one State to the next, while the more significant bits MSB (second line) do not change.
Darunter sind die beiden Zählelemente des Zählers 12 sowie dazwischen in dezimaler Schreibweise der Zählzustand angegeben. Wiederum darunter findet man die Ausgangszustände des Multiplexers 11 in Signalform und in Dezimalschreibweise. Für die Demultiplexierung verwendet man die darunter angedeuteten Signale hl, h2 und h3, die mit den Zustandsänderungen des Zählers 12 synchron sind. Die Konkordanz der Impulse hl und VLi ergibtBelow that are the two counting elements of the counter 12 and the counting status in between in decimal notation. Again underneath you will find the initial states of the Multiplexer 11 in signal form and in decimal notation. The ones indicated below are used for demultiplexing Signals hl, h2 and h3 which are synchronous with the changes in state of the counter 12. The concordance of the pulses hl and VLi gives
13000 8/074813000 8/0748
eine Zustandsänderung nur für das Signal VL]. Es ist einfach, dieses Schema zeitlich fortzuführen und auf die Zustandsänderungen der anderen Zündsignale auszudehnen.a change of state only for the signal VL]. It is easy to continue this scheme in time and on the changes of state the other ignition signals to expand.
Die Erfindung ist beispielsweise für die Erzeugung von Wechselfeldern für Asynchronmaschinen anwendbar.The invention can be used, for example, for the generation of alternating fields for asynchronous machines.
χ χχ χ
1:3 0.00.8/.Ό 7 4$1: 3 0.00.8 / .Ό 7 4 $
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7919523A FR2462812A1 (en) | 1979-07-30 | 1979-07-30 | Turn-on circuit for three=phase DC=AC bridge - produces turn-on signals by comparing sawtooth with three multiplexed digital sine-waves |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3027895A1 true DE3027895A1 (en) | 1981-02-19 |
| DE3027895C2 DE3027895C2 (en) | 1989-08-17 |
Family
ID=9228422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803027895 Granted DE3027895A1 (en) | 1979-07-30 | 1980-07-23 | CIRCUIT ARRANGEMENT FOR GENERATING IGNITION SIGNALS FOR A THREE-PHASE INVERTER BRIDGE |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE3027895A1 (en) |
| FR (1) | FR2462812A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099109A (en) * | 1976-10-01 | 1978-07-04 | Westinghouse Electric Corp. | Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system |
| FR2461401A1 (en) * | 1979-07-06 | 1981-01-30 | Alsthom Atlantique | Numeric control for three=phase oscillator - is by comparison of numeric sinusoids and of sawtooth waveform |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1763687A1 (en) * | 1968-07-18 | 1971-11-18 | Lokomotivbau Elektrotech | Control arrangement for a pulse inverter |
-
1979
- 1979-07-30 FR FR7919523A patent/FR2462812A1/en active Granted
-
1980
- 1980-07-23 DE DE19803027895 patent/DE3027895A1/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099109A (en) * | 1976-10-01 | 1978-07-04 | Westinghouse Electric Corp. | Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system |
| FR2461401A1 (en) * | 1979-07-06 | 1981-01-30 | Alsthom Atlantique | Numeric control for three=phase oscillator - is by comparison of numeric sinusoids and of sawtooth waveform |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2462812A1 (en) | 1981-02-13 |
| FR2462812B1 (en) | 1983-02-18 |
| DE3027895C2 (en) | 1989-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2404431A1 (en) | ELECTRONIC MUSICAL INSTRUMENT | |
| DE3307782A1 (en) | CIRCUIT ARRANGEMENT FOR GENERATING SYNCHRONOUS SIGNAL SIGNALS | |
| DE2059434A1 (en) | Controllable clock pulse generator | |
| DE3013250A1 (en) | DIGITAL SIGNAL GENERATOR | |
| DE2915944A1 (en) | METHOD FOR GENERATING ELECTRICAL SIGNALS AND ARRANGEMENT FOR CARRYING OUT THE METHOD | |
| DE2119091A1 (en) | Voltage controlled clock generator | |
| DE3153243C2 (en) | ||
| DE3027895A1 (en) | CIRCUIT ARRANGEMENT FOR GENERATING IGNITION SIGNALS FOR A THREE-PHASE INVERTER BRIDGE | |
| DE3131897A1 (en) | CONTROL SIGNAL MULTIPLEX | |
| DE2849797A1 (en) | DIGITAL FREQUENCY DIVIDER ARRANGEMENT | |
| DE1271169B (en) | Frequency and phase comparison arrangement for two periodic signals generating two pulse trains | |
| DE4031532C1 (en) | Variable frequency generator e.g. for motor control converter - has gate circuit between pulse generating oscillator and frequency divider | |
| DE2213625A1 (en) | Synchronizing arrangement | |
| DE2746642C2 (en) | Television pulse generator | |
| DE60111453T2 (en) | Circuit and method for synchronizing parallel-connected voltage-fed inverters | |
| DE3311729A1 (en) | ELECTRONIC MUSIC INSTRUMENT WITH VARIABLE FREQUENCY DIVIDERS | |
| DE3634594A1 (en) | Circuit arrangement for generating frequency ratios with rational numbers | |
| DE2210234A1 (en) | Tone generator for electrical musical instruments | |
| EP0313953A1 (en) | Method and apparatus for the generation of a correcting signal in a digital clock recovery device | |
| DE1902376A1 (en) | Method for generating tones of a preferably almost well-tempered scale | |
| DE1925917C3 (en) | Binary pulse frequency multiplier circuit | |
| DE2231083C3 (en) | Device for generating tones of a musical scale | |
| CH661388A5 (en) | DIGITAL PHASE SHIFT CIRCUIT FOR A THYRISTOR RECTIFIER. | |
| DE2326658B2 (en) | Data separator | |
| DE2060858A1 (en) | Digital frequency generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H02M 7/529 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |