DE3034507C2 - CMOS-Verstärker - Google Patents

CMOS-Verstärker

Info

Publication number
DE3034507C2
DE3034507C2 DE3034507A DE3034507A DE3034507C2 DE 3034507 C2 DE3034507 C2 DE 3034507C2 DE 3034507 A DE3034507 A DE 3034507A DE 3034507 A DE3034507 A DE 3034507A DE 3034507 C2 DE3034507 C2 DE 3034507C2
Authority
DE
Germany
Prior art keywords
load
transistors
input
channel
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3034507A
Other languages
English (en)
Other versions
DE3034507A1 (de
Inventor
Yukimasa Yokohama Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3034507A1 publication Critical patent/DE3034507A1/de
Application granted granted Critical
Publication of DE3034507C2 publication Critical patent/DE3034507C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Description

Die Erfindung betrifft einen CMOS-Verstärker mit zwei Eingangs-MOS Transistoren eines ersten Kanaltyps, deren Source-Elektroden zusammengeschaltet sind, während ihre Gate-Elektroden zur Abnahme eines Differentialeingar.gssignals zwischen sich geschaltet jind. mit wenigstens zwei Last-MOS-Transistoren eines zweiten Kanaltyps, deren Drain-Elektroden mit den Drain-Elektroden der Eingangs-MOS-Transistoren verbunden sind, wobei de Gate-Elektroden der Last-MOS-Transistoren mit der Drain-Elektrode des ersten Eingangs-MOS-Transistors verbunden ist.
Es sind bereits verschiedene Lese- oder Meßverstärker unter Verwendung von MOS-Transistoren entwikkelt worden, Derartige Verstärker lassen sich in zwei Arten einteilen, nämlich in einen dynamischen und einen statischen Typ, Dynamische Meßverstärker können ein sehr kleines Differential-Eingangssignal von wenigen Millivolt mit hoher Geschwindigkeit unter Verwendung Von Taktimpulsen verstärken. Dagegen können statische Verstärker nicht mit Taktimpulsen arbeiten, so daß es mit ihnen schwierig ist, das sehr kleine Differential-Eingangssignal mit hoher Geschwindigkeit zu verstärken. Von den statischen Meßverstärkern vermögen
jedoch sogenannte statische CMOS-Verstärker, die komplementäre MOS-Transistoren verwenden, eine Signalverstärkung mit vergleichsweise hoher Geschwindigkeit durchzuführen.
Als Beispiel für einen bisherigen CMOS-Meßverstärker sei ein CMOS-Verstärker genannt, der üblicherweise auch für die lineare Verstärkung oder AnMogsignalverstärkung eingesetzt wird. Wie von Osamu Minato u. a. in »A High-Speed Low-Power Hi-CMOS 4K Static RAM«, IEEE Transactions on Electronic Devices, ED-26, Nr. 6, Juni 1979, beschrieben oder wie aus der US-PS 40 48 575 bekannt, umfaßt dieser Verstärker einen ersten und einen zweiten Source-gekoppelten n-Kanal-Eingangs-MOS-Transistor sowie einen ersttn und einen zweiten n-Kanal-Last-MOS-Transistor, deren Drain-Elektroden mit den Drain-Elektroden von erstem bzw. zweitem Eingangs-MOS-Transistor verbunden sind. Die Gate-Elektroden von erstem und zweitem Last-MOS-Transistor sind gemeinsam an die Drain-Elektrode des ersten Eingangstransistors angeschlossen, und ein Differential-Eingangssignal wird zwischen den Gate-Elektroden der beiden Eingangstransistoren angelegt.
Bei einem solchen Meßverstärker variieren die Drain-Spannungeo der beiden Erngangstransistoren nicht symmetrisch in bezug auf einen bestimmten Spannungspegel, weil eine Last schaltung einen unsymmetrischen Aufbau besitzt. Die Drain-Spannung (eine Ausgangsspanrmng des Meßverstärkers) des zweiten
in Eingangstransistors kann abhängig von der Amplitude des Eingangssignals zwischen einem Spannungspegei Vxs(Source-Spannungpege! der beiden Eingangstransistoren — typischerweise Massepegel) und einem Spannungspegel VVwiSource-Spannungspegel der beiden Lasttransistoren — tvpischerweise 5 V) variieren. Demzufolge kann dieser Meßverstarker vorteilhaft dazu benutzt werden, ein klune*. Signal unmittelbar zu einem großen Signal /υ versii.'ken. Diese große Verstärkung bedingt jedoch eine betrachtliche Verstärkungsverzögerung. w;il eine Sireukapa/ität an einen Knotenpunkt zwisi hen dem /wen · lingdngstransisto' und dem /weiten !..i1.'transistor »'!gekoppelt ist.
Zur Vermeid iry dieser \ -si !rk.,ngsver/ogerung empfiehlt es sur· iiie /w.'iMi ; e· Verstärkung vorzunehmen, bei weiche ein k!ci. ·"· vjrnj! (o:wa 0.5 V zunächst zu emeri rnittierrr Si(T .ι1 (etwa : V ι verstärkt wird, das dann :h einem groLVi Signal (3-5 V) verstärkt wird Kin Verstärker mit einem Lastkreis mit unsymmetrischer Konfiguration wird vorzugsweise al*
5n Vorstufenverstärker eingesetzt, um einen Differential-Verstärker als /weistufen-Verstärker /u benutzen und eine ausgeglichene b/w. symmetrische Kopplung zwischen diesen beiden Verslärkern n\ erreichen.
Aufgabe der Erfindung ist damit insbesondere die Schaffung eines CMOS-Verstärkers, der symmetrisch mit einem üifferentialverstärker koppelbar ist und bei dem eine kleinere Verstärkungsverzögerung auftritt.
Ausgehend von dem CMOS-Verstärker der eingangs definierten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß zu jedem Last-MOS-Transistor ein Weiterer Last-MÖS-Transistor des zweiten Kanaltyps mit seiner Source-Drain-Strecke parallel geschaltet ist, und daß die Gate-Elektroden der weiteren Last-MOS-Transistoren mit der Drain-Elektrode des zweiten Eingangs-MOS-Transislofs verbunden sind.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 5.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der Zeichnung näher erläutert Es zeigt
Fig. 1 einen CMOS-Meßverstärker mit Merkmalen nach der Erfindung und
F i g. 2 ein Schaltbild eines statischen Randomspeichers unter Verwendung des CMOS-Meßverstärkers gemäß der Erfindung.
Gemäß Fig. 1 weist ein CMOS-Lese oder -Meßverstärker gemäß der Erfindung zwei Eingangs-MOS-Transistoren Tl und T2 eines ersten Kanaltyps (als ri-Kanaltyp dargestellt) und vier Last-MOS-Transistoren TL I-TL 4 eines zweiten Kanaltyps (als p-Kanaltyp dargestellt) auf. Die Eingangstransistoren Ti und 72 sind mit ihren Source-Eiektroden gemeinsam an eine Bezugspotentialquelle Vss (z. B. Masse) und mit ihren Gate-Elektroden an zwei Eingangssignal- oder Ziffernleitungen 11 bzw. 12 angeschlossen, die mit den jeweiligen komplementären Ausgengen von Speicherzelten verbunden sind. Das eine Paar von Lasttransistoren TL 1 und TL 2 ist mit den Source-Elektroden gemeinsam an eine Potentialquelle Vdd (typischerweise + 5V) angeschlossen, während ihre Drain-Elektroden gemeinsam mit der Drain-Elektrode des Eingangstransistors TX verbunden sind. Die beiden anderen Lasttransistoren TL 3 und TL 4 sind mit ihren Source-Elektroden gemeinsam an die PotentialqueHe Vdd angeschlossen und an ihren Drain Elektroden gemeinsam mit der Drain-Elektrode des Eingangstran sistors T2 verbunden. Ein Knotenpunkt bzw. eine Verzweigung 21 zwischen Eingangstransistor Ti und Lasttransistoren TL i und TL2 sowie ein Knotenpunkt bzw. eine Verzweigung 22 zwischen dem Eingangstransistor T2 und den Lasttransistoren TL 3 und TL 4 sind an Ausgangsleitungen 31 bzw. 32 angeschlossen. Die Gate-Elektroden der Lasttransistoren TL 1 und TL 3 sind mit der Ausgangsleitung 31 und die Gate-Elektroden der Lasttransistoren TL2. TL4 sind mit der Ausgangsieitung 32 verbunden. Alle verwendeten Transistoren sind vom Anreicherungstyp.
Im folgenden ist die Arbeitsweise des CMOS-Meßverstärkers gemäß F ι g 1 erläutert. Dabei sei angenommen. drfLS jeder n-Kanal-Transistor eine Schwellenwertspannung von etwa +0.6 V und 'eder p-Kanal-Transistor eine solche von etwa -0,6 V besitzt. Weiterbin bcs.ven die Lasttransistoren TL1-TL4 jeweils ein gleii-hes Verhältnis von Kanalbreite zu Kanallänge. Wenn sich an die Eingangssignalleitungen 11 und 12 angeschlossenen Speicherzellen nicht in der Lese-Betriebsart befinden, werden die Gate-Elektroden der Eingangstransistoren 7*1 und 7*2 jeweils auf einem vorgegebenen Potential von z. B. +3 V gehalten. Dies bedeutet, daß das Differentialeingangssignal Null Volt beträgt. Dabei sind die Potentiale der Ausgangsleitungen 31 und 32 gleich groß. z. B. etwa 2,5 V. so daß die Differenz- bzw Differentialausgangsspannung Null Volt beträgt.
Wenn aus einer der an die Eingangssignalleitungen 11 und 12 angeschlossenen Speicherzellen Daten ausgelesen werden sollen, wird das Potential der einen eo Eingangssignalleitung 11 bzw. 12 von 3 V auf 2,5 V reduziert, und zwar abhängig davon, ob die betreffende Dateneinheit eine »1« oder eine »0« ist. Beispielsweise wird das Potential auf der Signalleitung 12 verringert, wenn die Däteneinheit eine »1« ist Zum besseren Verständnis der Arbeitsweise sei zunächst angenommen, daß die Lasttransistoren TLi und TL 4 nicht vorhanden sind. Bei einer Herabsetzung des Gate-Potentials des Eingangstransistors T2 steigt die Drain-Spannung des Transistors T2 an. Infolgedessen wird die Gate-Source-Spannung des Lasttransistors TL 2 verringert, wodurch die Drain-Spannung des Eingangstransistors Tl herabgesetzt wird. Die Verringerung der Drain-Spannung des Eingangstransistors Ti führt zu einem Anstieg der Drain-Source-Spannung des Lasttransistors TL 3. Infolgedessen steigt die Drain-Spannung des Eingangstransistors T2 weiter an, während die Drain-Spannung des Eingangstransistors Ti weiter abnimmt Durch die Kreuz- bzw. Querverbindung der Gate-Elektroden der Lasttransistoren TL 2 und TL 3 mit den Drain-Elektroden der Eingangstransistoren T2 und 7Ί wird nämlich eine positive Rückkopplung (Mitkopplung) bewirkt, durch welche die Verstärkung des Meßverstärkers erheblich erhöht wird. Mit anderen Worten: der aus den Eingangstransistoren 7*1 und 7*2 sowie den Lasttransistoren TL 2 und TL 3 bestehende Meßverstärker führt eine Arbeit .-eise durch, die einer Flip-Flop-Operation ähnelt und mi; e!ner beträchtlichen Verstärkungsverzögerung behaftet ist
Die Lasttransistoren TL 1 und TL 4 gewährleisten eine negative Rückkopplung bzw. GegenKopplung. Insbesondere wird durch den Lasttransistor TL 1 die erhebliche Verringerung der Drain-Spannung des Eingangstransistors Tl verhindert weil die Abnahme der Drain-Spannung des Eingangstransistors Tl zu einem Anstieg der Source-Gate-Spannung des Lasttransistors TL 1 führt, wodurch die Drain-Spannung des Eingangstransistors T 1 erhöht wird. Die Erhöhung der Drain-Spannung des Eingangstransistors Tl bewirkt einen Abfall der Source-Gate-Spannung des Lasttransistors TL 1, wodurch die Drain-Spannung des Eingangstransistors Tl verringert wird. Dasselbe gilt für den Eingangstransistor Γ2 und den Lasttransistor TL 4.
Da die durch die Lasttransistoren TL 2 und TL 3 gewährleistete positive Rückkopplung und du durch die Lasttransistoreri TL 1 und TL 4 bewirkte Gegenkopplung, wie aus der vorstehenden Beschreibung hervorgeht, einander aufheben, kann der erfindungsgemäße Meßverstärker so ausgelegt sein, daß er eine Verstärkung besitzt, die nahezu mit keiner Verstärkungsverzögerung behaftet ist. Wenn beispielsweise ein Differentialeingangssignal von 0.5 V zwischen die bingangssignalleitungen 11 und 12 angelegt wird, erscheint zwischen den Ausgangsleitungen 31 und 32 eine Differentialausgangsspannung von etwa I V. Auch wenn die Schwellenwertspannung und die effektive Kanallänge der verwendeten Transistoren aufgrund der Fertigung von einem Sollwert abweichen, kann der erfindungsgemäße Meßverstärker aufgrund der Gegenkrpplungswirkung stabil arbeiten. Darüber hinaus kann mit dem erfindungsgemäßen Meßverstärker eine Ausgangsspannung bis hinauf zur Speisespannung \'ηυ an der Ausgangsleitung 31 oder 32 erhalten werden, wenn das Eingangssignal groß ist.
F i g. 2 ist ein Schaltbild eines MOS-Randomspeichers unter Verwendung eines CMOS-Meßverstärkers 200 gemäß der Erfindung= Gemäß F i g. 2 sind Speicherzellen 100 in einer Matrixanordnung aus m Zeilen und η Spalten angeordnet, jede Speicherzelle besteht aus "ier n-Kanal-Transistoren Qi,Q2,Q5 und Q6 sowie zwei p-KanaKTransistoren Q 3 und Q 4, die in herkömmlicher Weise geschaltet sind. Bei der dargestellten Schaltung sind die Speicherzellen an Wortleitungen Wi
(7=1, 2 m) angeschlossen. Weiterhin sind die_
Speicherzellen mit Ziffernleitungspaaren Dj und Dj (7=1, 2 n) verbunden. Die Wortleitungen VW
werden durch einen Zeilendekodierer 300 selektiv angesteuert. Die Ziffernleilungspaafe DJ und Dj sind über Lastvorrichtungen LjX bzw. Lj2 mit einer StromquellcnklcmiTie (+ 5 V) verbunden. Die Ziffernleitungen Dj und D/sind über MOS-Transistoren TWj X bzw. TWjI für Einschreibwahl an Eingangsdatenleitungen DIN bzw. DIN angeschlossen, die ihrerseits mit einer Einschreibschaltung 500 verbunden sind. Die Gate-Elektroden der Einschreibwahl-Transistoren TWj 1 und TWj2 werden selektiv und gemeinsam durch ein Ausgangssignal Yj eines Spallendekodierers angesteuert.
Der Meßverstärker 200 umfaßt zwei n-Kanal-Eingangstransistoren TjX und Tj2, deren Gate-Elektroden mit den beiden Ziffernleitungen Dj bzw. Dj verbunden sind, während ihre Source-Elektroden gemeinsam an Masse liegen und ihre Drain-Elektroden über n-Kanal-Scha!'.transis'.or?n -Sj i »nrf -S/2 nn eine erste bzw. eine zweite Ausgangsklemme 21 bzw. 22 angeschlossen sind. Die erste Ausgangsklemme 21 ist mit den Drain-Elektroden eines ersten und eines zweiten p-Kanal-Transistors TLi bzw. TL 2 verbunden, während die zweite Ausgangsklemme 22 an die Drain-Elektroden eines dritten und eines vierten p-Kanal-Lasttransistors TL 3 bzw. TL 4 angeschlossen sind. Die Source-Elektroden der Lasttransistoren TLl bis TL 4 sind mit einer Stromquelle von z. B. 5 V verbunden. Die Gate-Elektroden von erstem und drittem Lasttransistor TL 1 bzw. TL 3 sind mit der ersten Ausgangsklemme 21 verbunden, während die Gate-Elektroden des zweiten und des vierten Lasttransistors TL 2 bzw. TL 4 an die zweite Ausgangsklemme 22 angeschlossen sind. Die Gate-Elektroden der Schalttransistoren Sj 1 und Sj 2 werden gemeinsam durch das Ausgangssignal Vydes Spaltendekodierers 400 angesteuert. Die Ausgangsklemmen 21 und 22 des CMOS-Meßverstärkers 200 sind an die Eingangsklemmen eines nachgeschalteten Differentialverstärkers 600 angeschlossen.
Bei der vorstehend beschriebenen Randomspeicherschaltung befinden sich in der Lesebetriebsart beide Eingangsdatenleitungen DIN und DlN auf dem hohen Pegel (5 V). Wenn die Spalte j selektiv angewählt wird, besitzt das Ausgangssignal Yj des Spaltendekodierers 400 den hohen Pegel (5 V). Infolgedessen ist einer der Einschreibwähltransistoren TWjX bzw. TWj2 gesperrt, während der andere als Last mit niedriger Konduktanz wirkt. Die Schalltransisloren SjX und Sj2 sind durchgeschaltet. Die Eingangstraiisistoren TjX und T/2 sowie die Lasttransisloren TLX bis TL 4 bilden den Meßverstärker gemäß F i g. I.
ίο Bei der Randomspeicherschaltung gemäß F i g. 2 wird ein sehr kleines Differentialeingangssignal (etwa 0,5 V), das aus einer der Speicherzellen ausgelesen wird, durch den erfindungsgemäßen Meßverstärker 200 schnell zu einem Differentialausgangssignal mittlerer Amplitude (etwa 1 V) verstärkt, worauf dieses Differentialausgangssignal mittlerer Amplitude durch den nachgcschalteten Differentialverstärker 600 zu einem Ausgangssignal großer Amplitude (3 bis 5 V) verstärkt wird. Für die Realisierung eines Hochgeschwindigkeitsbetriebes des CMOS-Meßverstärkers 200 ist es wünschenswert, daß das Verhältnis (ßi) von Kanalbreite zu kanallänge der p-Kanal-Lasttransistoren TL X bis TL 4 größer ist als das Verhältnis (ßo) von Kanalbreite zu Kanallänge der n-Kanal-Eingangstransistoren. Je größer das Verhältnis ßdßo ist. um so kleiner ist die Amplitude des an den Ausgangsklemmen erscheinenden .Oifferentialausgangssignals. Im Gegensatz dazu erhöht sich die Verstärkungsgeschwindigkeit des Meßverstärkers mit zunehmendem Verhältnis von /J/Z/JobeigleichblfiibenderGroBe/Ja
Weiterhin kann die Verstärkung, d. h. der Vcrslärkungsgrad, des Meßverstärkers wie folgt erhöht werden: Das Verhältnis ßi u von Kanalbreite zu Kanallänge jpdes p-Kanal-Lastlransistors TLX und TL4 wird gegenüber dem Verhältnis ßLn von Kanalbreite zu Kanallänge jedes p-Kanal-Lasttransistors TL 2 und TL 3 unterschiedlich gewählt, und zwar so. daß das erstere Verhältnis kleiner ist als letzteres. Auf diese Weise kann die Verstärkung im Sinne einer Erhöhung
4t> so eingestellt werden, daß die Verstärkungsgeschwindigkeit nicht entsprechend abnimmt.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. CMOS-Verstärker mit zwei Eingangs-MOS-Transistoren eines ersten Kanaltyps, deren Source-Elektroden zusammengeschaltet sind, während ihre Gate-Elektroden zur Abnahme eines Differentialeingangssignals zwischen sich geschaltet sind, mit wenigstens zwei Last-MOS-Transistoren eines zweiten Kanaltyps, deren Drain-Elektroden mit den Drain-Elektroden der Eingangs-MOS-Transistoren verbunden sind, wobei die Gate-Elektroden der Last-MOS-Transistoren mit der Drain-Elektrode des ersten Eingangs-MOS-Transistors verbunden ist, dadurch gekennzeichnet, daß zu jedem Last-MOS-Transistor (TLl, 7X3) ein weiterer Last-MOS-Transistor (TL 2, TLA) des zweiten Kanaltyps· mit seiner Source-Drain-Strecke parallel geschalte·, ist, und daß die Gate-Elektroden der weiteren Last-MOS-Transistoren (TL 2, TL A) mit der Drain-Elektrode des zweiten Eingangs-MOS-Transistors (T2) verbunden sind.
2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß erster und zweiter Kanaltyp der n-Kanaltyp bzw. der p-Kana,typ sind.
3. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis von Kanalbreite zu Kanallange von erstem bis viertem Last-MOS-Transistor (TL 1 - TL 4) größer ist als dasjenige der beiden Eirigangs-MOS-Transistorenf7"l, 7"2).
4. Verstärker nac'. Ansp jch 1, dadurch gekennzeichnet, daß die Verhältnisse von Kanalbreite zu Kanallänge von erstem ois vi< tem Last-MOS-Transistor (TLl-TLA) jeweils praktisch gleich groß sind.
5. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß das Verhältnis von Kanalbreite zu Kanallänge von erstem und viertem Last-MOS-Transistor (TL 1, TL A) kleiner ist als dasjenige von zweitem und drittem Last MOS-Transistor (TL2. TL 3).
DE3034507A 1979-09-13 1980-09-12 CMOS-Verstärker Expired DE3034507C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54116771A JPS6032912B2 (ja) 1979-09-13 1979-09-13 Ｃｍｏｓセンスアンプ回路

Publications (2)

Publication Number Publication Date
DE3034507A1 DE3034507A1 (de) 1981-03-19
DE3034507C2 true DE3034507C2 (de) 1982-06-24

Family

ID=14695313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3034507A Expired DE3034507C2 (de) 1979-09-13 1980-09-12 CMOS-Verstärker

Country Status (4)

Country Link
US (1) US4479202A (de)
JP (1) JPS6032912B2 (de)
DE (1) DE3034507C2 (de)
GB (1) GB2060300B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850528U (ja) * 1981-09-30 1983-04-05 リコーエレメックス株式会社 差動型コンパレ−タ
JPS60211693A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd Ｍｏｓ増幅回路
JPS613389A (ja) * 1984-06-15 1986-01-09 Hitachi Ltd 記憶装置
US4634901A (en) * 1984-08-02 1987-01-06 Texas Instruments Incorporated Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout
JPS6148192A (ja) * 1984-08-11 1986-03-08 Fujitsu Ltd 半導体記憶装置
US4618785A (en) * 1984-09-06 1986-10-21 Thomson Components - Mostek Corporation CMOS sense amplifier with level shifter
US5587952A (en) * 1984-12-17 1996-12-24 Hitachi, Ltd. Dynamic random access memory including read preamplifiers activated before rewrite amplifiers
US4649301A (en) * 1985-01-07 1987-03-10 Thomson Components-Mostek Corp. Multiple-input sense amplifier with two CMOS differential stages driving a high-gain stage
JPS61224192A (ja) * 1985-03-29 1986-10-04 Sony Corp 読出し増幅器
JPS61237290A (ja) * 1985-04-12 1986-10-22 Sony Corp ビツト線駆動回路
US4658160A (en) * 1985-10-01 1987-04-14 Intel Corporation Common gate MOS differential sense amplifier
JPS6292199A (ja) * 1985-10-17 1987-04-27 Nec Ic Microcomput Syst Ltd メモリ回路
US4905189B1 (en) * 1985-12-18 1993-06-01 System for reading and writing information
JPS62192997A (ja) * 1986-02-20 1987-08-24 Toshiba Corp カレントミラ−型センスアンプ
US4701644A (en) * 1986-08-13 1987-10-20 Harris Corporation Low power sense amplifier
EP0258715B1 (de) * 1986-08-15 1994-06-08 Nec Corporation Statischer Direktzugriffspeicher einer Bi-CMOS-Konstruktion
US4949306A (en) * 1987-06-19 1990-08-14 Hitachi, Ltd. Sense circuit and semiconductor memory having a current-voltage converter circuit
US4888503A (en) * 1987-10-13 1989-12-19 Intel Corporation Constant current biased common gate differential sense amplifier
DE68905240T2 (de) * 1988-06-01 1993-07-15 Nec Corp Halbleiterspeichereinrichtung mit hochgeschwindigkeits-lesevorrichtung.
JPH07105674B2 (ja) * 1989-04-06 1995-11-13 日本電気株式会社 半導体差動増幅回路
US4964083A (en) * 1989-04-27 1990-10-16 Motorola, Inc. Non-address transition detection memory with improved access time
NL8901344A (nl) * 1989-05-29 1990-12-17 Philips Nv Geintegreerde geheugenschakeling met een leesversterker.
US5241504A (en) * 1989-05-29 1993-08-31 U.S. Philips Corp. Integrated memory comprising a sense amplifier
JPH0492287A (ja) * 1990-08-08 1992-03-25 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ
JP2673395B2 (ja) * 1990-08-29 1997-11-05 三菱電機株式会社 半導体記憶装置およびそのテスト方法
JPH04356799A (ja) * 1990-08-29 1992-12-10 Mitsubishi Electric Corp 半導体記憶装置
US5089726A (en) * 1990-11-29 1992-02-18 International Business Machines Corporation Fast cycle time clocked amplifier
JPH04214297A (ja) * 1990-12-13 1992-08-05 Mitsubishi Electric Corp 増幅回路
JP2672721B2 (ja) * 1991-05-27 1997-11-05 株式会社東芝 センスアンプ回路
JP2939027B2 (ja) * 1991-10-31 1999-08-25 三菱電機株式会社 半導体記憶装置
FR2691307A1 (fr) * 1992-05-18 1993-11-19 Lausanne Ecole Polytechnique F Circuit intermédiaire entre un circuit logique à basse tension et un étage de sortie à haute tension réalisés dans une technologie CMOS standard.
US5389841A (en) * 1993-09-01 1995-02-14 Matsushita Electric Industrial Co., Ltd. Differential transmission circuit
JPH07147086A (ja) * 1993-11-02 1995-06-06 Nec Corp ダイナミック型半導体記憶装置
US5422529A (en) * 1993-12-10 1995-06-06 Rambus, Inc. Differential charge pump circuit with high differential and low common mode impedance
KR100335493B1 (ko) * 1999-10-27 2002-05-04 윤종용 데이터 라인 센스앰프부의 센싱 효율을 균일하게 하는 반도체 메모리장치
US6825724B2 (en) * 2002-12-16 2004-11-30 Intel Corporation Amplifier and method for processing signals
JP5838650B2 (ja) * 2011-08-16 2016-01-06 株式会社ソシオネクスト 出力回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509379A (en) * 1966-04-15 1970-04-28 Rca Corp Multivibrators employing transistors of opposite conductivity types
US3916430A (en) * 1973-03-14 1975-10-28 Rca Corp System for eliminating substrate bias effect in field effect transistor circuits
US3947778A (en) * 1974-09-11 1976-03-30 Motorola, Inc. Differential amplifier
US4048575A (en) * 1974-09-11 1977-09-13 Motorola, Inc. Operational amplifier
DE2542403A1 (de) * 1974-11-26 1976-08-12 Rca Corp Komparatorschaltung
US4103345A (en) * 1975-04-28 1978-07-25 Tokyo Shibaura Electric Co., Ltd. Semiconductor memory with data detection circuit
JPS5342633A (en) * 1976-09-30 1978-04-18 Toshiba Corp Voltage sense circuit of semiconductor memory device
US4169233A (en) * 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
US4162540A (en) * 1978-03-20 1979-07-24 Fujitsu Limited Clocked memory with delay establisher by drive transistor design
JPS5827915B2 (ja) * 1978-07-28 1983-06-13 富士通株式会社 リセット回路

Also Published As

Publication number Publication date
JPS6032912B2 (ja) 1985-07-31
US4479202A (en) 1984-10-23
DE3034507A1 (de) 1981-03-19
GB2060300A (en) 1981-04-29
GB2060300B (en) 1983-06-29
JPS5641587A (en) 1981-04-18

Similar Documents

Publication Publication Date Title
DE3034507C2 (de) CMOS-Verstärker
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2946803C2 (de)
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE4337499A1 (de) Ringoszillator und Konstantspannungserzeugungsschaltung
DE60315631T2 (de) Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang
DE3332751C2 (de)
DE19519794A1 (de) Halteschaltung
DE3520025A1 (de) Statischer mosram
DE10219649C1 (de) Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle
DE3923632A1 (de) Versorgungsspannungswandler fuer hochverdichtete halbleiterspeichereinrichtungen
DE2647892A1 (de) Eingabepufferschaltung
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
DE19951620B4 (de) Differentialverstärkerschaltung
DE2646653C3 (de)
DE10113714A1 (de) Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement
DE4226844A1 (de) Datenuebertragungsschaltkreis
DE69723227T2 (de) Hochpräzisionsanalogleseschaltkreis für Speichermatrizen, insbesondere für Flash-Analogspeichermatrizen
DE2802595A1 (de) Schaltungsanordnung mit feldeffekttransistoren zur spannungspegelumsetzung
DE4331542C2 (de) Eingabeschaltung für integrierte Halbleiterschaltungsvorrichtung
DE3740314A1 (de) Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher
DE2360378A1 (de) Speicherzelle
DE2106623A1 (de) Schaltungsanordnung zur Erzeugung eines Spannungssignals mit drei unterschied liehen Pegeln

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8365 Fully valid after opposition proceedings
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee