DE3111555C2 - Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung - Google Patents

Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung

Info

Publication number
DE3111555C2
DE3111555C2 DE3111555A DE3111555A DE3111555C2 DE 3111555 C2 DE3111555 C2 DE 3111555C2 DE 3111555 A DE3111555 A DE 3111555A DE 3111555 A DE3111555 A DE 3111555A DE 3111555 C2 DE3111555 C2 DE 3111555C2
Authority
DE
Germany
Prior art keywords
information
memory
signal
stored
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3111555A
Other languages
English (en)
Other versions
DE3111555A1 (de
Inventor
Toshifumi Minamiashigara Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3111555A1 publication Critical patent/DE3111555A1/de
Application granted granted Critical
Publication of DE3111555C2 publication Critical patent/DE3111555C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3177Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store

Abstract

Mehrere aufeinanderfolgende Informationssignale werden in einem Speicher unter Berücksichtigung der früheren Aufzeichnung der Informationssignale gespeichert. Die Häufigkeit des Auftretens ein und derselben Information wird gezählt, und bei Änderung der Information werden der momentane Zählerstand und die neu erzeugte Information im Speicher gespeichert. Dieses Verfahren gestattet die Speicherung von mehr Information in einem Speicher kleiner Speicherkapazität.

Description

dadurch gekennzeichnet, daß dann, wenn im Vergleichsschritt keine Gleichheit ermitteh: wird, der Zählerstand ausgewertet wird, derart, daß bei Zählerstand 0 nur die neu erzeugte information in den Speicher eingeschrieben wird, während beim Zählerstand ungleich 0 in bekannter Weise die neu erzeugte Information und der ihr zugeordnete Zählerstand in den Speicher eingeschrieben werden.
2. Verfahren zum Speichern von Information nach Anspruch 1, dadurch gekennzeichnet, daß die Information in mehrere Informationsposten gruppiert ist, und die Vergleichs-, Inkrementier- und Einschreibschritte zeitlich aufeinanderfolgend in zeitlich verzahnter Verarbeitung für jeden Informationsposten ausgeführt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim Ein-chreibschritt Zählerstand und Information jeweils mit einem dazugefügten Unterscheidungs-Bit eingeschrieben werden.
4. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Information aus einem Signal, das über eine Eingabe/ Ausgabe-Schnittstellenleitung (E/A-Schnittstellenleitung) in ein Informationsverarbeitungssystem eingespeist wird, besteht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Information umfaßt:
45
— den E/A-Zustand auf einer BUS · IN-Leitung im Zeitpunkt der Abgabe eines STATUS · IN-Signals und
— eine E/A-Adresse und einen Befehl auf einer BUS ■ OUT-Leitung unmittelbar vor der Abgabe des STATUS · IN-Signals
(BUS = Sammelschiene, STATUS = Zustand,
IN = ein, OUT= aus).
6. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 zur zeitlich aufeinanderfolgenden Speicherung der früheren Aufzeichnung von Steuer-Informationssignalen, die zwischen einer zentralen Verarbeitungseinheit und einer Eingabe/Ausgabe-Steuereinheit über einen Informationsbus ausgetauscht werden, mit
einem Speicher (43), der die frühere Aufzeichnung der Informationssignale speichert,
mehreren ersten Registern (71, 72, 73), die mit dem Informationsbus (3) verbunden sind und mehrere Informationsposten, die in dem Speicher (43) abgespeichert werden sollen, zwischenspeichern,
mehreren zweiten Registern (81,82,83). die mit den ersten Registern verbunden sind, und die zuvor in den ersten Registern abgespeicherte Informationssignale immer wenn neue Information in die ersten Register eingespeichert wird, zwischenspeichern,
einem mit den ersten und zweiten Registern verbundenen Vergleicher (41), der jeweils gleichartige Informationsposten der neuen und der früheren Informationssignale vergleicht,
mehreren den Informationsposten zugeordneten Zählern (61, 62, 63), die mit dem Vergleicher (41) verbunden sind, und einen dem jeweiligen Informationsposten zugeordneten Zählerstand inkrementieren, wenn der Vergleicher (41) Koinzidenz zwischen den dem jeweiligen ersten und zweiten Register zugeführten Informationssignalen erfaßt,
gekennzeichnet durch
einen Diskriminator (42), der ermittelt, ob der Zählerstand des jeweiligen Zählers (61,62,63), der dem durch den Vergleicher verglichenen Informationssignal zugeordnet ist, O ist oder nicht und
eine Zugriffseinheit (44,48,52-60, 65, 91-94), die in Abhängigkeit vom Ergebnis des Diskriminators (42) die in den Speicher (43) einzuspeichernden Daten wählt, wenn der Vergleicher (41) Nichtkoinzidenz zwischen den zwei anliegenden Informationssignalen der jeweiligen Informationsposten erfaßt, wobei die Zugpiffseinrichtung die neuen Informationssignale des jeweiligen ersten Registers (71, 72, 73) in den Speicher (41) einspeichert, wenn der Zählerstand des jeweiligen, dem Informationsposten zugeordneten Zählers (61, 62, 63) 0 ist, während die Zugriffseinrichtung beim Zählerstand ungleich 0 in bekannter Weise die neu erzeugte Information im jeweiligen ersten Register (71, 72, 73) und den ihr zugeordneten Zählerstand in den Speicher (43) einschreibt (F ig. la, Ib).
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung, gemäß den Oberbegriffen der Ansprüche 1 und 6.
Aus der DE-OS 21 09 658 ist ein Verfahren und eine Vorrichtung gemäß den Oberbegriffen der Ansprüche 1 und 6 bekannt.
Bei dem bekannten Verfahren zum Speichern von Information wird die frühere Aufzeichnung mehrerer zeitlich aufeinanderfolgender Informationen in einem Speicher gespeichert, indem die neu auftretende Information mit vorher erzeugter Information verglichen, ein Zählerstand, wenn bei dem Vergleichsschritt Gleichheit ermittelt wird, inkrementiert und die neu erzeugte Information zusammen mit dem Zählerstand in den Speicher eingeschrieben wird, wenn im Vergleichsschritt keine Gleichheit ermittelt wird. Die aus der DE-OS 09 658 bekannte Datenverarbeitungseinrichtiing zum fortlaufenden Überwachen mehrerer digitaler Variabler weist gemäß der Fig. 1 der DE-OS 21 09 658 eine Datenverarbeitungseinrichtung auf, die Information von mehreren Informationskanäleii erhält.
Zur Datenreduktion weist die Datenverarbeitungseinrichtung gemäß F i g. 2 auf
einen als UOI-Bit-Umlaufspeicher gestalteten Speicher, der die frühere Aufzeichnung der Informationssignalle speichert,
Datenregister, die die neue Information speichern,
eine mit dem Datenregister and dem Speicher verbundene Vergleichseinrichtung, die die alte Information mit der neuen Information vergleicht, und
eine Zähleinrichtung, die mit der Vergleichseinrichtung verbunden ist und einen Zählerstand inkrementiert wenn die Vergleichseinricht'ing die Koinzidenz zwischen den zwei von den Registern eingespeicherten Informationssignalen erfaßt hai.
Unabhängig davon, ob der Zählerstand (Zeiirang) 0 war, werden, wenn keine Obereinstimmung festgestellt wird, sowohl die neu erzeugte Information als auch der Zählerstand in dem Speicher abgespeichert
Aus diesem Grunde benötigt der Speicher der DE-OS 21 09 658 eine große Kapazität
Informationsänderungen der jeweiligen der Datenverarbeitungseinrichtung der DE-OS 21 09 658 zugeführten Kanäle werden in regelmäßigen Abständen durch den Vergleicher auf Veränderungen geprüft AUe 2 Sekunden gelangen die Daten von den überwachten Kanälen in das Register. Alle 30 Sekunden zugleich mit der serienmäßigen Ausgabe der Daten-Bits, die der gegenwärtigen Information entsprechen, aus cam Speicher, wird der Inhalt des Datenregisters in Gesialt eines sogenannten T-Signals ausgespeichert Sind der Datenanteil der gegenwärtigen Information und die aus dem Datenregister stammenden Daten einander gleich, so gibt der Vergleicher kein Signal ab.
Die in dem Datenregister gespeicherten Daten werden alle 2 Sekunden ergänzt Hat sich der Informationszustand des betreffenden Kanals geändert dann stimmt mindestens 1 Bit, das dem Vergleicher aus dem Speicher zufließt, nicht mit dem entsprechenden Bit des T-Signals überein. Dieses Ungleichheitssignal wird dazu verwendet, den neuen Informationszustand in den Speicher einzuschreiben.
Da somit der Informationszustand mit konstanter Periode abgetastet wird, kann ein Wechsel innerhalb dieser konstanten Periode nicht korrekt erfaßt werden.
Dagegen ist es Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung zur Informationsspeicherung unter Berücksichtigung früher abgespeicherter Informationen der Häufigkeit des Auftretens ein- und derselben Information zu schaffen, die eins Informationsänderung sicher erfassen kann und die benötigte Speicherkapazität verringert.
Die Lösung der obigen Aufgabe geschieht bei einem Verfahren gemäß dem Oberbegriff des Anspruchs 1 erfindungsgemäß durch die in dessen Kennzeichen angegebenen Merkmale.
Die Unteransprüche 2 bis 5 kennzeichnen vorteilhafte Ausbildungen davon.
Der Unteranspruch 6 kennzeichnet eine Vorrichtung zur Durchführung des Verfahrens gemäß Anspruch 1.
Der Vorteil der erfindungsgemäßen Lehre besteht darin, daß bei Speicherung von sequentieller Information die Speicherkapazität sehr klein sein kann, was die Speichernutzung beträchtlich verbessert. Das erfindungsgemäße Verfahren ist besonders vorteilhaft, wenn dieselbe Information mit einer großen Häufigkeit wieder auftritt. Ein weiterer Vorteil ist darin zu sehen, daß ein Wechsel der Information mit Sicherheit erfaßt wird.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigt
F i g. 1 a und I b das Blockschaltbild des Logik-Verfolgers gemäß einem Ausführungsbeispiel der Erfindung;
F; g. 2 den Zusammenhang zwischen F i g. 1 a und 1 b sowie
Fig.3 das Signal-Zeit-Diagramm der ZE-Startfolge auf der E/A-Schnittstellen-Leitung;
- F i g. 4 das Signal-Zeit-Diagramm von F i g, la und 1 b sowie
F i g. 5a und 5b Tabellen mit dem Schreibzustand des Speichers eines herkömmlichen Logik-Verfolgers und des Speichers des Logik-Verfolgers von F i g. la und Ib.
Fig.la und Ib zeigen zusammengenommen das
Blockschaltbild eines Logik-Verfolgers gemäß einem Ausführungsbeispiel der Erfindung. Der Logik-Verfolger ist gemäß Fi g. 2 aus den Schaltungen von Fi g. la und 1 b zusammengesetzt
Der Logik-Verfolger ist über die E/A-Schnittstellen-Leitung 3 an die ZEX und ein E/A-Steuerwerk (IOC) angeschlossen. Die E/A-Schnittstellen-Leitung 3 umfaßt
eine BUS - OUT-Leitung zur Übertragung von Daten, Befehlen und E/A-Adressen an die IOC, eine BUS ·. IN-Leitung zur Übertragung von Daten und E/A-Adressen an die ZE, eine ADDRESS - OUT-Leitung zur Übertragung eines ADDRESS - OUT-Signals, das anzeigt, daß eine E/A-Adresse in die BUS · Οϊ.ΓΓ-Leitung eingespeist worden ist, eine COMMAND · OUT-Leitung zur Übertragung eines COMMAND · OLrT-Signals, das anzeigt daß ein Befehl an die BUS · OUT-Leitung abgegeben worden ist und eine STATUS · IN-Leitung
zur Übertragung eines STATUS - IN-Signais, das anzeigt daß ein E/A-Zustand der BUS · IN-Leitung mitgeteilt worden ist Eine derartige E/A-Schnittstellen-Leitung ist an sich bekannt
Es gibt eine Signalfolge, durch die das IOC von der ZE 1 gestartet wird. Bei Start dieser Folge treten eine E/A-Adresse, ein Befehl und ein E/A-Zustand auf der E/A-Schnittstellen-Leitung 3 gemäß F i g. 3 auf. Der Logik-Verfolger von F i g. la und Ib speichert diese Informationssignale bei jedem Auftreten der Folge. Fig.3 zeigt nur die zur Erläuterung der Folge notwendigen Signale.
Der Logik-Verfolger hat drei erste Register 71—73, die mit der E/A-Schnittstelien-Leitung 3 verbunden sind. Das erste Register 71 speichert den Inhalt der BUS · OUT-Leitung oder der E/A-Adresse je nach Vc.derflanke des ADDRESS · OUT-Signals. Das erste Register 72 speichert den Inhalt der BUS · OUT-Leitung oder des Befehls je nach Vorderflanke des COMMAND · OUT-Signals. Das erste Register 73 speichert den Inhalt der BUS · IN-Leitung oder den E/A-Zustand je nach Vorderflanke des STATUS · IN-Signals.
Wenn die ersten Register 71—73, die die E/A-Adresse, den Befehl und den E/A-Zustand (im folgenden mit A, B bzw. C bezeichnet) speichern, gesetzt sind, werden die Informationssignale, die dort gespeichert worden sind, zu zweiten Registern 81, 82 bzw. 83 übertragen, kurz bevor die Signale A, B und C in den ersten Registerr 71 —73 gespeichert werden.
Der Logik-Verfolger besitzt auch einen Vergleicher 41 zum Vergleich*fas Inhalts der ersten Register 7ΐ—73 mit dem der zweiten Register 81—83, Zähler 61—63 zum Zählen der Häufigkeit des Auftretens der Informationssignale A, B und C, einen Diskriminator 42, de=- einen Zählerstanu Null der Zähler 61—63 erfaßt, einen Speicher 43, in dem die Informationssignale A, B und C zu speichern sind, einen Adreß-Zähler 40 zum Fxzeugen der Schreibadresse für den Speicher 43, eine Steuereinheit 44 zur Einspeisung eines Ansteuersignals und eines Taktsignals in jedes zu steuernde Element usw.
Der Adreß-Zähler 40 ist anfangs auf Null gesetzt. Sobald einmal in den Speicher 43 eingeschrieben worden ist, wird der Inhalt des Adreß-Zählers 40 um 1 erhöht, um immer die Adresse anzuzeigen, in die die nach-
ste Information gespeichert ist. Der Adreß-Zähler 40 kann so aufgebaut sein, daß der Inhalt auf Null zurückgesetzt wird, wenn sein maximaler Zählerstand überschritten worden ist. Daher kann der Speicher 43 mehrmals bei der gleichen Adresse einschreiben. Der Grund dafür ist, daß die in den Speicher 43 einzuspeichernde Information nur die neueste Information sein soll.
Die Steuereinheit 44 ist über eine Signalleitung 45 mit der STATUS · IN-Leitung der E/A-Schnittstellen-Leitung 3 verbunden und nimmt die Verarbeitung auf, sobald das STATUS ■ IN-Signal abgefallen ist. Die Steuereinheit 44 gibt nacheinander Ansteuersignale SEL A, SEL B und SEL C an drei Selektoren 46-48 ab, um deren Betrieb zu steuern. Zwischenzeitlich werden Taktsignale CLl, CL 2 und CL 3 nacheinander zugeführt, um den Betrieb der Zähler 61 —63 und einer Verknüpfungsglied-Gruppe zu steuern. Schließlich wird ein Taktsignal CL 4 zugeführt, damit der Inhalt der ersten Register 71—73 zu den zweiten Registern 81—83 übertragen werden kann, um so eine Ein-Zyklus-Verarbeitung abzuschließen.
Auf diese Weise verarbeitet der Logik-Verfolger 5 die Informationssignale A. B und C im Zeitmultiplex-(time-sharing)- Betrieb.
Es sei jetzt die Verarbeitung des Informationssignais A beschrieben.
Zuerst sei beschrieben, daß der Inhalt des ersten Registers 71 gleich dem des zweiten Registers 81 ist (erster Fall). In diesem Fall werden das Taktsignal CL 2 von der Steuereinheit 44, das Gleichheits-Ausgangssignal vom Vergleicher 41 und das Ansteuersignal SEL A in ein UND-Glied 49 eingespeist, damit dieses ein Ausgangssignal abgibt, das den Zähler 61 hochzählt. Gleichzeitig werden, da ein NICHT-Glied 50 eine Ausgangsleitung 51 abschaltet, UND-Glieder 52 und 53 geschlossen. Daher liegt an einer Schreibbefehlleitung 54 kein Ausgangssignai an, um den Speicher 43 aus dem Scnreibbetrieb abzuschalten.
Wenn der Inhalt des ersten Registers 71 nicht gleich dem des zweiten Registers 81 und der Inhalt des Zählers 61 gleich Null ist (zweiter Fall), erregt das NICHT-Glied 50 die Ausgangsleitung 51. damit das UND-Glied 53 ein Ausgangssignal zusammen mit dem Taktsignal CL 3 erzeugt. Daher erzeugt das ODER-Glied 52 ein Ausgangssignal auf der Schreibbefehlleitung 54, um den Speicher 43 zum Einschreiben zu veranlassen und den Adreß-Zähler^ nach dem Schreibvorgang hochzuzählen.
Andererseits wird der Inhalt des Zählers 61 über den Selektor 48 zum Null-Zählerstand-Anzeiger 42 unter Mitwirkung des Ansteuersignals SELA übertragen. Wenn der Null-Zählerstand-Anzeiger 42 einen Null-Zählerstand erfaßt, wird das UND-Glied 56 geöffnet, so daß das Ausgangssignal des Seiektors 46 oder der Inhalt des ersten Registers 71 über ein ODER-Glied 57 und eine Schreibdatenleitung 58 zum Speicher 43 gelangen können. Gleichzeitig werden zwei Bits »0</ und »0«, die den Inhalt des ersten Registers 71 als Information A anzeigen, über Signalleitungen 59 und 60 zum Speicher 43 übertragen, wo sie unter derselben Adresse gespeichert werden. Die Indizes »0« und »0« werden in diesem Fall durch die Ansteuersignale SEL B und SEL C zugeführt, die nicht auftreten, wenn das Ansteuersignal SEL A auftritt.
Wenn der Inhalt des ersten Registers 71 ungleich dem des zweiten Registers 81 und der inhalt des Zählers 61 ungleich Null ist (dritter Fall), erregt das NICHT-Glied 50 die Ausgangsleitung 51 und wird der Inhalt des Zählers 61 über den Selektor 48 zum Null-Zählerzustand-Anzeiger 42 unter Mitwirkung des Ansteuersignals SELA übertragen. Wenn der Null-Zählerstand-Anzciger 42 keinen Zählerstand Null erfaßt, wiid der Ausgang eines NICHT-Glieds93 erregt, um ein UND-Glied 94 zu öffnen. Entsprechend werden das Ausgangssignal des UND-Glieds 94 und das Taktsignal CL 1 in das UND-Glied 52 eingespeist, das dann ein Ausgangssignal über ein ODER-Glied 55 an die Schreibbefehlleitung 54 abgibt. Damit werden der Speicher 43 und der Adreß-Zähler 40 angewiesen, zu schreiben bzw. hochzuzählen.
Andererseits ist, da der Ausgang des NICHT-Glicds 93 erregt ist, das UND-Glied 65 offen, so daß das Ausgangssignal des Seiektors 48 in den Speicher 43 über ein ODER-Glied 57 und eine Datenschreibleitung 58 cinge-
Ί5 speist wird. Gleichzeitig werden zwei Bits von Indizes »1« und »!«,die die gespeicherten Daten als den Zählerstand anzeigen, in den Speicher 43 unter derselben Adresse über die Signalleitungen 49 und 60 eingeschrieben, in diesem Faii werden die indizes »i« und »!« vom
:io UND-Glied 94 über die ODER-Glieder 91 bzw. 92 und die Signalleitungen 59 bzw. 60 zugeführt.
Der obige Zählerstand wird synchron zum Taktsignal CL 1 eingeschrieben und dann, wenn das Taktsignal CL 2 erzeugt ist, werden in das UND-Glied 95 mil dem
:25 Taktsignal CL 2 das Ausgangssignal 51 vom NICI IT-Glied 50 und das Ansteuersignal SEL A eingespeist, um ein Ausgangssignal für das Rücksetzen des Zählers 61 zu er^-eugen. Wenn der Zähler 61 rückgesetzt ist, wird der Inhalt Null, so daß derselbe Betrieb wie im zweiten Fall abläuft, und zwar mit dem Ergebnis, daß der Inhalt des ersten Registers 71 und die indizes »0« sowie »0« im Speicher 43 gespeichert sind.
Obwohl die Informationssignale B und C nacheinander in derselben Weise wie die Information A durch den Logik-Verfolger verarbeitet werden, sind die Indizes für die Informationssignale B und C verschieden, nämlich gleich »0«, »1« bzw. »!«>-. »ü«. in diesem FaH sind die Indizes für die Informationen B. C die Ansteuersignale SEL Bbzw. SEL C, die über das ODER-Glied 91 bzw. 92
W der Signalleitung 59 bzw. 60 zugeführt werden.
Wenn schließlich ein Taktsignal CL 4 von der Steuereinheit 44 den zweiten Registern 81 —83 zugeführt wird, wird der Inhalt des ersten Registers 71 —73 zu den zweiten Registern 81—83 übertragen, so daß eine Ein-Zy-
♦5 klus-Verarbeitung beendet ist.
F i g. 4 zeigt das Signal-Zeit-Diagramm für die Schaltung von Fig. la und Ib, und zwar den Zustand der Signale, der Signalleitungen und der Register. In F i g. 4 ist die Periode des STATUS · IN-Signals, das auf der Leitung 45 auftritt, eine Ein-Zyklus-Verarbeit"ngs-Periode für die jeweiligen Informationssignale A. B und C Außerdem ist, da die Informationssignale A. B und C in die ersten Register 71—73 zwischen dem Taktsignal CL4 und dem nächsten STATUS · IN-Signal gesetzt werden, das Zeitintervall zwischen beiden Signalen tatsächlich lang genug, jedoch ist zur Vereinfachung der Zeichnung das Zeitintervall gepreßt worden.
F i g. 5a und 5b zeigen den Vergleich des Speicherinhalts, erhalten mit herkömmlichem Stand der Technik, mit erfindungsgemäß erhaltenem. Fig.5a zeigt die Information in dem Speicher des herkömmlichen Stands der Technik. Unter den Adressen 0—173 sind 58 Sätze von Informationssignalen A. B und C nacheinander gespeichert, wobei ein Satz davon bei jedem Vcrarbei-
b5 tungs-Zykius gespeichert wird. F i g. 5b zeigt die information im Speicher 3 gemäß der Erfindung. Unter den Adressen 0—23 sind geänderte Informationen und eine fortlaufende Anzahl von Häufigkeiter, für jeden der 58
Vcrarbcilungs-Zyklen gespeichert. F i g. 5a und 5b zeigen dieselbe gespeicherte Information, woraus ersichtlich ist, daß die Speicherkapazität von F i g. 5 etwa 'Λ bis V8 der von F i g. 5a beträgt.
Gemäß Fig.5b betrifft die Verarbeitung des ersten Zyklus drei verschiedene Werte, so daß /4 1,0 2 und C1 unter den Adressen 0 bis 2 gespeichert sind, und betrifft die Verarbeitung des zweiten Zyklus zwei verschiedene Werte nur für B und C, so daß B 2 und C2 unter den Adressen 3 bzw. 4 gespeichert sind. Dann betrifft die Verarbeitung des dritten Zyklus einen verschiedenen Wert nur für C. so daß C3 unter der Adresse 5 gespeichert ist, und die Verarbeitung des vierten Zyklus betrifft zwei verschiedene Werte nur für A und C, so daß A 4 und C4 unter den Adressen 7 und 8 gespeichert sind. Beim vierten Zyklus wird zur Aufzeichnung der Häufigkeit der Verarbeitung ein und desselben Werts festgestellt, daß dreimal A 1 übertragen worden ist, bis A 4 (der inhait des Zählers ei) und ais Ergebnis »3« unter der Adresse 6 gespeichert wird. Ähnlich wird, wenn die Verarbeitung des 58. Zyklus kommt, die Häufigkeit »50«, derselbe Wert verarbeitet und werden die geänderten Werte von A. B und C unter den Adressen 18—23 gespeichert.
Die informationssignale, die in den Speicher 43 eingeschrieben sind, wenn z. B. eine Störung auftritt, werden über eine Signalleitung 98 nacheinander gelesen und zu einer optischen Ausgabeeinheit wie einem Sichtgerät oder einem Drucker übertragen. Bediener zur Wartung oder Einstellung werten die angezeigte Information am Ausgabewerk aus, um die Störsignale zu suchen.
Das STATUS · IN-Signal wird nicht nur in der ZE-Startfolge wie gemäß F i g. 3 erzeugt, sondern auch in anderen Folgen. Das heißt, zu der Zeit, wo das Einschreiben in den Speicher 43 veranlaßt wird, gilt ein ähnlicher Ablauf wie nach der vorhergehenden Beschreibung, in diesem Fa!! sind jedoch die E/A*Adresse und der Befehl nicht notwendigerweise eingeschlossen.
Das erläuterte Ausführungsbeispiel der Erfindung kann in verschiedener Hinsicht abgewandelt werden.
Die in den Speicher einzuspeichernde Information ist nicht nur auf das Signal begrenzt, das an der E/ASchnittstellen-Leitung des Informationsverarbeitungssyslcms auftritt, sondern kann auch Information in anderen elektronischen Geräten sein.
Wenn neue Information und frühere Information ungleich sind, werden der Zählerstand und dann die neue Information in den Speicher eingespeichert, wie oben beschrieben wurde, jedoch kann die Schreib-Reihenfolge umgekehrt werden.
Obwohl der Zählerstand und die neue Information unter benachbarten Adressen des Speichers, nämlich mit einem Adressenabstand von 1, eingeschrieben worden sind, kann der Abstand zwischen beiden Adressen auch viel größer sein.
Wesentlich ist nur, den Zählerstand und die neu erzeugte Information unter Adressen des Speichers zu speichern, die einen vorgegebenen Abstand einhalten. Daher können die Bediener für Wartung oder Einstellung den Zählerstand und die neu erzeugte Information durch Berücksichtigung des Adressen-Abstands lesen, wenn sie den Speicher-Inhalt überprüfen.
Wenn der Zählerstand und die neu erzeugte Information unter benachbarten Adressen eingeschrieben worden sind, wird die Adressen-Steuerung des Speichers außerordentlich einfach.
Obwohl im oben erläuterten Ausführungsbeispiel drei verschiedene Informationssignale im Speicher gespeichert worden sind, können vier und mehr verschiedene Informationssignale oder auch nur ein einziges Informationssignal gespeichert werden. Ersterer Fall erfordert eine Erhöhung der Bit-Anzahl des Indexes, wäh· rend im letzteren Fall die Bit-Anzahl nur zwischen Information und Häufigkeit oder einem Bit des Indexes unterscheiden muß.
Obwohl drei verschiedene Informationssignale im selben Speicher wie oben beschrieben gespeichert worden sind, können verschiedene Speicher zum Speichern jedes Index-Bits vorgesehen sein.
Obwohl der beschriebene Logik-Verfolger verschiedene Arten von Registern, Zählern, Vergleichern od. dgl. besitzt, kann auch ein Universal-Rechner oder
is ein Mikrorechner benutzt werden, der Register und Operations-Schaltungen aufweist. In diesem Fall ist jedoch der Informationsfluß in einem Mikrorechner durch das Programm gesteuert.
Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zum Speichern von Information, indem die frühere Aufzeichnung mehrerer zeitlich aufeinanderfolgender Informationen in einem Speicher gespeichert wird, mit folgenden Schritten:
— Vergleich neu auftretender Information mit vorher erzeugter Information;
— Inkrementieren eines Zählerstands, wenn bei dem Vergleichsschritt Gleichheit ermittelt wird; und
— Einschreiben zumindest der neu erzeugten Information in den Speicher, wenn im Vergleichs- u schritt keine Gleichheit ermittelt wird,
DE3111555A 1980-03-31 1981-03-24 Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung Expired DE3111555C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4267380A JPS56140451A (en) 1980-03-31 1980-03-31 Log information holding device

Publications (2)

Publication Number Publication Date
DE3111555A1 DE3111555A1 (de) 1982-04-29
DE3111555C2 true DE3111555C2 (de) 1985-04-18

Family

ID=12642540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3111555A Expired DE3111555C2 (de) 1980-03-31 1981-03-24 Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung

Country Status (4)

Country Link
US (1) US4446516A (de)
JP (1) JPS56140451A (de)
DE (1) DE3111555C2 (de)
GB (1) GB2073459B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58140899A (ja) * 1982-02-16 1983-08-20 ソニ−・テクトロニクス株式会社 ロジツク信号表示方法
US4553171A (en) * 1984-01-27 1985-11-12 Xerox Corporation Tile encoding in image printing
US4796003A (en) * 1984-06-28 1989-01-03 American Telephone And Telegraph Company Data compaction
US4775932A (en) * 1984-07-31 1988-10-04 Texas Instruments Incorporated Computer memory system with parallel garbage collection independent from an associated user processor
US4758944A (en) * 1984-08-24 1988-07-19 Texas Instruments Incorporated Method for managing virtual memory to separate active and stable memory blocks
US5434568A (en) * 1985-01-10 1995-07-18 Moll; Edward W. Data compression by removing repetition and unnecessary information
US4673987A (en) * 1985-04-22 1987-06-16 Ibm Corporation Compressed block code for facsimile transmission
US5136706A (en) * 1987-04-30 1992-08-04 Texas Instruments Incorporated Adaptive memory management system for collection of garbage in a digital computer
DE68919211T2 (de) * 1989-03-29 1995-05-11 Ibm Empfänger für seriellen Daten.
US5179711A (en) * 1989-12-26 1993-01-12 International Business Machines Corporation Minimum identical consecutive run length data units compression method by searching consecutive data pair comparison results stored in a string
US5072467A (en) * 1991-06-05 1991-12-17 Hunt Sean P Beach towel with pockets
JPH06222984A (ja) * 1993-01-22 1994-08-12 Mitsubishi Electric Corp 読み出し専用メモリ
US5563592A (en) * 1993-11-22 1996-10-08 Altera Corporation Programmable logic device having a compressed configuration file and associated decompression
US5710919A (en) * 1995-09-29 1998-01-20 Electronic Data Systems Corporation Record compression
US20020140818A1 (en) * 2001-04-02 2002-10-03 Pelco System and method for generating raster video test patterns
DE10132313A1 (de) * 2001-07-06 2003-01-23 Infineon Technologies Ag Programmgesteuerte Einheit
US7788299B2 (en) * 2004-11-03 2010-08-31 Spectra Logic Corporation File formatting on a non-tape media operable with a streaming protocol
CN108345792B (zh) * 2017-12-15 2019-11-12 清华大学 处理器输入输出操作的处理方法、处理装置及系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535696A (en) * 1967-11-09 1970-10-20 Webb James E Data compression system with a minimum time delay unit
CA1071332A (en) * 1974-05-01 1980-02-05 Toshio Kashio Data processing system
JPS5161236A (de) * 1974-11-25 1976-05-27 Fujitsu Ltd
US3976844A (en) * 1975-04-04 1976-08-24 Honeywell Information Systems, Inc. Data communication system for transmitting data in compressed form
JPS5248423A (en) * 1975-10-16 1977-04-18 Kokusai Denshin Denwa Co Ltd <Kdd> Transmission system of facsimile signal
JPS5816667B2 (ja) * 1976-07-21 1983-04-01 ケイディディ株式会社 フアクシミリ信号のインタ−ライン符号化方式
JPS6049354B2 (ja) * 1976-09-01 1985-11-01 株式会社日立製作所 事象発生記録方式
JPS5339033A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Logic tracer
JPS5854695B2 (ja) * 1977-06-20 1983-12-06 ケイディディ株式会社 信号制御方式
US4409621A (en) * 1978-05-23 1983-10-11 Information International, Inc. Method and apparatus for compacting and decompacting character in accordance with a variety of methods
US4232375A (en) * 1978-06-12 1980-11-04 Ncr Corporation Data compression system and apparatus
US4272810A (en) * 1978-12-21 1981-06-09 Bell Telephone Laboratories, Incorporated Arrangement for deleting trailing message portions
US4330844A (en) * 1979-12-12 1982-05-18 Honeywell Information Systems Inc. Logic timing system for tape device adapter
US4399467A (en) * 1981-10-13 1983-08-16 Ncr Canada Ltd. Method and apparatus for image data compression and decompression

Also Published As

Publication number Publication date
JPS56140451A (en) 1981-11-02
GB2073459B (en) 1984-11-21
US4446516A (en) 1984-05-01
GB2073459A (en) 1981-10-14
DE3111555A1 (de) 1982-04-29

Similar Documents

Publication Publication Date Title
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
DE3300260C2 (de)
DE3300261C2 (de)
DE3300263C2 (de)
DE3300262C2 (de)
DE3015744C2 (de) Verfahren zur Rahmensynchronisation in einem digitalen Zeitmultiplex-Übertragungssystem und Anordnung zum Durchführen des Verfahrens
DE3013554C2 (de) Schaltungsanordnung zum Auswerten von unterschiedlichen Synchronisationssignalen
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE2756890A1 (de) Datenverarbeitungssystem
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE2418653B2 (de) Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten
DE2838757A1 (de) Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen
DE3639609C2 (de)
DE2461091C3 (de) Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen
DE2125528A1 (de)
CH650886A5 (de) Schaltungsanordnung zur synchronisierung einer digitalen teilnehmerstation durch eine digitale vermittlungsstelle eines pcm-fernmeldenetzes.
DE2351890A1 (de) Multiplexereinrichtung
DE2442013A1 (de) Verfahren und vorrichtung zur steuerung der uebertragung von daten
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE3039306C2 (de) Einrichtung für den Empfang von asynchron und bitweise seriell übertragenen Daten
CH679719A5 (de)
EP0840230A2 (de) Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung
EP0236818B1 (de) Verfahren und Schaltungsanordnung zum Überwachen von mit einer Datenvermittlungs- bzw. Datenübertragungseinrichtung verbundenen Anschlussleitungen
DE2853147C2 (de) Datenein- und -ausgabeanordnung
DE2920809A1 (de) Verfahren und schaltungsanordnung zur synchronisierung bei der uebertragung von digitalen nachrichtensignalen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G06F 11/30

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee