-
Nichtflüchtiger EPROM und EEPROM mit erhöhtem Wirkungsgrad
-
Die Erfindung betrifft einen nichtflüchtigen EPROM und EEPROM, und
insbesondere einen solchen EPROM und EEPROM mit einem schwebenden bzw. schwimmenden
oder potentialfreien Gate zum Steuern des Schreibens und Lesens jeder Zelle.
-
Eine herkömmliche Einrichtung ist in Fig. PA dargestellt.
-
Ohne Ladung am schwebenden Gate 114F ist diese Einrichtung normalerweise
in ihrem niedrigen Schwellenzustand (VT =+l,OV).
-
Sie kann auf einen hohen Schwellenzustand(VT }+5 V) programmiert werden
durch Anlegen einer hohen Spannung VD an die Drain 120d und das Steuergate 114C,
wobei VD typisch 15 V und Vc typisch 20-25 V betragen bei einer Sourcespannung von
V5 = O V und einer Substrat-Vorspannung VB = OV.
-
Das Verschieben der Schwellenspannung wird durch Injektion heißer
Elektronen in dem Drain-Abschnürungsbereich des Kanals
erreicht,
wie das schematisch durch Pfeile unter dem schwebenden Gate 114F in Fig. 1A dargestellt
ist. Die injiziert ten Eiektroiieii werden ständig nn dem s(* schwebenden Polysilizium-
L3'# i 1 #~#iull1-Gate 114F eingefangen, das von dem Substrat und dem Steuergate
mittels dielektrischer Filme 126C und 126F isoliert ist. Der Film 126F besteht üblicherweise
aus#1000 Å thermischen Oxids. Das Vorhandensein überschüssiger Elektronen am schwebenden
Gate 114F erfordert, daß VC eine immer positiver werdende Spannung wird, um die
Inversions- bzw. Schwellenspannung zu erreichen. Eine in ihren hohen Schwellenzustand
geschriebene Zelle leitet nicht, wenn Vc = +5V während des Lesezyklus. Alle Einrichtungen
in der Speicheranordnung können durch Beleuchten der Anordnung mit ultraviolettem
Licht gelöscht werden. Dieses Licht gibt den eingefangenen Elektroden ausreichend
Energie, damit sie aus dem schwebenden Polysilizium in die SiO2-Schichten darüber
oder darunter entweichen können zur Sammlung in dem Substrat oder durch das schwebende
Gate, was als interne Fotoemission bezeichnet wird. Andererseits kann die Anordnung
durch Anlegen eines starken elektrischen Feldes zwischen dem schwebenden Gate und
dem Steuergate oder dem Substrat gelöscht werden, wodurch sich eine momentane Elektronenleitung
durch den entsprechenden SiO2-Film ergibt, was als Fowler-Nordheim-Leitung bezeichnet
wird.
-
Drei Schlüsselfaktoren steuern den Wirkungsgrad des selektiven Einschreibens
in eine Speicheranordnung unter Verwendung der Einrichtung gemäß Fig. 1A. Der erste
ist die Stärke der kapazitiven Kopplung zwischen dem schwebenden Gate und dem Steuergate
(C 1 in Fig. 1B). Dies hängt von der geometrischen Überlappung zwischen den beiden
Gates und von der Dicke und der Brechungszahl des Isolierfilms 126C zwischen den
beiden ab. Bedauerlicherweise besteht, wenn dieser Film zu dünn gemacht wird, die
Möglichkeit von Kurzschlüssen zwischen den beiden Gates, insbesondere wenn
ein
hoher Spannungszustand während des Einschreibens vorliegt. Der zweite und der dritte
Faktor sind die Kanallänge L zwischen Source und Drain und die Kanal-Dotierungskonzentration
P. Umso kürzer L und umso höher P sind, umso wirkungsvoller wird der Mechanismus
der Injektion von heißen Elektronen. Jedoch kann eine kurze Länge L einen Durchgriff
zwischen Source 120S und Drain 120D auslösen, wenn die Drain in dem hohen Spannungszustand
istound kann eine hohe Dotierung P einen Übergangs-Lawinendurchbruch auslösen, auch
während des hohen Spannungszustandes. Beide Erscheinungen müssen in einer Speicheranordnung
unbedingt vermieden werden.
-
Herkömmlich wurde implizit oder explizit auch angegeben, daß die parasitären
Kapazi.tFäten von dem Steuergate 114C und dem schwebenden Gate 114F zur Source 120
S und Drain 120D den Betrieb der Zelle 110 nachteilig beeinflussen und mit kritischen
Selbstausrichtungstechniken aufs Äußerste Verringert werden müssen. Insbesondere
ist die Seitenkapazität Cdl zwischen dem schwebenden Gate 114F und der Drain 120
D aufs Äußerste zu verringern, die ermöglicht, daß das schwebende Gate 114F dem
Potential an der Drain 120D folgt. Während des Einschreibens zeigt wegen des hohen
Wertes von VD jede nichtadressierte Zelle in der gewählten Spalte einen niederpegeligen
Zustand (etwa 10/pa) aufgrund der Cdi-Kopplung der Drain mit den schwebenden Gates
der nichtadressierten Zellen bzw. der Zellen ohne Zugriff, wodurch bestimmte dieser
Zellen etwas durchgeschaltet werden. Ein 64K-EPROM (256 Zeilen und 256 Spalten)
besitzt im ungünstigsten Fall einen parasitären Strom aufgrund dieses Effektes von
einigen Milliampere, ein Betrag, der über dem Schreib strom der adressierten Zelle
liegt (1 mA). Ströme dieser Größenordnung können die Date#ii< ituilgsspannung
laden und Fehler aufgrund des verringerten Schreibwirkungsgrades auslösen. Diese
Bedingung
wird mit "Drain-Durchschalten" bezeichnet.
-
Es ist Aufgabe der Erfindung, einen sicher betreibbaren EPROM bzw.
EEPROM anzugeben.
-
Gemäß der Erfindung werden bisher als nachteilig angesehene Eigenschaften
eines EPROM-Aufbaus vorteilhaft verwendet zum Erreichen einer nichtflüchtigen EPROM-Anordnung,bei
der ein schnellerer Lesezyklus möglich ist unter gleichzeitigem Vermeiden des Drain-Durchschaltens
von Bit-Zellen, die mit der gleichen Drainleitung verbunden sind, wie die Bit-Zelle,
die ausgelesen wird und bei der ein wirksamerer Schreibzyklus möglich ist ohne Verzicht
auf den Wirkungsgrad und die Geschwindigkeit des Lesens. Bei der vorliegenden Einrichtnng
wird im Gegensatz zu- hcrkömmll chen Einrichtungen die Kapazität Cdl (Fig. 113)
zwischen Drain und schwebendem Gate absichtlich stark erhöht zum Verbessern des
Schreib- und Lesewirkungsgrades und wird der Drain-Durchschalt-Zustand vermieden
durch im wesentlichen Entkoppeln des schwebenden Gates von dem Source-Diffusionsbereich.
Weiter erreicht die Einrichtung ein schwebendes Gate, das eine höhere kapazitiv
gekoppelte Spannung erreichen kann als es bisher möglich war zum weiteren Verbessern
des Wirkungsgrades des Schreibzyklus.
-
Gemäß der Erfindung weist eine wiederprogrammierbare nichtflüchtige
EPROM-Zelle ein Halbleiter substrat mit einem Sourcebereich und einem Drainbereich,
ein schwebendes Gate, das so angeordnet ist, daß ein wesentlicher Teil des schwebenden
Gates über dem Drainbereich, jedoch diesem gegenüber isoliert ist, wobei der Rest
des schwebenden Gates sich über einen Abschnitt des Kanalbereiches,diesem gegenüber
jedoch isoliert, zwischen Drain und Source erstreckt, und auf, ein Steuergate, das
gegenüber sowohl dem schwebenden Gateauch
bereich als dem Rest
des Kanalbereiches zwischen Source und Drain isoliert ist, sich jedoch über beide
erstreckt, wobei der Abschnitt des Steuergates, der sich nicht über dem schwebenden
Gate befindet, enger zu dem Abschnitt des Kanalbereiches zwischen Source und Drain
positioniert ist, der nicht durch das schwebende Gatebedeckt ist, als der Abschnitt
des Steuergates, der das schwebende Gate überlagert.
-
Gemäß der Erfindung ist der Abschnitt des schwebenden Gates, der den
Drainbereich überlagert, absichtlich stärker mit dem Drainbereich gekoppelt als
bei herkömmlichen Anordnungen mit schwebendem Gate, bei denen absichtlich versucht
wird, diese Kopplungskapazität aufs Äußerste zu verringern, um zu ermöglichen, daß
das Potential des schwebenden Gates enger dem Drainpotential folgt, als dies bisher
bei herkömmlichen Kopplungskapazitäten erreicht worden ist. Das Ergebnis ist eine
Erhöhung der vertikalen Feldstärke, die die heißen Elektronen von dem Abschnürungsbereich
des Kanals zum schwebenden Gate während des Programmierens der Zelle beschleuneigt
Gleichzeitig und überraschend ist weiterhin vorteilhaft, daß trotz der strengeren
kapazitiven Kopplung zwischen der Drain und dem schwebenden Gate während des Lesebetriebes
der Kanal zwischen der Source und der Drain in zugriffsfreien Zellen nicht durch
das Drain-Durchschalten leitend sind, da lediglich ein Teil des Kanalbereiches von
dem schwebenden Gate überdeckt ist, während der restliche Bereich des Kanalbereiches,
der von dem Steuergate der Einrichtung überdeckt ist, nichtleitend ist aufgrund
des niedrigen Potentials dieses Steuergates.
-
Ein Ausführungsbeispiel der Erfindung, das ein dünnes Tunnelungs-Dielektrikum
verwendet, wie ein Siliziumdioxid oder ein Siliziumnitrid, wird einfach neu programmiert
durch Absenken des Potentials an dem Steuergate auf einen niedrigen Pegel (insbesondere
-20V),
während die Source, die Drain und das Substrat auf OV gehalten werden. Die Elektronen
des schwebenden Gates (für eine Anreichens$N-Kanal-Einrichtung) werden von dem schwebenden
Gate in das Substrat der Einrichtung abgelenkt bzw. verschoben, wodurch die jeweilige
Zelle entprogrammiert wird.
-
Während des Entprogrammierens einer bestimmten Zelle wird ein Entladen
aller anderer Zellen, die das gleiche Steuergate besitzen, verhindert durch Anlegen
einer positiven Spannung von etwa +20V an die entsprechenden Drains. Dies verhindert,
daß ein starkes Feld über das schwebende Gate zum Substrat erzeugt wird, wodurch
verhindert wird, daß die Ladung aller dieser anderen schwebenden Gates geändert
wird. Andererseits können alle einem gegebenen Steuergate-Aufbau zugeordneten schwebenden
Gates simultan gelöscht werden durch Halten der Spannung an jedem der Drains auf
der Spannung des Substrats.
-
Bei einem Ausführun#beispiel der Erfindung wird ein Bereich eines
dünnen Oxids unterhalb eines Abschnittes des schwebenden Gates über dem Kanalbereich
gebildet. Dieser Bereich des dünnen Oxids ermöglicht, daß das schwebende Gate wiederprogrammierbar
ist unter Verwendung einer Elektronen-Durchtunnelung mit einem relativ hohen Spannungsimpuls,
der dem schwebenden Gate durch entweder dessen Drainkapazität oder dessen Steuergatekapazität
zugeführt wird.
-
Die Erfindung bezweckt also die Angabe eines dichteren nichtflüchtigen
EPROM. Weiter gibt die Erfindung einen nichtflüchtigen EPROM mit hoher Injektionsladungsdichte
pro angelegter Schreib spannung an. Weiter gibt die Erfindung einen nichtflüchtigen
EPROM mit hoher Ansteuerkapazität an. Weiter gibt die Erfindung einen nichtflüchtigen
EPROM mit wirksamerer Injektionsladungssteuerung an. Weiter gibt die Erfindung
einen
nichtflüchtigen EPROM mit wirksamerem Injektionseinschreiben an. Weiter gibt die
Erfindung einen nichtflüchtigen EPROM mit größerem Leseschwellenwert-Fenster an.
-
Weiter gibt die Erfindung einen nichtflüchtigen EPROM mit größerem
Lesestrom pro angelegtem Volt der Zugriffs spannung an. Schließlich gibt die Erfindung
einen nichtflüchtigen EPROM mit getrennten Kanalabschnitten für den Zugriff und
für die Injektionsladung an. Schließlich gibt die Erfindung einen nichtflüchtigen
EPROM an, der keine niederpegeligen parasitären Ströme während des Schreibens oder
Lesens besitzt. Schließlich gibt die Erfindung einen nichtflüchtigen EPROM an, der
elekt risch programmierbar und elektrisch löschbar ist.
-
Die Erfindung und die Arbeitsweise des schwebenden Gates wird mit
Bezug auf die in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.
Es zeigen Fig. 1A eine Schnittansicht einer herkömmlichen Speicherzelle, Fig. IB
schematisch eine Ansicht der Ansteuerkapazitäten der Zelle gemäß Fig. 1A, Fig. 2A
eine Seiten-Schnittansicht der Speicherzelle gemäß der Erfindung unter Darstellung
der Kapazität Cd2 zwischen dem schwebenden Gate und der Drain mit oder ohne Maßnahme
bezüglich der Tunnel-Löschung unter Verwendung eines dünneren Abschnittes 215F eines
Gate-Dielektrikums als bei dem Rest des Gate-Dielektrikums, Fig. 2B eine schematische
Ansicht der Ansteuerkapazitäten der Zelle gemäß Fig. 2A, wobei die Kapazität Ct2
nur bei dem Ausführungsbeispiel mit Tunnel-Löschung vorhanden ist, Fig. 3A eine
Schnittansicht dreier Zellen mit Ausführungsform einer einzigen Diffusion bei dem
erhöhten schwebenden Ansteuer-Gate gemäß Fig. 2 mit oder ohne Vorsehen der Tunnel-Löschung,
Fig.
3B in Aufsicht eine 3 x 3 - Miordnung des Ausfiihrungsbeispiels mit einem i)iffusjönsbereich
gemäß Fig. 3A, Fig. 4 eine Darstellung der Beziehung zwischen der Spannung des schwebenden
Gates und dem Verhältnis C /C dc für die Einrichtung gemäß der Erfindung und für
herkömmliche Einrichtungen, wobei Cd die Kapazität zwischen Drain und schwebendem
Gate und C die c Kapazität zwischen Steuergate und schwebendem Gate sind, Fig. 5A-5G
eine Verfahrensschritt-Sequenz zum Bilden der hochdichten Anordnung gemäß derErfindung,
Fig.6A,6B eine Darstellung der ersten wenigen Schritte bei einer zweiten Verfahrens-Sequenz
zur Bildung der hochdichten Anordnung gemäß der Erfindung, Fig. 6C den Querschnitt
einer EEPROM-Einrichtung, die gemäß dem zweiten Verfahren hergestellt ist, Fig.
7 eine Seiten-Schnittansicht des vollständigen Aufbaus bei Ausbildung innerhalb
eines P-Vertiefungsbereiches in einem N-Substrat.
-
Bei der folgenden ausführlichen Erläuterung der Erfindung werden bestimmte
definierte Ausdrücke verwendet, nämlich: Vwd = Drain-Schreibspannung Vwc = Steuergate-Schreibspannung
Vrc = Steuergate-Lesespannung Vrd = Drain-Lesespannung.
-
Der nichtflüchtige EPROM 210 gemäß Fig. 2A besitzt ein schwebendes
Gate 214F, das den größten Teil der Drain 220D überlagert zum so Bilden einer Kapazität
Cd2 zwischen Drain und schwebendem Gate und das den Kanalabschnitt 218 F neben der
Drain 220 D unter Bildung der Kapazität Cf2 überlappt. Das Steuergate 214C erstreckt
sich über das schwebende Gate 214F unter Bildung der Kapazität Cc2 wie bei der herkömmlichen
Zelle
110. Jedoch besitzt das Steuergate 214C zusätzlich einen Abschnitt 214C', der sich
nach unten in Richtung auf den Kanalabschnitt 218C' neben der Source 220S erstreckt,
um so eine Kapazität Cd2 zwischen dem Steuergateabschnitt 214C' und dem Kanalabschnitt
218C' zu bilden. Während des Schreibens erreicht die Drain-Schreibspannung Vwd ein
13eschleunigungsfeld von der Source 220S zur Drain 220n und verteilt auch wieder
die restlichen Elektronen am schwebenden Gate 214F über Reihenkopplungskapazitäten
Cd2 und C (Fig. 2B). Eine negative Ladung sammelt sich auf dem f2 Teil des schwebenden
Gates 214F an, das den Teil der Kapazität Cd2 über der Drain 220D aufweist,und eine
positive Ladung sammelt sich auf dem Abschnitt des schwebenden Gates 214F an, das
den Teil der Kapazität Cf2 über den Kanalabschnitt 218F aufweist, wodurch ein Inversionsbereich
im Kanalabschnitt 218F gebildet wird. Im wesentlichen wird der Drain-Diffusionsbereich
220D als zweites Steuergate zum Erzeugen nicht nur eines strengen bzw. starken elektrischen
Querfeldes zwischen der Source 220S und der Drain 220D abhängig von der Schreibspannung
Vwd, die an die Drain in Übereinstimmung mit der Schreib spannung Vwc an dem Steuergate
angelegt ist, sondern auch eines strengen bzw. starken Querfeldes über das Oxid
226F verwendet zur verbesserten Injektion heißer Elektronen von dem Kanalabschnitt
218 F zum schwebenden Gate 214F.
-
Die Steuergate-Schreibspannung Vwc, die an das Steuergate 214C angelegt
ist, invertiert den Kanalabschnitt 218C' über die Kapazität 92 um so den Leitungsweg
über den Kanal 218 der adressierten Zelle zu vervollständigen. Die Steuergate-Schreibspannung
Vwc unterstützt auch das Ausbilden der Inversion im Kanalabsehnitt 218F unter dem
schwebenden Gate 214F über die Dielektrikas 226C und 226F mittels der Kapazität
C 2 Elektronen von der Source 2205 werden in Querrichtung (lateral) längs der beiden
Inversionsbereiche
des Kanals 218 durch die Drain-Sciireibspannung
Vwd beschleunigt. Ein winziger flruclite:i # dieser heißen Elektroden wird über
das Dielektrika 226F in das schwebende Gate 214F injiziert durch das elektrische
Querfeld 224F über die Kapazität Cd2, das durch die Steuergate-Schreibspannung Vwc
und durch die Drain-Schreibspannung Vwd erzeugt ist, die mit dem schwebenden Gate
durch die Kapazität Cf2 gekoppelt sind. Es ist wichtig festzustellen, daß die Injektion
heißer Elektronen im wesentlichen nur in dem Abschnürungsbereich des Kanals 218F
auftritt, d.h., innerhalb höchstens 1 m weg von dem Drain-Diffusionsbereich.
-
Dieser Umstand wird vorteilhaft bei der hochdichten Anordnung gemäß
den Fig. 3A und 3B verwendet, um eine zufällige Schreibstörung zu verhindern, wie
das weiter unten erläutert werden wird.
-
Während des Lesens besitzen Zellen, die mit Qj, der Ladung J am schwebenden
Gate 214F, programmiert worden sind, einen hohen Schwellenwert und bleiben nichtleitend
bzw. gesperrt.
-
Jedoch leiten unprogrammierte Zellen ohne Q. sehr leicht 3 abhängig
von den niedrigeren Zugriffsspannungen Vrc und Vrd.
-
Die erhöhte Ansteuerkapazität in den Zellen 210 gegenüber der herkömmlichen
Zelle 110 aufgrund der absichtlichen Erhöhung des Wertes der Kapazität Cd2 gegenüber
der herkömmlichen Zelle 110 ergibt eine Ladung Qj höherer Dichte auf dem schwebenden
Gate 214F und eine stärkere Kanalsteuerung ohne entsprechende Erhöhung des Zellenbereiches
oder der Zugriffs spannungen.
-
Reihenkanal steuerung Die Reihensteuerung des Kanals 218 über zwei
unabhängige Kapazitäten Cf2 und C-b2 verhindert einen niederpegeligen Drain-Durchschalt-Strom
über teilweise adressierte Zellen, über überZellen zu denen lediglich über Vwd Zugriff
besteht,jedoch nicht über ein entsprechendes Vwc. Eine N-Kanal-
Inversion
muß in beiden Kanalabschnitten 218C' durch Vrc, der Lesespannung, die an das Steuergate
214C während des Lesens angelegt ist, und im Kanalabschnitt 218F durch Vrdo der
Drain-Spannung, die an der Drain 220C während des Lesens angelegt ist, und Vrc zum
Tragen bzw. Führen des Kanalstroms erreicht werden.
-
Ein Oberflächen-Durchgriff über den Kanal 218 wird in Zellen ohne
Zugriff I, d.h., in Zellen, an die weder Vrc noch Vrd angelegt ist und bei Zellen
mit teilweisem Zugriff, d.h., bei Zellen,an die lediglich Vrd angelegt ist, aufgrund
der Abwesenheit mindestens einer der erforderlichen Reiheninversionen vermieden.
Die Länge des Kanals 218 kann daher unter die Durchgriffstrenze der herkömmlichen
Zelle 110 verkürzt werden. Die Aufteilung des Kanals 218 in zwei unabhängige Abschnitte
218C' und 218F für die Zugriffssteuerung erhöht die Entwurfswahl verschiedener Dotierungspegel
in jedem Abschnitt. Der Dotierungspegel und damit die Kanalinversions-Schwellenspannung
irgendeines oder beider Kanalabschnitte kann zum Folgen jeder Entwurfsanwendung
verringert, oder auch erhöht, werden. Beispielsweise erreicht ein erniedrigter Schwellenwert
im Abschnitt 218C' eine erhöhte Zellenansteuerung während des Lesens ohne nachteilige
Beeinflussung des Schreibwirkungsgrades,der proportional von den Dotierungskonzentrationen
im Abschnitt 218F abhängt.
-
Ausführungsbeispiel hoher Dichte mit einem Diffusionsbereich Die Dichte
der EPROM-Anordnung kann durch Verwendung einer einfachen bzw. einzigen Diffusion
bzw. eines einzigen Diffusionsbereiches 320 (Fig. 3A,3B) erhöht werden, die entweder
als Source oder als Drain wirkt, abhängig von den Spannungsbeziehungen zwischen
den benachbarten Diffusionsbereichen 320L und 320R. Jeder Diffusionsbereich 320,wie
die
Diffusionsbereiche 320L,320 und 320R in der nnordiiung 340, bilden eine Bit-Leitung,
die von allen sie überlappenden schwebenden Gates 314F geteilt wird. Die Steuergates
314A,314B,314C usw. laufen senkrecht zu den Diffusionsbereichen 320 und steuern
die Kanalleitung durch Kanalabschnitte 318C' und 318F zwischen jeweils zwei Diffusionsbereichen320.
Jeder Diffusionsbereich 320 besitzt einen Kanalabschnitt 318C' und 318F auf jeder
Seite. Der Raum bzw. Abstand 319 zwischen benachbarten Zeilen, wie zwischen den
Zeilen 314A und 314C, ist ein Isolierbereich, der gebildet wird durch entweder selbst#ausgerichtete
Kanal 5 topp-Ionenimplantation, dem sich verlängerte Oxidation anschließt, oder
durch konventionelle Isolation durch Isoplanarverfahren. Die erste Isoliertechnik,
d.h., die Kanal s topp-Ionenimplantation ist vorzuziehen, da sie eine höhere Anordnungsdichte
und eine planarere bzw. ebenere Topographie erreicht, wobei die schwere Kanal s
topp-Borionenimplantation vorteilhaft während des Schreibens verwendet werden kann1
da sie die Kanal-Dotierungskonzentration an den Rändern des Kanals als Ergebnis
der lateralen bzw. Querdiffusion der implantierten Verunreinigungen von dem Isolierbereich
in den Kanalbereich während anschließender Hochtemperaturverarbeitung wesentlich
erhöht. Die Kanalränder werden daher der Bereich, in dem die Programmierung vorzugsweise
erfolgt. Mit einer schweren Kanal s'topp-lsoli erungsimplantation kann die Kanaldotierung
in dem Rest des Kanals 318F 318C' gerade ausreichend niedrig bleiben, um eine etwaspositive
Einrichtungsschwellenspannung für eine N-Kanal-Anreicherungs-Einrichtungsart zu
erreichen.
-
Jeder Diffusionsbereich 320 ist an einer Durchgangsstelle 337 alle
8 oder 16 Zeilen 314 mit einer Metalleitung 335 kontaktiert, die parallel zu dem
Diffusionsbereich verläuft. Die herkömmliche Zelle 110 erfordert dagegen eine
Durchgangsöffnung
alle zwei Zellen,und jeder nichtgeöffnete Durchgang hat verheerende Anordnungsfehler
zur Folge. Im Gegensatz wird jeder Durchgang bei der Anordnung 340 von 8 oder 16
Zellen geteilt, wobei ein nichtgeöffneter Durchgang keinesfalls verheerend ist,
da er lediglich den Diffusionsbereich-Bitleitungs-Widerstand etwas erhöht, was bei
dem Schaltungsentwurf berücksichtigt werden kann. Das Ergebnis ist eine Erhöhung
derZellendichte und ein wesentlicher Vorteil gegenüber der herkömmlichen Anordnung.
-
Die Verfahrenssequenz, die bei dem dargestellten Ausführungsbeispiel
der Einrichtung 310 verwendet ist, ist ein Verfahren mit zwei Polysilizium-Pegeln,
das einen untenliegenden Drain-Diffusionsbereich unterhalb des schwebenden Gate
314F erfordert, der in dem Verfahren früher vorzusehen ist. Dies erfordert einen
zusätzlichen Maskierungsschritt, jedoch kann das zusätzliche Diffundieren als weiterer
Pegel zur Zwischenverbindung zur Verwendung bei einer dichten peripheren Schaltungsanordnung
verwendet werden (ein selbst#ausgerichtetes Standard-Verarbeiten ermöglicht keine
Diffusionen, die unter Polysilizium laufen). Das volle Verfahren für ein Ausführungsbeispiel
mit dichter Anordnung wird weiter unten näher erläutert.
-
Die Anordnung 340 erfordert besondere Schreib- und Lesespannungszustände,
um sicherzustellen, daß kein zufälliges Programmieren oder fehlerhaftes Auslesen
stattfindet. Gemiß Fig. 3H wird, wenn die Zelle A2 ill ihren hohen Schwellenspamlullgszustand
zu programmieren ist, die Spalte 335,und damit der darunter liegende Drainbereich
320, da die Spalte 335 mit der Drain 320 über den Durchgang 337 verbunden ist, auf
+15V, d.h., Vwd = 15V, gebracht, wobei alle anderen Spalten auf OV sind. Die Steuergate-Zeile
314A wird auf w+20V, d.h., Vwc = +20V, gebracht, wobei alle anderen Zeilen auf OV
sind. Die Zelle A2 besitzt nun die richtigen Feldbedingungen
für
die Injektion heißer Elektroden, d.h., ein hori#ontales Feld von der Source 320L
zur Drain 320 und ein vertikales Feld von dem N-Kanal zwischen Source 320L und Drain
320 und dem schwebenden Gate 314F unter dem Gate 314, und wird durch die Injektion
von Ladung auf dem schwebenden Gate 314F programmiert. Die Zelle B2 besitzt die
richtige Vwd-Spannung, d.h., die Drain-Schreibspannung, jedoch keinen Kanalstrom,
da die Spannung an dem Steuergate 314B niedrig ist. Die Zelle A1 besitzt einen invertierten
Kanal, jedoch kein beschleunigendes Horizontalfeld, da 335L und Vwd an der Drain
320L niedrig sind. Die Zelle A3 ist die einzige Zelle außer der Zelle A2 mit sowohl
beschleunigendem Horizontalfeld zwischen Source und Drain und invertiertem Kanal
mit einem starken Feld zur In#'ektion heißer Elektronen. Wegen einer niedrigen Spannung
(OV) an der Drain 320R und der nichtsymmetrischen Art der Zelle 310 besitzt jedoch
die Zelle A kein schwebendes Gate, das 3 den Kanal-Durchgriffsbereich überlappt,
der bei den angegebenen Spannungsbedingungen innerhalb annähernd 1 e m vom Diffusionsbereich
320 auftritt. Daher werden irgendwelche heiße Elektronen, die von dem Kanal injiziert
werden, unschädlich am Steuergate 314A statt an dem schwebenden Gate der Zelle A3
gesammelt. Wciter ergibt sich, daß die nichtsymmetrische Art des Aufbaus 310 ein
elektrisches Feld über Cf3 zur Folge hat, das sehr viel kleiner für die Zelle A3
ist als für die Zelle A2, da das schwebende Gate der Zelle A über die Kapazität
Cd3 mit dem Diffusions-3 bereich 320R gekoppelt ist, der auf OV ist, während das
schwebende Gate der Zelle A2 kapazitiv mit dem Diffusionsbereich 320 gekoppelt ist,
der auf +15V ist.
-
Aus der obigen Beschreibung ergibt sich, daß die Erfindung vorteilhaft
die nichtsymmetrische Art der Einrichtung 310 verwendet hat, um eine sehr dichte
Ausführung der Anordnung
340 zu ermöglichen. Beim Herstellen der
Anordnung muß darauf geachtet werden, daß das schwebende Gate 314F sich nicht näher
als 0,5 - 1,0 e m an den linksseitigen Diffusionsbereich 320 annähert, d.h., der
Kanal unter dem Steuergateabschnitt 314C' muß ausreichend lang sein und dessen Dotierungskonzentration
muß richtig eingestellt sein, um ein zufälliges Schreiben einer Zelle während des
Schreibzyklus einer benac~hbarten Zelle zu vermeiden.
-
Es ist festzuhalten, daß dann, wenn die Zelle derart hergestellt ist,
daß Cd3 > CC3, durch Wahl der Filmdicke und der Überlappungsbereiche der Dielektrika,
Vwd statt Vwc die dominierende Spannung während des "Schreibens" ist und daher die
Spannung Vwc auf +5V gebracht werden kann, nämlich gleich wie Vrc. Dies hat den
Vorteil, beim Schaltungsentwurf, daß die gesamte Zeilen-Decodierschaltungsanordnung
nun so ausgebildet sein kann, daß sie in dem niederen Spannungsbereich für sowohl
Schreiben als auch Lesen arbeitet.
-
Das Lesen der Zelle A2 kann auf vcrschiedenen Wegen erfolgen. Ein
Weg ist,alle Spalten 335 auf +5V anzuheben mit der Ausnahme von 335L1 die auf OV
ist. Die Zeilenleitung 314A wird ebenfalls auf +5V gebracht, wobei alle anderen
Zeilen auf OV sind. Wenn die Zelle A2 in dem niedrigen Schwellenzustand ist, entlädt
sie 335 auf OV über den Reihenkanal zwischen 335 (Drain) und 335L (Source). Der
Spannungsabfall an 335 wird durch einen Ladungs-Abfrageverstärker am Unterende der
Spalte erfaßt, der verriegelt wird, nachdem die Spannung auf der Leitung 335 oder
äquivalent dazu die Spannung an der Drain 320, einige lOOmV unter +5V abgefallen
ist. Die Zelle A leitet nicht, weil 3 deren Source 320 nicht um eine vollständige
Transistor-Schwellenspannung unter deren Steuergate-Spannung (314A)
abfallen
kann.
-
Wenn die Zelle A2 in ihrem hohen Schwellenzustand ist, leitet sie
nicht unter den Bedingungen, die vorstehend erläutert worden sind, wobei 335 oder
320 auf +5V gelassen sind.
-
Der Abfrageverstärker kann den Spannungsabfall an 335 mit dem über
eine Bezugszelle ähnlich der Zelle A2 vergleichen.
-
Wegen des zusätzlichen Freiheitsgrades bei der vorliegenden Einrichtung
210,310 (Fig. 2 bzw. 3) kann der Schaltungsentwerfer der Bezugszelle eine mehr oder
weniger überlappende Kapazität zwischen schwebendem Gate und Drain Cd2 verleihen
als den Zellen der Anordnung, wodurch der Auslösepunkt des Abfrageverstärkers auf
einen Zwischenpegel zwischen die "O"- und "1"-Zustände wirksam einstellbar ist ohne
Notwendigkeit komplizierter Einrichtungen, um auf dem Chip einen Zwischenspannungspegel
zu erzeugen, wobei dieser Spannungspegel auf jeden Fall wesentlich empfindlicher
bezüglich Herstellverfahrensschwankungen ist. Es ist jedoch festzustellen, daß das
erläuterte Verfahren für das Schreiben und das Lesen lediglich eine der verschiedenen
möglichen Alternativen ist.
-
Das Löschen aller Zellen in der Anordnung 340 erfolgt wie bei herkömmlichen
Einrichtungen mit schwebendem Gate durch Ultraviolettbestrahlung. Ein anderes Ausführungsbeispiel,
das weiter unten erläutert werden wird, ermöglicht ein elektrisches Löschen auf
Kosten zusätzlicher Verarbeitungsschritte.
-
Erhöhte verteilte Kapazitäten: Bei jeder Einrichtung mit schwebendem
Gate kann deren Spannung von den Spannungen und Kapazitäten abgeleitet werden, die
körperlich damit gekoppelt sind. Bei der herkömmlichen Einrichtung 110 ergibt sich
diese Spannung (vgl. Fig. 1B) gemäß:
In der Gleichung (1) ist QFG die überschüssige Ladung (für Elektronen negativ) an
dem schwebenden Gate. Für eine typische Einrichtung 110 ergeben sich folgende Werte:
Cc1 = 10 C Cf1 = 5 CO, Csi = 0,5 CO Cdl = 0,5 C01 wobei CO eine Kapazitätseinheit
ist, deren Größe von der Dicke und der Dielektrizitätskonstante der dielektrischen
Isolation um 114F abhängt. Mit QFG = 0 (nichtprogrammierte Einrichtung) ergibt sich
aus (1): Lesen (VD D VG = 5V,X VFG 110 = 3,3V (1a) V5 = Vg = OV) (VD = VG = 15V
u VS= VB = OV) Im Vergleich dazu ergibt sich für die Zelle 210 gemäß der Erfindung
die Spannung des schwebenden Gates (vgl. Fig. 2B)
Bei einer typischen Einrichtung 210 ergeben sich unter Verwendung der gleichen Einheit
CO folgende Werte: C2 = 12 CO, Cf2 = 2,5 CO, Cd2 = 10 C0.
-
Cc2 ist relativ zu C 1 erhöht wegen des zusätzlichen Bereiches des
schwebenden Gates über der Drain. Cf2 ist kleiner als Cf1, da lediglich die Hälfte
des Kanals (218F) mit 214 F gekoppelt ist. Cd2 ist erhöht wegen der beabsichtigten
Drain-Überlappung.
-
Es ist weiter festzuhalten, daß das Dielektrikum zwischen 214F
und
der Drain thermisch auf einem Einkristall-Silizium gewachsen ist und daher dünner
gemacht werden kann Iid daher eine höhere Kapazität pro Flächeneinheit besitzen
kann als bei dem die Kapazität C c2 bildenden Dielektrikum, das auf einem polykristallinen
Silizium-Werkstoff für das schwebende Gate gewachsen ist. C52 ist Null, da das schwebende
Gate nicht den Source-Diffusionsbereich überlappen muß. Diese Werte ergeben für
den Fall QPG = O aus der Gleichung (2): Lesen (VD D VC = 5V : VFG210 = 4,5V (2a)
V5 B VB = 0V) Schreiben (VD= Vc = 15V : VFG210 = 13,5V (2b) VS VB OV) Für maximale
Ansteuerung während des Lesens sollte VFG so groß wie möglich sein, um den Kanal
118 oder 218F stark zu invertieren. Für die gleiche Transistor-Kanalbreite und -länge
zeigen die Gleichungen (la) und (2a), daß die Zelle 210 eine erheblich bessere Ansteuerung
besitzt als die Zelle 110, wobei die Ansteuerung proportional zu (VFG - Vt)2 ist,
wobei Vt die Schwellenspannung des schwebenden Gates von ungefähr +1,OV ist.
-
In ähnlicher Weise sollte für ein maximales Injektionsfeld während
des Programmierens VFG so hoch wie möglich sein, wobei dies, wie sich aus den Gleichungen
(lb) und (2b) ergibt, für die Anordnung 210 höher ist als für die Anordnung 110.
Zusätzlich ist, da VFG210 um 3,7V höher ist als VFG1tO, die wirksame überschüssige
Ladung QFG, die am Ende des Programmierimpulses gespeichert ist, um das Äquivalent
von 3,7V in der Zelle 210 höher gegenüber der Zelle 110, d.h., das Spannungsfenster
zwischen dem O- und dem tg1-Zustand wird um 3,7V erhöht, was die Nichtflüchtigkeit
verbessern kann. Es ergibt sich aus der obigen Erläuterung, daß der
verbesserte
Lese- und Schreib-Wirkungsgrad der Zellen 210, 310 für eine kleinere bzw. hochdichtere
Zelle oder für niedrigere Betriebsspannungen ausgenutzt werden kann.
-
Die Gleichung (2) stellt auch die weiter oben stehenden Ausführungen
bezüglich der Entwicklungsflexibilität klar durch Ändern von VFG an der Bezugszelle
des Abfrageverstärkers durch einfaches Erhöhen oder Erniedrigen der Cd2 -Komponente.
-
Fig. 4 zeigt,daß bei einem Verhältnis von Cd zu C ,das größer als
die herkömmliche Grenze ist, der erfindungsgemäße Aufbau die Spannung an dem schwebenden
Gate um einige Volt während der Programmierungs-Betriebsart der Zelle erhöht und
um 1V erhöht während der Lesebetriebsart der Zelle. Die herkömmliche Zelle arbeitet
mit einem Verhältnis von Cd/Cc von weniger als 0,2. Daher ergibt sich die Beziehung
der Spannung an dem schwebenden Gate zur Drain-Spannung von 5V beispielsweise während
des Lesebetriebs wie gemäß den drei Punkten an dem linken Abschnitt der unteren
Kurve in Fig. 4. Bei dem Aufbau gemäß der Erfindung ändert sich die Spannung am
schwebenden Gate von etwas unter 4V bis auf etwas unter 5V für eine Drain-Spannung
von 5V während des Lesens. Bei dem herkömmlichen Aufbau schwankt dagegen die Spannung
des schwebenden Gates zwischen 3 und etwa 3,75V.
-
In ähnlicher Weise erreicht während des Programmierbetriebes ein herkömmlicher
Aufbau eine Spannung von etwa 9-llV an dem schwebenden Gate, wenn das Kapazitätsverhältnis
Cd/C dc unter 0,2 ist. Bei dem Aufbau gemäß der Erfindung ergibt sich jedoch eine
Spannung für das schwebende Gate von etwa 11,5 bis 14V für eine Drain-Spannung von
15V während des Programmierbetriebes. Diese höheren Spannungen zeigen den Unterschied
zwischen dem herkömmlichen Aufbau und dem erfindungsgemäßen Aufbau und insbesondere
~ - während des Prog
3imm2' erbetriebes ,zeigt die z alllllz? des
# tijIlljektioJlswilkt :ikiiiigsgrades während des Programmierens und des Kanal-Steilheitswertes
während des Lesens der Zelle.
-
Elektrisches Löschen: Bei einem großen Anwendungsbereich ist es unbequem,
ultraviolettes Licht zum Löschen der Ladung QFG auf dem schwebenden Gate zu verwenden.
Die Zellen 210,310 können so geändert werden, daß das Löschen elektrisch durchgeführt
werden kann. Dies kann dadurch erfolgen, daß ein kleiner Bereich 215F,315F,567F
hinzugefügt wird, in dem das Dielektrikum zwischen dem schwebenden Gate 214 und
dem Substrat 218 ausreichend dünn ist, damit eine Elektronenleitung durch Durchtunnelung
bei Hochfeldbedingungen möglich ist.
-
Der Durchtunnelungsstrom ist exponentiell abhängig von dem über 315F
angelegten elektrischen Feld. Beispielsweise kann, wenn 10V angelegt sind, der Bereich
315F eine Stromdichte von 1 mA/cm leiten, während er dann, wenn 8V angelegt sind,
lediglich einen Strom von lnA/cm leitet. Die sehr starke Feldabhängigkeit wird vorteilhaft
bei dem folgenden Ausführungsbeispiel verwendet, um ein zufälliges Programmieren
oder Löschen in nichtgewählten Zellen zu verhindern.
-
Das Schreiben kann wie bei den Einrichtungen 210 und 310 durch Injektion
heißer Elektronen zusammen mit etwas Durchtunneln erfolgen. Wie bei der Einrichtung
210,310 tritt keine Injektion heißer Elektronen in teilweise gewählten Zellen auf,
wobei zusätzlich keine Tunnelung in diesen Zellen ermöglicht wird, da VFG unter
dem Schwellenfeld für ein wirksames Tunneln liegt, wenn lediglich nur eine, jedoch
nicht beide Spannungen VD und VC auf der hohen Programmierspannung sind. Beispielsweise
sei angenommen, daß die Dicke und die Dielektrizitätskonstante von 215F derart ist,
daß VFG 9V überschreiten muß, mit VB = OV, um ein Durchtunneln
zu
erreichen. Aus der Gleichung (2) mit der Annahme Ct2 = 2 CO ergibt sich, daß eine
programmierte Zellle VFG = 13,5 V besitzt, wie zuvor, undein Durchtunneln erreicht,
während eine Zelle mit teilweisem Zugriff VFG = 6,8V mit VC = 15V und VD = OV, oder
VFG = 5,7V mit VC = OV und VD = 15V besitzt, wobei dies jeweils zu niedrig ist,
um ein Durchtunneln zu erreichen. Wieder wird hier die Drain-Kopplungskapazität
Cd2 vorteilhaft verwendet: Zum Erhöhen des FeXis an der gewählten Zelle und zu dessen
Inhibieren bzw. Sperren bei allen anderen nichtgewählten Zellen der Anordnung.
-
Das Löschen wird durch Anlegen eines Pulses mit typisch -20V an 314
und durch Erden bzw. an Masse legen aller Spalten-Diffusionsbereiche 320 erreicht,
wobei auch das Substrat 311 geerdet ist bzw. an Masse liegt. Aus der Gleichung (2)
ergibt sich dann für die Zellen längs der Zeile mit Zugriff:
Bei QFG = ° (nichtprogrammiert) ist das Löschfeld schwach,jedoch tritt das Löschen
durch Durchtunnelung (Elektronenejektion) weiterhin auf und wird zugelassen, um
den Schwellenwert des Kanalabschnittes 318F in den Verarmungsbereich zu bringen
(dies wird jedoch nicht für den Reihen-Kanalabschnitt 318C' zugelassen, der in dem
Anreicherungsbereich verbleibt).
-
Wenn QFG negativ ist (programmierte Einrichtung), erhöht das Feld
aufgrund der überschüssigen Elektronen auf dem schwebenden Gate das Tunnelungs-Löschen
sehr stark,bis alle derartigen überschüssigen Elektronen zur vollständigen Löschung
entfernt worden sind. Dies dauert typisch 1-1O/ts.
-
I)er Aufbau der Zeile und der Spe iclicranordiiung gemäß der Erfii#<iuTig
wird gemäß der folgenden Verarbei tuiigs schrittsequenz durchgeführt.
-
In einem ersten Ausführungsbeispiel beginnt das Verfahren mit einem
P-Siliziumsubstrat 530 mit einem spezifischen Widerstand von annähernd 10 n cm und
mit einer Kristallorientierung <100> (Fig. 5A). Es ist jedoch auch möglich,
mit einem N-Siliziumsubstrat 532 (Fig. 7) mit einem spezifischen Widerstand von
annähernd 20 cm und mit einer Kristallorientierung (100> zu beginnen und darin
Bereiche 531 aus isolierten P-Vertiefungsbereichen bzw. P-Wannen (weil) zu bilden,
wie das bei CMOS-Herstellverfahren üblich ist.
-
Derartige P-Vertiefungsbereiche oder -wannen 531 können in dem N-Substrat
durch Dotieren der erforderlichen Siliziumbereiche mit Bor und durch dann Ansteuern
des Dotierungsmittels in einem Diffusionsschritt erreicht werden.
-
Obwohl dies ein zusätzlicher Schritt in dem Verfahrensablauf ist,
ermöglicht er zusätzliche Flexibilität für den Schaltungsentwerfer, da die Steuerschaltungsanordnung
in einer P-Wanne hergestellt werden kann, die von der P-Wanne elektrisch isoliert
sein kann, in der die Speicheranordnung hergestellt wird. Es ist dann beispielsweise
möglich, negative Spannungen an dem Chip von einer positiven Versorgungsspannung
zu erzeugen oder hohe Programmierspannungen an die P-Wanne der Anordnung, jedoch
nicht an die in getrennten P-Wannen hergestellten peripheren Einrichtungen anzulegen.
-
Anfangs wird ein Maskierungsoxid gewachsen unter Verwendung von Standardoxidierungstechniken
bis zu einer Dicke von etwa 2000 2. Fenster werden dann durch dieses Oxid hindurch#gebildet
zu dem darunter liegenden Substrat in der Form langer' Streifen.
-
Eine ausgewählte Verunreinigung, d.h., ein Dotierungsmittel wie Arsen
oder Phosphor wird dann in dem Substrat durch diese Öffnungen angeordnet zur Bildung
mehrerer Source-Drain-Bereiche (520DL, 520D und 520DR in Fig. 5A) der zu bildenden
Zellen
unter Verwendung üblicher Dotierungstechniken wie Diffusion oder Ionenimplantation.
Typischerweise ist die Dotierungssonzentration dieser Bereiche derart, daß diese
Bereiche eine N+-Leitfähigkeit besitzen, d.h., eiiie Dotierungskonzentration über
1018 8Atome/2.Jeder Bereich kann als Source oder als Drain wirken, abhängig von
seiner Vorspannung, weshalb jeder dieser Bereiche als Source-Drain-Bereich bezeichnet
wird.
-
Als nächstes wird der Aufbau oxidiert,bis etwa 1000 Silizium in jedem
Source-Drain-Bereich 520 verbraucht sind zum Ansteuern des Dotiermittels und zur
Bildung einer Stufe in dem Silizium für zukünftige Maskenausrichtung.
-
Das Silizium unter dem Maskierungsoxid oxidiert wesentlich langsamer
als das Silizium in einem Source-Drain-Bereich.
-
An diesen Schritt schließt sich ein Abstreifen des gesamten Oxids
von der Wafer an.
-
Bei einem zweiten Ausführungsbeispiel besteht die Maskierungsschicht
zum Bilden der Source-Drain-Bereiche aus einer dünnen Siliziumdioxidschicht (größer
als 50Â), die mit einer Schicht aus Siliziumnitrid bis zu einer Dicke von etwa 10002
abgedeckt ist (550 bzw. 560 in Fig. 6A). Fenster werden dannin diesem Nitrid und
Oxid hindurch bis zum darunter liegenden Substrat in Form langer Streifen gebildet
und die N+ -Bereiche werden durch Dotieren wie bei dem ersten Ausführungsbeispiel
gebildet. Diese freiligenden Source-Drain-Bereiche werden dann in einem Dicken-Bereich
zwischen 200A und 60002 oxidiert. Im Gegensatz zum vorherstehenden Ausführungsbeispiel
wird dieses Oxid nicht abgestreift und bildet die Gateisolation 568 über dem Drain-Bereich
520D.
-
Anschließend wird das maskierende Siliziumnitrid 560 weggeätzt und
wird die dünne Oxidschicht 550 tauchgeätzt, wodui~cli dns Silizium 518 in dem Kanalbereich,
jedoch nicht iiber dem Dra#n-i0ereich, freigelegt wird (das Oxid 568 über
der
Drain wird zu einer Dicke gewachsen, die ausreicht, um bezüglich einem teilweisen
Verdünnen während des Tauchätzens zu kompensieren), Eine dünne dielektrische Schicht
567F (Fig. 6B) wird dann in dem Kanalbereich 518 gebildet.
-
Dies kann ein thermisches Oxid sein, das in dem Dickenbereich von
502 bis 10002 gewachsen ist/ oder ein thermisches Nitrid mit einer Dicke von weniger
als 2002. Der Rest des Verfahrens bei diesem Ausführungsbeispiel entspricht dem
des ersten Ausführungsbeispiels. Der wesentliche Unterschied zwischen den beiden
Ausführungsbeispielen besteht darin, daß in ersterem die Gate-Isolation in dem gleichen
Schritt für sowohl die Isolation über der Drain als auch der über dem Kanal erfolgt,
während bei dem zweiten Ausführungsbeispiel bei den beiden Bereichen deren Gateisolation
in zwei unabhängigen Schritten gebildet wird, wodurch ein zusätzlicher Freiheitsgrad
für die Wahl ihrer jeweiligen Dicken oder Bestandteile gegeben wird, wodurch deren
Kapazitäten pro Flächeneinheit beeinflußt wird. Wie in Gleichung (2) dargestellt,
sind die relativen Werte der Kapazitäten Cd2 und Cf2 von entscheidender Bedeutung
für den Wirkungsgrad der Einrichtung für alle Programmierbetriebsarten. Deshalb
ist die Möglichkeit der unabhängigen Steuerung der Dielektrika 568 (die C d2 beeinflußt)
und 567F (die Cf2 beeinflußt) von bestimmtem Vorteil.Zusätzlich ergibt die Bildung
einer sehr dünnen Isolierung 567F mit Bildung einer dickeren Isolierung 568 eine
elektrisch programmierbare und elektrisch löschbare Einrichtung (EEPROM), da die
dünne Isolierung 567F zum Programmieren und Löschen durch elektronisches Durchtunneln
verwendet werden kann, während das dickere Oxid 568 zum Verbessern der Kopplung
des schwebenden Gates 514F mit der Drain (Cd2) dient, ohne eine Durchtunnelung des
Drain-Diffusionsbereiches zu ermöglichen.
-
Wieder bei dem ersten Ausführungsbeispiel wird ein Gateoxid 526F mit
einer Dicke von 50-1000#, abhängig von den Schaltungsbedingungen, über der Oberfläche
der Wafer gewachsen. Bekanntlich kann die Geschwindigkeit der thermischen Oxidation
über einem stark dotierten N -Bereich, wie 520D ein Mehrfaches höher sein als die
Oxidationsgeschwindigkeit über einem wenig P -dotiertem Bereich, wie 518. Durch
Steuern der N+-Do 18 -3 der N -Dotierungskonzentration in dem Bereich von 5 x 10
cm bis 5 x 1019cm3 ist es möglich, die Oxid-Wachsgeschwindigkeit über sowohl dem
ganalbereich 518 als äuch über dem N -Drainbereich 520D richtig zu steuern. Beispielsweise
wird, wenn eine EPROM-Einrichtung (elektrisch programmierbar und durch Ultraviolettlicht
löschbar) erforderlich ist, das Oxid 526F über dem Kanal 518 bis zu einer Dicke
von zwischen etwa 200 und 100025gewachsen und wird das Oxid über der Drain 520 nur
geringfügig dicker. Wenn eine EEPROM-Einrichtung (elektrisch programmierbar und
elektrisch löschbar) erforderlich ist, wird das Oxid 526F über dem Kanal dünner
gewachsen, in dem Bereich von 5O-20O#, um ein Durchtunneln zu ermöglichen,und kann
die Dicke des Oxids über der Drain 520 wesentlich dicker sein, wenn erwünscht ist,
daß über der Drain kein Durchtunneln erfolgen soll. Andererseits kann das Oxid über
518 wie für die EPROM-Einrichtung gewachsen werden und kann dann ein Bereich für
Durchtunnelungsoxid definiert werden mittels eines besonderen Maskierungsschrittes
(vgl. US-PS 4 115 914) durch zunächst Ätzen des Oxids 526F in dem Bereich gemäß
515F (Fig. 5B) und dann Wachsen eines dünnen Durchtunnelungsoxids auf der freiliegenden
Siliziumoberfläche bis zu einer Dicke in dem Bereich von 50-2002.
-
An den Gate-Oxidierungsschritt schließt sich das Implantie ren einer
P-Verunreinigung (vorzugsweise Bor) durch das Gate-Oxid 526F an zum Dotieren des
Kanalbereiches, wie des Bereiches 518L oder 518 zwischen jeden direkt benachbarten
Paaren
von Source-Drain-Bereichen 520 mit einer Oberflächenkonzentration von 1012 bis 1013
Verunreinigungsatome pro cm .
-
Diese Implantation tritt bei etwa 50 keV auf. Es ist auch möglich,
die Implantation unmittelbar vor dem Gate-Oxidierungsschritt durchzuführen. Der
tatsächliche Dotierungspegel in den Kanalbereichen hängt von dem erwünschten Einrichtungsschwellenwert
und der erwünschten Programmierungsspannung ab.
-
In Anschluß an die Bor-Implantation wird polykristallines Silizium
514 über der Oberseite der Wafer bis zu einer Dicke von etwa 1000-3000 unter Verwendung
üblicher Polysilizium-Niederschlagungstechniken niedergeschlagen (vgl. Fig. 5B).
-
Das polykristalline Silizium wird dann in den N+ -Leitfähigkeitstyp
umgesetzt mittels üblicher Dotierungstechniken.
-
Typischerweise wird Phosphor zum Dotieren des Polysiliziums verwendet,
obwohl auch andere N-Dotiermittel bzw. -Dotierstoffe gegebenenfalls verwendet werden
können.
-
Das polykristalline Silizium 514 wird anschließend maskiert und unter
Verwendung üblicher Techniken geätzt zur Bildung mehrerer Streifen, wobei jeder
Streifen wie der Streifen 514F parallel und direkt über einem Teil eines einzig
entsprechenden N -Source-Drain-Bereichs, wie des Bereichs 520D, ist. Jeder Streifen
überlagert nicht nur einen entsprechenden Source-Drain-Bereich, sondern überlagert
auch einen Teil des Kanalbereichs 518 links dieses Diffusionsbereiches (wobei der
Begriff "links" sich auf die linke Seite des diffundierten N+-Source-Drain-Bereichs
520 bezieht, wenn dieser Bereich in dem Querschnitt wie gemäß Fig. 3A oder Fig.
5C betrachtet wird). Der Maskierungsschritt zum Definieren der Streifen, wie des
Streifens 514F, ist ein kritischer Ausrichtschritt.
-
Er ist der einzige Schritt des Verfahrens, der eine außerordentlich
gute Ausrichtung zwischen dem Polysiliziummuster
514F und dem Source-Drain-Diffusionsbereichsmuster
520 erfordert. Wenn der Streifen 514F zu deutlich nach links gegenüber dem Diffusionsbereich
520 fehlausgerichtet ist, ist die sich ergebende Einrichtung mit ihrem schwebenden
Gate enger an den Kanal gekoppelt und weniger eng an die Drain, und umgekehrt bei
einer Fehlausrichtung in der Gegenrichtung. Die Breite der Diffusionsbereiche 520
und Abstünde 518 muß derart gewählt werden, daß die Einrichtung bei all ihren unterschiedlichen
EPROM- und EEPROM-Ausführungsformen in allen Programmier und Lesebetriebsarten arbeitet,
auch bei extremen Fehlausrichtungsfällen zwischen diesen beiden Schichten. Diese
Forderung einer engen oder knappen Ausrichtung ist für dieses Verfahren und für
diese ist Einrichtung einzigartig. Es eine mit den neuesten Entwicklungen auf dem
Gebiet des Lithographiedruckes vergleichsweise einfach zu erfüllende Forderung (10:1-Verkleinerungsdrucker).
Bei einer typischen hochdichten Anordnung soll das Ausmaß der Fehlausrichtung bei
diesem Maskierungsschritt nicht etwa i 1,0 rm überschreiten. Fig.
-
5C zeigt den Aufbau, wie er nun vorliegt, mit dem P-Substrat 530,
in dem die N -Soruce-Drain-Bereiche, wie beispielhaft durch den Bereich 520D dargestellt,
ausgebildet sind, wobei ein Gate-Oxid 526F über die Oberfläche der Einrichtung gebildet
ist, wobei schwebende Gates aus polykristallinem Silizium, wie beispielhaft das
Gate 514F, über dem Source-Drain Bereich 520 ausgebildet sind, derart, daß ein Teil
des schwebenden Gates 514F sich über den Kanalbereich 518L zwischen dem Source-Drain-Bereich
520D und dem Source-Drain-Bereich 520DL erstreckt, und wobei P-Kanalbereiche 518L
und 518 auf der linken und der rechten Seite des Source-Drain-Hereiches 520 gebildet
sind.
-
Die polykristallinen Siliziumstreifen 514F,514FL und 514FR, beispielsweise,
erstrecken sich längs der Oberfläche der Einrichtung
und werden
einem zweiten Maskierungs- und Åtz-Betriebsschritt unterworfen zum Abgrenzen bzw.
Bestimmen der seitlichen oder Querabmessungen jedes schwebenden Gates 514 (die drei
Streifen 514FL,514F und 514FR sind lediglich beispielhaft, selbstverständlich ist
lediglich ein kleiner Teil einer gesamten Speicheranordnung zu Darstellungszwecken
wiedergegeben und erstrecken sich Aufbauten ähnlich den dargestellten beiderseits
oder an allen Seiten der in beispielsweise in Fig. 5A-5G und Fig. 3A, Fig. 313 dargestellten
Anordnung). Jedoch wird zunächst die Anordnung in ansich bekannter Weise oxidiert,
um eine Oxidschicht 526C ausgewählter Dicke (typisch annähernd 10002) über der freiliegenden
Oberseite jedes Streifens 5i4F aus polykristallinem Silizium zu bilden.
-
In Anschluß an die Bildung des Oxids 526C wird eine zweite polykristalline
Siliziumschicht 514C bis zu einer Dicke von annähernd 2000-5000 niedergeschlagen.
Die Schicht 514C meist im Anschluß an einen Maskierungs- und Ätzschritt die Gate-Elektrode
für eine Zeile von Speicherzellen auf.
-
Der sich ergebende Aufbau ist im Querschnitt in Fig. 5D dargestellt
und ist in Aufsicht in Fig. 5E wiedergegeben. Zu diesem Zeitpunkt überdeckt die
zweite polykristalline Siliziumschicht 514C die Oberseite der Einrichtung wie ein
Blatt.
-
Unter diesem Blatt sind Streifen aus polykristallinem Silizium 514FL,514F
und 514FR (Fig. 5E) angeordnet und unter zumindest einem Teil jedes dieser Streifen
ist ein entsprechender Source-Drain-Bereich wie 520DL, 520D bzw. 520DR angeordnet.
-
Vor dem Wachsen des Oxids 526C wird die Einrichtung bei einem Ausführungsbeispiel
einer Oxid-Ätzung unterworfen zum teilweisen Wegätzen bis 2002 des Gate-Oxid 526F
in den freiliegenden Bereichen zwischen Streifen 514FL,514F und 514FR aus polykristallinem
Silizium. Die zweite Oxidschicht 526C
wird dann auf der Einrichtung
gewachsen. Das Oxid 526C weist das Zwischenelektroden-Isolieroxid zwischen den schwebenden
Gates 514FL, 514F und 514FR (Fig. 5C,5D) und der zu bildenden zweiten polykristallinen
Siliziumschicht 514C auf, von der die Steuergate-Elektroden gebildet werden.
-
Der zum Bilden der Oxidschicht 516C verwendete Oxidierungs Verfahrensschritt
kann auch zum im wesentlichen Verringern der Borkonzentration in dem Kanalbereich
verwendet werden, der nicht durch die schwebenden Gates 514FL,514F und 514FR überdeckt
istounter vorteilhafter Ausnutzung der Bor-Rückverteilung in das gewachsene Oxid.
Dies verringert in günstiger Weise die Schwellenspannung dieses Teils des Kanals,
der nicht unter den Bereichen der schwebenden Gates 514FL,514F und 514FR liegt,und
erhöht dadurch die Durchlässigkeit bzw. Steilheit (transconductance) dieses Teils
des Kanals.
-
Die Bildung der Oxidschicht 526C dient auch dazu, bei den EEPROM-Ausführungsbeispielen
dieeDicke des Tunneloxids 567F (Fig. 6C) in dem freiligenden Bereich 569, wenn das
schwebende Gate 514F definiert worden ist, im wesentlichen zu erhöhen.
-
Wirksam wird dann für das EEPROM-Ausführungsbeispiel, das in Fig.
6C im Schnitt dargestellt ist, die Fläche des dünnen Tunnel-Oxids definiert dadurch,
daß es durch ein dickeres Oxid an allen vier Seiten umgeben ist, dem Oxid 568 über
der Drain, dem Oxid 569 über dem Rest des Kanals und dem Isolieroxid 319 (Fig. 3B)
auf beiden Seiten des schwebenden Gates 514F.
-
Andererseits kann die Zwischenelektroden-Isolierung 526C durch Niederschlagen
von Siliziumnitrid oder andererseits durch einen Verbundaufbau gebildet werden,
wie er durch eine kl zc Oxidation gebildet wird, an die sich der Niederschlag von
Siliziumnitrid anschließt. Derartige Sandwich-
Aufbauten wuraelauf
dem Gebiet der Halbleitertechnik bereits angegeben.
-
In Anschluß an die Bildung des Dielektrikums 526C wird eine zweite
leitende Schicht 514C niedergeschlagen. Diese Schicht kann aus polykristallinem
Silizium bestehen oder aus irgendeiner Form eines Silizids niedrigen spezifischen
Widerstands oder einem feuerbeständigen Metall, das einer anschließenden Oxidierung
widerstehen kann. Vorzugsweise weist diese Schicht polykristallines Silizium auf.
-
In Anschluß an die Bildung der zweiten polykristallinen Siliziumschicht
514C wird die Einrichtung maskiert und geätzt zur Bildung von Streifen der polykristallinen
Siliziumschicht 514C senkrecht zu den zuvor gebildeten polykristallinen Siliziumstreifen
514 FL,514F und 514FR. Das Ätzverfahren wird fortgesetzt durch das Dielektrikum
526C und die polykristallinen Siliziumstreifen 514FL,514F und 514FR zum Freilegen
des darunter liegenden Gate-Oxids 526F. Als Ergebnis ergibt sich ein Aufbau wie
gemäß der Aufsicht in Fig. 5G, bei dem jedoch die Metalleitungen 535 nicht vorgesehen
sind.
-
Sehr wesentlich kann das erläuterte Bor-Feldimplantieren zwischen
den Source-Drain-Bereichen 520DL,520D und 520DR gegebenenfalls bei diesem Schritt
des Verfahrens durchgeführt werden. Wenn dies der Fall ist, tritt die Feldimplantierung
in den Bereichen 539 und 519 auf, die in Fig.5E in Aufsicht und weiter in Fig. 5G
in Aufsicht dargestellt sind. In diesem Schritt wird das Bor bis etwa 1 - 5xlO 3
Atomen 2 pro cm implantiert. Die Borimplantation ist automatisch selbstausgerichtet
auf die komplementäre Fläche von ersten und zweiten polykristallinen Siliziumschichten
(514F,514C, Fig. 5D,5E und 5G), wie das durch Bereiche 539 und 519 in
den
Fig. 5E und 5G dargestellt ist. Die N+-Diffusionsbereiche 520D überkompensieren
automatisch das Bor in jenen Flächen, in denen Bereiche 520D zur Ionenimplantation
freigelegt worden sind.
-
Das Bor verhindert eine Feldinversion bei hohen Programmierspannungen,
die an die Drain- und Gate-Elektrode 520D bzw.
-
514C angelegt sind, und verbessert auch die Kanal-Dotierung an den
Rändern 520 (Fig. 5E) der Kanalbereiche jeder Einrichtung mit schwebendem Gate,
um so wiederum den Programmierwirkungsgrad zu erhöhen. Dies tritt auf, weil die
Injektion heißer Elektronen in einem hochdotierten Bereich des Kanals wirksamer
ist als in etwas ärmer dotierten Bereichen des Kanals. Gleichzeitig ist jedoch,
weil lediglich die Ränder 529 (Fig. 5E) jedes Kanals zwischen beispielsweise den
Source-Drain-Bereichen 520D und 520DR (Fig. 5C) eine höhere Dotierungskonzentration
besitzen, die Steilheit der Kanalbereiche 518C' und 518F, beispielsweise, nicht
verringert. Bei dieser Ausbildung ist das polykristalline Silizium, von dem die
Bereiche der schwebenden Gates 514F, 514FL und 514FR gebildet worden sind, weggeätzt
worden zur Bildung einzelner schwebender Gates vor der Ionenimplantation in den
Feldbereichen zwischen den schwebenden Gates.
-
Bei einem anderen Verfahren kann das Bor in den Abschnitt des Feldes
des freiliegend bleibenden und durch leitende Streifen 514 und 514FL,514F und 514FR,
wie gemäß Fig. 5E, gebundenen bzw. begrenzten Aufbau implantiert werden. Bei diesem
Ausführungsbeispiel ist die Ionenimplantation wirksam automatisch selbstausgetichtet
zu der Komplement-Fläche von erster und zweiter polykristalliner Siliziumschicht
514F und 514C, die durch den Bereich 539 in Fig.5E wjedcj'gegeben ist. Dies verringert
annähernd um die Hälfte die Übergangskapazität des Diffusionsbereiches 52ob, beispielsweise,
mit dem Kanalbereich und dem Feld, dalediglich die rechte Seite jedes Diffusionsbereiches
520 (Fig.5C,
5D,5E) stark P-dotiert ist aufgrund der Feld-Ionenim1#1#ntation,
wobei jedoch ein geeigneter Schutz gegen Leckwege erreicht ist. Auch bei diesem
Ausführungsbeispiel ist das Bor mit etwa i-5 x 2013 Atome pro cm implantiert.
-
Ein isolierender thermischer Oxidationsschritt wird als nächstes durchgeführt,
um eine isolierende thermische Oxidschicht von etwa 1000-5000 2 Dicke über der Oberseite
und die Feldbereiche der Einrichtung zu wachsen. Diese Oxidierung oxidiert auch
die Seitenbereiche von ersten und zweiten polykristallinen Siliziumschichten (514FL,
514F,514FR und 514C), die durch den Ätzvorgang freigelegt sind, der die zweite polykristalline
Siliziumschicht 514C in Steuergate-Streifen und die erste polykristalline Siliziumschicht
in isolierte schwebende Gates bildet bzw.
-
aufteilt.
-
Über dem thermischen Oxid, das in der Zeichnung nicht dargestellt
ist, wird als nächstes ein phosphordotiertes Pyroglas niedergeschlagen, das mittels
üblicher thermischer Verarbeitung gesintert und "rückgeflossen" ist. Das phosphordotierte
Glas erreicht einen zusätzlichen Schutz derEinrichtung gegen unerwünschte Verunreinigungen
bzw. Verschmutzungen, die die elektrischen Eigenschaften der Einrichtung ändern.
-
Der Rest des Verfahrens ist üblich.
-
In Fig. 5F ist der vollständige Aufbau vor dem Niederschlag der Kratzschutzschicht
dargestellt. Die Schicht 534 ist ein rückgeflossenes phosphordotiertes Glas zum
Glätten der Oberflächentopographie,und die Schicht 535 weist Metallleiter auf, die
parallel zu den Source-Drain-Bereichen (z.B. 520D) und über den entsprechenden Source-Drain-Bereich
(520DL) verlaufen. Ein Kontakt wird zwischen jeder Metalleitung 535 und dem unter
dieser Leitung liegenden
Source-Drain-Bereich 520 alle 8-16- Zellen
erreicht, wie das durch den Durchlaß 537 in Fig. 5G dargestellt ist, wobei eine
Aufsicht dieser Anordnung in Fig. 5F wiedergegeben ist. Dieses Merkmal erhöht die
Anordnungs-Packungsdichte sehr stark durch Verringern der Anzahl der Durchlässe,
die zum Kontaktieren jedes Source-Drain-Bereiches 520 erforderlich sind.
-
Die obige Erläuterung bezog sich auf lediglich die Bildung programmierbarer
Einrichtungen in der Anordnung. Transistoren, die in der Peripherie der Einrichtung
zum Decodieren, Puffern und für logische Betriebsschritte verwendet werden, werden
in üblicher Weise unter Verwendung entweder der ersten polykristallinen Siliziumschicht
oder der zweiten polykristallinen Siliziumschicht oder der Metallisierung für die
Gate-Elektroden hergestellt. Diese Einrichtungen können auch zusätzliche Maskierungsschritte
erfordern, wie für die Bildung von Transistoren mit zu den Gates selbst uusgericllteten
Sources und Drains. Die periphere Schaltungsanordnung kann selbstverständlich unter
Verwendung üblicher isoplanarer MOS-Technik hergestellt werden.
-
Die Verarbeitungsschritte bzw. Herstellschritte für ein anderes Ausführungsbeispiel
der EEPROM-Einrichtung (elektrisch löschbare Einrichtung im Gegensatz zu der vorstehend
erläuterten Ultraviolett-löschbaren Einrichtung) ist identisch dem vorstehend erläuterten
mit der Ausnahme eines zuslitzi i ehen Mnsk.i eruiigssciwittes zwischen der Implantation
von 1#o# zur Bildung der Sourc e- I)rain-Bereiche 520 der Finriclltung und der Niederschlagung
von polykristallinem Silizium,von dem die schwebenden Gateelektroden 514F usw.
-
gebildet werden. Die Flächen für das dünne Durchtumielungs-Dielektrikum
werden in dem Oxid 526 F unter den schwebenden Gates 514FL,514F und 514FR, beispielsweise
(Fig. 5C), die den Kanalbereich überdecken, der von den Source-Drain-Bereichen
520DL,520D
und 520DR entfernt ist, gebildet. Das Gateoxid 526F wird dann in diesen definierten
Bereichen bis zu dem darunter liegenden Silizium weggeätzt und der Aufbau wird dann
von neuem oxidiert zur Bildung eines Gateoxids von etwa 50-i50X.
-
Alternativ wird ein tiermisches Nitrid bis zu einer Dicke von etwa
50-1002 in dem freiliegenden Bereich gewachsen.
-
Die zuvor beschriebene mit dem Niederschlagen der ersten polykristallinen
Siliziumschicht beginnende Verarbeitungssequenz folgt dann.
-
Als Merkmal des letzteren alternativen Ausführungsbeispiels wird jede
Fläche des Tunnelungs-Oxids, das freiliegt, wenn die polykristalline Siliziumschicht
514 definiert wird und geätzt wird bis zu einer Dicke, bei der keine Tunnelung auftreten
kann, während der folgenden Oxidation der Wafer oxidiert zur Bildung des Zwischenelektroden-Isolieroxids
526C.
-
Die erläuterte Einrichtung führt zu einer insbesondere dichten und
kompakten Anordnung. Vorzugsweise ist gemäß der Erfindung das Verhältnis der Kapazität
Cd zwischen Drain und schwebendem Gate und der Kapazität Cc zwischen schwebendem
c Gate und Steuergate größer als 0,3. Herkömmlich wurde dieses Verhältnis vorzugsweise
auf höchstens 0,1 gehalten. Fig. 4 zeigt, wie erläutert, die wirksame Erhöhung des
Potentials des schwebenden Gates als Ergebnis der Erhöhung des Verhältnisses dieser
beiden Kapazitäten.
-
Der erfindungsgemäße Aufbau verhindert im Gegensatz zu herkömmlichen
Aufbauten das Drain-Durchschalten während des Lesebetriebes. Von weiterem Interesse
ist es, daß diese Anordnung auch die Forderungen nach höherer effektiver Gatespannung
aufgrund einer positiven Ladung des schwebenden Gates nach einer Deprogrammierung
vermeidet und daher einen
Betrieb auf den rechtsseitigen Abschnitten
der Programmier-Wirkungsgradkurve vermeidet, dadurch, daß kein N-Bereich wie bei
herkömmlichen Anordnungen unter dem schwebenden Gate vorgesehen ist. Zusätzlich
kann der Aufbau gemäß der Erfindung ein Steuergate lediglich zum Durchschalten des
Kanals direkt unter dem Steuergate und nicht unter dem schwebendem Gate verwenden.
Weil das schwebende Gate durch die Drainspannung gesteuert wird, kann die Drain
sowohl das horizontale als auch das vertikale Beschleunigungs- und Injektionsfeld
zur Verwendung während des Programmierens des schwebenden Gates erreichen.
-
Bei einem anderen Ausführungsbeispiel der Erfindung kann eine mehrlagige
Sandwich-Isolation zwischen der ersten Schicht aus polykristallinem Silizium 514F
und der zweiten Schicht aus polykristallinem Silizium 514C verwendet werden. Bei
einem Ausführungsb ei spiel wird die erste Schicht aus polykristallinem Silizium
514F bis zu einer Dicke von etwa 50-5002 thermisch oxidiert und wird dann eine zweite
Isolierschicht mit Siliziumnitrid unter Verwendung ansich bekannter Techniken, wie
kontinuierlichem Dampfnieder-#chlag,bis zu einer Dicke zwischen etwa 100-8002 niedergeschlagen.
Das Ergebnis ist ein Aufbau, der den Nadellocl#-EEfekt vermeidet, und der auch das
darunter liegende Chip in gewissem Maß gegenüber Eindringen von Feuchtigkeit und
anderen Verunreinigungen abdichtet.
-
In Anschluß an die Niederschlagung dieser Schicht aus Siliziumnitrid
kann in einigen Fällen eine weitere dünne Schicht aus Oxid auf dem Aufbau gebildet
werden, die als Schicht dienen kann, auf der polykristallines Silizium anhaftet,
wobei andererseits die Oberfläche des Siliziumnitrids thermisch oxidiert werden
kann, um diese dünne Oxidschicht zu erreichen, oder auch so wie sie ist gelassen
werdeii ell k ~
Weiter kann das erläuterte Gateoxid durch eine
Isolation mit einer Verbundschicht aus beispielsweise Siliziumoxid und Siliziumnitrid
ersetzt werden.
-
Fig. 5F und 6C zeigen Querschnitte des endgültigen Einrichtungsaufbaus
bei drei Ausführungsformen. Die wesentlichen Unterscheidungsmerkmale zwischen diesen
drei Ausführungsformen liegen in der Differenz der Dicke der Gateisolation. Das
Ausführungsbeispiel gemäß Fig. 5F ohne dem Strichlinienbereich 515F ist eine EPROM-Einrichtung
mit einer Dicke des Dielektrikums 526F über dem Kanal 518, die annähernd gleich
oder etwas kleiner als die Dicke des Dielektrikums 526D über der Drain 520D ist.
Das Ausführungsbeispiel gemäß Fig. 5F mit dem Strichlinienbereich über 515F ist
eine EEPROM-Einrichtung. Das Gate-Dielektrikum in dem Bereich 515F ist dünner als
in dem Rest des Kanals öder über der Drain. Eine Durchtunnelung tritt in diesem
Bereich während des Programmierens oder des Löschens auf. Das Ausführungsbeispiel
gemäß Fig. 6C kann entweder eine EPROM-oder eine EEPROM-Einrichtung sein, abhängig
von der Dicke des Dielektrikums 567F über dem Kanal. Für die EPROM-Einrichtung ist
diese Dicke derart, daß keine Elektronen-Durchtunnelung auftreten kann, während
für die EEPROM-Einrichtung 567F ausreichend dünn gewachsen ist, damit eine Durchtunnelung
zum Programmieren und Löschen möglich ist.
-
Selbstverständlich sind noch andere Ausführungsformen möglich.