DE3119669C2

DE3119669C2 -

Info

Publication number: DE3119669C2
Application number: DE3119669A
Authority: DE
Inventors: Kentaro Atsugi Kanagawa Jp Odaka; Ikuo Tokio/Tokyo Jp Iwamoto; Lodewijk Barend Eindhoven Nl Vries; Yoichiro Tokio/Tokyo Jp Sako; Toshitada Atsugi Kanagawa Jp Doi
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-05-21
Filing date: 1981-05-18
Publication date: 1989-12-14
Also published as: US4413340A; GB2076569B; TR21315A; ES8301541A1; ES502320A0; DK155399C; FI77757C; BE888891A; HK27485A; IT1135849B; CS276335B6; BR8103074A; DK155399B; KR850001023B1; CA1163341A; JPH0376051B2; IT8121784A0; IN154622B; NO162000B; NL185123B

Description

Die Erfindung betrifft ein Verfahren zur Fehlersicherung einer Folge von Datenwörtern gemäß dem Oberbegriff des Patentanspruchs 1 sowie eine Anordnung zur Bildung derart fehlergesicherter Datenwörter und eine Anordnung zum Decodieren derart fehlergesicherter Datenwörter sowie einen Datenträger mit derart fehlergesicherten Datenwörtern.

Ein Verfahren der eingangs genannten Art ist bekannt aus der DE-OS 29 16 102, wo aus jeweils zwei Datenwörtern ein Paritätswort und aus dem verzögerten Datenwort und dem unterschiedlich dazu verzögerten Paritätswort ein weiteres Paritätswort gebildet wird. Das eine Datenwort wird dabei nicht verzögert, was als Verzögerung um eine Laufzeit Null angesehen werden kann, was auch für die gesamten Unterlagen gilt. Die unterschiedlichen Verzögerungen stellen eine Verflechtung im Zeitbereich dar, was der Verringerung der Anzahl fehlerhafter Wörter in einem Fehlerkorrekturblock dadurch dient, daß die im Fehlerkorrekturblock enthaltenen Paritätswörter und die Datenwörter für die Fehlersicherung zeitlich gestreut und bei der Decodierung wieder in die ursprüngliche Zeitlage zurückgebracht werden. Dadurch werden beim Auftreten einer Fehlerhäufung zwischen Erzeugung der fehlergesicherten Datenwörter und deren Decodierung die fehlerhaften Wörter zeitlich gestreut. Dadurch ist sogar dann, wenn ein Fehler beispielsweise durch die ersten Paritätswörter nicht korrigiert werden kann, diese Korrektur oft mit den zweiten Paritätswörtern möglich und umgekehrt. Wenn jedoch beim bekannten Verfahren ein Wort nur ein einziges fehlerhaftes Bit enthält, wird das gesamte Wort als fehlerhaft behandelt. Dadurch ermöglicht die bekannte Verflechtung im Zeitbereich nicht immer eine ausreichende Korrektur von Fehlern, wenn die zu decodierenden Daten eine größere Anzahl einzelner Fehler enthalten.

Aufgabe der Erfindung ist es daher, ein Verfahren der eingangs genannten Art anzugeben, bei dem sowohl Fehlerhäufungen als auch Einzelfehler gut korrigierbar sind.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Hauptanspruchs angegebenen Verfahrensschritte gelöst.

Dabei kann die Anzahl k 2 zweiter Paritätswörter größer sein als die Anzahl k 1 erster Paritätswörter.

Das erfindungsgemäße Verfahren bietet eine erweiterte Möglichkeit zum Korrigieren vieler Fehler bis zu zwei Wortfehler je Datenblock. Weiter können drei Wortfehler oder vier Wortfehler noch korrigiert werden, wenn die Lage eines Fehlers bekannt ist und eine mehrfache Verflechtung verwendet wird. Außerdem kann ein Decoder mit einem besonders einfachen Aufbau benutzt werden, wenn der Fehlerkorrekturcode für nur ein falsches Wort benutzt wird.

Ausgestaltungen des erfindungsgemäßen Verfahrens sowie Anordnungen zur Bildung fehlergesicherter Datenwörter und zum Decodieren fehlergesicherter Datenwörter sowie Datenträger mit erfindungsgemäß fehlergesicherten Datenwörtern sind in den Unteransprüchen angegeben.

Ausführungen der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild einer Anordnung zur Bildung fehlergesicherter Datenwörter,

Fig. 2 die zeitliche Position der dabei gebildeten Wörter in serieller Anordnung,

Fig. 3 ein Blockschaltbild einer Anordnung zum Decodieren fehlergesicherter Datenwörter,

Fig. 4 und 5 Diagramme zur Erläuterung der Wirkung eines Fehlerkorrekturcoders,

Fig. 6 ein Blockschaltbild einer zweiten Anordnung zur Bildung fehlergesicherter Datenwörter,

Fig. 7 ein Blockschaltbild einer zweiten Anordnung zum Decodieren fehlergesicherter Datenwörter,

Fig. 8 eine dritte Anordnung zur Bildung fehlergesicherter Datenwörter,

Fig. 9 eine dritte Anordnung zum Decodieren fehlergesicherter Datenwörter,

Fig. 10 eine vierte Anordnung zur Bildung fehlergesicherter Datenwörter,

Fig. 11 eine vierte Anordnung zum Decodieren fehlergesicherter Datenwörter.

Für die Erläuterung des Fehlerkorrekturcodes wird eine Vektordarstellung oder die Darstellung mit einer zyklischen Gruppe benutzt. Zunächst wird ein unzerlegbares und primitives Polynom F(x) vom Grad m in einem Galois- Körper GF (2) betrachtet. Die Theorie der Galois-Körper ist bekannt und wird nachstehend nicht weiter erläutert. Der Körper GF (2) besteht nur aus den Elementen "0" und "1". Angenommen sei, daß eine Wurzel α besteht, die der Gleichung F(x) = 0 entspricht. Es läßt sich nunmehr ein erweiterter Körper GF (2 ^m) aus 2 ^m verschiedenen Elementen mittels der Größen α⁰, a¹, α² . . . α ^m-1 aufbauen, die je eine verschiedene Potenz der Wurzel α sind (die Gesamtheit dieser Größen wird mit "Basis" des Körpers GF (2 ^m) bezeichnet). Es sei bemerkt, daß der Körper GF (2 ^m) auch das Element 0 enthält. Der erweiterte Körper GF (2 ^m) ist ein polynomischer Ring modulo eines unzerlegbaren Polynoms F(x) vom Grad m im Körper GF (2). Jedes Element von GF (2 ^m) kann als eine lineare Kombination folgender Gleichung ausgedrückt werden

α⁰ = 1, α = [x], a² = [x²], . . . α ^m-1 = [x ^m-1]

Die allgemeine Form dieses Ausdrucks ist wie folgt:

a₀ + a₁ [x] + a₂ [x²] + . . . + a _m-1 [x ^m-1] = a₀ + a₁ α + a₂ α² + . . . a _m-1 α ^m-1

oder

(a _m-1, a _m-2, . . . a₂, a₁, a₀),

wobei a _m-1, a _m-2, . . . a₁, a₀ Elemente von GF (2) sind. Beispielsweise wird GF (2⁸) herangezogen, wobei das primitive und irreduzible Polynom F(x) beispielsweise F(x) = x⁸ + x⁴ + x³ + x² + 1 ist. Alle 8-Bit-Datenwörter können wie folgt ausgedrückt werden

a₇x⁷ + a₆x⁶ + a₅x⁵ + a₄x⁴ + a₃x³ + a₂x² + a₁x + a₀ oder (a₇, a₆, a₅, a₄, a₃, a₂, a₁, a₀).

Auf diese Weise wird beispielsweise a₇ der MSB-Seite (höchstwertiges Bit) und a₀ der LSB-Seite (niedrigstwertiges Bit) zugeordnet.

Da a _j zu GF (2) gehört, ist dabei das Element 0 oder 1.

Weiter kann aus dem Polynom F(x) folgende Matrix T von (m × m) gewonnen werden:

Auch können die Elemente von GF (2 ^m) mit Hilfe einer zyklischen Gruppe ausgedrückt werden, indem berücksichtigt wird, daß der Rest von GF (2 ^m) außer dem Element Null eine vervielfachende Gruppe vom Grad 2 ^m-1 bildet. Wenn die Elemente von GF (2 ^m) durch die Verwendung einer derartigen zyklischen Gruppe ausgedrückt werden, wird folgender Ausdruck erhalten:

0, 1 (≡ α²^m-1) α, α², α³, . . . α²^m-2

Nach der vorliegenden Erfindung, in der m Bits ein Wort und n Wörter einen Block bilden, werden k Paritätswörter auf Basis nachstehender Paritätsprüfmatrix H gebildet.

Die Paritätsprüfmatrix H kann auch durch die Verwendung der Matrix T ausgedrückt werden

wobei I eine Einheitsmatrix von (m × m) Elementen ist.

Wie bereits beschrieben, sind die Ausdrücke, die die Wurzel α benutzen, grundsätzlich gleich denen, die eine Matrix benutzen. In diesem Fall können alle Elemente der ersten Spalte einer jeden Matrix als 1 oder I gewählt werden und kann die letzte Spalte einer jeden Matrix unterbleiben.

Der Fehlerkorrekturcode wird an Hand eines Beispiels beschrieben, bei dem vier (k = 4) Paritätswörter benutzt werden. Wenn ein einziger Block erhaltener Daten als ein Spaltenvektor V = (W₁, W₂, W₃, . . . W _n) genommen wird, werden in diesem Fall an der Empfangsseite vier Syndrome S₁, S₂, S₃, und S₄ gebildet entsprechend

Jeder Block enthält vier Paritätswörter (p = W _n-3, q = W _n-2, r = W _n-1, s = W _n). Diese Paritätswörter werden senderseitig entsprechend folgender Gleichung gebildet:

Die Paritätswörter können durch Lösung dieser Gruppe von Gleichungen erhalten werden. Die Berechnung ist in GF (2 ^m) definiert und das Ergebnis ist wie folgt:

Nachstehend wird eine Fehlerkorrektur für den Fall beschrieben, bei dem die Daten einschließlich der auf obige Weise gebildeten Paritätswörter abgesandt und anschließend wieder empfangen werden.

In diesem Fall sei angenommen, daß keine Anzeigegröße benutzt wird, die eine Fehlerposition angibt.

(1) Wenn es keinen Fehler gibt, S₁ = S₂ = S₃ = S₄ = 0.

(2) Wenn es einen einzigen Wortfehler gibt (ein Fehlermuster wird als ei genommen), S₁ = ei, S₂ = T ⁱ ei, S₃ = T²ⁱ ei und S₄ = T³ⁱ ei.

So werden folgende Gleichungen bestimmt:

Jetzt ist das Syndrom S₁ gleich dem Fehlermuster ei.

(3) Wenn es 2 Wortfehler (ei und ej) gibt:

Obige Gleichungen lassen sich wie folgt ändern:

Entsprechend werden zwei Wortfehler durch die Bestimmung folgender Gleichungen bestimmt:

Die Fehlermuster werden wie folgt ausgedrückt:

(4) Wenn es drei Wortfehler (ei, ej und ek) gibt:

Obige Gleichungen lassen sich wie folgt ändern:

Entsprechend können drei Wortfehler mittels nachstehender Gleichung detektiert werden, weil die Bedingungen S₁≠0, S₂≠0, S₃≠0 erfüllt werden:

T ^j (T ^k S₁ + S₂) + (T ^k S₂ + S₃) = T ^j(T ^k S₂ + S₃) + (T ^-k S₃ + S₄)

Die betreffenden Fehlermuster können wie folgt ausgedrückt werden:

Wie bereits erwähnt, können alle drei Wortfehler ohne Verwendung der Anzeigeinformation korrigiert werden.

Wenn die Anzeigeinformation benutzt wird, so daß Fehlerpositionen (i, j, k, l) bekannt sind, können auch vier Wortfehler verbessert werden.

Außerdem kann die Fehlerkorrekturkapazität durch die Vergrößerung der Anzahl von Paritätswörtern k weiter verbessert werden.

Nachstehend wird ein Ausführungsbeispiel nach der Erfindung an Hand der Zeichnung näher erläutert, wobei die Erfindung zum Aufnehmen und Wiedergeben eines PCM-Audiosignals benutzt wird.

In Fig. 1 ist ein Fehlerkorrekturcoder dargestellt, der im Aufnahmesystem angeordnet ist, dem ein PCM-Audiosignal zugeführt wird. Das PCM-Audiosignal wird derart zugeführt, daß die linken und rechten Stereosignale mit einer Frequenz f _s (z. B. 44,1 kHz) abgetastet werden, wobei jeder abgetastete Wert in eine 16-Bit-Zahl in 2-Komplementdarstellung umgesetzt wird. Entsprechend liefert der linke Audiokanal eine Reihe von 16-Bit-PCM-Daten (L 0, L 1, L 2 . . .) und der rechte Audiokanal eine weitere Reihe von 16-Bit-PCM-Daten (R 0, R 1, R 2 . . .). Die PCM-Daten des linken und des rechten Audiokanals werden je für sich Wort für Wort mittels einer nicht dargestellten Anordnung verschachtelt, d. h. zyklisch über eine jeweilige Anzahl von 6 Coderkanälen. Auf diese Weise werden insgesamt über 12 Kanäle Sequenzen von PCM-Datenreihen dem Fehlerkorrekturcoder zugeführt. Zu einem gegebenen oder vorgegebenen Zeitpunkt werden beispielsweise zwölf Zahlen wie L₆_n, R _6n, L₆_{n + 1}, R₆_{n + 1}, L₆_{n + 2}, R₆_{n + 2}, L₆_{n + 3}, R₆_{n + 3}, L₆_{n + 4}, R₆_{n + 4}, L₆_{n + 5}, R₆_{n + 5}, zugeführt. Bei diesem Beispiel wird jede 16-Bit-Zahl in acht bedeutsamere Bits und acht weniger bedeutsame Bits verteilt. Diese 8-Bit-Gruppen werden nachstehend mit Wörtern bezeichnet. Infolgedessen werden die zwölf Zahlen in 24 parallelen Kanälen verarbeitet. Jetzt wird eine 16-Bit-Zahl der PCM-Datenreihe mit W _i bezeichnet, wobei die acht höchsten Bits mit W _i,A und die acht niedrigsten Bits mit W _i,B bezeichnet werden. Zum Beispiel wird die Zahl L₆_n in zwei Wörter W₁₂_n,A und W _12n,B verteilt. Es sei bemerkt, daß n bereits früher als eine Abmessung der Matrizen H benutzt wurde.

Die PCM-Datenreihen von 24 Kanälen werden zunächst einem geradzahligen/ungeradzahligen Verflechter 1 zugeführt. Wenn n=0, 1, 2 . . . , bilden die Wörter L₆_n (d. h. W₁₂_n,A und W₁₂_n,B), R₆_n (d. h. W₁₂_{n + 1,A} und W₁₂_{n + 1,B}) L₆_{n + 2} (d. h. W₁₂_{n + 4,A} und W₁₂_{n + 4,B}), R₆_{n + 2} (d. h. W₁₂_{n + 5,A} und W₁₂_{n + 5,B}) L₆_{n + 4} (d. h. W₁₂_{n + 8,A} und W₁₂_{n + 8,B}) und R₆_{n + 4} (d. h. W₁₂_{n + 9,A} und W₁₂_{n + 9,B}) Wörter mit geradzahliger Rangordnung, während die anderen Wörter ungeradzahliger Rangordnung sind. Die PCM-Datenreihe von Wörtern geradzahliger Rangordnung werden um ein einziges Wortintervall mittels der Laufzeitschaltungen oder Laufzeitleitungen 2 A, 2 B, 3 A, 3 B, 4 A, 4 B, 5 A, 5 B, 6 A, 6 B, 7 A, 7 B des geradzahligen/ ungeradzahligen Verflechters 1 verzögert. Außerdem wird im geradzahligen/ungeradzahligen Verflechter 1 eine derartige Umsetzung durchgeführt, daß 12 Datenreihen aus Wörtern gleicher Rangordnung den ersten bis zwölften Übertragungskanal belegen und 12 Datenreihen aus Wörtern ungeradzahliger Rangordnung den dreizehnten bis vierundzwanzigsten Übertragungskanal belegen.

Der geradzahlige/ungeradzahlige Verflechter 1 soll die Situation verhindern, bei der mehr als zwei aufeinanderfolgende Zahlen eines einzigen Audiokanals (links oder rechts) falsch sind, so daß dabei die Fehler nicht verdeckt werden können. Dies läßt sich wie folgt erläutern: drei benachbarte Zahlen L _i-1, L _i, L _{i + 1}, werden beispielsweise herangezogen. Wenn die Zahl L _i fehlerhaft und nicht korrigierbar ist, muß die Zahl L _i-1 oder L _i+1, oder müssen beide einwandfrei sein. Auf diese Weise kann die fehlerhafte Zahl L _i verdeckt werden, indem sie durch die direkt vorangehende Zahl L _i-1 oder die direkt nachfolgende Zahl L _{i + 1} oder durch den Mittelwert von L _i-1 und L _{i + 1} ersetzt wird. In vielen Fällen schafft dies eine vorteilhafte Näherung des wirklichen Werts von L _i. Die Laufzeitleitungen 2 A, 2 B . . . 7 A, 7 B des geradzahligen/ ungeradzahligen Verflechters 1 sind für benachbarte Wörter angeordnet, die in mehrere Fehlerkorrekturblöcke aufgenommen werden. Der Grund der Zusammenführung der Übertragungskanäle für eine jede der Datenreihen, bestehend aus den Wörtern gleicher Rangordnung, und der Datenreihen, bestehend aus den Wörtern ungerader Ordnung, besteht darin, daß, wenn die Datenreihen verschachtelt werden, der Abstand zwischen den Positionen der benachbarten geradzahligen und ungeradzahligen Wörter möglichst groß gewählt wird.

Am Ausgang des Verflechters 1 erscheinen die PCM-Datenreihen von 24 Kanälen in einer ersten relativen Zeitlage. Die um ein Wortintervall verzögerten Wörter werden durch einen Index angegeben, der am Ausgang des Verflechters 1 um zwölf Punkte niedriger ist. Aus den betreffenden PCM-Datenreihen werden jeweils vier erste Paritätswörter Q₁₂_n, Q₁₂_{n + 1}, Q₁₂_{n + 2}, Q₁₂_{n + 3} aus einem Fehlerkorrekturblock von Datenwörtern gebildet. Dieser Fehlerkorrekturblock enthält deshalb die Wörter:

(W _12n-12,A; W _12n-12,B; W _12n+1-12,A; W _{12n + 1-12,B};
W _{12n + 4-12,A}; W _{12n + 4-12,B}; W _{12n + 5-12,A}; W _{12n + 5-12,B};
W _{12n + 8-12,A}; W _{12n + 8-12,B}; W _{12n + 9-12,A}; W _{12n + 9-12,B};
W _{12n + 2,A}; W₁₂_{n + 2,B}; W _12n+3,A; W _{12n + 3,B}; W _{12n + 6,A};
W₁₂_{n + 6,B}; W _{12n + 7,A}; W _{12n + 7,B}; W₁₂_{n + 10,A}; W _{12n + 10,B};
W _{12n + 11,A}; W _{12n + 11,B}; Q _12n, Q _{12n + 1}, Q _{12n + 2}, Q _{12n + 3}).

Auf diese Weise werden im ersten Coder 8 24 Datenwörter von je acht Bits zum Erhalten von vier Paritätswörtern codiert. Deshalb sind die festen Parameterwerte des hier benutzten Codes n=28, m=8, k=4.

Einem zweiten Verflechter 9 werden 24 PCM-Datenreihen und vier Paritätswortreihen zugeführt. In diesem Verflechter 9 werden die Positionen der Übertragungskanäle derart geändert, daß die Paritätswortreihen zwischen den PCM-Datenreihen liegen, die aus den Wörtern geradzahliger und ungeradzahliger Rangordnung bestehen, und anschließend wird der Verzögerungsvorgang für diese Verflechtung durchgeführt. Dieser Verzögerungsvorgang ist derart, daß 27 Übertragungskanäle, mit Ausnahme des ersten Übertragungskanals, mittels Laufzeitleitungen um Verzögerungen in Höhe von 1 D, 2 D, 3 D, 4 D, . . . 26 D und 27 D verzögert werden (wobei D eine Verzögerungseinheit ist).

Am Ausgang des Verflechters 9 erscheinen 28 Datenreihen in einer zweiten relativen Zeitlage. Die Datenwörter werden eins nach dem anderen aus den betreffenden Datenreihen erhalten. Anschließend gelangen die Wörter an einen Coder 10, der zwei Paritätswörter P _12n, P _{12n + 1}, P₁₂_{n + 2} und P₁₂_{n + 3} bildet. Nachstehend ist ein Fehlerkorrekturblock einschließlich der zweiten Paritätswörter, bestehend aus 32 Wörtern, angegeben. Es sei bemerkt, daß eine Verzögerung um jD in einem Coderkanal den Wert des Indexes von W um den Betrag 12.j.D herabsetzt.

W _12n-12,A; W _{12n-12(D + 1),B};
W _{12n + 1-12(2D + 1),A}; W _{12n + 1-12(3D + 1),B};
W _{12n + 4-12(4D + 1),A}; W _{12n + 4-12(5D + 1),B};
W _{12n + 5-12(6D + 1),A}; . . .
     ·
     ·
     ·
W₁₂_{n+9-12(10D + 1),A}; W _{12n+9-12(11D + 1),B};
Q _12n-12(12D); Q₁₂_{n + 1-12(13D)}; Q₁₂_{n + 2-12(14D)}; Q _{12n + 3-12(15D)};
W _{12n + 2-12(16D)}; . . .
     ·
     .
     .
W _{12n + 11-12(26D)}; W₁₂_{n + 11-12(27D)};
P₁₂_n; P₁₂_{n + 1}; P₁₂_{n + 2}; P₁₂_{n + 3}.

Weiter ist noch ein Verflechter 11 mit Laufzeitleitungen, die eine Verzögerung eines Worts für die Übertragungskanäle mit geradzahliger Rangordnung von 32 Datenreihen einschließlich der ersten und zweiten Paritätswörter schaffen, sowie Umkehrstufen 12, 13, 14 und 15 für die zweite Reihe von Paritätswörtern angeordnet. Der Verflechter 11 soll vermeiden, daß ein Intervall mit einer Fehlerhäufung beim Übertragen die Grenze zwischen benachbarten Blöcken überschreiten würde und so viele Wörter in einem Fehlerkorrekturblock beeinflussen könnte, daß ihre Korrektur ausgeschlossen wäre. Die Umkehrstufen 12, 13, 14 und 15 dienen zur Vermeidung einer derartigen fehlerhaften Wirkung, wobei alle Daten in einem Block durch einen Ausfall während der Übertragung "0" gemacht werden, welcher Vorgang nunmehr vom Wiedergabesystem erkannt wird. Ein Stille-Intervall in der Audiowiedergabe würde dagegen also eine zweite Reihe von Paritätswörtern schaffen, die sich von 0 unterscheiden und so detektiert werden kann. Die endgültig gebildeten Codewörter sind in der letzten Spalte der Figur einschließlich der entsprechenden entstandenen Verzögerung angegeben.

Der endgültig gebildete Block von 24 PCM-Datenwörtern und acht Paritätswörtern wird mit Hilfe eines nicht dargestellten Parallel/Serienumsetzers in Serie gebracht. Am Anfang wird ein Synchronsignal von 16 Bits zum Erhalten eines Übertragungsblocks nach Fig. 2 zugesetzt, wonach der so gebildete Block übertragen wird. In Fig. 2 wird der Kürze halber ein Wort aus dem i. Übertragungskanal mit V _i bezeichnet.

Praktische Ausführungsbeispiele des Übertragungssystems können magnetische Aufnahme- und Wiedergabegeräte, Geräte mit rotierenden optischen oder magnetischen Platten usw. sein.

Der Coder 8 bezieht sich auf den Fehlerkorrekturcode, bei dem die Werte der festen Codeparameter m=8, n=28 und k=4 sind. Für den Coder 10 besitzen die entsprechenden festen Codeparameter die Werte m=8, n=32 und k=4. Also umfaßt der vollständige Block der Fig. 2: 32 × 8 + 16 = 272 Bits.

In der Decoderstation wird zunächst der Vorlauf (header) mit der Synchronisation mit Hilfe einer nicht dargestellten Einrichtung entfernt. Die restlichen, wiedergegebenen 32 Codewörter eines jeden Übertragungsblocks gelangen an den Eingang eines Fehlerkorrekturcoders gemäß Fig. 3. Durch das Wiedergabeverfahren ist es möglich, daß die wiedergegebenen Daten einen Fehler enthalten. Wenn kein Fehler vorhanden ist, sind die 32 dem Eingang des Decoders zugeführten Wörter gleich den 32 Wörtern, die am Ausgang des Fehlerkorrekturcoders erschienen. Im Fehlerkorrekturdecoder wird der Entflechtungsvorgang, der dem Verflechtungsvorgang im Coder komplementär ist, zur Wiederherstellung der ursprünglichen Rangordnung der Daten durchgeführt, und anschließend erfolgt der Fehlerkorrekturvorgang.

Zunächst ist, wie in Fig. 3 dargestellt, ein Entflechter 16 mit Laufzeitleitungen angebracht, die je eine Verzögerung eines Worts für die Übertragungskanäle mit ungeradzahliger Rangordnung schaffen, sowie Umkehrstufen 17, 18, 19 und 20 für die zweite Reihe von Paritätswörtern angebracht. Die Ausgangssignale des Entflechters 16 und die Umkehrstufen 17 . . . 20 gelangen an einen ersten Decoder 21. In diesem Decoder werden Syndrome S₁₁, S₁₂, S₁₃ und S₁₄ aus einer Paritätsdetektormatrix H _c1 über 32 Eingangswörter V ^T gemäß Fig. 4 erzeugt und anschließend wird die Fehlerkorrektur auf Basis der Syndrome ausgeführt. In Fig. 4 ist α ein Element von GF (2⁸), das eine Wurzel des primitiven und unzerlegbaren Polynom vom mten Grad F(x) = x⁸ + x⁴ + x³ + x² + 1 ist. Aus dem Decoder 21 werden 24 PCM- Datenreihen und vier Paritätswortreihen erhalten. Jedem Wort der Datenreihe wird Anzeigeinformation (zumindest 1 Bit) zugesetzt, die angibt, ob möglicherweise ein Fehler vorhanden ist. Das Anzeigebit oder die Anzeigebits werden wie die weiteren Bits der Datenwörter und Paritätswörter übertragen.

Die Ausgangsdatenreihen des Decoders 21 gelangen an einen Entflechter 22, der die Auswirkungen des vom Verflechter 9 in den Fehlerkorrekturcoder durchgeführten Verzögerungsverfahren ausgleichen muß, und in dem Laufzeitleitungen mit verschiedenen Laufzeiten 27 D, 26 D, 25 D, . . . 2 D und 1 D für den ersten bis 27. Übertragungskanal angebracht sind. Das Ausgangssignal des Entflechters 22 gelangt an einen zweiten Decoder 22, in dem Syndrome S₂₁, S₂₂, S₂₃ und S₂₄ aus einer Paritätsdetektormatrix H _c2 über 28 Eingangswörter V ^T nach Fig. 5 gebildet werden, wonach die Fehlerkorrektur auf Basis der Syndrome durchgeführt wird. Im Decoder 23 wird die Anzeigeinformation gelöscht, die sich auf ein Wort bezieht, in dem ein Fehler korrigiert ist, aber die Anzeigeinformation, die sich auf ein Wort bezieht, dessen Fehler vom Decoder 23 nicht korrigiert werden kann, wird nicht gelöscht.

Die Datenreihen, die am Ausgang des Decoders 23 erscheinen, gelangen an einen geradzahligen/ungeradzahligen Entflechter 24, in dem die PCM-Datenreihen, die aus den Wörtern mit geradzahliger Rangordnung bestehen, und die PCM-Datenreihen, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen, erneut positioniert werden, so daß sie sich in den alternativen Übertragungskanälen befinden und Laufzeitleitungen mit einer Verzögerung um ein Wort für die PCM-Datenreihen angebracht sind, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen. Am Ausgang des geradzahligen/ungeradzahligen Entflechters 24 werden die PCM-Datenreihen in der richtigen Zeitlage und in der vorgegebenen Rangordnung von Übertragungskanälen erhalten, die genau die gleichen sind, wie sie dem Eingang des Fehlerkorrekturcoders zugeführt sind. Obgleich dies in Fig. 3 nicht dargestellt ist, ist in der folgenden Stufe des geradzahligen/ungeradzahligen Entflechters 24 zur Durchführung eine Korrekturschaltung vorgesehen, beispielsweise zum Durchführen einer Interpolation des Mittelwerts, so daß meistens der Fehler verdeckt wird, wenn er von den Decodern 21 und 23 nicht korrigiert ist.

Im Fehlerkorrekturdecoder nach Fig. 3 werden die Fehlerkorrektur mittels der ersten Paritätswörter P₁₂, P _{12n + 1}, P _{12n + 2} und P _{12n + 3} und die Fehlerkorrektur mittels der zweiten Paritätswörter Q _12n, Q _{12n + 1}, Q _{12n + 2} und Q _{12n + 3} einmal durchgeführt. Durch die mehr als zweimalige Durchführung der Fehlerkorrekturen vergrößert sich die Fehlerkorrekturmöglichkeit und werden weniger Fehler unkorrigiert bleiben.

Im beschriebenen Ausführungsbeispiel unterscheiden sich die Verzögerungsintervalle in den aufeinanderfolgenden Kanälen im Verflechter 9 um den jeweiligen Betrag D, aber es ist auch möglich, eine unregelmäßige Variation der Verzögerung statt der regelmäßigen Aufeinanderfolge zu verwenden. Wie die zweiten Paritätswörter P _i, die berechnet werden, indem nicht nur die PCM-Daten, sondern auch die ersten Paritätswörter Q _i benutzt werden, können auch die ersten Paritätswörter Q _i mit von den zweiten Paritätswörtern P _i bestimmt werden. Dies kann durch die Rückkopplung der zweiten Paritätswörter auf einen Eingang des Coders verwirklicht werden, der die ersten Paritätswörter liefert.

Mit dem genannten Fehlerkorrekturcoder können beispielsweise bis zu zwei Wortfehler korrigiert werden, ohne daß Anzeigeinformation benutzt wird, die die Fehlerposition angibt, und eine Fehlerhäufung wird durch die Verflechtung in zwei Richtungen gestreut, so daß sowohl die vereinzelten Fehler als auch die Fehlerhäufungen vorteilhaft korrigiert werden können.

Außerdem wird bei ansteigender Anzahl korrigierbarer fehlerhafter Wörter der Decodierungsalgorithmus komplizierter. Wenn nur ein Wortfehler korrigierbar sein soll, reicht ein sehr einfacher Aufbau des Decoders aus. Es wird klar sein, daß Fehlerkorrekturcoder mit einer ansteigenden Korrekturkapazität aufgebaut werden können.

Die genannte Einrichtung und das erwähnte Verfahren können auf mehrere Weisen geändert werden, um spezifische Vorteile zu erreichen;

a) In Fig. 1 können die Paritätswörter Q (12 n), Q (12 n + 1), Q (12 n + 2), Q (12 n + 3) wie die Paritätswörter P (12 n) . . . P (12 n + 3) invertiert werden; der Coder 10 würde jedoch immer noch die nicht invertierten Paritätswörter Q (12 n) . . . Q (12 n + 3) empfangen. Auf gleiche Weise würde der Decoder der Fig. 3 die invertierten Paritätswörter

empfangen. Diese Wörter würden beim Eintreffen im Decoder 21 erneut invertiert werden.

b) In Fig. 4 kann die zweite Zeile geändert werden von (α³², α³¹, . . . α³, α², α¹) nach (α³¹, α³⁰, . . . α², α¹, 1). In Fig. 5 kann auf gleiche Weise die zweite Zeile von (a²⁸, α²⁷, . . . α³, α², α¹) nach (α²⁷, α²⁶, . . . α², α¹, 1) geändert werden.

Außerdem kann in Fig. 4 und 5 die Reihenfolge der Elemente einer Zeile der Matrix in α invertiert werden. Die zweite bis vierte Zeile fangen dabei mit niedrigeren Potenzen von a an und enden mit hohen Potenzen von α.

c) Die Anordnung und das Verfahren lassen sich vorteilhaft in einem HiFi-System verwenden. Die Codierung wird zuerst durchgeführt. Die Daten können auf einer Tonscheibe, einem Tonband oder etwas Derartigem gespeichert werden. Auch können die Daten über einen Kommunikationskanal übertragen oder ausgestrahlt werden. Auf einer Empfangsseite werden das Decodierungsverfahren und die Anordnung angewendet und können mögliche Fehler korrigiert werden. Schließlich werden die HiFi-Verstärkung und die Wiedergabe durchgeführt.

In Fig. 6 und 7 sind Blockschaltbilder eines zweiten Coders bzw. eines zweiten Decoders dargestellt. Der wesentliche Unterschied zwischen Fig. 1 und 6 tritt im Verflechter 30 auf, der jetzt Laufzeiten um zwei Wortintervalle hat, wie angegeben mit den Ziffern "2". Außerdem ist die zyklische Kreuzung der Codierungskanäle anders. An der Eingangsseite sind jeweils zwei Kanäle zusammen erneut positioniert, während nach acht Kanälen ein folgender Zyklus startet. Außerdem gibt es drei Zyklen mit acht Kanälen. An der Ausgangsseite startet nach 6 Kanälen ein neuer Zyklus. Auf diese Weise gibt es vier Zyklen mit je 6 Kanälen. Ein zweiter Unterschied tritt hinsichtlich des Coders 32 auf, der halbwegs zwischen den beiden Codekanalgruppen liegt. Auf diese Weise ist die Anzahl der Kreuzungen verringert: Das Element 34 enthält jetzt nur Verzögerungselemente. D₆ ist beispielsweise gleich 6 Wortintervallen. Im Gegensatz zu Fig. 1 führt das Verzögerungselement 38 eine Verzögerung in die ungeradzahligen Kanäle ein. Schließlich werden alle Paritätswörter invertiert. Fig. 7 ist direkt aus dem Entwurf der Fig. 6 abgeleitet.

In Fig. 8 und 9 sind Blockschaltbilder eines dritten Coders bzw. eines dritten Decoders dargestellt. Fig. 8 ist gleich Fig. 6 mit der Ausnahme des Verflechters 40. Hier werden die ersten sechs Kanäle sowie die dritte Gruppe von sechs Kanälen um zwei Wortintervalle verzögert. Die anderen Codierungskanäle werden im Verflechter 40 nicht verzögert. Außerdem ist die Kreuzung der Codierungskanäle anders. An der Eingangsseite werden jeweils zwei Kanäle zusammen erneut positioniert, während der folgende Zyklus erst nach zwölf Codierungskanälen anfängt. Also gibt es zwei Zyklen mit zwölf Kanälen.

An der Ausgangsseite fängt nach vier Kanälen ein neuer Zyklus an. Auf diese Weise gibt es 6 Zyklen von je vier Kanälen. Die Fig. 9 ist direkt aus der Fig. 8 abgeleitet.

In Fig. 10 und 11 sind Blockschaltbilder eines vierten Coders bzw. eines vierten Decoders dargestellt. Fig. 10 ist gleich Fig. 8 mit Ausnahme des Verflechters 42. Die Codierungskanäle sind in drei Gruppen verteilt. Die Codierungskanäle der ersten Gruppe werden im Verflechter 42 nicht verzögert. Die Kanäle der zweiten Gruppe enthalten ein Verzögerungselement für 1 Wortintervall. Die Codierungskanäle der dritten Gruppe enthalten ein Verzögerungselement für zwei Wortintervalle. Es erfolgt keine Neupositionierung der Kanäle. Fig. 11 ist direkt aus der Fig. 10 abgeleitet.

Auf diese Weise ist für den Übergang zwischen Fig. 7, 9, 11 oder 6, 8, 10 nur eine Änderung eines Teiles des Aufbaus notwendig. In Fig. 6 und 7 ist ein Aufbau dargestellt, der sich am besten eignet für die Verwendung mit zwei Tonkanälen (stereophonische Verwendung), in Fig. 8 und 9 ist ein Aufbau dargestellt, der sich am besten für die Verwendung mit drei Tonkanälen eignet, und Fig. 10 und 11 zeigen einen Aufbau, der sich am besten für die Verwendung mit vier Tonkanälen (Quadrophonie) eignet. In einem jeden dieser Fälle können unwiederherstellbare Tonsignale auf vorteilhafte Weise durch Interpolierung zwischen einwandfreien Tonsignalen ersetzt werden.

Claims

1. Verfahren zur Fehlersicherung einer Folge von Datenwörtern, bei dem

a) an jedem einer ersten Anzahl von (n 1-k 1) parallelen Kanälen je ein Datenwort der Folge in einer ersten zeitlichen Zuordnung zueinander empfangen wird,
b) jeweils ein Datenwort eines jeden Kanals einem ersten Fehlerkorrekturcoder zugeführt wird zum Bilden wenigstens eines ersten Paritätsworts,
c) die Datenwörter nach dem Zuführen zum ersten Fehlerkorrekturcoder und jedes daraus gebildete Paritätswort um wortweise unterschiedliche Laufzeiten verzögert werden zum Bilden einer zweiten zeitlichen Zuordnung zueinander,
d) jeweils ein Datenwort jedes Kanals und ein Paritätswort in der zweiten zeitlichen Zuordnung zueinander einem zweiten Fehlerkorrekturcoder zugeführt wird zum Bilden wenigstens eines zweiten Paritätsworts,
e) jeweils ein Datenwort aus jedem Kanal sowie die zugehörige Anzahl erster und zweiter Paritätswörter in einer Anzahl, die gleich der Summe der ersten Anzahl und der Anzahl der zusammen gebildeten ersten und zweiten Paritätswörter ist, von Ausgangskanälen wortweise seriell anfällt,

dadurch gekennzeichnet, daß vom ersten Fehlerkorrekturcoder zu den der ersten Anzahl von (n 1-k 1) Kanälen zugeführten Datenwörtern jeweils eine Reihe von k 1 < 2 ersten Paritätswörtern derart gebildet werden, daß die Datenwörter und die ersten Paritätswörter einen fehlerkorrigierbaren Block von n 1 Wörtern bilden,
daß vom zweiten Fehlerkorrekturcoder zu den der ersten Anzahl von (n 1-k 1) Kanälen zugeführten Datenwörtern und der dazu gebildeten Reihe von k 1 ersten Paritätswörtern jeweils eine weitere Reihe von k 2 < 2 zweiten Paritätswörtern derart gebildet werden, daß die Datenwörter, die Reihe erster Paritätswörter und die Reihe zweiter Paritätswörter einen weiteren fehlerkorrigierbaren Block von n 1 + k 2 = n 2 Wörtern bilden,
daß die Erzeugung der Reihen von k 1 ersten bzw. k 2 zweiten Paritätswörtern zur Bildung des jeweiligen fehlerkorrigierbaren Blocks von n 1 bzw. n 2 Wörtern mittels der nachfolgenden Paritätsfehlermatrix erfolgt, wobei n 2 < 2^m-1 ist: oder wobei α eine Wurzel entsprechend F(x)=0 ist, wobei F(x) ein unzerlegbares und primitives Polynom des nten Grades über einen Galois-Körper GF (2) ist, und daß empfangsseitig zum Decodieren derartig fehlergesicherter Daten das Verfahren entsprechend umgekehrt angewendet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Paritätswörter invertiert werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ersten Paritätswörter nach dem Zuführen zum zweiten Fehlerkorrekturcoder invertiert werden.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Laufzeiten eines Teils der ersten Anzahl Datenwörter kleiner als die Laufzeiten der ersten Paritätswörter und die Laufzeiten des übrigen Teils dieser Datenwörter größer als die Laufzeiten der ersten Pariätswörter sind.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Zuführen zum ersten Fehlerkorrekturcoder eine gleiche relative Verzögerung von zumindest einem Wortintervall zwischen dem einen Teil der Datenwörter und dem übrigen Teil der Datenwörter vorgenommen wird.

6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß vor dem Zuführen zum ersten Fehlerkorrekturcoder eine relative Verzögerung um wenigstens ein Wortintervall zwischen den geradzahligen und den ungeradzahligen Datenwörtern der den parallelen Kanälen zugeführten Datenwörter vorgenommen wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß vor dem Abgeben der Datenwörter und Paritätswörter über die Ausgangskanäle eine relative Verzögerung um ein Wortintervall zwischen den Wörtern der geradzahligen und der ungeradzahligen Kanäle vorgenommen wird.

8. Anordnung zum Bilden von fehlergesicherten Datenwörtern gemäß dem Verfahren nach einem der Ansprüche 1 bis 7 mit einem ersten Fehlerkorrekturcoder zur Erzeugung mindestens eines ersten Paritätsworts aus jeweils mehreren über eine Anzahl Datenkanäle parallel zugeführten Datenwörtern, mit mehreren parallelen ersten Verzögerungsanordnungen unterschiedlicher Verzögerungszeit, die wenigstens einen Teil der parallel zugeführten Datenwörter und die ersten Paritätswörter empfangen und einem zweiten Fehlerkorrekturcoder zur Erzeugung wenigstens eines zweiten Paritätsworts zuführen, dadurch gekennzeichnet, daß die Fehlerkorrekturcoder derart aufgebaut sind, daß jeder von diesen k 1 bzw. k 2 Paritätswörter mittels der nachfolgenden Paritätsfehlermatrix erzeugt oder wobei α eine Wurzel entsprechend F(x)=0 ist mit F(x) gleich einem unzerlegbaren und primitiven Polynom des nten Grades über einen Galois-Körper GF (2), wobei die parallel zugeführten Datenwörter und die daraus erzeugten Paritätswörter zusammen jeweils einen fehlerkorrigierbaren Block von n 1 bzw. n 2 Wörtern bilden.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß eine zweite vorgeschaltete Anordnung vorgesehen ist, die gleichzeitige digitalisierte Abtastwerte eines Audio-Stereo-Signals in zwei Datenwörter aufteilt und die Datenwörter einer Anzahl aufeinanderfolgender Abtastwerte parallel den Datenkanälen zuführt.

10. Anordnung zum Decodieren von gemäß dem Verfahren nach einem der Ansprüche 1 bis 7 fehlergesicherten Datenwörtern mit Verzögerungsanordnungen und Fehlerkorrekturschaltungen, dadurch gekennzeichnet, daß die Fehlerkorrekturschaltungen einen ersten Decoder, der eine erste Anzahl Datenwörter und die zugehörigen ersten und zweiten Paritätswörter parallel erhält und unter Steuerung der zweiten Paritätswörter mittels eines darin gebildeten Syndroms einen Block von fehlerkorrigierbaren Datenwörtern mit den zugehörigen ersten Paritätswörtern an eine Anzahl paralleler Verzögerungsanordnungen mit unterschiedlichen Verzögerungszeiten abgibt, und einen zweiten Decoder umfassen, der die von den Verzögerungsanordnungen abgegebenen Datenwörter und ersten Paritätswörter empfängt und unter Steuerung der letzteren mittels eines in diesem zweiten Decoder gebildeten zweiten Syndroms fehlerkorrigierte Datenwörter abgibt, die eine Folge von Datenwörtern bilden.

11. Anordnung nach Anspruch 10, insbesondere zum Decodieren von gemäß dem Verfahren nach Anspruch 2 oder 3 fehlergesicherten Datenwörtern, dadurch gekennzeichnet, daß den Eingängen des ersten Decoders für die Paritätswörter Inverter vorgeschaltet sind.

12. Anordnung nach Anspruch 10 oder 11, insbesondere zum Decodieren von gemäß dem Verfahren nach Anspruch 6 fehlergesicherten Datenwörtern, dadurch gekennzeichnet, daß den Ausgängen des zweiten Decoders Verzögerungsanordnungen zum Ausgleich der relativen Verzögerung zwischen geradzahligen und ungeradzahligen Datenwörtern nachgeschaltet sind.

13. Anordnung nach einem der Ansprüche 10 bis 12, insbesondere zum Decodieren von gemäß dem Verfahren nach Anspruch 7 fehlergesicherten Datenwörtern, dadurch gekennzeichnet, daß den Eingängen des ersten Decoders Verzögerungsanordnungen zum Ausgleich der relativen Verzögerung zwischen den auf den geradzahligen Kanälen und den auf den ungeradzahligen Kanälen abgegebenen Wörtern vorgeschaltet sind.

14. Anordnung nach einem der Ansprüche 10 bis 13, gekennzeichnet durch einen Serien-Parallel-Wandler zum Umwandeln eines bitseriellen Datenflusses in jeweils parallele Datenwörter und Paritätswörter für den ersten Decoder,
einen Parallel-Serien-Wandler zum Umsetzen der vom zweiten Decoder parallel erzeugten Datenwörter in mindestens eine Folge nacheinander auftretender Datenwörter und
einen Digital-Analog-Wandler zum Umsetzen der nacheinander auftretenden Datenwörter in ein analoges Audio-Signal.

15. Datenträger mit gemäß dem Verfahren nach einem der Ansprüche 1 bis 7 erzeugten fehlergesicherten Datenwörtern in Form von Datenblöcken, dadurch gekennzeichnet, daß jeder Block eine aus den geradzahligen der den parallelen Kanälen zugeführten Datenwörter abgeleitete Information, eine aus den ersten Paritätswörtern abgeleitete Information, eine aus den ungeradzahligen der den parallelen Kanälen zugeführten Datenwörter abgeleitete Information und eine aus den zweiten Paritätswörtern abgeleitete Information enthält.

16. Datenträger nach Anspruch 15, dadurch gekennzeichnet, daß außerdem am Anfang jedes Blocks eine Synchronisierinformation vorhanden ist.