DE3127996A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE3127996A1 DE3127996A1 DE19813127996 DE3127996A DE3127996A1 DE 3127996 A1 DE3127996 A1 DE 3127996A1 DE 19813127996 DE19813127996 DE 19813127996 DE 3127996 A DE3127996 A DE 3127996A DE 3127996 A1 DE3127996 A1 DE 3127996A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- semiconductor
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Kepi
before tue
before tue
TOKYO SHIBAURA DENKI KABUSHIKI KAISHA
KAWASAKI-SHI^ JAPAN
KAWASAKI-SHI^ JAPAN
D-SOOO München 80
Telex: 0529802 hnkld
Telegramme: ellipsoid
15. JuIi 1981 SS-56P087-3
Dr. F/to
HALBLEITERVOR
RICHTUNG
Halbleitervorrichtung
Die Erfindung betrifft eine Halbleitervorrichtung.
Im Zuge des schnellen Fortschritts auf dem Gebiet der mit
hoher Packungs- bzw. Intergrationsdichte ausgebildeten großintegrierten Schaltkreise (LSIs) werden neuerdings beispielsweise
bei Halbleiterspeichern Speichereinheiten mit großer Speicherkapazität von 16 Kilobits oder 64 Kilobits eingesetzt.
Während Großkapazitätsspeicher dieser Art unter Verwendung von Halbleitervorrichtungen hergestellt werden
können, die aus Einkanal-MOS-Transistoren, etwa η-Kanal-MOS-Transistoren,
bestehen, können 4 Kilobit- oder 16 Kilobit-Speicher
auch durch komplementäre MOS- bzw. CMOS-Halbleitervorrichtungen
gebildet werden, deren Integration mit hoher Dichte bisher als schwierig angesehen wurde. Derartige Großkapazitätsspeicher
werden jedoch durch Verringerung der Große der Halbleitervorrichtungen realisiert, die weitgehend von
der Verbesserung des Kleinstmusterübertragungsverfahrens abhängt und sich durch Verbesserung des Aufhaus des Halbleiterelements
selbst nicht erreichen läßt. Es bestehen dabei immer noch Einschränkungen bezüglich der Integration mit
hoher (Packungs-)Dichte aufgrund des für z.B. CMOS-Halbleitervorrichtungen
typischen gleichzeitigen Vorhandenseins von p- und n-Kanal-MOS-Transistoren. Die Gate-Elektroden von
p- und n-Kanal-MOS-Transistoren beispielsweise einer CMOS-Halbleitervorrichtung
sind mittels einer Aluminium-Verbindungsschicht miteinander verbunden, wodurch jedoch die Realisierung
einer mehrlagigen Verbindung schwierig wird. Aus diesem Grund wurde bereits ein Verfahren vorgeschlagen, bei dem die Gate-Elektroden
der p- und n-Kanal-MOS-Transistoren aus polykristallinen Schichten desselben Leitungstyps, z.B. des p-Typs, ausgebildet
und diese Gate-Elektroden mittels einer polykristalli-
nen Silizium-Verbindungsschicht vom p-Typ miteinander gekoppelt
werden. Hierbei ist jedoch eine Aluminium-Verbindungsschicht
für Source- und Drain-Zonen des n-Kanal-MOS-Transistors
erforderlich,, wodurch gegebenenfalls die Erzielung einer hohen
Integrationsdichte beeinträchtigt wird.
Bei einer Halbleitervorrichtung mit einem isolierenden Substrat, etwa einer Halbleitervorrichtung z.B. des Siliziumauf-Saphir-
bzw. SOS-Typs, die in jüngster Zeit das Interesse
der Fachwelt auf sich gezogen hat, können andererseits in manchen Fällen p- und n-Typ-Siliziumschichten ausgebildet
werden, die auf dem isolierenden Substrat miteinander in
Kontakt stehen. Dabei tritt auch nicht der unerwünschte Sperreffekt bzw. die sog. Latch-up-Erscheinung auf, die ein Hindernis
für die Verwendung eines Falbleitersubstrats darstellen würde, so daß (in diesem Fall) ein großintegrierter Schaltkreis
(LSI) mit hoher Integrationsdichte bereitgestellt werden kann. Zur Erzielung einer hohen Integrationsdichte ist anstelle
des Anschlusses einer Aluminium-Verbindungsschicht an die p- und n-Typ-Siliziumschichten beispielsweise eine p-Typ-Verbindungs-
oder -Anschlußschicht nur mit der p-Typ-Siliziumschicht
unmittelbar verbunden. In diesem Fall beeinflußt aber eine zwischen den p- und n-Typ-Siliziumschichten entstehende' pn-Sperrschicht
möglicherweise die elektrischen Eigenschaften der Halbleitervorrichtung .·
Der Erfindung liegt damit insbesondere die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, bei der eine Verbindungsschicht eines Leitungstyps zufriedenstellend bzw. einwandfrei
elektrisch mit einer Halbleiterzone eines anderen Leitungstyps verbunden ist.
Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.
Gegenstand der Erfindung ist damit eine Halbleitervorrichtung
- γ-
mit einer Halbleiterzone eines Leitungstyps, einer in elektrischem Kontakt mit dieser Halbleiterzone ausgebildeten
Schicht aus einem hochschmelzenden Metall.oder Metallsilizid und einer Anschluß- bzw. Verbindungsschicht eines der Halbleiterzone
entgegengesetzten Leitungstyps, die in elektrischem Kontakt mit der Schicht aus dem hochschmelzenden Metall oder
Metallsilizid ausgebildet ist.
■Erfindungsgemäß können die Halbleiterzone und die Verbidungs—
schicht des entgegengesetzten Leitungstyps mittels der Schicht aus dem hochschmelzenden Metall oder Metallsilizid zufriedenstellend
bzw. einwandfrei elektrisch miteinander gekoppelt werden. Auf diese Weise wird eine Mehrschichtverbindung
unter Verwendung z.B. einer Aluminium-Verbindungsschicht möglich.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten
Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Teil-Schnittansicht einer bekannten Halbleitervorrichtung,
Fig. 2Abis 2F schematische Teil-Schnittansichten zur Verdeutlichung
der Fertigungschritte bei der Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung,
Fig. 3Abis 3E schematische Teil-Schnittansichten· zur Verdeutlichung
der Fertigungsschritte bei der Herstellung einer Halbleitervorrichtung gemäß einer anderen Ausführungsform
der Erfindung und
Fig 4A bis 4F schematische Teil-Schnittansichten zur Verdeutlichung
der Fertigungschritte bei der Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform
der Erfindung.
3127998
Im folgenden ist zunächst anhand von Fig. 1 eine bekannte
Halbleitervorrichtung beschrieben. Die Halbleitervorrichtung gemäß Fig. 1 weist auf einem isolierenden Substrat 14 ausgebildete
p- und n-Tyo-Siliziumschichten 10 bzw. 12, eine in elektrischem Kontakt mit der n-Tvp-Siliziumschicht 12 aufgebrachte
Anschluß- bzw. Verbindungsschicht 16 aus polykristallinem n-Typ-Silizium und eine über der Verbindungsschicht 16
unter Zwischenfügung einer Isolierschicht 20 ausgebildete Aluminium- Verbindungsschicht 18 auf. Bei dieser Halbleitervorrichtung
können die Verbindungsschicht 16 und die p-Typ-Siliziumschicht
10 im wesentlichen elektrisch miteinander verbunden werden, indem die Verbindungsschicht 16 mit der n-Typ-Siliziumschicht
12 in elektrischen Kontakt gebracht wird,· vorausgesetzt, daß keine Sperrvorspannung zwischen die p- und
n-Typ-Siliziumschichten 10 bzw. 12 angelegt wird. An der pn-Sperrschicht
zwischen n- und n-Typ-Siliziumschicht 10 bzw.
12 tritt jedoch ein Spannungsabfall auf, der einen (ungünstigen) Einfluß auf die elektrischen Eigenschaften der Halbleitervorrichtung
ausübt.
Zur Lösung diese Problems wird erfindungsgemäß eine Schicht
aus einem hochschmelzenden Metall oder Metallsilizid beispielsweise
zwischen einer n-Typ-Verbinundgsschicht und einer p-Typ-Siliziumzone vorgesehen, derart, daß die Verbindungsschicht und die Siliziumzone über die Schicht aus hochschmelzendem Metall oder Metallsilizid elektrisch miteinander
verbunden bzw. aneinander angekoppelt sind.
Die Fig. 2A bis 2F veranschaulichen schematisch ein Herstellungsverfahren
für eine Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung.
Gemäß Fig. 2A wird zunächst eine p-Senkenzone 30 für die
Ausbildung eines n-Kanal-MOS-Transistors in einem n-Typ-Siliziumsubstrat
32 mit der Kristallebene (100) ausgebildet, worauf eine vergleichsweise dicke Siliziumoxid- bzw. SiO„-
Schicht 34 mit einer Dicke von z.B. 0,8 μπι auf den Oberflächen
der p-Senkenzone 30 'und des Siliziumsubstrats 32 in feuchter O^-Atmosphäre bei einer Temperatur von 1000° C
gebildet wird. Sodann wird die SiO^-Schicht 34 selektiv von Stellen entsprechend einer Zone oder einem Bereich, in der
bzw. dem der Transistor ausgebildet werden soll, sowie entsprechend den Verbindungszonen entfernt: auf der Gesamtoberfläche
des resultierenden Halbleitergebildes wird dann eine dünne SiO^-Schicht vorgesehen, die hierauf selektiv
abgetragen wird. Auf diese Weise wird eine Gate-Isolierschicht 36 hergestellt. Anschließend wird das Siliziumsubstrat 32
durch Ionenimplantation zur Ausbildung einer p-Typ-Zone 38 mit Bor gespickt.
Gemäß Fig. 2B wird im Anschluß hieran auf die Gesamtfläche
des Halbleitergebildes gemäß Fig. 2A eine Molybdänsilizid-
bzw. MoSip-Schicht 40 mit einer Dicke von etwa 1000 A aufgebracht.
Danach wird gemäß Fig. 2C die MoSi2-Schicht 40 mit
Ausnahme einer Kontaktzone 41, die mit der p-Typ-Zone 38
in Kontakt steht, abgetragen.
Gemäß Fig. 2D wird sodann eine polykristalline Silizium-
Schicht 42 mit einer Dicke von etwa 4000 A auf die Gesamtfläche des im Verfahrensschritt gemäß Fig. 2C erhaltenen Halbleitergebildes
aufgebracht, worauf eine Phosphorsilikatglas-
bzw. PSG-Schicht 44 auf der polykristallinen Siliziumschicht 42 ausgebildet wird. Nun wird Phosphor aus der Phosphorsilikatglas-Schicht
44 durch Feststoff-Feststoff-Diffusion in einer Atmosphäre hoher Temperatur in die polykristalline Siliziumschicht
42 eindiffundiert, um dadurch den Widerstand dieser Siliziumschicht 42 zu verringern. Gleichzeitig diffundiert
Phosphor aus der Phosphorsilikatglas-Schicht 44 auch in einen mit der polykristallinen Siliziumschicht 42 in Berührung
stehenden Teil der p-Senkenzone 30 ein, wobei in deren Oberflächenbereich gemäß Fig. 2E eine n-Typ-Zone 46 entsteht.
y-
Danach werden die Phosphorsilikatglas-Schicht 44 abgetragen
und die polykristalline Siliziumschicht 42 selektiv entfernt, um auf der Gate-Isolierschicht 36 eine n-Typ-Gate Elektrode 4 2-1
aus polykristallinen! Silizium sowie eine aus polykristallinem Silizium bestehende n-Typ-Verbindungsschicht 42-2 auszubilden,
welche die p- und n-Typ-Zonen 38 und 46 über die Köntaktzone aus der MoSij-Schicht 41 elektrisch miteinander verbindet.
Die Verbindungsschicht 42-2 steht dabei in ohmschem Kontakt mit der
MoSi2~Schicht 41, die iJhrerseits in ohmschem Kontakt mit der p-Typ-Zone 38 steht,
Im nächsten Schritt werden Source- und Drain-Zonen 48 bzw.
50 des n-Kanal-MOS-Transistors im Oberflächenbereich der
p-Senkenzone 30 nach dem üblichen Silizium-Gate-MOS-Verfahren
ausgebildet. Durch chemisches Aufdampfen wird eine SiO^-Schicht 52 ausgebildet, in der selektiv Kontaktlöcher 52 vorgesehen
werden. Schließlich wird eine Aluminium-Verbindungsschicht
54 hergestellt. *
Wie sich an der fertiggestellten Halbleitervorrichtung gemäß F
der Erfindung erkennen läßt (vgl. Fig. 2F), ist zur elektrischen
Ankopplung eine Verbindungsschicht des einen Leitungstyps in unmittelbarem Kontakt mit einer Halbleiterzone desselben Leitungstyps angeordnet, während die Verbindungsschicht mit einer Halbleiterzone des entgegengesetzten Leitungstyps über einen Bereich bzw. eine Zone aus einem Metall,
vorzugsweise einem hochschmelzenden Metall oder Metallsilizid, elektrisch verbunden ist. Auf diese Weise können die p- und
n-Typ-Halbleiterzonen nicht mittels einer Aluminium-Verbindungschicht,
sondern mittels einer Verbindungsschicht aus polykristallinem Silizium elektrisch miteinander verbunden
bzw. gekoppelt werden, während die Aluminium-Verbindungsschicht über der polykristallinen Siliziumschicht unter
Zwischenfügung einer diese unter Isolierung bedeckenden Isolierschicht geformt werden kann. Infolgedessen läßt sich die *
Packungs- bzw. Integrationsdichte der Halbleitervorrichtung beträchtlich verbessern. **
Die Fiq. 3A bis 3E veranschaulichen ein Beispiel für ein Verfahren zur elektrischen Verbindung oder Kopplung
einer Verbindungsschicht mit einer Halbleiterzone eines anderen Leitungstyps mittels einer nach einem Versatzbzw.
Abhebeverfahren (lift-off technique) ausgebildeten Schicht eines hochschmelzenden Metalls oder Metallsilizids.
Zunächst wird eine dicke Photoresistschicht 60 auf einer Isolierschicht 62, etwa einer SiO^-Schicht, die ihrerseits
gemäß Fig. 3A auf einem Halbleitersubstrat 64 z.B. des n-Typs vorgesehen ist, ausgebildet. Sodann werden die Photoresistschicht
60 und die Isolierschicht 62 selektiv weggeätzt, um eine Öffnung herzustellen und einen Teil der Oberfläche
des Substrats 64 freizulegen (vgl. Fig. 3B). Danach wird beispielsweise durch Ionenimplantation (Ionenspicktechnik)
das Substrat 64 durch diese Öffnung hindurch mit einem Fremdatom dotiert, um gemäß Fig. 3C im Oberflächenbereich
des Substrats 64 eine p-Typ-Zone 66 auszubilden. Hierauf wird auf der Gesamtoberfläche des mittels der Verfahrensschritte gemäß Fig. 3B erhaltenen Halbleitergebildes eine
Schicht 68 aus einem hochschmelzenden Metall oder Metailsilizid ausgebildet. Es ist zu beachten, daß diese Schicht
68 aus hochschmelzendem Metall oder Metallsilizid erheblich dünner als die Photoresistschicht 60 und daher (abschnittsweise}
abgesetzt ist; dies bedeutet , daß der über der p-Zone 66 ausgebildete Teil dieser Schicht 68 körperlich von dem
auf der Photoresistschicht 60 befindlichen Teil der Schicht 68 getrennt ist.
Anschließend wird gemäß Fig. 3D die Photoresistschicht 60
zusammen mit der auf ihr befindlichen Metall(silizid)-Schicht 68 abgetragen, so daß nur der auf der p-Zone 66 angeordnete Teil
der Schicht 68 zurückbleibt. Hierauf wird auf dem Halbleitergebilde gemäß Fig. 3D eine Verbindungsschicht 70 aus polykristallinen]
n-Typ-Silizium ausgebildet. Da sich die Verbindungsschicht 70 hierbei in ohmschem Kontakt mit der Metall·"
(silizid)-Schicht 68 befindet, die ihrerseits in ohmschem
f ΛΑ
Kontakt mit der p-Zone 66 steht, besteht zwischen der Verbindungsschicht
70 und der p-Zone 66 ein guter elektrischer Kontakt.
Bei diesem Ausführungsbeispiel xverden die auf der Halbleiterzone
66 und auf der Photoresistschicht 60 befindlichen Teile der Metall(silizid)-Schicht 68 nach dem Versatz- bzw.
Abheboverfahren (lift-off technique) voneinander getrennt, so daß der auf der Photoresistschicht 60 angeordnete Teil
dieser Schicht 68 ohne Beeinträchtigung des auf der Halbleiterzone 66 angeordneten Teils dieser Schicht 68 entfernt bzw.
abgetragen werden kann.
Die Fig. 4A bis 4F veranschaulichen ein Verfahren zur Herstellung
einer Halbleitervorrichtung mit Silizium-auf-Saphir— bzw. SOS-Aufbau gemäß einem anderen Ausführungsbeispiel der
Erfindung.
Dabei wird gemäß Fig. 4A zunächst ein Saphirsubstrat 80 als
isolierendes Substrat vorgesehen, und eine nach einem Aufwachsverfahren
auf dem Saphirsubstrat 80 gezüchtete epitaxiale Siliziumschicht wird zur Bildung einer sog. Inselzone aus
Silizium selektiv weggeätzt. Sodann wird eine dünne SiO9-Schicht
82 mit einer Dicke von 1000 A auf der Inselzone ausgebildet,
worauf nach dem Ionenimplantations- bzw. -spickverfahren Phosphor und Bor durch die SiO^-Schicht 82 hindurch selektiv in die
Silizium-Inselzone implantiert werden, um dabei p- und n-Typ-Siliziumschichten 84 und 86 auszubilden. Danach wird gemäß
Fig. 4B über dem Halbleitergebilde nach Fig. 4A eine Photoresistschicht
88 ausgebildet, die dann in dem einer Kontaktzone entsprechenden Bereich abgetragen wird, um die Oberfläche
einer pn-Sperrschichtzone zwischen den p- und n-Siliziumschichten
84 bzw. 86 freizulegen. Anschließend wird auf der freigelegten pn-Sperrschichtzone und der Photoresistschicht 88 eine Molybdän-
silizid-(MoSi )-Schicht 90 ausgebildet, wonach die Photolackschicht
88 zur Entfernung des auf ihr befindlichen Teils der MoSi2-Schicht 90 abgetragen wird, so daß.gemäß
Fig. 4C nur der auf der pn-Sperrschichtzone befindliche Teil der MoS^-Schicht 90 zurückbleibt.
Als nächstes wird auf das nach den Verfahrensschritten gemäß Fig. 4C erhaltene Halbleitergebilde eine polykristal-
line Siliziumschicht einer Dicke von 3000 A aufgetragen und mit Phosphor dotiert, um eine polykristalline n-Typ-Siliziumschicht
92 niedrigen Widerstands herzustellen. Gemäß Fig. 4E wird danach diese n-Typ-Siliziumschicht 92
selektiv weggeätzt, um eine Verbindungsschicht 92-1 auf . der MoSi^-Schicht 90 sowie Gate-Elektrodenschichten 92-2
und 92-3 in zwei Gate-Zonen auszubilden; die SiO2-Schicht
82 wird zur Ausbildung von" Gate-Isolierschichten 82-1 und 82-2 selektiv weggeätzt. Weiterhin werden nach dem üblichen
Silizium-Gate-Verfahren eine ρ -Source-Elektrode.84-1 und
eine Drain-Elektrode 84-2 eines p-Kanal-MOS-Transistors
r sowie eine η -Source-Elektrode 86-1 und eine Drain-Elektrode
j 86-2 eines n-Kanal-MOS-Transistors geformt. Außerdem wird
gemäß Fig. 4F auf dem Halbleitergebilde nach Fig. 4F eine
j SiO^-Schicht 94 ausgebildet, in der bis an die Oberflächen
der ρ -Drain-Elektrode 84-2 und der η -Source-Elektrode
86-1 heranreichende Kontaktlöcher vorgesehen werden, worauf
■ durch diese Kontaktlöcher hindurch Aluminium-Elektroden
ι +
96-1 und 96-2, die in elektrischer Verbindung mit der ρ -
Drain-Elektrode 84-2 bzw. der n+-Source-Elektrode 86-1 stehen,
ausgebildet werden.
Bei der Halbleitervorrichtung nach Fig. 4F sind die Gate-Elektroden
der p- und n-Kanal-MOS-Transistoren aus den polykristallinen
n-Typ-Siliziumschichten 92-2 bzw. 92-3 hergestellt,
wobei die Source-Elektrode 84-1 des p-Kanal-MOS-Transistors"
und die Drain-Elektrode 86-2 des n-Kanal-MOS-Transistors
mit der polykristallinen Silizium-Verbindungsschicht 92-1 über die p- und n-Typ-Zonen 84-3 bzw. 86-3 und
die MoSi2~Schicht 90 (elektrisch) verbunden sind, so daß
die Aluminium-Verbindungsschichten für die Aluminium-Elektroden
96-1 und 96-2 auf der SiO2~Schicht 94 und über der Verbindungsschicht 92-1 ausgebildet werden können.
Obgleich vorstehend nur einige Ausführungsbeispiele der Erfindung
beschrieben sind, ist die Erfindung keineswegs hierauf beschränkt, da dem Fachmann selbstverständlich verschiedene
Änderungen und Abwandlungen möglich sind, ohne daß vom Rahmen und Grundgedanken der Erfindung abgewichen wird.
Bei der Halbleitervorrichtung gemäß Fig. 4F ist beispielsweise die η -Drain-Elektrode 86-2 mit der polykristallinen ·η-Typ-Silizium-Verbindungsschicht
92-1 über die n-Zone 86-3 und die MoSi-^-Schicht 90 verbunden. Wahlweise kann jedoch ein
Teil der ]yfoSi2~Schicht 90 auf der n-Zone 86-3 abgetragen werden,
so daß die Verbindungsschicht 92-1 unmittelbar mit der n-Zone 86-3 verbunden sein kann.
. ■ r
Obgleich bei den beschriebenen Ausführungsbeispielen Molybdänsilizid
(MoSi2) als Metallsilizid verwendet wird, können für
denselben Zweck auch Titansilizid (TiSi2), Tantalsilizid
(TaSi2) oder Wolframsilizid (WSi2) Verwendung finden. Diese
Metallsilizide können erfindungsgemäß mit Vorteil angewandt werden, weil sie durch die hohen Temperaturen bei der Hochtemperaturbehandlung
oder eine Säurelösung bei einer chemischen Behandlung kaum beeinflußt werden» Weiterhin kann das
Metallsilizid auch durch ein hochschmelzendes Metall, wie Titan (Ti), Molybdän (Mo), Tantal (Ta) oder Wolfram (W),.ersteht
werden. Wenn die Einwirkungen der hohen Temperaturen und der Säurelösungen berücksichtigt werden, kann auch ein üblicherweise
verwendeter Werkstoff, wie Aluminium, anstelle des Metallsilizids verwendet werden. Beispielsweise kann bei der Anordnung
nach Flg. 2C bis 2F, bei welcher die Kontaktzone 41 durch die
SiO2~Schicht 34 so festgelegt bzw. eingeschlossen ist, daß sie
auch dann, wenn sie bei der Hochtemperaturbehandlung etwas
anschmilzt, kaum zu anderen Bereichen oder Zonen fließen kann, für die Ausbildung der Kontaktzone 41 auch Aluminium
oder ein anderes, üblicherweise angewandtes Metall eingesetzt werden.
Die bei den beschriebenen AuBführungsbeispielen vorgesehene Verbindungsschicht aus polykristallinem n-Typ-Silizium kann
(auch) durch eine Verbindungsschicht aus polykristallinem p-Typ-Silizium oder eine solche aus monokristallinem p- oder
n-Typ-Silizium ersetzt werden. Bei der Halbleitervorrichtung gemäß Fig. 2F kann weiterhin anstelle der unmittelbaren Ankopplung
bzw. Verbindung zwischen der Schicht 42-2 und der Zone 46 eine Schicht aus einem hochschmelzenden Metall oder
Metallsilizid zwischen der n-Typ-Verbindungsschicht 42-2 und der n-Zone 46 vorgesehen werden.
Weiterhin kann das beim Ausführungsbeispiel nach Fig. 4A bis 4F verwendete Saphirsubstrat durch ein (anderes) im wesentlichen
isolierendes Substrat ersetzt werden.
Darüber hinaus kann gemäß den Fig. 3C bis 3E die Metallsilizidschicht
68 dicker oder dünner als die Isolierschicht 62 ausgebildet werden.
Leerseite
Claims (9)
- PATENTANSPRÜCHEHalbleitervorrichtung mit einer ersten Halbleiterzone eines ersten Leitungstyps und einer mit dieser Halbleiterzone elektrisch verbundenen bzw. gekoppelten Verbindungsschicht, dadurch gekennzeichnet, daß die Verbindungsschicht (42-2, 70, 92-1) einen dem ersten Leitungstyp entgegengesetzten Leitungstyp besitzt und daß weiterhin eine leitende Schicht (41, 68, 90) aus einem hochschmelzenden Metall oder Metallsilizid in elektrischem Kontakt mit der ersten .Halbleiterzone (38, 66, 84-3) und der Verbindungsschicht (42-2, 70, 92-1) vorgesehen ist.
- 2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterzone (84-3) auf einem Substrat (80) aus einem im wesentlichen isolierenden Werkstoff ausgebildet ist.
- 3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß auf dem Substrat (80) eine zweite Halb- " leiterzone (86-3) eines (dem ersten Leitungstyp) entgegengesetzten Leitungstyps in elektrischem Kontakt mit der' Verbindingsschicht (92-1) vorgesehen ist.
- 4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste und zweite Halbleiterzone (84-3 bzw. 86-3) so ausgebildet sind, daß sie miteinander in Kontakt bzw. Berührung stehen.
- 5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die leitende Schicht (90) auf der ersten und zweiten Halbleiterzone (84-3 bzw. 86-3) ausgebildet ist.
- 6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verbindungsschicht (92-1) aus \ polykristallinem Silizium hergestellt ist. /"
- 7. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterzone (38, 66) im Oberflächenbereich eines Halbleitersubstrats (32, 64) eines (dem ersten Leitungstyp) entgegengesetzten Leitungstyps ausgebildet ist.
- 8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß im Halbleitersubstrat (32) eine zweite Halbleiterzone (30) eines ersten Leitungstyps ausgebildet ist und daß eine dritte Halbleiterzone (46) des entgegengesetzten Leitungstyps im Oberflächenbereich der zweiten Halbleiterzone (30) so ausgebildet ist, daß sie mit der Verbindungsschicht (42-2) in elektrischem Kontakt steht.
- 9. Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Verbindungsschicht (42-2, 70) aus polykristallinem Silizium hergestellt ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55096751A JPS5846193B2 (ja) | 1980-07-15 | 1980-07-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3127996A1 true DE3127996A1 (de) | 1982-03-04 |
| DE3127996C2 DE3127996C2 (de) | 1991-10-10 |
Family
ID=14173368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813127996 Granted DE3127996A1 (de) | 1980-07-15 | 1981-07-15 | Halbleitervorrichtung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5061983A (de) |
| JP (1) | JPS5846193B2 (de) |
| CA (1) | CA1179788A (de) |
| DE (1) | DE3127996A1 (de) |
| GB (1) | GB2083282B (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051272B2 (ja) * | 1982-05-31 | 1985-11-13 | 株式会社東芝 | 積層型ｃｍｏｓインバ−タ装置 |
| US4503451A (en) * | 1982-07-30 | 1985-03-05 | Motorola, Inc. | Low resistance buried power bus for integrated circuits |
| US4774207A (en) * | 1987-04-20 | 1988-09-27 | General Electric Company | Method for producing high yield electrical contacts to N+ amorphous silicon |
| US5066613A (en) * | 1989-07-13 | 1991-11-19 | The United States Of America As Represented By The Secretary Of The Navy | Process for making semiconductor-on-insulator device interconnects |
| EP0480580A3 (en) * | 1990-09-10 | 1992-09-02 | Canon Kabushiki Kaisha | Electrode structure of semiconductor device and method for manufacturing the same |
| JPH0541378A (ja) * | 1991-03-15 | 1993-02-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| GB2265486A (en) * | 1992-03-11 | 1993-09-29 | Marconi Gec Ltd | Display device fabrication |
| US5536684A (en) * | 1994-06-30 | 1996-07-16 | Intel Corporation | Process for formation of epitaxial cobalt silicide and shallow junction of silicon |
| JP3180700B2 (ja) * | 1997-02-03 | 2001-06-25 | 日本電気株式会社 | 半導体集積回路装置 |
| US20160276156A1 (en) * | 2015-03-16 | 2016-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing process thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1521255B2 (de) * | 1965-11-26 | 1971-03-11 | Fairchild Camera & Instrument Corp , Syosset,NY (VStA) | Verfahren zum ausbilden begrenzter schichten durch vakuumaufdampfen |
| DE2906249A1 (de) * | 1978-02-27 | 1979-08-30 | Rca Corp | Integrierter, komplementaerer mos- schaltkreis |
| DE2930630A1 (de) * | 1978-07-28 | 1980-03-20 | Nippon Electric Co | Halbleiterbauelement |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753774A (en) * | 1971-04-05 | 1973-08-21 | Rca Corp | Method for making an intermetallic contact to a semiconductor device |
| US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
| US4178605A (en) * | 1978-01-30 | 1979-12-11 | Rca Corp. | Complementary MOS inverter structure |
| US4333099A (en) * | 1978-02-27 | 1982-06-01 | Rca Corporation | Use of silicide to bridge unwanted polycrystalline silicon P-N junction |
| US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
| US4564997A (en) * | 1981-04-21 | 1986-01-21 | Nippon-Telegraph And Telephone Public Corporation | Semiconductor device and manufacturing process thereof |
| JPS57210635A (en) * | 1981-06-19 | 1982-12-24 | Tokyo Daigaku | Manufacture of semiconductor device |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1980
- 1980-07-15 JP JP55096751A patent/JPS5846193B2/ja not_active Expired
-
1981
- 1981-07-10 GB GB8121282A patent/GB2083282B/en not_active Expired
- 1981-07-15 DE DE19813127996 patent/DE3127996A1/de active Granted
- 1981-07-15 CA CA000381767A patent/CA1179788A/en not_active Expired
-
1989
- 1989-02-28 US US07/318,411 patent/US5061983A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1521255B2 (de) * | 1965-11-26 | 1971-03-11 | Fairchild Camera & Instrument Corp , Syosset,NY (VStA) | Verfahren zum ausbilden begrenzter schichten durch vakuumaufdampfen |
| DE2906249A1 (de) * | 1978-02-27 | 1979-08-30 | Rca Corp | Integrierter, komplementaerer mos- schaltkreis |
| DE2930630A1 (de) * | 1978-07-28 | 1980-03-20 | Nippon Electric Co | Halbleiterbauelement |
Non-Patent Citations (3)
| Title |
|---|
| US-Z.: IBM Techn. Discl. Bull., Vol. 21, No. 3, August 1978, S. 1250-1251 * |
| US-Z.: IEEE Journ. of Solid-State Circuits, Vol. SC-14, No. 2, April 1979, S. 291-293 * |
| US-Z.: IEEE Transactions on Electron Devices, Vol. ED-26, Nr. 4, April 1979, S. 383-389 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083282B (en) | 1984-05-23 |
| GB2083282A (en) | 1982-03-17 |
| JPS5721858A (en) | 1982-02-04 |
| DE3127996C2 (de) | 1991-10-10 |
| CA1179788A (en) | 1984-12-18 |
| JPS5846193B2 (ja) | 1983-10-14 |
| US5061983A (en) | 1991-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
| DE3106202C2 (de) | ||
| EP0072522B1 (de) | Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene | |
| DE19727530B4 (de) | Herstellungsverfahren für ein Halbleiterbauelement mit einer SOI-Struktur und entsprechendes Halbleiterbauelement | |
| DE69634764T2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3437512C2 (de) | Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung | |
| DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
| DE2825433A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2718779A1 (de) | Mis-halbleiter-bauelement und verfahren zu dessen herstellung | |
| DE3103143A1 (de) | Halbleiterspeicher | |
| DE69938381T2 (de) | Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD) | |
| DE3131240A1 (de) | Halbleitervorrichtungen und verfahren zu ihrer herstellung | |
| DE102014101074A1 (de) | Durchkontaktierungen und Verfahren zu ihrer Ausbildung | |
| DE3109074C2 (de) | ||
| DE3224287A1 (de) | Herstellungsverfahren fuer eine halbleitervorrichtung | |
| DE19535629C1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
| DE3127996A1 (de) | Halbleitervorrichtung | |
| DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
| DE19521006C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3142448C2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
| DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
| DE3131322A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
| DE3329224A1 (de) | Integrierte halbleiterschaltungsvorrichtung | |
| DE4130890A1 (de) | Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| 8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) |