DE3141967A1 - Programmierbare speicherzelle - Google Patents
Programmierbare speicherzelleInfo
- Publication number
- DE3141967A1 DE3141967A1 DE19813141967 DE3141967A DE3141967A1 DE 3141967 A1 DE3141967 A1 DE 3141967A1 DE 19813141967 DE19813141967 DE 19813141967 DE 3141967 A DE3141967 A DE 3141967A DE 3141967 A1 DE3141967 A1 DE 3141967A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- cell
- alloy
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000352 storage cell Anatomy 0.000 title description 2
- 210000004027 cell Anatomy 0.000 claims description 107
- 230000015654 memory Effects 0.000 claims description 100
- 239000000956 alloy Substances 0.000 claims description 39
- 229910045601 alloy Inorganic materials 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 210000005056 cell body Anatomy 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 63
- 239000000758 substrate Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 43
- 238000003860 storage Methods 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 238000012856 packing Methods 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910021339 platinum silicide Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 238000000427 thin-film deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 229910000676 Si alloy Inorganic materials 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 101150068246 V-MOS gene Proteins 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000009970 fire resistant effect Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Description
Dipl.-Ing. Hans-Jürgen Müller (f. »? 1 4 I
DipL-Chem. Dr.Gerhard ßchupfner
Dipl.-Ing. Hans-Peter Gauger Lucile-GraJin-Str. 38 - D 8000 München 80
Energy Conversion Devices, Ine, 1675 West Maple Road
Troy, Michigan 48084 V. St. A.
Programmierbare Speicherzelle
3U1967
Programmierbare Speicherzelle
Die Erfindung bezieht sich auf eine verbesserte programmierbare Speicherzelle zum Einsatz in programmierbaren elektronischen
Speicheranordnungen wie PROM-Einheiten, Logikanordnungen, Gate-Anordnungen und Chip-Verbindungsanordnungen. Insbesondere
weist jede Zelle eine Speicherzone aus einem phasenänderbaren Werkstoff auf, die aus einem hoch-nichtleitfähigen Zustand
in einen hochleitfähigen Zustand setzbar und nichtrücksetzbar ist. Die Erfindung bezieht sich auf die Speicherung von Information
mit phasenänderbaren Schaltelementen (ζ. Β. gemäß der US-PS 3 271 591).
Bisher wurden verschiedene Speichersysteme vorgeschlagen, die in mehrere Typen unterteilt sind. Einer davon ist der
serielle Speichertyp, wobei die Information im Speichersystem seriell erhalten wird und die Lesezeit zum Lesen eines bestimmten
Informationsbits im Speicher davon abhängt, wo das Bit im Speicher positioniert ist. Dies resultiert in langen
Lesezeiten bei der Ausgabe von Information aus dem Speicher. Solche Speichertypen umfassen Speicherelemente wie ein
Magnetband oder eine Magnetscheibe, etwa eine Diskette, sowie Magnetblasen-Elemente.
Λ- 31419
Ein weiterer Speiehersystemtyp ist der Direktzugriffsspeicher
(RAM), wobei die Lesezeit für jedes Bit im wesentlichen die gleiche wie für jedes andere Bit ist»
Während die gespeicherte Information in Blasenspeicher-Einheiten die Größe und die Kosten von Speichersystemen
erheblich verringert und eine hohe Informations-Packungsdichte ermöglicht, d. h. einen geringen Mittenabstand zwischen
benachbarten Speicherzonen, in denen die Informationsbits gespeichert sind, sind solche Blasensysteme auf das
serielle Lesen von Information beschränkt und ermöglichen kein schnellen Direktzugriff zu der gespeicherten Information.
Bisher war ferner eine kurzzeitige Datenspeicherung durch RAM-Speicher möglich, die Transistoren oder Kondensatoren
an den Kreuzungspunkten der X- und Y-Achse-Leiter enthielten. Ein solcher Speicher kann in einen von zwei
Betriebszuständen gesetzt werden. Diese Speicher ermöglichen eine relativ hohe Packungsdichte, d. h. einen geringen
Mi-tenabstand zwischen Speicherplätzen. Ein großer Nachteil besteht jedoch darin, daß diese Speicher flüchtige Speicher
sind, da ihnen ständig eine Spannung zugeführt werden muß, wenn die gespeicherten Daten aufrechterhalten werden sollen.
Solche Kurzzeit-Datenspeicher werden häufig als flüchtige Schnelllese- und -schreib-Speichersysteme bezeichnet.
Ein Schnellese-Speichersystem ist ein Festwertspeicher (ROM), der Transistoren und Gleichrichter, die in Halbleitersubstraten
gebildet sind, verwendet, die ständig geöffnete oder ständig geschlossene Kontaktpunkte für die Speicherung
von Informationsbits haben. Ein solcher ROM wird während der
Fertigung programmiert und hat eine kurze Lesezeit sowie eine relativ hohe Packungsdichte.und ist außerdem nichtflüchtig. Aber der offensichtliche Nachteil eines ROM-Systems
ist, daß die gespeicherten Daten vom Anwender nicht geändert werden können. Infolgedessen werden ROM-Speicher
nach Spezifikation z. B. für die Speicherung des Grundarbeitsprogramms
eines Datenverarbeitungssystems oder für andere vom Anwender nicht änderbare Information hergestellt.
Ein weiteres Speichersystem ist ein programmierbares Festwert-Speichersystem
(PROM), das einmal vom Anwender programmierbar ist und in diesem Zustand verbleibt. Nachdem
das PROM-System programmiert ist, arbeitet es in identischer Weise wie ein ROM-System gleicher Konfiguration.
Das am häufigsten eingesetzte PROM-System enthält Schmelzbrücken, die an jedem Kreuzungspunkt einer X-Y-Leitermatrix
vorgesehen sind. Die Speicherung von Information (einer logischen "1" oder "0") wird erreicht, indem die Schmelzbrücken
gemäß einem vorbestimmten Muster zum Durchbrennen gebracht werden. Diese Schmelzbrücken verlaufen seitlich
auf einem Substrat und nicht vertikal zwischen Kreuzungsleitern, und infolgedessen erfordern die Schmelzbrücken
eine große Fläche. Die Fläche einer typischen Speicherzelle oder -zone mit einer Schmelzbrücke beträgt ca.
0,0254-0,0406 mm2.
Der zum Durchbrennen der Schmelzbrücke zwecks Programmierung erforderliche Strom ist relativ hoch, weil die Schmelzbrücke
vollständig durchbrennen muß und wegen der dem Material der Schmelzbrücke innewohnenden hohen Leitfähigkeit. Typische
Ströme sind 50 mA, und die erforderliche Leistung beträgt
314196
ca. 250-400 mW. Ferner muß die Schmelzbrücke, die ein
schmaler Abschnitt eines Leiters ist, der auf einem Substrat abgeschieden ist, eine präzise Abmessung haben, um
ein vollständiges und programmierbares Durchbrennen sicherzustellen. Dabei ist es bei den zur Herstellung einer
solchen Schmelzbrücke angewandten fotolithografischen und Ätzverfahren notwendig, daß eine solche Schmelzbrücke innerhalb
sehr kritischer Fertigungstoleranzen in bezug auf Breite, Länge und Dicke hergestellt wird.
Ein weiteres großes Problem in Verbindung mit PROM-Systemen, die Schmelzbrücken verwenden, besteht darin, daß der kleine
Zwischenraum in der durchgebrannten Schmelzbrücke aufgrund einer Ansammlung von Leitermaterial, das angrenzend an den
Spalt verbleibt, infolge von Diffusion oder anderweitig geschlossen wird.
Die Schmelzbrücken-Technologie wird auch in anwenderprogrammierbaren
logischen Anordnungen, Gate-Anordnungen und Chipverbindungsanordnungen eingesetzt. Diese Anordnungen dienen
dazu, dem Benutzer integrierter Schaltungen eine Option zwischen den großvolumigen, kostengünstigen Standard-Logikanordnungen
und den sehr teuren, nach Kundenspezifikation von Hand hergestellten integrierten Schaltungen zu
bieten. Diese Anordnungen ermöglichen es einem Anwender, die kostengünstige Anordnung für den anwenderspezifischen
Verwendungszweck mit erheblich verringerten Kosten gegenüber den Kosten für eine nach Kundenspezifikation hergestellte
Anordnung zu programmieren.
Ein PROM-Schaltelement ist in der US-PS 4 146 902 angegeben. Die US-PS zeigt einen polykristallinen Siliziumwiderstand.
Dieser wird durch ein chemisches Aufdampfverfahren bei hoher Temperatur von ca. 700 C gebildet. Ein solches Verfahren
bzw. die damit hergestellten Widerstände sind mit verschiedenen Nachteilen behaftet. Wenn eine Platinsilizid-Diode
verwendet wird, wird diese durch die Verarbeitung des Widerstands bei 7OO C entweder zerstört oder schwer
beschädigt. Zweitens hat ein polykristallines Gefüge von vornherein sehr viele und verschiedene Korngrenzen
und andere Fehlerstellen. Dies resultiert in einer breiten Verteilung der Schaltpegel, da jeder Widerstand andere
Korngrenzen und Fehlerstellen und somit unterschiedliche Schaltkennlinien aufweist. Drittens ist das Polysiliziumgefüge
von Natur aus stärker leitfähig als eine amorphe Legierung und ist somit zu stark leitfähig, um mit MOS-Elementen
eingesetzt zu werden, die gegen hohe Strompegel nicht beständig sind. Die höhere Leitfähigkeit des polykristallinen
Widerstands resultiert ferner in einem relativ engen Dotierbereich und damit spezifischen Widerstand, so
daß die Schaltparameter des Widerstands nicht ausreichend flexibel sind.
Es wurde ferner bereits vorgeschlagen, ein EEPROM-Bauelement (EEPROM = elektrisch lösbarer programmierbarer Festwertspeicher)
vorzusehen, nämlich eine vertikal angeordnete Speicherzone oder -zelle in einer Speicherschaltung, die
in einer Speichermatrix vertikal an und zwischen einen oberen Y-Achse-Leiter und einen unteren X-Achse-Leiter gekoppelt
ist. Ein solches EEPROM-System resultiert in einer relativ hohen Packungsdichte (vgl. z. B. die US-PS'en
3 699 543 und 4 177 475) .
In den genannten US-PS'en sind EEPROM-Bauelemente mit einer
Matrix von X- und Y-Achse-Leitern gezeigt, wobei ein Speicherschaltkreis mit einer Speicherzone und einem Trennelement
an jedem Kreuzungspunkt positioniert ist und im we-
Λ°- " " " 314191
sentlichen vertikal zu den sich kreuzenden Leitern verläuft, wodurch eine relativ hohe Packungsdichte erzielt wird.
Die in solchen EEPROM-Systemen verwendeten Speicherzonen werden typischerweise aus einem Chalkogenid-Material auf
Tellurbasis, insbesondere einem amorphen Material wie amorphem Germanium und Tellur, gebildet. Andere Materialien
mit relativ hochreversiblen Speicherzonen umfassen ein
Ge Te, , mit a = zwischen 5 und 70 Atom-% und b = zwischen
a b
30 und 95 Atom-%. Einige dieser Materialien weisen auch
andere Elemente in verschiedenen Anteilen zwischen 0 und Atom-% auf, z. B. Antimon, Wismut, Arsen, Schwefel und/oder
Selen.
Amorphe Materialien der angegebenen Art haben eine gute Umschaltbarkeit
und eine ausreichende thermische Stabilität, so daß sie unter den üblichen Temperaturbedingungen, unter
denen sie verwendet werden, keinen Schaden leiden. Der kristalline Zustand wird durch einen hohen Rücksetzstrom
in seinen amorphen Zustand rückgesetzt.
Ein bevorzugtes EEPROM-Material hat a) gute Reversibilität
von bis zu 10 Zyklen oder mehr, b) eine maximale Arbeitstemperatur von ca. 2OO °C, c) eine maximale Speichertemperatur
von ca. 100 0C, d) eine Schwellenspannung von 8 V,
e) einen Setz-Widerstand von 300 JTL und f) einen Sperr-
o 4
Widerstand (bei 175 C) von mindestens ca. 10 XL.
Ferner ist es bereits bekannt, Isolier- oder Trennelemente
vorzusehen, die mit einer Speicherzone oder -zelle zwischen den Kreuzungsleitern in Reihe gekoppelt sind; diese Trennelemente
wurden bisher typischerweise dadurch gebildet, daß
verschiedene Dotierstoffe in ein Einkristall-Siliziumsubstrat eindiffundiert wurden zur Bildung eines Gleichrichters,
Transistors oder MOS-Elements, z. B. eines Feldeffekttransistors.
Ein solches Diffusionsverfahren resultiert in einer seitlichen Diffusion des dotierten Materials in das
Substratmaterial, und infolgedessen sind die Speicherzellen-Packungsdichten
solcher bekannter Speichersysteme begrenzt durch das Ausmaß der seitlichen Diffusion der Dotierstoffe
und durch den für die Maskenausrichtung erforderlichen FehlerSpielraum.
Es wurde bereits eine Nur-Dünnschicht-EEPROM-Schaltung
vorgeschlagen (US-PS 3 629 863). Diese Nur-Dünnschicht-Speicherschaltung verwendet durch Filmabscheidung hergestellte
bidirektionale Trennelemente vom Schwellentyp.
Dabei wird für jedes Trennelement ein Einrichtungs-Trennelement wie etwa ein Gleichrichter oder Transistor verwendet,
der eine Trennung oder Isolation durch einen pn-übergang hoher Impedanz in eine Stromflußrichtung bewirkt, so daß
sich ein sehr hoher Sperr-Widerstand ergibt.
Es wurde bereits vorgeschlagen, einen pn-übergang durch Vakuumaufdampfen entweder eines n- oder eines p-leitfähigen
amorphen Halbleiterfilms auf ein entgegengesetzt dotiertes
Siliziumchip-Substrat zu bilden. In dieser Beziehung wird auf die US-PS 4 062 034 verwiesen, die einen derartigen
Dünnschicht-Transistor mit einem pn-übergang zeigt. Es wurde jedoch nicht vorgeschlagen, eine solche amorphe
Halbleiter-Dünnschicht für die Bildung eines Trennelements in einem Speicherschaltkreis zu verwenden, der auch eine
Speicherzone in einer programmierbaren Matrix umfaßt.
314191
Ferner wurde bereits vorgeschlagen, in einer Solarzelle,
die im Grund ein lichtempfindlicher Gleichrichter ist, Silizium- und Fluor-Materialien zu verwenden (vgl. z. B.
die US-PS-en 4 217 374 und 4 226 898).
Die verbesserte programmierbare Speicherzelle nach der Erfindung mit amorphem Zellenkörper ist dadurch gekennzeichnet,
daß der Zellenkörper wenigstens einen Teil mit einer dotierten amorphen Siliziumlegierung, der setzbar und nichtrücksetzbar
ist, aufweist, wobei der Legierungsteil einen hoch-nichtleitfähigen Zustand hat, der in einen hochleitfähigen
Zustand setzbar ist.
Eine programmierbare elektronische Speichermatrix nach der Erfindung mit einer Mehrzahl von amorphen Zellenkörpern ist
dadurch gekennzeichnet, daß jeder Zellenkörper wenigstens einen Teil mit einer amorphen Siliziumlegierung, der setzbar
und nichtrücksetzbar ist, aufweist, wobei der Legierungsteil einen hoch-nichtleitfähigen Zustand hat, der in einen hochleitfähigen
Zustand setzbar ist.
Gemäß der Erfindung werden die Nachteile des Stands der Technik
überwunden durch Bereitstellung einer programmierbaren Speicherzelle oder Antischmelzzelle mit einem nichtflüchtigen
hoch-nichtleitfähigen Zustand, der in einen nichtflüchtigen
hochleitfähigen Zustand setzbar und nichtrücksetzbar ist. Die Speicherzellen sind einsetzbar anstelle der Schmelzbrücken
in programmierbaren Matrizen wie PROM-Einrichtungen, logischen Anordnungen, Gate- und Chipverbindungs-Anordnungen zur Verbesserung
der Programmier-Zuverlässigkeit und der Packungsdichte, während gleichzeitig die Gesamtkosten der Anordnungen
erheblich verringert werden.
Die Speicherzellen haben einen nichtleitfähigen Zustand
oder Sperr-Widerstand von IO OOO-l 000 000 XL. oder höher.
Die Speicherzellen sind in den leitfähigen Zustand durch eine Schwellenspannung von 8-20 V oder weniger,
einen Progranunierstrom von ca- 10-25 mA für bipolare
Anwendungen und eine Programmierzeit von 1-100 ,us oder weniger setzbar. Im Fall von MOS-Bauelementen
kann die Dotierung und damit der Programmierstrom der Elemente so genutzt werden, daß sich ein Bereich
von 10-1000/UA ergibt. Die Speicherzellen haben eine
maximal zulässige Arbeitstemperaturtoleranz von 4OO-5OO 0C oder höher.
Die Speicherzellen sind für eine hohe Verarbeitungstemperatur, Herstellungs- und Betriebszuverlässigkeit
und einfache Herstellung einschließlich einfache Prüfung ausgelegt. Die Verbesserung dieser erwünschten
Charakteristiken gegenüber den Chalkogenid-Materialien vom EEPROM-Typ wird dadurch erreicht, daß die Reversibilität
in den Speicherzellen beseitigt wird. Im Gegensatz zu der Reversibilität von 10 Zyklen
in undotierten EEPROM-Bauelementen und Speicherzellen, die im allgemeinen eine Reversibilität von 10-100
Zyklen oder weniger haben, sind die verbesserten Speicherzellen nach der vorliegenden Erfindung nicht
rücksetzbar in einer normalen Arbeitsumgebung.
314196
Die Speicherzellen werden aus dotierten Silizium- und Wasserstoff-Legierungen gebildet, die Fluor
sowie einige Verunreinigungen, ζ. Β. Sauerstoff oder Kohlenstoff, enthalten können. Die Speicherzellen
werden mit Standard-Dotierstoffen, ζ. Β.
Phosphor oder Bor, so dotiert, daß sie ca. 0,1-5 % Dotierstoff enthalten. Die Speicherzellen sind durch
Zerstäubung, chemisches Aufdampfen bei Niedrigtemperatur, Verdampfen (z. B. Elektronenstrahl-Epitaxie)
oder durch Plasmaabscheidungsverfahren herstellbar. Hinsichtlich solcher Abscheidungsverfahren wird auf
die US-PS"en 4 217 374 und 4 226 898 verwiesen.
Jede Speicherzelle bzw. jedes Antischmelzelement wird in einer Gruppe mit einem Trennelement und zugehörigen
Adreß-Schaltkreisen aufgebracht. Die Trennelemente und die Adreß-Schaltkreise können bipolare oder
MOS-Elemente oder Dünnschicht-Dioden oder -Transistoren
in MOS- oder V-MOS-Konfiguration oder Kombinationen dieser Konfigurationen sein. Die Speicherzellen haben
2 eine Zellenfläche von weniger als 0,0254 mm , so daß sich eine hohe Speicherzellen-Packungsdichte in
den Gruppen oder Matrizen ergibt.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
Fig. 1 eine Teildraufsicht auf die Abscheidungs-
film-Seite eines Siliziumchipsubstrats eines
programmierbaren Feldes, etwa einer Speichermatrix eines bekannten Schmelzbrücken-PROM-Bauelements
;
Fig. 2 eine Schnittansicht durch eine Speicherschaltung und Schmelzbrücke des PROM-Bauelements
nach Fig. 1, längs der Schnittlinie 2-2 von Fig. 1;
Fig. 3 ein schematisches Schaltbild eines Teils des PROM-Bauelements nach Fig. 1;
Fig. 4 eine Teildraufsicht auf die Abscheidungsfilm-Seite
eines programmierbaren Felds, etwa eines PROM-Bauelements, entsprechend der Erfindung,
wobei das programmierbare Feld auf einem Siliziumchipsubstrat abgeschieden ist und
eine Mehrzahl Speicherschaltungen mit jeweils einer nichtschmelzbaren Zelle bzw. Speicherzone,
die mit einer einer im Substrat gebildeten isolierenden Schottky-Diode reihengeschaltet
ist, aufweist;
Fig. 5 eine Schnittansicht durch eine Zelle oder Speicherzone und ein Isolierelement eines
Speicherglieds nach Fig. 4 längs der Schnittlinie 5-5 von Fig. 4;
Fig. 6 ein schematisches Schaltbild eines Teils des PROM-Bauelements nach Fig. 4;
Fig. 7 eine Teildraufsicht auf die AbscheidungsfiIm-Seite
eines Siliziumchipsubstrats, das eine Zelle eines programmierbaren Felds nach der
Erfindung bildet, wobei das Feld eine Mehrzahl
3H19E
Speicherglieder mit jeweils einer nicht schmelzbaren Zelle oder Speicherzone in Reihe
mit einem im Substrat gebildeten Trennelement vom FET-Typ aufweist;
Fig. 8 eine Schnittansicht 8-8 eines Speicherglieds des Felds nach Fig. 7;
Fig. 9 ein schematisches Schaltbild eines Teils des Felds nach Fig. 7, wobei ein Speicherglied
des PROM-Bauelements gezeigt ist;
Fig. 10 eine Teildraufsicht auf die Abscheidungsfilmseite
eines Substrats eines Felds, das eine Mehrzahl Feldglieder mit jeweils einer Zelle
oder Speicherzone und ein Trennelement aufweist, die gemäß der Erfindung durch Dünnfilmabscheidungsverfahren
gebildet sind;
Fig. 11 eine Schnittansicht 11-11 durch das Feld nach Fig. 10;
Fig."12 ein schematisches Schaltbild der Feldschaltglieder nach den Fig. 10 und 11;
Fig. 13 eine Schnittansicht einer vollständig durch Dünnfilmabscheidung gebildeten Feldzelle mit
einem Schaltglied mit einer Zelle und einem Dünnschicht-FET-Trennelement gemäß der Erfindung;
Fig. 14 ein schematisches Schaltbild einer Mehrzahl Schaltglieder nach Fig. 13;
Fig. 15 eine Draufsicht auf ein Substrat oder einen Teil desselben, auf dessen einer Seite
Feldschaltglieder abgeschieden sind, z. B. Speicherglieder, die sämtlich durch Dünnfilmabscheidung
gebildet sind, Speicherzonen und Trennelemente, zusammen mit Adreßgliedern,
die durch Dünnfilmabscheidung gebildet sind;
Fig. 16 eine Draufsicht auf einen Siliziumchip oder
einen Teil desselben, wobei die Feldschaltglieder sämtlich oder teilweise durch Dünnfilmabscheidung gebildete Speicherzonen und
Trennelemente sind, zusammen mit Adreßgliedern, die durch Dünnfilmabscheidungsverfahren gebildet sind.
Die Fig. 1 und 2 zeigen einen Teil eines bekannten programmierbaren
Feldes, etwa eine PROM-Vorrichtung 10 mit
einer X-Y-Speichermatrix, die auf der X-Achse befindliche Aluminiumleiter 12 und auf der Y-Achse liegende η -dotierte
Siliziumleiter 14 aufweist. Der η -dotierte Y-Achse-Siliziumleiter 14 ist von benachbarten Y-Achse-Leitern 14
durch Trennkanäle 16 isoliert. Der X-Achse-Aluminiumleiter 12 hat kurze Schenkel 18, die in Y-Richtung verlaufen und .
mit einer Seite einer metallischen Schmelzbrücke 20 Kontakt bilden.
Nach Fig. 2 ist die Schmelzbrücke 20 auf einer Siliziumoxidschicht
22 abgeschieden, die ihrerseits auf eine Schicht
23 aus n-leitfähigem epitaxialem Material abgeschieden oder
aufgewachsen ist, in der der Trennkanal 16 gebildet ist. Die Schicht 23 ist auf einem p-leitfähigen Siliziumsubstrat
24 gebildet, und der η-dotierte Y-Achse-Leiter 14 ist dazwischen
gebildet.
Wie am besten aus Fig. 1 ersichtlich ist, verläuft jede Schmelzbrücke 20 seitlich und weist einen Abschnitt 26 mit
verringerter Breite auf, der kritische Abmessungen (Dicke und Breite) haben muß, um eine Schmelzbrücke zu bilden, die
mit einer vorbestimmten Strommenge durchbrennbar ist. Die andere Seite der Schmelzbrücke 20 auf der Schicht 22 aus SiO3
weist einen darauf abgeschiedenen Aluminiumleiter 28 auf. Die
vr - 314196
SiO^-Schicht wurde zuerst ausgeschnitten, so daß auf einer
freiliegenden Oberfläche der Siliziumsubstratschicht 24 eine Aluininium-Silizium-Schottkydiode 30 gebildet werden
kann. Dann wird der Aluminiumleiter 28 auf der Siliziumoxidschicht
22 und über der Aluminium-Silizium-Schottkydiode 30 abgeschieden zur Bildung einer leitenden Bahn von
einer Seite der Schmelzbrücke 20 zu der Schottkydiode 30, die mit dem η -dotierten Y-Achse-Leiter 14 elektrisch
gekoppelt ist. Die Schmelzbrücke 20 und die Diode 30 bilden einen Gruppenschaltkreis 32, im vorliegenden Fall einen
Speicherschaltkreis.
Jedes der kristallinen Siliziumsubstrate und der darauf gebildeten
Bauelemente ist unter Anwendung konventioneller lithografischer Verarbeitungsschritte hergestellt, wenn nichts
anderes gesagt ist. Z. B. ist in Fig. 2 auf dem p-leitfähigen
Substrat 24 der X-Leiter bzw. die überdeckte Schicht 14 unter Anwendung der Fotolithografie zum Freilegen der erwünschten
Bereiche abgeschieden. Die Schicht 14, die typischerweise Arsen oder Phosphor ist, kann während der Herstellung
durch Wärme diffundiert werden, oder sie kann durch Ionenimplantation gebildet werden. Dann wird die
epitaxiale η-leitende Schicht 23 auf dem Substrat 24 über den Leitern 14 durch Aufwachsen erzeugt. Die Trennkanäle
16 können Sperrschicht- oder Oxidkanäle sein. Im Fall eines Sperrschichtkanals wird die Schicht 23 abgedeckt, und pleitfähiges
Material wird auf die Schicht 23 abgeschieden und in sie diffundiert bis zum Substrat 24. Im Fall eines Oxidkanals
werden die Kanäle maskiert und dann teilweise in die Schicht 23 eingeätzt und anschließend durch Wärmeeinwirkung
oxidiert, so daß die Kanäle bis hinunter zum Substrat 24 wachsen.
Für andere Bauelemente der Gruppe oder des Felds wird dann
eine Trägerschicht, typischerweise eine p-leitfähige Schicht, in die Schicht 23 zwischen die Kanäle 16 diffundiert zur
ί Bildung einer Diode oder eines Transistors, z. B. für die
Adreßschaltkreise oder andere programmierbare Elemente. Dann wird ein Widerstandsdiffusionsschritt ausgeführt. Zur
Bildung eines Transistors wird ein Emitterschritt ausgeführt, indem ein Teil der Trägerschicht-Diffusionsbereiche
abgedeckt wird und typischerweise n-leitfähiges Material hineindiffundiert wird. Dann wird die Oxidschicht 22 über
der Gesamtschicht 23 einschließlich der Diffusionsbereiche
abgeschieden. Dann wird mittels Fotolithografie durch jeden
Teil der Oxidschicht 23, wo ein Kontakt mit den Dioden, Transistoren etc. erwünscht ist, ein Oxidausschnitt, z. B. für
die Diode 30, gebildet. Auf die Oxid- und die freiliegenden Siliziumbereiche wird dann Platin, Palladium oder Aluminium
durch Kathodenzerstäubung oder Aufdampfen abgeschieden, das dann für 30 min bei ζ. Β. 45Ο 0C wärmebehandelt wird. Dadurch
wird eine Metallsiliziddiode mit dem Silizium gebildet, es erfolgt jedoch keine Änderung des Metalls auf der Oxidschicht
23. Ein Ätzmittel, z. B. Königswasser, wird zum Wegätzen des Platins von der Oxidschicht eingesetzt, aber
die Metallsilizide werden dadurch nicht beeinträchtigt.
Dann werden die Schmelzbrücken 20 in einem bestimmten Muster auf der Oxidschicht 23 gebildet. Die Schmelzbrücken mit ca.
200 A sind in Vertikalrichtung ausgelegt und kritisch bemessen. Dann werden die Muster für die Leiter 12 und 28 aufgebracht
und die Leiter auf dem Oxid 22, den Schmelzbrücken 20 und den Dioden 30 vorgesehen. Eine Oxidschicht (nicht gezeigt)
wird dann über dem gesamten Feld abgeschieden und dann ätzbehandelt, um den Kontakt mit den Leitern (Erstmetall)
an den erwünschten Stellen herzustellen. Dann wird ein zweites
31419*
Metall (nicht gezeigt) in einem bestimmten Muster auf das Oxid und die Öffnungen aufgebracht. Dann wird über dem
zweiten Metall eine weitere Oxidschicht gebildet, die bis zum zweiten Metall hinab geätzt wird zur Bildung der
Gruppen-Anschlußstreifen in konventioneller Weise.
Fig. 3 zeigt das Schaltbild des bekannten Gruppen-Bauelements 10.
Aus der vorstehenden Erläuterung der bekannten Anordnung bzw. der PROM-Vorrichtung 10 nach den Fig. 1-3 und bei Betrachtung
der Fig. 1 und 2 ist ersichtlich, daß sich durch die seitliche Anordnung der Schmelzbrücken 20, das Erfordernis
von Trennkanälen 16 und die seitliche Anordnung der Schottkydiode 30 Beschränkungen hinsichtlich der Packungsdichte der
Speicherschaltkreise (Speicherzellen) 32 ergeben, die durch jede Schmelzbrücke 20 und Diode 30 gebildet sind und die
an den X-Y-Überkreuzungsstellen liegen und zwischen den Leitern 12 und 14 an jeder Überkreuzungsstelle verlaufen.
Wie ersichtlich, ist der Mittenabstand zwischen benachbarten Speicherzellen 32 typischerweise 40 ,um bei Anwendung
eines 5 um-Lithografieverfahrens, Die Packungsdichte
und damit die Gesamtzellengröße ist äußerst wichtig, weil die Kosten der Zellenabschnitte der Felder in exponentieller
Beziehung zu der Zellenfläche stehen. Eine Größenverminderung um einen Faktor 2 ist eine tatsächliche Kostenverminderung
um einen Faktor 5 oder 6·
Die Fig. 4 und 5 zeigen einen Teil eines programmierbaren Feldes bzw. einer Gruppe 50, die ebenfalls eine PROM-Vorrichtung
sein 'kann, mit einer Mehrzahl von Verbindungs- oder Speicherschaltkreisen 52, die gemäß der Erfindung auf einem
p-leitfähigen Siliziumsubstrat 54 gebildet sind. Nach Fig. verläuft jeder Schaltkreis 52 zwischen einem η -Y-Achse-Leiter
56 im Substrat 54 und einem metallischen X-Achse-Leiter 58, der aus einem geeigneten Metall wie Aluminium bestehen
kann.
Der Schaltkreis 52 umfaßt eine Diode, z. B. eine Platinsilizid-Schottkydiode
60, zwischen Trennkanälen 62 in einer epitaxialen N-leitfähigen Schicht 64, die auf der Oberfläche
des p-leitfähigen Siliziumsubstrats 54 gebildet ist. Über der epitaxialen Schicht 64 ist eine Schicht aus
Isolationsmaterial 66 vorgesehen, die Siliziumdioxid sein kann und die durch chemisches Bedampfen, Vakuumabseheidung
oder Thermooxidation gebildet sein kann. Ein Teil der Schicht aus Isolationsmaterial 66 ist über der Platin-Silizid-Schottkydiode
60 ausgeschnitten, und eine Schicht eines phasenveränderlichen amorphen Materials ist in dem
offenen Raum abgeschieden zur Bildung einer nichtschmelzenden Zelle oder Speicherzone 68 des Schaltkreises 52.
Über der Zelle 68 ist eine dünne leitfähige Sperrschicht 70,
die bevorzugt aus einem feuerbeständigen Metall oder einer solchen Metallegierung, z. B. Ti-W, besteht, vorgesehen.
Über dieser dünnen leitfähigen Sperrschicht ist die Schicht aus hochleitfähigem Metall, z. B. Aluminium, vorgesehen,
die den X-Achse-Leiter 58 bildet.
Der Abschnitt des Feldes 50 von Fig. 4 und 5 ist, wie erläutert, auf einem selektiv dotierten kristallinen Halbleitersubstrat
54, das ein Siliziumchip sein kann, gebildet. Wie erwähnt, ist das gezeigte Substrat 54 ein p-leitfähiges
Siliziumsubstrat mit der epitaxialen Schicht 64 aus nleitfähigem
Silizium, die auf dem Substrat 54 gebildet ist. Durch die epitaxiale Schicht 64 erstrecken sich zwei Trennkanäle
62, und zwar jeweils ein Paar für jede Reihe von Schaltkreisen 52, so daß die epitaxiale Schicht 64 in elektronisch
isolierte Bereiche unterteilt ist, zwischen denen die epitaxiale Schicht 64 einen Teil der Y-Achse-Leiter 56
der Gruppe bildet.
314196
Anschlüsse mit niedrigem Widerstand werden an den Enden der η -Y-Achse-Leiter 56 in bekannter Weise dadurch hergestellt,
daß η -Zonen in die Epitaxialschicht direkt über den unteren η -Zonen eindiffundiert werden. Leiter (nicht
gezeigt) können über Isolationsschichten, die über den Abschnitten nach den Fig. 4 und 5 abgeschieden sind, zusätzlich
vorgesehen werden, wobei leitende Finger Verbindungen mit beabstandeten η -diffundierten Zonen (nicht gezeigt)
zwischen den verschiedenen Zellen in jeder Vertikalreihe von Zellen nach Fig. 4 herstellen. Dieses zusätzliche Vorgehen
zur Reduktion des Widerstands der Verbindungen mit den η -Y-Achse-Leitern 56 ist nicht dargestellt, um die
Zeichnung nicht komplizierter zu machen.
Die seitliche Erstreckung jedes Speicherschaltkreises, die die Packungsdichte verringert, ist ein Grund dafür, weshalb
eine nur aus Abscheidungsschichten bestehende Speichermatrix aus Speicherschaltkreises, wie sie in Verbindung mit
Fig. 11 erläutert wird und die einen Dünnfilmgleichrichter oder ein Transistortrennelement nach den Fig. 13 und 14
verwendet, eine wesentlich größere Packungsdichte aufweist, als sie mit der Anordnung nach den Fig. 4 und 5 relativ
leicht erzielbar ist. In dieser Beziehung beträgt der Mittenabstand zwischen benachbarten Schaltkreisen oder Zellen 52
30 ,um, was allerdings weniger als die 40 ,um Mittenabstand
der Zellen der bekannten Vorrichtung nach den Fig. 1-3 ist, wobei für jede Vorrichtung die gleichen lithografischen
Verfahren angewandt werden.
Bezüglich der Bildung des Speicherschaltkreises 52 nach Fig. 5 wird die Schicht Isolationsmaterial 66 durch chemisches
Bedampfen, Kathodenzerstäubung, Plasmaabscheidung oder Thermooxidation in einer Öffnung 72 unterhalb der Speicherzone
68 gebildet, die durch konventionelle Maskierung mit Fotolack und Ätzverfahren gebildet wird.
Die Sperrschicht 70 hat die Funktion, die Ionenwanderung aus der den X-Achse-Leiter 58 bildenden Aluminiumschicht
zu begrenzen, die die Gefahr mit sich bringt, das nichtrücksetzbare amorphe Material der Zelle 68 sowie exponierte
Dioden 60 an anderen Stellen der Anordnung zu verschlechtern. Auf diese Weise stellen Aluminiumbänder, die
die X-Achse-Leiter 58 bilden, elektrische Anschlüsse durch die darunterliegenden Bänder der Sperrschicht 70 her zum
elektrischen Kontakt mit den Zellen 68 der verschiedenen Schaltkreise 52. Die Sperrschicht 70 ermöglicht ferner
eine höhere Herstellungstemperatur hinsichtlich der Zellen 68.
Setz- oder Lesestromsignale werden durch ausgewählte Schaltkreise 52 geleitet, indem an die X- und Y-Achse-Leiter
und 56 geeignete Schwellenspannungen positiver Polarität angelegt werden, so daß Strom in einer Richtung geringen
Widerstands durch die Schottkydiode 60 fließt, die an der Grenzfläche zwischen der zugehörigen Platinsilizid-Zone
und der darunter befindlichen epitaxialen Schicht gebildet ist.
Bei dem vorstehend erläuterten Aufbau eines Schaltkreises 52 ist die Packungsdichte der Schaltkreise 52 durch die
Beabstandung der Trennkanäle 7O begrenzt, die gemäß Fig. ca. 30,um beträgt. Dieser Abstand zwischen den Trennkanälen
ist auch der Mittenabstand zwischen benachbarten Schaltkreisen 52 in der Gruppe. Es ist zu beachten, daß dieser
Abstand kleiner als der 40/um-Abstand zwischen den Trennkanälen
der konventionellen Vorrichtung 10 ist, die eine seitliche Schmelzbrücke auf einem bipolaren Substrat verwendet
(vgl. die Fig. 1-3).
"i*
314196
Gemäß der vorliegenden Erfindung besteht die nichtschmelzbare oder Speicherzone 68 aus einem setzbaren,
nichtrücksetzbaren phasenveränderlichen Material mit erwünschten thermischen und elektrischen Eigenschaften.
Plasma- oder Glimmentladungs-Siliziumlegierungen, die
aus Mischgasen wie Silan, Siliziumtetrafluorid und
Wasserstoff gebildet sind, sind als ein Ausführungsbeispiel des phasenänderbaren Materials einsetzbar· Solche
Legierungsmaterialien, die bei Temperaturen unterhalb 400 C niedergeschlagen werden, ergeben gemäß den Lehren
der US-PS'.en 4 217 374 und 4 226 898 amorphe Zellen mit
den erwünschten PROM-Eigenschaften.
Es wurde gefunden, daß die amorphen Siliziumlegierungszellen
durch Dotierung mit konventionellen Dotiermitteln verbesserbar sind. Bei einem Plasmaabscheidungssystem
kann das Gemisch z. B. 20-150 000 ppm Phosphin (PH ) oder Diboran (B„H,) in einem Argonträger oder -Verdünner, mit
Silan (SiH.) oder Siliziumtetrafluorid (SiF.) und Wasserstoff
sein. Typischerweise werden ca. 15 000 ppm des Dotiermittels mit Argon vermischt, und dieses Gemisch bildet
ca. 50 % des Gasgemischs. Ein bevorzugtes Gasgemisch für bipolare Anwendungen besteht aus 1 % Phosphin, 49 %
Argon und 50 % Silan, was eine Legierung mit ca. 2 %
Phosphor, 93 % Silizium und 5 % Wasserstoff ergibt.
Der Zusatz des Dotierstoffs vermindert den spezifischen Widerstand der Zellenlegierung. Der spezifische Widerstand
4 der dotierten Legierung beträgt ca. 10 .n_ cm. Außerdem
verringert der Dotierstoff den optischen und elektrischen Bandabstand der Zellenlegierung, und zwar typischerweise
um ca. 10 %. Diese Verringerung vermindert die Größe des Durchbruchsfelds der Zellenlegierung. Das niedrigere Feld
ermöglicht eine größere Abscheidungsdicke der Zellenlegierung, ohne die Durchbruchs- oder Schwellenspannung der
resultierenden Zellenlegierung zu erhöhen.
Die dickeren Zellen können eine geringere Defektstellendichte aufweisen, d. h. die Ausbeute an arbeitsfähigen
Zellen wird erhöht. Die dickeren Zellen ergeben ferner eine gleichmäßigere Anordnung von Schwellenspannungen,
d. h. jede Zelle bricht innerhalb eines engeren Spannungsbereichs durch. Die undotierten Siliziumlegierungszellen
werden mit einer Dicke von 500-1500 A abgeschieden und
brechen bei einer Schwellenspannung von 10-20 V oder weniger durch, während die dotierten Zellen mit Dicken von
1000-2000 A abgeschieden werden und die gleichen Durchbruchsspannungen
haben.
Der geringere spezifische Widerstand der dotierten Siliziumlegierungszellen
resultiert in einer Steigerung des Restoder Vorschaltstroms, der durch die Zellen fließen kann.
Dies scheint zwar nachteilig zu sein, ermöglicht aber im Gegenteil wesentliche Vorteile bei der Prüfung und Anwendung
der Zellenvorrichtungen. Durch jede Zelle 68 kann ein Strom zwischen ca. O,l und 1,0 itiA geschickt werden, um
zu prüfen, daß die Schaltkreise und Zellen funktionsfähig sind. Unter Bezugnahme auf das Schaltdiagramm von Fig. 6
umfaßt dies eine Prüfung der Leitungen 56 und 58 hinsichtlich eines Ausschaltzustands und das Schicken eines Sperrstroms
durch die Zellen 68 zur Prüfung der Zellen und der Dioden 60.
Die Dotierpegel für Zellen, die mit MOS-Bauelementen verwendet
werden, sind niedriger als diejenigen für bipolare Bauelemente, so daß die Größe des Schaltstroms auf den erwünschten
Bereich von 10-lOOOyuA verringert wird.
Bei der Herstellung der Felder oder Gruppen wird ferner das mögliche Vorschalten der Zellen aufgrund von statischer
Elektrizität, der sie ausgesetzt sind, im wesentlichen beseitigt .
2t
- ■ * ' 314196
Die dotierten Siliziumzellenlegierungen stellen ferner Ohmschen Kontakt mit Metallen und Metallsiliziden her, und
damit ist der Widerstand der programmierten Bauelemente niedriger und gleichmäßiger.
Durch Zugabe eines Dotiermittels wie Phosphor zu der Siliziumlegierung wird ferner die Legierung biegsamer, so
daß während der anschließenden Hochtemperaturverarbeitung eine geringere Bruchgefahr besteht.
Bei der Bildung der Zelle 68 wird die Öffnung 72 zuerst mit einem konventionellen Fotolack maskiert. Dann wird die
amorphe, phasenänderbare Legierung in die Öffnung bis zur erwünschten Dicke abgeschieden. Die Abscheidungsverfahren
können denjenigen nach den US-PS'en 4 217 374 und 4 226
entsprechen. Ein beispielsweises Abscheidungsverfahren ist eine Plasmaabscheidung aus SiH., das ein Verdünnungsgas
wie Argon in einem Verhältnis von ca. 1:1 enthalten kann. Das Substrat wird auf eine Temperatur unter der Schmelztemperatur
des Fotolacks erwärmt, z. B. auf weniger als 150 °C.
Zwischen lOOO und 2000 A Zellenlegierung wird mit einer
Arbeitsfrequenz von ca. 30 kHz abgeschieden, wobei ca. 8OO A eine Schwellenspannung von 8 V erzeugen. Dann wird
der Fotolack abgezogen, und die Sperrschicht 70 wird in der erläuterten Weise aufgebracht. Eine Änderung der Dicke
der Zelle 68 bewirkt eine Änderung der Schwellenspannung, die erforderlich ist, um das phasenänderbare Material in
den leitfähigen Zustand zu setzen, wie bereits erörtert wurde.
Das Einstellen der die Zelle 68 bildenden amorphen Legierung
in den kristallinen leitfähigen Zustand wird typischerweise dadurch erreicht, daß ein Strom durch das Material geschickt
wird, der eine Größe von zwischen ca. 10 ,uA und 25 mA hat,
wobei eine Schwellenspannung von ca. 8-10 V während einer Dauer von 1-100 ,us angelegt wird.
Die vorstehend erläuterten Legierungen resultieren in Zellen- oder Speicherbereichs-Materialien, die einen stabilen,
hochleitfähigen Zustand und einen stabilen, hochnichtleitfähigen
Zustand haben. Der nichtleitfähige Zustand ist in nichtrücksetzbarer Weise in den stabilen, hochleitfähigen
Zustand dadurch umschaltbar, daß ein strombegrenzter Spannungsimpuls oder ein spannungsbegrenzter Stromimpuls
an die Zellenzone angelegt wird, der einen vorbestimmten Schwellenwert übersteigt. Die Zelle bleibt auch
dann im hochleitfähigen Zustand, wenn keine Spannung oder kein Strom mehr angelegt wird, und auch unter allen
Betriebsbedingungen.
Die Fig. 7 und 8 zeigen ein weiteres Ausführungsbeispiel
einer programmierbaren Anordnung 100. Diese umfaßt Schaltkreise 102, deren jeder eine Zelle 104 aus amorphem Legierungsmaterial
der vorstehend erläuterten Art und ein Trennelement 105 aufweist, das ein Feldeffekttransistor-Bauelement 105 vom MOS-Typ ist, das in einem p-leitfähigen
Siliziumsubstrat 1O6 gebildet ist, auf dem Schaltkreise 102 gebildet sind.
Die Anordnung oder Gruppe 100 umfaßt einen X-Achse-Aluminiumleiter
108, der mit einer Seite der Zelle oder Speicherzone 104 verbunden ist. Die andere Seite der Zelle
ist an eine η -diffundierte Kollektorzone 110 im Substrat 106 angeschlossen. Das Substrat 106 weist einen Y-Achse-Leiter
111 auf dem Substrat über einer in das Substrat·106 eindiffundierten Quellenzone 112 des FET 105 auf. Zusätzlich
ist ein als Gate wirkender Y-Achse-Leiter 114 auf einer Isolierschicht 116 auf dem Substrat 106 vorgesehen.
** 314196
- yr -
Bei dem Aufbau der Anordnung 100 mit der Zelle 104 ist der MOS-FET 105 in dem Substrat 106 gebildet. In die
obere Zone des Substrats 106 sind beabstandete parallele η -Leitungsbänder 110 und 112 eindiffundiert, so daß
jeweils parallele quellenbildende Zonen 112 und kollektorbildende Zonen 110 für das MOS-Bauelement gebildet sind,
deren jede gemeinsam mit einem Schaltkreis 102 verwendet wird.
Bei der weiteren Bildung des Schaltkreises 102 werden auf
dem Substrat 106 parallele Gate-Isolierzonen, z. B. die Gate-Isolierschicht 116, gebildet. Eine solche Isolierschicht
kann Siliziumoxid oder Siliziumnitrid sein.
Unter Verwendung eines geeigneten Fotolackabdeck- und Ätzverfahrens wird der Y-Achse-Leiter 111 gebildet zur Herstellung
des elektrischen Anschlusses an die Quellenzone 112, und der Y-Achse-Leiter 114, der das Gate bildet, ist
durch Vakuumabscheidung oder anderweitig auf der Isolierschicht 116 gebildet. Solche Leiter 111 und 114 können aus
verschiedenen Materialien gebildet werden, typischerweise werden sie aus Polysilizium gebildet. Anschlüsse niedrigen
Widerstands werden in konventioneller Weise an den Y-Achse-Leiter 111 und den Y-Achse-Gateleiter 114 hergestellt.
Im weiteren Verlauf der Herstellung der Gruppe 100 wird nunmehr eine Isolierschicht 122 durch Vakuumaufdampfen oder
in anderer Weise auf der Oberfläche des Substrats 106 vorgesehen, und ein Teil davon wird ausgeschnitten, so daß
ein offener Bereich 120 über den Kollektorzonen HO verbleibt.
Dann wird eine Platinschicht auf den offenen Bereich zwischen Abschnitten der Isolierschicht 122 und auf
die Oberfläche des Substrats 106 aufgebracht, das dann erwärmt wird zur Bildung einer Platin-Silizid-Zone 124, die
eine Ohmsche Zone (und nicht eine Schottky-Diode) bildet. Ein Ätzmittel wie Königswasser wird dann verwendet, um
überschüssiges Platin zu entfernen, jedoch nicht die Platin-Silizid-Zone 124. Eine Schicht des Speichermaterials
104 wird dann in und um jede Öffnung 120 in der Isolierschicht 122 aufgebracht, so daß ein guter elektrischer Kontakt
mit der Platin-Silizid-Zone 124 hergestellt wird. Eine dünne Sperrschicht 126 wird dann über der Isolierschicht
122 und dem Kollektorzonenmaterial 104 aufgebracht; die dünne Sperrschicht 126 besteht bevorzugt aus einem Werkstoff
wie Ti-W. Dann wird eine dickere Schicht aus einem leitfähigen Metall wie Aluminium aufgebracht zur Bildung
des X-Achse-Leiters 108.
Nach Fig. 8 hat diese Gruppe 100, die eine Zellenzone
auf amorphem Legierungswerkstoff des angegebenen Typs und
einen MOS-FET 105, der das Trennelement des Speicherschaltkreises 102 bildet, aufweist, eine seitliche Ausdehnung
von 21 ,um, was wesentlich kleiner als die 40 ,um des bekannten PROM-Bauelements 10 mit seitlichen Schmelzbrücken
nach den Fig. 1 und 2 ist.
Ein schematisches Ersatzschaltbild des Schaltkreises 102 von Fig. 8 ist in Fig. 9 dargestellt.
Die Fig. IO und 11 zeigen zwei Zellen in einer nur aus
Dünnschichten bestehenden Gruppe 154, wobei die vorher angegebenen Diffusionskanäle entfallen. Die Schaltkreise
152 des PROM-Bauelements 154 sind auf einem Hauptsübstrat 156 nach Fig. 11 gebildet. Auf diesem Hauptsubstrat ist
eine Isolierschicht 158 abgeschieden. Dabei kann der Werkstoff des Hauptsubstrats 156 Metall sein, und die Isolierschicht
158 kann außerordentlich dünn sein, so daß in anderen Teilen der Speicherschaltkreise 152, die auf der Isolierschicht
158 abgeschieden sind, erzeugte Wärme in die durch das Metallsubstrat 156 gebildete Wärmesenke abgeleitet wird.
314196
Die Isolierschicht 158 kann aus Siliziumdioxid bestehen. Auf der Oberseite der Isolierschicht 158 sind parallele
Leitungsbänder 160 abgeschieden, die die Y-Achse-Leiter 160 der Speichermatrix der Gruppe 154 bilden.
Ein pn-Übergangs-Bauelement aus Schichten von amorphem
Halbleitermaterial oder entsprechenden Legierungen ist auf der Oberseite der Leitungsbänder 16O abgeschieden. Dabei
ist ein isolierendes Gleichrichterelement 162 aus aufeinanderfolgend dotierten η - und ρ -Schichten 164 und
aus einer amorphen Legierung gebildet. Dann ist eine Isolierschicht 170 über dem Substrat 158 und den Schichten
160, 164 und 166 abgeschieden. Anschließend wird ein offener Raum 169 aus dem Bereich ausgeschnitten, in dem die Platin-Silizid-Zone
168 zu bilden ist, und die Platin-Silizid-Zone 168 wird in der bereits erläuterten Weise gebildet.
Dann wird die phasenänderbare nichtrücksetzbare amorphe Legierung
abgeschieden zur Bildung einer Zelle oder einer Speicherzone 17 2 in der erläuterten Weise. Dann wird auf die
Isolierschicht 170 und die Speicherzonen 172 eine Dünnschicht aus feuerbeständigem sperrschichtbildendem Werkstoff wie
Molybdän oder eine TiW-Legierung abgeschieden. Anschließend wird eine dickere Schicht 176 aus leitendem Metall, z. B.
Aluminium, über der feuerbeständigen Sperrschicht 174 abgeschieden zur Bildung eines X-Achse-Leiters 176. Die Platin-Silizid-Zone
168 kann eine Ohmsche Kontakt- oder Schottkydioden-Grenzfläche mit einer leicht dotierten äußeren
amorphen Legierungsschicht bilden.
Nach Fig. 11 beträgt der Mittenabstand zwischen den nur aus abgeschiedenen Filmen bestehenden Schaltkreisen 152
8/um, wodurch sich eine sehr hohe Packungsdichte von z. B.
/ 2
0,00254 mm für die Speicherzellen ergibt. Dies wird gemäß
0,00254 mm für die Speicherzellen ergibt. Dies wird gemäß
Fig. 11 sowie der vorstehenden Erläuterung dadurch erreicht, daß jeder Schaltkreis im wesentlichen vertikal zwischen
dem X-Achse-Leiter 176 und dem Y-Achse-Leiter 160 verläuft.
Die als Trennelement eingesetzte Diode 162 kann eine erste und eine zweite Zone haben, die aneinandergrenzen und einen
Übergang bilden, wobei die erste Zone aus einer amorphen Legierung, die Silizium und Fluor enthält, bestehen kann.
Bevorzugt enthält das amorphe Material auch Wasserstoff und
ist amorpher Si F, H , mit a = zwischen 80 und 98 Atom-%, a D c
b = zwischen 0 und 10 Atom-% und c = zwischen 0 und 10 Atom-%, Das amorphe Material bzw. die amorphe Legierung der Diode
162 kann in der in den US-PS'en 4 217 374 und 4 226 898 erläuterten
Weise gebildet werden. Es hat sich gezeigt, daß die aus der Siliziumlegierung gebildeten Zellen 172 einen
hohen Widerstand aufweisen und ferner eine oder mehrere in Sperrichtung betriebene Dioden bilden, so daß sie ohne
Beeinträchtigung der in Durchlaßrichtung betriebenen Diode 162 einstellbar sind.
Die erste amorphe Legierungszone in der Diode kann mit einem Dotierstoff dotiert werden, der ein Element der Gruppe V
des Periodensystems ist, z. B. Phosphor oder Arsen, wobei die Dotierstoffmenge zwischen einigen ppm und 5 Atom-% liegt.
Bevorzugt wird die erste Zone mit einer Dotierstoffmenge von 10-100 ppm dotiert.
Die zweite Zone kann ein Metall, eine Metallegierung oder ein metallähnlicher Werkstoff mit großer Barrierehöhe auf
der ersten Zone sein, so daß eine Schottky-Sperrschicht gebildet wird. Ein solches Metall kann Gold, Platin, Palladium
oder Chrom sein.
21 ' - ■ " 3U196
-Vt-
Die amorphe Legierung der ersten Zone kann alternativ mit einem Dotierstoff eines Elements der Gruppe III, z. B.
Bor oder Aluminium, in einer Menge zwischen einigen ppm und 5 Atom-% dotiert sein.
Alternativ kann ferner die zweite Zone aus einem Werkstoff bestehen, der von der amorphen Legierung verschieden ist,
so daß ein HeteroÜbergang gebildet wird.
Fig. 12 ist ein schematisches Diagramm der in den Fig. 10
und 11 gezeigten Schaltkreise.
Die Fig. 13 und 14 zeigen eine weitere programmierbare Gruppe 210 mit einem Schaltkreis 212, der zwischen einem X-Achse-Metalleiter
214 und einem Y-Achse-Leiter 216 verläuft. Bei diesem Ausführungsbeispiel umfaßt der Schaltkreis 212 eine
Zelle oder Speicherzone 218 mit der darin enthaltenen amorphen Legierung sowie ein Trennelement 220, das ein Dünnschicht-FET
220 ist.
Der Leiter 216 ist ein Band aus leitfähigem Werkstoff, das eine Quellenzone 216 für den Dünnschicht-Transistor bildet,
der ferner eine Kollektorzone 222 und einen Gateleiter 224 aufweist.
Bei der Bildung des Schaltkreises 212 wird zuerst ein Band aus Quellenwerkstoff 216 auf ein isoliertes oder Isoliersubstrat
226 aufgebracht. Das Material, aus dem das Band 216 bestehen kann, kann ein Metall (wie gezeigt), eine n-dotierte
Halbleiterlegierung oder eine p-dotierte Halbleiterlegierung sein. Nachdem das Band Quellenmaterial 216 auf das Substrat
226 aufgebracht ist, werden auf dem Substrat 226 Bereiche von Kollektormaterial 222 abgeschieden. Dabei können diese
Quellenmaterialbereiche 222 wiederum ein Metall (wie gezeigt), ein η-dotiertes Halbleiterlegierungsmaterial oder ein pdotiertes
Halbleitermaterial sein. Anschließend wird eine Schicht 228 aus amorpher Siliziumlegierung, die bevorzugt
Wasserstoff und/oder Fluor enthält, auf dem Substrat 226 zwischen dem den Leiter 216 bildenden Quellenband und der
Kollektorzone 222 abgeschieden.
Diese amorphe Siliziumlegierung ist wiederum bevorzugt
amorpher Si F, H , mit a = zwischen 80 und 98 Atom-%,
a D c
b = zwischen 0 und 10 Atom-% und c = zwischen 0 und 10 Atom
Nachdem die amorphe Siliziumschicht 228 aufgebracht ist, wird eine Schicht Gate-Isoliermaterial, z. B. ein Gate-Oxid, 230
auf die Oberfläche der amorphen Siliziumschicht 228 aufgebracht. Dann wird auf die Oberfläche der Gate-Isolierschicht
eine Schicht Gate-Leitermaterial 224 in einem Band, das parallel zu dem Band 216 verläuft, aufgebracht. Der Gate-Leiter
224 kann aus einem Metall (wie gezeigt), einem n- oder einem p-dotierten Halbleiter bestehen. Dann wird über
das Substrat 226, das Qeulenband 216, die Schichten 228, 230 und 224 sowie die Kollektormaterialzonen 222 eine
Isolierschicht 232 aufgebracht. Anschließend wird der Isolierstoff über der Kollektorzone entfernt zur Bildung einer Öffnung
233, in der eine Schicht Zellenmaterial 218 abgeschieden wird. Schließlich wird ein Materialband, typischerweise
aus einem Metall wie Aluminium, über der Isolierschicht 232 und in Kontakt mit der Speicherzone 218 und parallel zu der
X-Achse zur Bildung des X-Achse-Leiters 214 aufgebracht. Eine Sperrschicht (nicht gezeigt) kann vor dem Leiter 214
aufgebracht werden.
314196
Ein schematisches Schaltbild einiger der Schaltkreise 212
der Gruppe 210 ist in Fig. 14 gezeigt.
Es ist zu beachten, daß der Schaltkreis 212 der Gruppe 210
aufgrund der Beabstandung der Quellenzone 216 von der Kollektorzone 222 eine größere seitliche Ausdehnung als die Schaltkreise
152 hat, bei denen die Zonen 164 und 166 der Diode 162 mit der Speicherzone 17 2 zwischen dem X-Achse-Leiter
176 und dem Y-Achse-Leiter 160 in einer Reihe liegen oder in einer Reihe übereinandergestapelt sind. Wenn jedoch als
Trennelemente MOS-Feldeffekttransistoren erwünscht sind, wird
die Gruppe 210 bevorzugt benutzt.
Aus der vorstehenden Beschreibung ist ersichtlich, daß die Zelle nach der Erfindung, die das aus einer Siliziumlegierung
gebildete amorphe phasenänderbare Material, das erwünschte thermische und elektrische Eigenschaften hat, sowie eines
von mehreren Trennelementen aufweist, programmierbare Felder oder Gruppen liefert, die in einfacher Weise mit minimalem
Zeitaufwand eingestellt oder gesetzt werden können, die eine Schaltung mit niedrigem Setzstrom, einer schnellen
Setzzeit, einer hohen Verarbeitungstemperatur, einer relativ hohen Speichertemperatur, einem geringen Setz-Widerstand und
einem hohen Abschalt-Widerstand ergeben.
Ferner können die Isolier- oder Trenn-Bauelemente vom konventionellen
bipolaren Siliziumeinkristall-Schottkydioden-Typ oder vom bipolaren pn-Übergangs-Typ sein. Alternativ können
solche Isolier-Bauelemente vom MOS-Typ, und zwar entweder vom planaren MOS-Typ oder V-MOS-Typ sein. Außerdem sind die
Isolier-Bauelemente bevorzugt mit einem Dünnschicht-Aufbringverfahren gebildet, und besonders bevorzugt ist die Diode
oder der FET, die bzw. der das Isolier-Bauelement bildet,
aus einer amorphen, im Vakuum abgeschiedenen Siliziumlegierung, die außerdem Wasserstoff und/oder Fluor enthält,
hergestellt. Die nur aus Dünnschicht-Schaltkreisen bestehenden Gruppen werden bevorzugt, da sie die höchste
Packungsdichte aufweisen und gleichzeitig eine Gruppe oder ein Feld ergeben, das eine Zelle aus nichtrücksetzbarem
phasenänderbaren Material sowie Dünnschichtdioden oder -transistoren aufweist, die zwischen sich kreuzenden X- und
Y-Achse-Leitern an deren Kreuzungspunkten vertikal angeordnet sind.
Im übrigen ist ersichtlich, daß die in den verschiedenen Figuren dargestellten verschiedenen Gruppen mit den unterschiedlichen
Zellenkonfigurationen mit Adreß-Schaltkreisen verwendbar sind, die einen bestimmten X- oder Y-Achse-Leiter
für die Zuführung von Setz- oder Leseströmen ansteuern, und die Adreß-Schaltkreise können durch niedergeschlagene Filme
gebildet werden. In dieser Beziehung wird z. B. eine nur aus niedergeschlagenen Filmen bestehende Speichermatrix
und Adreß-Schaltkreise auf demselben Substrat (vgl. Fig. 15) angeordnet;dabei sind eine Speichermatrix oder -gruppe 250
und zugeordnete Adreß-Schaltkreise 252 auf einem Substrat 254 niedergeschlagen. Ferner ist zu beachten, daß die Adreß-Schaltkreise
252 und die Speichermatrix 250 auf derselben oder auf gegenüberliegenden Seiten des Substrats 254 aufgebracht
werden können. Außerdem kann die Gruppe und die Speichermatrix 250 teilweise oder vollständig aus in der
erläuterten Weise aufgebrachten Dünnschichten bestehen. Bevorzugt sind jedoch nicht nur die Speicherzone jedes Speicherschaltkreises
als Dünnschichten aus einer amorphen Legierung niedergeschlagen, sondern die Trennelemente und die Adreß-
3H196
Schaltkreise 252 sind ebenfalls mit einem Dünnschicht-Abscheideverfahren
hergestellt.
Da die meisten heute verwendeten Datenspeicher- und -verarbeitungssysteme
mit integrierten Schaltkreisen, die in Siliziumchip-Substraten gebildet sind, arbeiten, wird angenommen,
daß die ursprünglich vertriebenen Gruppen, die nach den Lehren der vorliegenden Erfindung hergestellt sind,
vermutlich Speichermatrizen aufweisen würden, wobei ein Teil der betreffenden Speichermatrix, z. B. das Trenn-Bauelenient
und/oder zugeordnete Adreß-Schaltkreise in einem Siliziumchip-Substrat
gebildet werden.
Fig. 16 zeigt schaubildlich ein Siliziumchip-Substrat 300 mit einer vollständig oder teilweise aus abgeschiedenen
Dünnschichten bestehenden Speichermatrix oder -gruppe 302 mit darin befindlichen Speicherschaltkreisen und zugehörigen
Adreß-Schaltkreisen 304, die in das Siliziumchip-Substrat 300 durch Bilden der verschiedenen Elemente der Schaltkreise
aus dotierstoff-diffundierten Bereichen eingebaut sind.
Es ist zu beachten, daß eine vollständig aus Dünnschichten gebildete Spe.i chergruppe mit nach der Erfindung gebildeten
Schaltkreisen und unter Anwendung von Dünnschicht-Isolierelementen zusammen mit Dünnschicht-Adreß-Schaltkreisen
erhebliche Vorteile mit sich bringt, da eine Anzahl solche Speichersysterne, getrennt durch Isolierschichten, aufeinanderstapelbar
ist. Ferner können zwischen Isolierschichten dünne metallische Substrate, die Wärmeableiter bilden, vorgesehen
sein und an ihren Außenkanten Wärmeabstrahlrippen aufweisen. .
Aus der vorstehenden Beschreibung ist ersichtlich, daß die angegebenen Gruppen oder Felder 50, 100, 154 oder 21O, die
entweder konventionelle oder neue Dünnschicht-Isolierelemente aufweisen und mit konventionellen oder neuen Dünnschicht-Adreß-Schaltkreisen
verwendet werden, eine Anzahl Vorteile mit sich bringen, wovon einige bereits erläutert wurden und
andere den Speichergruppen nach der Erfindung innewohnen. Insbesondere können solche Gruppen mit einem Werkstoff hergestellt
werden, der erwünschte thermische und elektrische Eigenschaften hat, und zwar mit einer außerordentlich hohen
Packungsdichte der Zellen und einem sehr hohen Abschaltwiderstand.
Selbstverständlich sind verschiedene Modifikationen und
Änderungen möglich. Z. B. können die amorphen Zellen 68 eine große Anzahl Formen und Größen aufweisen und könnten
in Form der Schmelzbrücken 20 aufgebracht werden. Mit "amorph" ist hier eine Legierung oder ein Werkstoff gemeint,
der eine weitreichende Fehlordnung hat, obwohl er auch eine Nah- oder Zwischenbereichs-Fehlordnung und sogar hin
und wieder kristalline Einschlüsse aufweisen kann. Ferner brauchen die Zellen, z. B. 68, nicht auf der Oberseite der
Diodenschichten abgeschieden zu werden, sondern sie können stattdessen zwischen den beiden Metallschichten 58 und
der zweiten Metallschicht (nicht gezeigt) liegen. Auch könnte die Zelle 218 zwischen dem Gate 224 und dem X-Leiter
214 liegen.
Claims (13)
- PatentansprücheProgrammierbare Speicherzelle mit amorphem Zellenkörper, dadurch gekennzeichnet, daß der Zellenkörper (52, 68, 104, 172, 218) wenigstens einen Teil mit einer dotierten amorphen Siliziumlegierung (52, 68, 104, 172, 218), der setzbar und nichtrücksetzbar ist, aufweist, wobei der Legierungsteil (52, 68, 104, 172, 218) einen hoch-nichtleitfähigen Zustand hat, der in einen hochleitfähigen Zustand setzbar ist.
- 2. Speicherzelle nach Anspruch 1, :'| dadurch gekennzeichnet, ~ä daß der Legierungsteil (52, 68, 104, 172, 218) 0,1-5 % Phosphor-Dotierstoff aufweist.
- 3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet,daß der Legierungsteil (52, 68, 104, 172, 218) ferner eines oder mehrere Elemente der Fluor, Wasserstoff und Sauerstoff umfassenden Gruppe enthält.
- 4. Speicherzelle nach einem der Ansprüche 1-3, dadurch gekennzeichnet,daß der Legierungsteil (52, 68, 104, 172, 218) durch Plasmaabscheidung aus einem Plasma, das wenigstens Silizium, Wasserstoff und 20-150 000 ppm Dotierstoff enthält, gebildet ist.314196
- 5. Programmierbare elektronische Speichermatrix mit einer Mehrzahl von amorphen Zellenkörpern, dadurch gekennzeichnet, daß jeder Zellenkörper (52, 68, 1O4, 172, 218) wenigstens einen Teil mit einer amorphen Siliziumlegierung (52, 68, 104, 172, 218), der setzbar und nichtrücksetzbar ist, aufweist, wobei der Legierungsteil (52, 68, 1O4, 172, 218) einen hoch-nichtleitfähigen Zustand hat, der in einen hochleitfähigen Zustand setzbar ist.
- 6. Speichermatrix nach Anspruch 5,
dadurch gekennzeichnet,daß jede Speicherzelle (52, 68, 104, 172, 218) eine Dünnschicht-Speicherzelle ist. - 7. Speichermatrix nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet,daß jede Speicherzelle (52, 68, 104, 172, 218) aus wenigstens einem Element der Fluor, Wasserstoff und Sauerstoff umfassenden Gruppe gebildet ist.
- 8. Speichermatrix nach einem der Ansprüche 5-7, dadurch gekennzeichnet,daß die Speicherzellen (52, 68, 104, 172, 218) die programmierbaren Speicherzellen in einer PROM-Einheit (50, 100, 154) bilden.
- 9. Speichermatrix nach einem der Ansprüche 5-8, dadurch gekennzeichnet,daß die Speicherzellen (52, 68, 104, 172, 218) wenigstens einige der Schmelzelemente (20) in einer programmierbaren logischen Speichermatrix bilden.
- 10. Speichermatrix nach einem der Ansprüche 5-9, dadurch gekennzeichnet, daß die Speicherzellen (52, 68, 104, 172, 218) wenigstens einige der Schmelzelemente in einer Gatter-Matrix (100,.210) bilden.
- 11. Speichermatrix nach einem der Ansprüche 5-10, dadurch gekennzeichnet, daß die Speicherzellen (52, 68, 1O4, 172, 218) wenigstens einige der Chip-Verbindungselemente in einer Gruppe integrierter Schaltkreise bilden.
- 12. Speichermatrix nach einem der Ansprüche 5-11, dadurch gekennzeichnet, daß der Legierungsteil (52, 68, 104, 172, 218) 0,1-5 % Dotierstoff enthält.
- 13. Speichermatrix nach einem der Ansprüche 5-12, dadurch gekennzeichnet, daß der Legierungsteil (52, 68, 104, 172, 218) einen Phosphor-Dotierstoff enthält.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US20159480A | 1980-10-28 | 1980-10-28 | |
US06/281,018 US4499557A (en) | 1980-10-28 | 1981-07-06 | Programmable cell for use in programmable electronic arrays |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3141967A1 true DE3141967A1 (de) | 1982-06-16 |
DE3141967C2 DE3141967C2 (de) | 1989-03-09 |
Family
ID=26896925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813141967 Granted DE3141967A1 (de) | 1980-10-28 | 1981-10-22 | Programmierbare speicherzelle |
Country Status (17)
Country | Link |
---|---|
US (1) | US4499557A (de) |
JP (1) | JPS57100693A (de) |
KR (1) | KR890004383B1 (de) |
AU (1) | AU553561B2 (de) |
BE (1) | BE890866A (de) |
CA (1) | CA1181848A (de) |
DE (1) | DE3141967A1 (de) |
FR (1) | FR2493022B1 (de) |
GB (1) | GB2086654B (de) |
IE (1) | IE53027B1 (de) |
IL (1) | IL64110A0 (de) |
IT (1) | IT1139571B (de) |
MX (1) | MX153275A (de) |
NL (1) | NL8104834A (de) |
SE (1) | SE454307B (de) |
SG (1) | SG82884G (de) |
ZA (1) | ZA817391B (de) |
Families Citing this family (265)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979877B1 (en) * | 1965-09-28 | 2005-12-27 | Li Chou H | Solid-state device |
US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
US4569120A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation |
US4588903A (en) * | 1983-10-24 | 1986-05-13 | Energy Conversion Devices, Inc. | Amorphous semiconductor devices having increased switching speed due to dynamic signal conditioning |
JPS6184054A (ja) * | 1984-09-27 | 1986-04-28 | シーメンス、アクチエンゲゼルシヤフト | 集積mos回路 |
JPS6249651A (ja) * | 1985-06-25 | 1987-03-04 | テキサス インスツルメンツインコ−ポレイテツド | アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法 |
US4748490A (en) * | 1985-08-01 | 1988-05-31 | Texas Instruments Incorporated | Deep polysilicon emitter antifuse memory cell |
US4906987A (en) * | 1985-10-29 | 1990-03-06 | Ohio Associated Enterprises, Inc. | Printed circuit board system and method |
US4679310A (en) * | 1985-10-31 | 1987-07-14 | Advanced Micro Devices, Inc. | Method of making improved metal silicide fuse for integrated circuit structure |
US4789883A (en) * | 1985-12-17 | 1988-12-06 | Advanced Micro Devices, Inc. | Integrated circuit structure having gate electrode and underlying oxide and method of making same |
DE3601829A1 (de) * | 1986-01-22 | 1987-07-23 | Siemens Ag | Hochintegrierter elektronischer baustein |
US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
US4823181A (en) * | 1986-05-09 | 1989-04-18 | Actel Corporation | Programmable low impedance anti-fuse element |
US5266829A (en) * | 1986-05-09 | 1993-11-30 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
JPH084124B2 (ja) * | 1986-05-14 | 1996-01-17 | レイセオン カンパニ− | メモリ・セル |
US4876220A (en) * | 1986-05-16 | 1989-10-24 | Actel Corporation | Method of making programmable low impedance interconnect diode element |
US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US4796074A (en) * | 1987-04-27 | 1989-01-03 | Instant Circuit Corporation | Method of fabricating a high density masked programmable read-only memory |
US5177330A (en) * | 1988-09-19 | 1993-01-05 | Futaba Denshi Kogyo K.K. | Key board switch |
US5502315A (en) * | 1989-09-07 | 1996-03-26 | Quicklogic Corporation | Electrically programmable interconnect structure having a PECVD amorphous silicon element |
US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
US5552627A (en) * | 1990-04-12 | 1996-09-03 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers |
US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
US5404029A (en) * | 1990-04-12 | 1995-04-04 | Actel Corporation | Electrically programmable antifuse element |
KR910019241A (ko) * | 1990-04-30 | 1991-11-30 | 리챠드 데이빗 라우만 | 안티퓨즈를 갖는 집적회로 |
US5133284A (en) * | 1990-07-16 | 1992-07-28 | National Semiconductor Corp. | Gas-based backside protection during substrate processing |
WO1992013359A1 (en) * | 1991-01-17 | 1992-08-06 | Crosspoint Solutions, Inc. | An improved antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof |
US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
US5163180A (en) * | 1991-01-18 | 1992-11-10 | Actel Corporation | Low voltage programming antifuse and transistor breakdown method for making same |
US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
US5196724A (en) * | 1991-04-26 | 1993-03-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
US5557136A (en) * | 1991-04-26 | 1996-09-17 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
US5701027A (en) * | 1991-04-26 | 1997-12-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
AU1904992A (en) * | 1991-05-10 | 1992-12-30 | Quicklogic Corporation | Amorphous silicon antifuses and methods for fabrication thereof |
US5311053A (en) * | 1991-06-12 | 1994-05-10 | Aptix Corporation | Interconnection network |
WO1993004499A1 (en) * | 1991-08-19 | 1993-03-04 | Crosspoint Solutions, Inc. | An improved antifuse and method of manufacture thereof |
US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
US5284788A (en) * | 1992-09-25 | 1994-02-08 | Texas Instruments Incorporated | Method and device for controlling current in a circuit |
US5314840A (en) * | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
US5447880A (en) * | 1992-12-22 | 1995-09-05 | At&T Global Information Solutions Company | Method for forming an amorphous silicon programmable element |
US5365103A (en) * | 1993-02-25 | 1994-11-15 | Hewlett-Packard Company | Punchthru ESD device along centerline of power pad |
US5315177A (en) * | 1993-03-12 | 1994-05-24 | Micron Semiconductor, Inc. | One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture |
US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
US5523612A (en) * | 1993-11-19 | 1996-06-04 | Crosspoint Solutions, Inc. | Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse |
US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
US5440167A (en) * | 1994-02-23 | 1995-08-08 | Crosspoint Solutions, Inc. | Antifuse with double via contact and method of manufacture therefor |
JP3501416B2 (ja) * | 1994-04-28 | 2004-03-02 | 忠弘 大見 | 半導体装置 |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5463244A (en) * | 1994-05-26 | 1995-10-31 | Symetrix Corporation | Antifuse programmable element using ferroelectric material |
US5444290A (en) * | 1994-05-26 | 1995-08-22 | Symetrix Corporation | Method and apparatus for programming antifuse elements using combined AC and DC electric fields |
WO1996019837A2 (en) * | 1994-12-22 | 1996-06-27 | Philips Electronics N.V. | Semiconductor memory devices and methods of producing such |
US5663591A (en) * | 1995-02-14 | 1997-09-02 | Crosspoint Solutions, Inc. | Antifuse with double via, spacer-defined contact |
US5592016A (en) * | 1995-04-14 | 1997-01-07 | Actel Corporation | Antifuse with improved antifuse material |
US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US5879955A (en) | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
US5759876A (en) * | 1995-11-01 | 1998-06-02 | United Technologies Corporation | Method of making an antifuse structure using a metal cap layer |
US5658819A (en) * | 1995-11-01 | 1997-08-19 | United Technologies Corporation | Antifuse structure and process for manufacturing the same |
US5783467A (en) * | 1995-12-29 | 1998-07-21 | Vlsi Technology, Inc. | Method of making antifuse structures using implantation of both neutral and dopant species |
US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
US6025220A (en) | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
US5949088A (en) * | 1996-10-25 | 1999-09-07 | Micron Technology, Inc. | Intermediate SRAM array product and method of conditioning memory elements thereof |
US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6087689A (en) | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
US6107170A (en) * | 1998-07-24 | 2000-08-22 | Smi Corporation | Silicon sensor contact with platinum silicide, titanium/tungsten and gold |
US5955751A (en) * | 1998-08-13 | 1999-09-21 | Quicklogic Corporation | Programmable device having antifuses without programmable material edges and/or corners underneath metal |
US6107165A (en) | 1998-08-13 | 2000-08-22 | Quicklogic Corporation | Metal-to-metal antifuse having improved barrier layer |
JP3763698B2 (ja) | 1998-10-22 | 2006-04-05 | 株式会社日本自動車部品総合研究所 | 圧力脈動を緩和し得る燃料供給システムの設計方法 |
US6385074B1 (en) | 1998-11-16 | 2002-05-07 | Matrix Semiconductor, Inc. | Integrated circuit structure including three-dimensional memory array |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6351406B1 (en) * | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US7157314B2 (en) | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6407576B1 (en) | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US6631085B2 (en) | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
US6420215B1 (en) | 2000-04-28 | 2002-07-16 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
AU2001262953A1 (en) | 2000-04-28 | 2001-11-12 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6313487B1 (en) | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Vertical channel floating gate transistor having silicon germanium channel layer |
US6313486B1 (en) | 2000-06-15 | 2001-11-06 | Board Of Regents, The University Of Texas System | Floating gate transistor having buried strained silicon germanium channel layer |
US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
US6515888B2 (en) | 2000-08-14 | 2003-02-04 | Matrix Semiconductor, Inc. | Low cost three-dimensional memory array |
US6658438B1 (en) * | 2000-08-14 | 2003-12-02 | Matrix Semiconductor, Inc. | Method for deleting stored digital data from write-once memory device |
US6545891B1 (en) * | 2000-08-14 | 2003-04-08 | Matrix Semiconductor, Inc. | Modular memory device |
US6765813B2 (en) * | 2000-08-14 | 2004-07-20 | Matrix Semiconductor, Inc. | Integrated systems using vertically-stacked three-dimensional memory cells |
KR100821456B1 (ko) | 2000-08-14 | 2008-04-11 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
US6424581B1 (en) | 2000-08-14 | 2002-07-23 | Matrix Semiconductor, Inc. | Write-once memory array controller, system, and method |
US6711043B2 (en) | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
US6580124B1 (en) | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
US6624011B1 (en) | 2000-08-14 | 2003-09-23 | Matrix Semiconductor, Inc. | Thermal processing for three dimensional circuits |
WO2002021542A1 (en) * | 2000-09-08 | 2002-03-14 | Axon Technologies Corporation | Microelectronic programmable device and methods of forming and programming the same |
US6653193B2 (en) | 2000-12-08 | 2003-11-25 | Micron Technology, Inc. | Resistance variable device |
US6960819B2 (en) * | 2000-12-20 | 2005-11-01 | Broadcom Corporation | System and method for one-time programmed memory through direct-tunneling oxide breakdown |
US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6661730B1 (en) | 2000-12-22 | 2003-12-09 | Matrix Semiconductor, Inc. | Partial selection of passive element memory cell sub-arrays for write operation |
US6638820B2 (en) * | 2001-02-08 | 2003-10-28 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices |
JP4742429B2 (ja) * | 2001-02-19 | 2011-08-10 | 住友電気工業株式会社 | ガラス微粒子堆積体の製造方法 |
US6727192B2 (en) * | 2001-03-01 | 2004-04-27 | Micron Technology, Inc. | Methods of metal doping a chalcogenide material |
US6818481B2 (en) | 2001-03-07 | 2004-11-16 | Micron Technology, Inc. | Method to manufacture a buried electrode PCRAM cell |
US6734455B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
US6618295B2 (en) | 2001-03-21 | 2003-09-09 | Matrix Semiconductor, Inc. | Method and apparatus for biasing selected and unselected array lines when writing a memory array |
US6545898B1 (en) | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
US7102150B2 (en) * | 2001-05-11 | 2006-09-05 | Harshfield Steven T | PCRAM memory cell and method of making same |
US6646912B2 (en) * | 2001-06-05 | 2003-11-11 | Hewlett-Packard Development Company, Lp. | Non-volatile memory |
US6951805B2 (en) * | 2001-08-01 | 2005-10-04 | Micron Technology, Inc. | Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US6737312B2 (en) | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
US6881623B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
US6955940B2 (en) | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
US6784018B2 (en) | 2001-08-29 | 2004-08-31 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry |
US6646902B2 (en) | 2001-08-30 | 2003-11-11 | Micron Technology, Inc. | Method of retaining memory state in a programmable conductor RAM |
US6709958B2 (en) | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
US6545903B1 (en) | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
US6873538B2 (en) * | 2001-12-20 | 2005-03-29 | Micron Technology, Inc. | Programmable conductor random access memory and a method for writing thereto |
AU2003214802A1 (en) * | 2002-01-03 | 2003-07-24 | Axon Technologies Corporation | Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same |
US6909656B2 (en) | 2002-01-04 | 2005-06-21 | Micron Technology, Inc. | PCRAM rewrite prevention |
US20030143782A1 (en) * | 2002-01-31 | 2003-07-31 | Gilton Terry L. | Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures |
US6867064B2 (en) * | 2002-02-15 | 2005-03-15 | Micron Technology, Inc. | Method to alter chalcogenide glass for improved switching characteristics |
US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
US6891749B2 (en) * | 2002-02-20 | 2005-05-10 | Micron Technology, Inc. | Resistance variable ‘on ’ memory |
US6847535B2 (en) | 2002-02-20 | 2005-01-25 | Micron Technology, Inc. | Removable programmable conductor memory card and associated read/write device and method of operation |
US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
US7087919B2 (en) * | 2002-02-20 | 2006-08-08 | Micron Technology, Inc. | Layered resistance variable memory device and method of fabrication |
US7151273B2 (en) * | 2002-02-20 | 2006-12-19 | Micron Technology, Inc. | Silver-selenide/chalcogenide glass stack for resistance variable memory |
US6937528B2 (en) * | 2002-03-05 | 2005-08-30 | Micron Technology, Inc. | Variable resistance memory and method for sensing same |
US20040108573A1 (en) * | 2002-03-13 | 2004-06-10 | Matrix Semiconductor, Inc. | Use in semiconductor devices of dielectric antifuses grown on silicide |
US6853049B2 (en) | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
US6849868B2 (en) | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
US6751114B2 (en) * | 2002-03-28 | 2004-06-15 | Micron Technology, Inc. | Method for programming a memory cell |
US6661691B2 (en) | 2002-04-02 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Interconnection structure and methods |
US6643159B2 (en) * | 2002-04-02 | 2003-11-04 | Hewlett-Packard Development Company, L.P. | Cubic memory array |
US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
US6967350B2 (en) * | 2002-04-02 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Memory structures |
US6940085B2 (en) | 2002-04-02 | 2005-09-06 | Hewlett-Packard Development Company, I.P. | Memory structures |
US6821848B2 (en) | 2002-04-02 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Tunnel-junction structures and methods |
US6855975B2 (en) * | 2002-04-10 | 2005-02-15 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
US6864500B2 (en) | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
US6858482B2 (en) * | 2002-04-10 | 2005-02-22 | Micron Technology, Inc. | Method of manufacture of programmable switching circuits and memory cells employing a glass layer |
US6731528B2 (en) * | 2002-05-03 | 2004-05-04 | Micron Technology, Inc. | Dual write cycle programmable conductor memory system and method of operation |
FR2840444B1 (fr) * | 2002-05-30 | 2005-04-01 | St Microelectronics Sa | Dispositif de memoire electriquement programmable de facon irreversible |
US6825135B2 (en) * | 2002-06-06 | 2004-11-30 | Micron Technology, Inc. | Elimination of dendrite formation during metal/chalcogenide glass deposition |
US6890790B2 (en) * | 2002-06-06 | 2005-05-10 | Micron Technology, Inc. | Co-sputter deposition of metal-doped chalcogenides |
US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
US7015494B2 (en) | 2002-07-10 | 2006-03-21 | Micron Technology, Inc. | Assemblies displaying differential negative resistance |
US6774458B2 (en) | 2002-07-23 | 2004-08-10 | Hewlett Packard Development Company, L.P. | Vertical interconnection structure and methods |
US7209378B2 (en) * | 2002-08-08 | 2007-04-24 | Micron Technology, Inc. | Columnar 1T-N memory cell structure |
US7018863B2 (en) * | 2002-08-22 | 2006-03-28 | Micron Technology, Inc. | Method of manufacture of a resistance variable memory cell |
US7163837B2 (en) | 2002-08-29 | 2007-01-16 | Micron Technology, Inc. | Method of forming a resistance variable memory element |
US6867114B2 (en) | 2002-08-29 | 2005-03-15 | Micron Technology Inc. | Methods to form a memory cell with metal-rich metal chalcogenide |
US20040040837A1 (en) * | 2002-08-29 | 2004-03-04 | Mcteer Allen | Method of forming chalcogenide sputter target |
US7364644B2 (en) * | 2002-08-29 | 2008-04-29 | Micron Technology, Inc. | Silver selenide film stoichiometry and morphology control in sputter deposition |
US6864521B2 (en) * | 2002-08-29 | 2005-03-08 | Micron Technology, Inc. | Method to control silver concentration in a resistance variable memory element |
US6867996B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Single-polarity programmable resistance-variable memory element |
US7010644B2 (en) | 2002-08-29 | 2006-03-07 | Micron Technology, Inc. | Software refreshed memory device and method |
US7294527B2 (en) | 2002-08-29 | 2007-11-13 | Micron Technology Inc. | Method of forming a memory cell |
US6831019B1 (en) * | 2002-08-29 | 2004-12-14 | Micron Technology, Inc. | Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes |
US7285464B2 (en) * | 2002-12-19 | 2007-10-23 | Sandisk 3D Llc | Nonvolatile memory cell comprising a reduced height vertical diode |
US20050226067A1 (en) | 2002-12-19 | 2005-10-13 | Matrix Semiconductor, Inc. | Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material |
JP2006511965A (ja) | 2002-12-19 | 2006-04-06 | マトリックス セミコンダクター インコーポレイテッド | 高密度不揮発性メモリを製作するための改良された方法 |
US20060249753A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
US8637366B2 (en) | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
US7425735B2 (en) * | 2003-02-24 | 2008-09-16 | Samsung Electronics Co., Ltd. | Multi-layer phase-changeable memory devices |
US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
US7402851B2 (en) | 2003-02-24 | 2008-07-22 | Samsung Electronics Co., Ltd. | Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same |
US6813178B2 (en) * | 2003-03-12 | 2004-11-02 | Micron Technology, Inc. | Chalcogenide glass constant current device, and its method of fabrication and operation |
US7022579B2 (en) | 2003-03-14 | 2006-04-04 | Micron Technology, Inc. | Method for filling via with metal |
US7050327B2 (en) | 2003-04-10 | 2006-05-23 | Micron Technology, Inc. | Differential negative resistance memory |
US6858883B2 (en) * | 2003-06-03 | 2005-02-22 | Hewlett-Packard Development Company, L.P. | Partially processed tunnel junction control element |
US6930909B2 (en) | 2003-06-25 | 2005-08-16 | Micron Technology, Inc. | Memory device and methods of controlling resistance variation and resistance profile drift |
US6961277B2 (en) | 2003-07-08 | 2005-11-01 | Micron Technology, Inc. | Method of refreshing a PCRAM memory device |
US7061004B2 (en) * | 2003-07-21 | 2006-06-13 | Micron Technology, Inc. | Resistance variable memory elements and methods of formation |
US6903361B2 (en) * | 2003-09-17 | 2005-06-07 | Micron Technology, Inc. | Non-volatile memory structure |
US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
DE10349750A1 (de) * | 2003-10-23 | 2005-05-25 | Commissariat à l'Energie Atomique | Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein |
US7098068B2 (en) * | 2004-03-10 | 2006-08-29 | Micron Technology, Inc. | Method of forming a chalcogenide material containing device |
US7583551B2 (en) * | 2004-03-10 | 2009-09-01 | Micron Technology, Inc. | Power management control and controlling memory refresh operations |
US7411208B2 (en) * | 2004-05-27 | 2008-08-12 | Samsung Electronics Co., Ltd. | Phase-change memory device having a barrier layer and manufacturing method |
US7482616B2 (en) * | 2004-05-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
US20050263801A1 (en) * | 2004-05-27 | 2005-12-01 | Jae-Hyun Park | Phase-change memory device having a barrier layer and manufacturing method |
US7354793B2 (en) | 2004-08-12 | 2008-04-08 | Micron Technology, Inc. | Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element |
US7326950B2 (en) * | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
US7190048B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Resistance variable memory device and method of fabrication |
US7365411B2 (en) * | 2004-08-12 | 2008-04-29 | Micron Technology, Inc. | Resistance variable memory with temperature tolerant materials |
US7151688B2 (en) * | 2004-09-01 | 2006-12-19 | Micron Technology, Inc. | Sensing of resistance variable memory devices |
KR101258672B1 (ko) * | 2004-10-22 | 2013-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
EP1677371A1 (de) | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Zweiteiliger Widerstandsheizer für Phasenwechselspeicher und Herstellungsmethode |
US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
US7317200B2 (en) | 2005-02-23 | 2008-01-08 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
US7521353B2 (en) * | 2005-03-25 | 2009-04-21 | Sandisk 3D Llc | Method for reducing dielectric overetch when making contact to conductive features |
US7422985B2 (en) * | 2005-03-25 | 2008-09-09 | Sandisk 3D Llc | Method for reducing dielectric overetch using a dielectric etch stop at a planar surface |
US7427770B2 (en) * | 2005-04-22 | 2008-09-23 | Micron Technology, Inc. | Memory array for increased bit density |
US7269044B2 (en) | 2005-04-22 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for accessing a memory array |
US7709289B2 (en) | 2005-04-22 | 2010-05-04 | Micron Technology, Inc. | Memory elements having patterned electrodes and method of forming the same |
US7812404B2 (en) | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
US7269079B2 (en) | 2005-05-16 | 2007-09-11 | Micron Technology, Inc. | Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory |
US7233520B2 (en) * | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
US7274034B2 (en) | 2005-08-01 | 2007-09-25 | Micron Technology, Inc. | Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication |
US7332735B2 (en) * | 2005-08-02 | 2008-02-19 | Micron Technology, Inc. | Phase change memory cell and method of formation |
US7317567B2 (en) * | 2005-08-02 | 2008-01-08 | Micron Technology, Inc. | Method and apparatus for providing color changing thin film material |
US20070037316A1 (en) * | 2005-08-09 | 2007-02-15 | Micron Technology, Inc. | Memory cell contact using spacers |
US7579615B2 (en) | 2005-08-09 | 2009-08-25 | Micron Technology, Inc. | Access transistor for memory device |
US7525117B2 (en) * | 2005-08-09 | 2009-04-28 | Ovonyx, Inc. | Chalcogenide devices and materials having reduced germanium or telluruim content |
US7304368B2 (en) * | 2005-08-11 | 2007-12-04 | Micron Technology, Inc. | Chalcogenide-based electrokinetic memory element and method of forming the same |
US7251154B2 (en) * | 2005-08-15 | 2007-07-31 | Micron Technology, Inc. | Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance |
KR100637235B1 (ko) * | 2005-08-26 | 2006-10-20 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
US7277313B2 (en) * | 2005-08-31 | 2007-10-02 | Micron Technology, Inc. | Resistance variable memory element with threshold device and method of forming the same |
US7834338B2 (en) * | 2005-11-23 | 2010-11-16 | Sandisk 3D Llc | Memory cell comprising nickel-cobalt oxide switching element |
US7816659B2 (en) * | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
KR101330769B1 (ko) * | 2005-12-12 | 2013-11-18 | 오보닉스, 아이엔씨. | 칼코겐화물 소자 및 감소된 저매늄 또는 텔러륨 함량을갖는 재료 |
US7875871B2 (en) | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
US7829875B2 (en) | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
US7808810B2 (en) * | 2006-03-31 | 2010-10-05 | Sandisk 3D Llc | Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
KR100782482B1 (ko) * | 2006-05-19 | 2007-12-05 | 삼성전자주식회사 | GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 |
JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
US7560723B2 (en) | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
US7667220B2 (en) * | 2007-01-19 | 2010-02-23 | Macronix International Co., Ltd. | Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method |
US7868388B2 (en) * | 2007-01-31 | 2011-01-11 | Sandisk 3D Llc | Embedded memory in a CMOS circuit and methods of forming the same |
US7888200B2 (en) * | 2007-01-31 | 2011-02-15 | Sandisk 3D Llc | Embedded memory in a CMOS circuit and methods of forming the same |
US7728405B2 (en) * | 2007-03-08 | 2010-06-01 | Qimonda Ag | Carbon memory |
US20100182044A1 (en) * | 2007-03-13 | 2010-07-22 | Easic Corporation | Programming and circuit topologies for programmable vias |
US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US7902537B2 (en) * | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US8233308B2 (en) * | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
US7846785B2 (en) * | 2007-06-29 | 2010-12-07 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
KR100875165B1 (ko) * | 2007-07-04 | 2008-12-22 | 주식회사 동부하이텍 | 반도체 소자 및 제조 방법 |
US8110476B2 (en) * | 2008-04-11 | 2012-02-07 | Sandisk 3D Llc | Memory cell that includes a carbon-based memory element and methods of forming the same |
US20090272958A1 (en) * | 2008-05-02 | 2009-11-05 | Klaus-Dieter Ufert | Resistive Memory |
US8467236B2 (en) * | 2008-08-01 | 2013-06-18 | Boise State University | Continuously variable resistor |
US8557685B2 (en) * | 2008-08-07 | 2013-10-15 | Sandisk 3D Llc | Memory cell that includes a carbon-based memory element and methods of forming the same |
US20100283053A1 (en) * | 2009-05-11 | 2010-11-11 | Sandisk 3D Llc | Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature |
KR20130021760A (ko) * | 2011-08-23 | 2013-03-06 | 삼성전자주식회사 | 자기터널접합 브레이크 다운을 이용한 안티퓨즈 회로, 및 이를 포함하는 반도체 장치 |
JP5564023B2 (ja) * | 2011-09-08 | 2014-07-30 | 株式会社東芝 | 不揮発性記憶装置の製造方法 |
US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
US8809747B2 (en) * | 2012-04-13 | 2014-08-19 | Lam Research Corporation | Current peak spreading schemes for multiplexed heated array |
US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4062034A (en) * | 1975-04-30 | 1977-12-06 | Sony Corporation | Semiconductor device having a hetero junction |
US4174521A (en) * | 1978-04-06 | 1979-11-13 | Harris Corporation | PROM electrically written by solid phase epitaxy |
US4226898A (en) * | 1978-03-16 | 1980-10-07 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3271591A (en) * | 1963-09-20 | 1966-09-06 | Energy Conversion Devices Inc | Symmetrical current controlling device |
US4177475A (en) * | 1977-10-31 | 1979-12-04 | Burroughs Corporation | High temperature amorphous memory device for an electrically alterable read-only memory |
US4203123A (en) * | 1977-12-12 | 1980-05-13 | Burroughs Corporation | Thin film memory device employing amorphous semiconductor materials |
US4217374A (en) * | 1978-03-08 | 1980-08-12 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
US4342044A (en) * | 1978-03-08 | 1982-07-27 | Energy Conversion Devices, Inc. | Method for optimizing photoresponsive amorphous alloys and devices |
-
1981
- 1981-07-06 US US06/281,018 patent/US4499557A/en not_active Expired - Lifetime
- 1981-10-22 DE DE19813141967 patent/DE3141967A1/de active Granted
- 1981-10-23 KR KR8104037A patent/KR890004383B1/ko active
- 1981-10-26 ZA ZA817391A patent/ZA817391B/xx unknown
- 1981-10-26 AU AU76799/81A patent/AU553561B2/en not_active Ceased
- 1981-10-26 NL NL8104834A patent/NL8104834A/nl not_active Application Discontinuation
- 1981-10-26 JP JP17128281A patent/JPS57100693A/ja active Pending
- 1981-10-26 SE SE8106291A patent/SE454307B/sv not_active IP Right Cessation
- 1981-10-26 BE BE0/206345A patent/BE890866A/fr not_active IP Right Cessation
- 1981-10-26 IL IL64110A patent/IL64110A0/xx not_active IP Right Cessation
- 1981-10-26 GB GB8132221A patent/GB2086654B/en not_active Expired
- 1981-10-26 MX MX189808A patent/MX153275A/es unknown
- 1981-10-26 FR FR8120033A patent/FR2493022B1/fr not_active Expired
- 1981-10-27 IT IT24732/81A patent/IT1139571B/it active
- 1981-10-27 IE IE2515/81A patent/IE53027B1/en unknown
- 1981-10-28 CA CA000388911A patent/CA1181848A/en not_active Expired
-
1984
- 1984-11-19 SG SG828/84A patent/SG82884G/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4062034A (en) * | 1975-04-30 | 1977-12-06 | Sony Corporation | Semiconductor device having a hetero junction |
US4226898A (en) * | 1978-03-16 | 1980-10-07 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process |
US4174521A (en) * | 1978-04-06 | 1979-11-13 | Harris Corporation | PROM electrically written by solid phase epitaxy |
Also Published As
Publication number | Publication date |
---|---|
DE3141967C2 (de) | 1989-03-09 |
IT8124732A0 (it) | 1981-10-27 |
AU553561B2 (en) | 1986-07-24 |
US4499557A (en) | 1985-02-12 |
KR890004383B1 (en) | 1989-10-31 |
IT1139571B (it) | 1986-09-24 |
IE53027B1 (en) | 1988-05-11 |
MX153275A (es) | 1986-09-08 |
JPS57100693A (en) | 1982-06-22 |
IE812515L (en) | 1982-04-28 |
ZA817391B (en) | 1982-10-27 |
FR2493022A1 (fr) | 1982-04-30 |
KR830008399A (ko) | 1983-11-18 |
AU7679981A (en) | 1982-05-06 |
CA1181848A (en) | 1985-01-29 |
FR2493022B1 (fr) | 1986-08-22 |
GB2086654B (en) | 1984-09-19 |
NL8104834A (nl) | 1982-05-17 |
BE890866A (fr) | 1982-02-15 |
SE454307B (sv) | 1988-04-18 |
SE8106291L (sv) | 1982-04-29 |
GB2086654A (en) | 1982-05-12 |
IL64110A0 (en) | 1982-01-31 |
SG82884G (en) | 1985-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3141967A1 (de) | Programmierbare speicherzelle | |
DE3046721C2 (de) | Programmierbare Speicherzelle und Verfahren zu ihrer Herstellung | |
DE3127826C2 (de) | Halbleiterspeicher | |
DE3927033C2 (de) | Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung | |
DE1903961C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2841467C2 (de) | Programmierbarer Festwertspeicher | |
DE10339070B4 (de) | Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher | |
DE2653724C3 (de) | Schaltung mit einem speichernden Halbleiter-Bauelement | |
DE3036869C2 (de) | Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren | |
DE3229250C2 (de) | ||
DE2300847B2 (de) | Halbleiterfestwertspeicher | |
DE3046701A1 (de) | Diode, sowie diese enthaltendes rom- bzw. loeschbares prom-bauelement | |
DE2063579A1 (de) | Halbleitereinnchtung | |
DE3116356A1 (de) | "programmierbare halbleiteranordnung und verfahren zu deren herstellung" | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE19739547A1 (de) | Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung | |
DE2605830B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2916426A1 (de) | Halbleiteranordnung | |
DE3224287C2 (de) | ||
DE3109074C2 (de) | ||
DE2151632A1 (de) | Halbleiterbauteil mit schmelzbaren Verbindungen | |
DE3137730A1 (de) | Halbleiterbauteil als festwertspeicherprogrammierer vom sperrschichtdurchbruchs-typ | |
DE1810322B2 (de) | Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung | |
DE3923619C2 (de) | ||
DE69834096T2 (de) | Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |