DE3141967C2

DE3141967C2 -

Info

Publication number: DE3141967C2
Application number: DE3141967A
Authority: DE
Inventors: Scott H. Milford Mich. Us Holmberg; Richard A. Rochester Mich. Us Flasck
Original assignee: Energy Conversion Devices Inc
Current assignee: Energy Conversion Devices Inc
Priority date: 1980-10-28
Filing date: 1981-10-22
Publication date: 1989-03-09
Also published as: SE8106291L; IT8124732A0; IT1139571B; IL64110A0; AU553561B2; JPS57100693A; CA1181848A; BE890866A; ZA817391B; SE454307B; US4499557A; FR2493022B1; GB2086654A; GB2086654B; FR2493022A1; SG82884G; KR830008399A; AU7679981A; IE812515L; KR890004383B1

Description

Die Erfindung bezieht sich auf eine programmierbare Speicherzelle mit amorphes Silizium aufweisendem Zellenkörper der im Patent anspruch 1 genannten Gattung sowie auf ein Verfahren zu deren Herstellung und auf Verwendungen der Speicherzelle.

Programmierbare Speicherzellen dieser Gattung sind bereits bekannt (US-PS 41 74 521). Durch das Umschalten von einem stabilen Zustand einer bestimmten physikalischen Eigenschaft in einen anderen stabilen Zustand erheblich geänderter physikalischer Eigenschaft ist die Speicherzelle "programmierbar". Die Schaltungs anordnung, in welche die Speicherzelle eingeschaltet ist, erfüllt dann oder erfüllt dann nicht je nach dem Zustand der Speicherzelle eine bestimmte Funktion. Die Speicherzelle ist aus einem elek trisch stark isolierenden, d. h. einen verhältnismäßig hohen ohmschen Widerstand aufweisenden Zustand in einen elektrisch gut leitfähigen Zustand vergleichsweise geringen ohmschen Wider stands setzbar.

Darüber hinaus ist auch ein PROM-Schaltelement bekannt (US-PS 41 46 902), bei dem polykristallines Silizium im chemischen Aufdampfverfahren bei hohen Temperaturen von circa 700° C ge bildet wird.

Darüber hinaus sind EEPROM-Bauelemente bekannt (US-PS 36 99 543 und 41 77 475), bei denen Speicherzonen aus chalkogenidem Material auf Tellurbasis, insbesondere aus amorphem Germanium und Tellur, gebildet sind.

Schließlich ist es bekannt (US-PS 42 17 374 und 42 26 898), in als Solarzellen verwendeten lichtempfindlichen Gleichrichtern Silizium und Fluor zu verwenden.

Der Erfindung liegt die Aufgabe zugrunde, eine programmierbare Speicherzelle der eingangs genannten Gattung mit einfachen Mitteln dahingehend zu verbessern, daß sie mit verhältnismäßig geringer Programmierzeit programmiert werden kann; weiter sollen ein Verfahren zur Herstellung der Speicherzelle und Verwendungen der Speicherzelle angegeben werden.

Die Erfindung ist im Anspruch 1 gekennzeichnet. Danach besteht der Zellenkörper der programmierbaren Speicherzelle aus einer dotierten Siliziumlegierung.

Besonders bevorzugt werden Fluor und Wasserstoff als Legierungs bildner verwendet. Weitere Ausbildungen der Erfindung sind in Unteransprüchen beansprucht.

Ein besonders bevorzugtes Verfahren zur Herstellung einer solchen Speicherzelle ist im Anspruch 11 gekennzeichnet. Danach wird die Siliziumlegierung durch Plasmaabscheidung aus einem Plasma, das wenigstens Silizium und Wasserstoff sowie 20 ppm - 150 000 ppm Dotierstoff enthält, auf ein Substrat niedergeschlagen. Das Plasma weist bevorzugt 50% Silan, 49% Argon und 1% Phosphin auf.

Besonders bevorzugte Verwendungen der erfindungsgemäßen Speicher zelle ergeben sich als PROM-Element in einer Speichermatrix, als Schmelzelement in einer Gatter-Matrix oder als Chip-Ver bindungselement in einer Gruppe integrierter Schaltkreise. Dabei empfiehlt es sich, wenn die erfindungsgemäße Speicherzelle in Reihe mit einem FET an der Kreuzungsstelle von Matrixleitern angeordnet ist. Als FET wird insbesondere ein Planar- oder V-MOS-Transistor verwendet.

Erfindungsgemäße Speicherzellen sind daher anstelle von Schmelz brücken in programmierbaren Matrizen, wie PROM-Einrichtungen, logischen Anordnungen, Gatter-Anordnungen und dergleichen zur Verbesserung der Programmier-Zuverlässigkeit und Packungsdichte bei gleichzeitig niedrigen Herstellungskosten einsetzbar.

Die Speicherzellen haben einen nicht leitfähigen Zustand oder "Sperr-Widerstand" von 10 kΩ bis 1 MΩ oder höher. Die Speicherzellen sind in den leitfähigen Zustand durch eine Schwellenspannung von 8-20 V oder weniger, einen Programmierstrom von ca. 10-25 mA für bipolare Anwendungen und eine Programmierzeit von 1-100 µs oder weniger setzbar. Im Fall von MOS-Bauelementen kann die Dotierung und damit der Programmierstrom der Elemente so genutzt werden, daß sich ein Bereich von 10-1000 µA ergibt. Die Speicherzellen haben eine maximal zulässige Arbeitstemperaturtoleranz von 400-500° C oder höher.

Die Speicherzellen sind für eine hohe Verarbeitungs temperatur. Herstellungs- und Betriebszuverlässigkeit und einfache Herstellung einschließlich einfache Prüfung ausgelegt. Die Verbesserung dieser erwünschten Charakteristiken gegenüber den Chalkogenid-Materialien vom EEPROM-Typ wird dadurch erreicht, daß die Re versibilität in den Speicherzellen beseitigt wird. Im Gegensatz zu der Reversibilität von 10⁶ Zyklen in undotierten EEPROM-Bauelementen und Speicherzellen, die im allgemeinen eine Reversibilität von 10-100 Zyklen oder weniger haben, sind die verbesserten Speicherzellen nach der vorliegenden Erfindung nicht rücksetzbar in einer normalen Arbeitsumgebung.

Die Speicherzellen werden bevorzugt aus dotierten Silizium- und Wasserstoff-Legierungen gebildet, die Fluor sowie einige Verunreinigungen. z. B. Sauerstoff oder Kohlenstoff, enthalten können. Die Speicher zellen werden mit Standard-Dotierstoffen. z. B. Phosphor oder Bor, so dotiert, daß sie ca. 0,1-5% Dotierstoff enthalten. Die Speicherzellen sind durch Zerstäubung, chemisches Aufdampfen bei Niedrigtempe ratur, Verdampfen (z. B. Elektronenstrahl-Epitaxie) oder durch Plasmaabscheidungsverfahren herstellbar. Hinsichtlich solcher Abscheidungsverfahren wird auf die US-PS 42 17 374 und 42 26 898 verwiesen.

Jede Speicherzelle wird z. B. in einer Gruppe mit einem Trennelement und zugehörigen Adreß-Schaltkreisen aufgebracht. Die Trennelemente und die Adreß-Schaltkreise können bipolare oder MOS-Elemente oder Dünnschicht-Dioden oder -Transistoren in MOS- oder V-MOS-Konfiguration oder Kombinationen dieser Konfigurationen sein. Die Speicherzellen haben eine Zellenfläche von weniger als 0,0254 mm² daß sich eine hohe Speicherzellen-Packungsdichte in den Gruppen oder Matrizen ergibt.

Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigt

Fig. 1 eine Teildraufsicht auf die Abscheidungs film-Seite eines Siliziumchipsubstrats eines programmierbaren Feldes, etwa einer Speicher matrix eines bekannten Schmelzbrücken-PROM- Bauelements;

Fig. 2 eine Schnittansicht durch eine Speicherschal tung und Schmelzbrücke des PROM-Bauelements nach Fig. 1, längs der Schnittlinie 2-2 von Fig. 1;

Fig. 3 ein schematisches Schaltbild eines Teils des PROM-Bauelements nach Fig. 1;

Fig. 4 eine Teildraufsicht auf die Abscheidungsfilm- Seite eines programmierbaren Felds, etwa eines PROM-Bauelements, wobei das programmierbare Feld auf einem Siliziumchipsubstrat abgeschieden ist und eine Mehrzahl Speicherschaltungen mit jeweils einer nichtschmelzbaren Zelle bzw. Speicherzone, die mit einer im Substrat gebildeten isolierenden Schottky-Diode reihengeschaltet ist, aufweist;

Fig. 5 eine Schnittansicht durch eine Zelle oder Speicherzone und ein Isolierelement eines Speicherglieds nach Fig. 4 längs der Schnitt linie 5-5 von Fig. 4;

Fig. 6 ein schematisches Schaltbild eines Teils des PROM-Bauelements nach Fig. 4;

Fig. 7 eine Teildraufsicht auf die Abscheidungsfilm- Seite eines Siliziumchipsubstrats, das eine Zelle eines programmierbaren Felds bildet, wobei das Feld eine Mehrzahl Speicherglieder mit jeweils einer nicht schmelzbaren Zelle oder Speicherzone in Reihe mit einem im Substrat gebildeten Trenn element vom FET-Typ aufweist;

Fig. 8 eine Schnittansicht 8-8 eines Speicherglieds des Felds nach Fig. 7;

Fig. 9 ein schematisches Schaltbild eines Teils des Felds nach Fig. 7, wobei ein Speicherglied des PROM-Bauelements gezeigt ist;

Fig. 10 eine Teildraufsicht auf die Abscheidungsfilm seite eines Substrats eines Felds, das eine Mehrzahl Feldglieder mit jeweils einer Zelle oder Speicherzone und ein Trennelement auf weist, die durch Dünn filmabscheidungsverfahren gebildet sind;

Fig. 11 eine Schnittansicht 11-11 durch das Feld nach Fig. 10;

Fig. 12 ein schematisches Schaltbild der Feldschalt glieder nach den Fig. 10 und 11;

Fig. 13 eine Schnittansicht einer vollständig durch Dünnfilmabscheidung gebildeten Feldzelle mit einem Schaltglied mit einer Zelle und einem Dünnschicht-FET-Trennelement;

Fig. 14 ein schematisches Schaltbild einer Mehrzahl Schaltglieder nach Fig. 13 und

Fig. 15 eine Draufsicht auf einen Siliziumchip oder einen Teil desselben, wobei die Feldschalt glieder sämtlich oder teilweise durch Dünnfilmabscheidung gebildete Speicherzonen und Trennelemente sind, zusammen mit Adreßgliedern, die durch Dünnfilmabscheidungsverfahren ge bildet sind.

Fig. 1 und 2 zeigen einen Teil eines bekannten pro grammierbaren Feldes, etwa eine PROM-Vorrichtung 10 mit einer X-Y-Speichermatrix, die auf der X-Achse befindliche Aluminiumleiter 12 und auf der Y-Achse liegende n⁺-dotierte Siliziumleiter 14 aufweist. Der n⁺-dotierte Y-Achse- Siliziumleiter 14 ist von benachbarten Y-Achse-Leitern 14 durch Trennkanäle 16 isoliert. Der X-Achse-Aluminiumleiter 12 hat kurze Schenkel 18, die in Y-Richtung verlaufen und mit einer Seite einer metallischen Schmelzbrücke 20 Kontakt bilden.

Nach Fig. 2 ist die Schmelzbrücke 20 auf einer Silizium oxidschicht 22 abgeschieden, die ihrerseits auf eine Schicht 23 aus n-leitfähigem epitaxialem Material abgeschieden oder aufgewachsen ist, in der der Trennkanal 16 gebildet ist. Die Schicht 23 ist auf einem p-leitfähigen Siliziumsubstrat 24 gebildet, und der n-dotierte Y-Achse-Leiter 14 ist da zwischen gebildet.

Wie am besten aus Fig. 1 ersichtlich ist, verläuft jede Schmelzbrücke 20 seitlich und weist einen Abschnitt 26 mit verringerter Breite auf, der kritische Abmessungen (Dicke und Breite) haben muß, um eine Schmelzbrücke zu bilden, die mit einer vorbestimmten Strommenge durchbrennbar ist. Die andere Seite der Schmelzbrücke 20 auf der Schicht 22 aus SiO₂ weist einen darauf abgeschiedenen Aluminiumleiter 28 auf. Die SiO₂-Schicht wurde zuerst ausgeschnitten, so daß auf einer freiliegenden Oberfläche der Siliziumsubstratschicht 24 eine Aluminium-Silizium-Schottkydiode 30 gebildet werden kann. Dann wird der Aluminiumleiter 28 auf der Silizium oxidschicht 22 und über der Aluminium-Silizium-Schottky diode 30 abgeschieden zur Bildung einer leitenden Bahn von einer Seite der Schmelzbrücke 20 zu der Schottkydiode 30, die mit dem n⁺-dotierten Y-Achse-Leiter 14 elektrisch gekoppelt ist. Die Schmelzbrücke 20 und die Diode 30 bilden einen Gruppenschaltkreis 32, im vorliegenden Fall einen Speicherschaltkreis.

Jedes der kristallinen Siliziumsubstrate und der darauf ge bildeten Bauelemente ist unter Anwendung konventioneller lithografischer Verarbeitungsschritte hergestellt, wenn nichts anderes gesagt ist. Z. B. ist in Fig. 2 auf dem p-leitfähigen Substrat 24 der X-Leiter bzw. die überdeckte Schicht 14 unter Anwendung der Fotolithografie zum Freilegen der er wünschten Bereiche abgeschieden. Die Schicht 14, die ty pischerweise Arsen oder Phosphor ist, kann während der Her stellung durch Wärme diffundiert werden, oder sie kann durch Ionenimplantation gebildet werden. Dann wird die epitaxiale n-leitende Schicht 23 auf dem Substrat 24 über den Leitern 14 durch Aufwachsen erzeugt. Die Trennkanäle 16 können Sperrschicht- oder Oxidkanäle sein. Im Fall eines Sperrschichtkanals wird die Schicht 23 abgedeckt, und p-leitfähiges Material wird auf die Schicht 23 abgeschieden und in sie diffundiert bis zum Substrat 24. Im Fall eines Oxid kanals werden die Kanäle maskiert und dann teilweise in die Schicht 23 eingeätzt und anschließend durch Wärmeeinwirkung oxidiert, so daß die Kanäle bis hinunter zum Substrat 24 wachsen.

Für andere Bauelemente der Gruppe oder des Felds wird dann eine Trägerschicht, typischerweise eine p-leitfähige Schicht, in die Schicht 23 zwischen die Kanäle 16 diffundiert zur Bildung einer Diode oder eines Transistors, z. B. für die Adreßschaltkreise oder andere programmierbare Elemente. Dann wird ein Widerstandsdiffusionsschritt ausgeführt. Zur Bildung eines Transistors wird ein Emitterschritt aus- geführt, indem ein Teil der Trägerschicht-Diffusionsbereiche abgedeckt wird und typischerweise n-leitfähiges Material hineindiffundiert wird. Dann wird die Oxidschicht 22 über der Gesamtschicht 23 einschließlich der Diffusionsbereiche abgeschieden. Dann wird mittels Fotolithografie durch jeden Teil der Oxidschicht 22, wo ein Kontakt mit den Dioden, Tran sistoren etc. erwünscht ist, ein Oxidausschnitt, z. B. für die Diode 30, gebildet. Auf die Oxid- und die freiliegenden Siliziumbereiche wird dann Platin, Palladium oder Aluminium durch Kathodenzerstäubung oder Aufdampfen abgeschieden, das dann für 30 min bei z. B. 450° C wärmebehandelt wird. Da durch wird eine Metallsiliziddiode mit dem Silizium gebildet, es erfolgt jedoch keine Änderung des Metalls auf der Oxid schicht 22. Ein Ätzmittel, z. B. Königswasser, wird zum Wegätzen des Platins von der Oxidschicht eingesetzt, aber die Metallsilizide werden dadurch nicht beeinträchtigt.

Dann werden die Schmelzbrücken 20 in einem bestimmten Muster auf der Oxidschicht 23 gebildet. Die Schmelzbrücken mit ca. 20 nm sind in Vertikalrichtung ausgelegt und kritisch be messen. Dann werden die Muster für die Leiter 12 und 28 auf gebracht und die Leiter auf dem Oxid 22, den Schmelzbrücken 20 und den Dioden 30 vorgesehen. Eine Oxidschicht (nicht ge zeigt) wird dann über dem gesamten Feld abgeschieden und dann ätzbehandelt, um den Kontakt mit den Leitern (Erstmetall) an den erwünschten Stellen herzustellen. Dann wird ein zweites Metall (nicht gezeigt) in einem bestimmten Muster auf das Oxid und die Öffnungen aufgebracht. Dann wird über dem zweiten Metall eine weitere Oxidschicht gebildet, die bis zum zweiten Metall hinab geätzt wird zur Bildung der Gruppen-Anschlußstreifen in konventioneller Weise.

Fig. 3 zeigt das Schaltbild des bekannten Gruppen-Bauelements 10.

Aus der vorstehenden Erläuterung der bekannten Anordnung bzw. der PROM-Vorrichtung 10 nach den Fig. 1-3 und bei Betrach tung der Fig. 1 und 2 ist ersichtlich, daß sich durch die seitliche Anordnung der Schmelzbrücken 20 das Erfordernis von Trennkanälen 16 und die seitliche Anordnung der Schottky diode 30 Beschränkungen hinsichtlich der Packungsdichte der Speicherschaltkreise (Speicherzellen) 32 ergeben, die durch jede Schmelzbrücke 20 und Diode 30 gebildet sind und die an den X-Y-Überkreuzungsstellen liegen und zwischen den Leitern 12 und 14 an jeder Überkreuzungsstelle verlaufen. Wie ersichtlich, ist der Mittenabstand zwischen benach barten Speicherzellen 32 typischerweise 40 µm bei Anwen dung eines 5 µm-Lithografieverfahrens. Die Packungsdichte und damit die Gesamtzellengröße ist äußerst wichtig, weil die Kosten der Zellenabschnitte der Felder in exponentieller Beziehung zu der Zellenfläche stehen. Eine Größenverminderung um einen Faktor 2 ist eine tatsächliche Kostenverminderung um einen Faktor 5 oder 6.

Die Fig. 4 und 5 zeigen einen Teil eines programmierbaren Feldes bzw. einer Gruppe 50, die ebenfalls eine PROM-Vor richtung sein kann, mit einer Mehrzahl von Verbindungs- oder Speicherschaltkreisen 52, die auf einem p-leitfähigen Siliziumsubstrat 54 gebildet sind. Nach Fig. 5 verläuft jeder Schaltkreis 52 zwischen einem n⁺-Y-Achse- Leiter 56 im Substrat 54 und einem metallischen X-Achse- Leiter 58, der aus einem geeigneten Metall wie Aluminium be stehen kann.

Der Schaltkreis 52 umfaßt eine Diode, z. B. eine Platin silizid-Schottkydiode 60, zwischen Trennkanälen 62 in einer epitaxialen N-leitfähigen Schicht 64, die auf der Ober fläche des p-leitfähigen Siliziumsubstrats 54 gebildet ist. Über der epitaxialen Schicht 64 ist eine Schicht aus Isolationsmaterial 66 vorgesehen, die Siliziumdioxid sein kann und die durch chemisches Bedampfen, Vakuumabscheidung oder Thermooxidation gebildet sein kann. Ein Teil der Schicht aus Isolationsmaterial 66 ist über der Platin Silizid-Schottkydiode 60 ausgeschnitten, und eine Schicht eines phasenveränderlichen amorphen Materials ist in dem offenen Raum abgeschieden zur Bildung einer nichtschmel zenden Zelle oder Speicherzone 68 des Schaltkreises 52. Über der Zelle 68 ist eine dünne leitfähige Sperrschicht 70, die bevorzugt aus einem feuerbeständigen Metall oder einer solchen Metallegierung, z. B. Ti-W, besteht, vorgesehen. Über dieser dünnen leitfähigen Sperrschicht ist die Schicht aus hochleitfähigem Metall, z. B. Aluminium, vorgesehen, die den X-Achse-Leiter 58 bildet.

Der Abschnitt des Feldes 50 von Fig. 4 und 5 ist, wie er läutert, auf einem selektiv dotierten kristallinen Halb leitersubstrat 54, das ein Siliziumchip sein kann, gebildet. Wie erwähnt, ist das gezeigte Substrat 54 ein p-leitfähiges Siliziumsubstrat mit der epitaxialen Schicht 64 aus n- leitfähigem Silizium, die auf dem Substrat 54 gebildet ist. Durch die epitaxiale Schicht 64 erstrecken sich zwei Trenn kanäle 62, und zwar jeweils ein Paar für jede Reihe von Schaltkreisen 52, so daß die epitaxiale Schicht 64 in elek tronisch isolierte Bereiche unterteilt ist, zwischen denen die epitaxiale Schicht 64 einen Teil der Y-Achse-Leiter 56 der Gruppe bildet.

Anschlüsse mit niedrigem Widerstand werden an den Enden der n⁺-Y-Achse-Leiter 56 in bekannter Weise dadurch her gestellt, daß n⁺-Zonen in die Epitaxialschicht direkt über den unteren n⁺-Zonen eindiffundiert werden. Leiter (nicht gezeigt) können über Isolationsschichten, die über den Ab schnitten nach den Fig. 4 und 5 abgeschieden sind, zusätz lich vorgesehen werden, wobei leitende Finger Verbindungen mit beabstandeten n⁺-diffundierten Zonen (nicht gezeigt) zwischen den verschiedenen Zellen in jeder Vertikalreihe von Zellen nach Fig. 4 herstellen. Dieses zusätzliche Vor gehen zur Reduktion des Widerstands der Verbindungen mit den n⁺-Y-Achse-Leitern 56 ist nicht dargestellt, um die Zeichnung nicht komplizierter zu machen.

Die seitliche Erstreckung jedes Speicherschaltkreises, die die Packungsdichte verringert, ist ein Grund dafür, weshalb eine nur aus Abscheidungsschichten bestehende Speicher matrix aus Speicherschaltkreises, wie sie in Verbindung mit Fig. 11 erläutert wird und die einen Dünnfilmgleichrichter oder ein Transistortrennelement nach den Fig. 13 und 14 verwendet, eine wesentlich größere Packungsdichte aufweist, als sie mit der Anordnung nach den Fig. 4 und 5 relativ leicht erzielbar ist. In dieser Beziehung beträgt der Mitten abstand zwischen benachbarten Schaltkreisen oder Zellen 52 30 µm, was allerdings weniger als die 40 µm Mittenabstand der Zellen der bekannten Vorrichtung nach den Fig. 1-3 ist, wobei für jede Vorrichtung die gleichen lithografischen Verfahren angewandt werden.

Bezüglich der Bildung des Speicherschaltkreises 52 nach Fig. 5 wird die Schicht Isolationsmaterial 66 durch chemisches Bedampfen, Kathodenzerstäubung, Plasmaabscheidung oder Thermooxidation in einer Öffnung 72 unterhalb der Speicher zone 68 gebildet, die durch konventionelle Maskierung mit Fotolack und Ätzverfahren gebildet wird.

Die Sperrschicht 70 hat die Funktion, die Ionenwanderung aus der den X-Achse-Leiter 58 bildenden Aluminiumschicht zu begrenzen, die die Gefahr mit sich bringt, das nicht rücksetzbare amorphe Material der Zelle 68 sowie exponier te Dioden 60 an anderen Stellen der Anordnung zu ver schlechtern. Auf diese Weise stellen Aluminiumbänder, die die X-Achse-Leiter 58 bilden, elektrische Anschlüsse durch die darunterliegenden Bänder der Sperrschicht 70 her zum elektrischen Kontakt mit den Zellen 68 der verschiedenen Schaltkreise 52. Die Sperrschicht 70 ermöglicht ferner eine höhere Herstellungstemperatur hinsichtlich der Zellen 68.

Setz- oder Lesestromsignale werden durch ausgewählte Schalt kreise 52 geleitet, indem an die X- und Y-Achse-Leiter 58 und 56 geeignete Schwellenspannungen positiver Polarität angelegt werden, so daß Strom in einer Richtung geringen Widerstands durch die Schottkydiode 60 fließt, die an der Grenzfläche zwischen der zugehörigen Platinsilizid zone und der darunter befindlichen epitaxialen Schicht 64 gebildet ist.

Bei dem vorstehend erläuterten Aufbau eines Schaltkreises 52 ist die Packungsdichte der Schaltkreise 52 durch die Beabstandung der Trennkanäle 70 begrenzt. die gemäß Fig. 5 ca. 30 µm beträgt. Dieser Abstand zwischen den Trennkanälen ist auch der Mittenabstand zwischen benachbarten Schalt kreisen 52 in der Gruppe. Es ist zu beachten, daß dieser Abstand kleiner als der 40 µm-Abstand zwischen den Trenn kanälen der konventionellen Vorrichtung 10 ist, die eine seitliche Schmelzbrücke auf einem bipolaren Substrat ver wendet (vgl. die Fig. 1-3).

Die nicht schmelzbare oder Speicherzone 68, besteht aus einem setzbaren, nichtrücksetzbaren phasenveränderlichen Material mit er wünschten thermischen und elektrischen Eigenschaften. Plasma- oder Glimmentladungs-Siliziumlegierungen, die aus Mischgasen wie Silan, Siliziumtetrafluorid und Wasserstoff gebildet sind, sind als ein Ausführungsbei spiel des phasenänderbaren Materials einsetzbar. Solche Legierungsmaterialien, die bei Temperaturen unterhalb 400° C niedergeschlagen werden, ergeben gemäß den Lehren der US-PS 42 17 374 und 42 26 898 amorphe Zellen mit den erwünschten PROM-Eigenschaften.

Es wurde gefunden. daß die amorphen Siliziumlegierungs zellen durch Dotierung mit konventionellen Dotiermitteln verbesserbar sind. Bei einem Plasmaabscheidungssystem kann das Gemisch z. B. 20 ppm bis 150 000 ppm Phosphin (PH₃) oder Diboran (B₂H₆) in einem Argonträger oder -verdünner, mit Silan (SiH₄) oder Siliziumtetrafluorid (SiF₄) und Wasser stoff sein. Typischerweise werden ca. 15 000 ppm des Do tiermittels mit Argon vermischt, und dieses Gemisch bildet ca. 50% des Gasgemischs. Ein bevorzugtes Gasgemisch für bipolare Anwendungen besteht aus 1% Phosphin. 49% Argon und 50% Silan. was eine Legierung mit ca. 2% Phosphor, 93% Silizium und 5% Wasserstoff ergibt.

Der Zusatz des Dotierstoffs vermindert den spezifischen Widerstand der Zellenlegierung. Der spezifische Widerstand der dotierten Legierung beträgt ca. 10⁴ Ω cm. Außerdem verringert der Dotierstoff den optischen und elektrischen Bandabstand der Zellenlegierung, und zwar typischerweise um ca. 10%. Diese Verringerung vermindert die Größe des Durchbruchsfelds der Zellenlegierung. Das niedrigere Feld ermöglicht eine größere Abscheidungsdicke der Zellenle gierung, ohne die Durchbruchs- oder Schwellenspannung der resultierenden Zellenlegierung zu erhöhen.

Die dickeren Zellen können eine geringere Defektstellen dichte aufweisen, d. h. die Ausbeute an arbeitsfähigen Zellen wird erhöht. Die dickeren Zellen ergeben ferner eine gleichmäßigere Anordnung von Schwellenspannungen, d. h. jede Zelle bricht innerhalb eines engeren Spannungs bereichs durch. Die undotierten Siliziumlegierungszellen werden mit einer Dicke von 50-150 nm abgeschieden und brechen bei einer Schwellenspannung von 10-20 V oder weniger durch, während die dotierten Zellen mit Dicken von 100-200 nm abgeschieden werden und die gleichen Durch bruchsspannungen haben.

Der geringere spezifische Widerstand der dotierten Silizium legierungszellen resultiert in einer Steigerung des Rest- oder Vorschaltstroms, der durch die Zellen fließen kann. Dies scheint zwar nachteilig zu sein, ermöglicht aber im Gegenteil wesentliche Vorteile bei der Prüfung und Anwen dung der Zellenvorrichtungen. Durch jede Zelle 68 kann ein Strom zwischen ca. 0,1 und 1,0 mA geschickt werden, um zu prüfen, daß die Schaltkreise und Zellen funktionsfähig sind. Unter Bezugnahme auf das Schaltdiagramm von Fig. 6 umfaßt dies eine Prüfung der Leitungen 56 und 58 hinsicht lich eines Ausschaltzustands und das Schicken eines Sperr stroms durch die Zellen 68 zur Prüfung der Zellen und der Dioden 60.

Die Dotierpegel für Zellen, die mit MOS-Bauelementen verwen det werden, sind niedriger als diejenigen für bipolare Bau elemente, so daß die Größe des Schaltstroms auf den er wünschten Bereich von 10-1000 µA verringert wird.

Bei der Herstellung der Felder oder Gruppen wird ferner das mögliche Vorschalten der Zellen aufgrund von statischer Elektrizität, der sie ausgesetzt sind, im wesentlichen be seitigt.

Die dotierten Siliziumzellenlegierungen stellen ferner Ohmschen Kontakt mit Metallen und Metallsiliziden her, und damit ist der Widerstand der programmierten Bauelemente niedriger und gleichmäßiger.

Durch Zugabe eines Dotiermittels wie Phosphor zu der Siliziumlegierung wird ferner die Legierung biegsamer, so daß während der anschließenden Hochtemperaturverarbeitung eine geringere Bruchgefahr besteht.

Bei der Bildung der Zelle 68 wird die Öffnung 72 zuerst mit einem konventionellen Fotolack maskiert. Dann wird die amorphe, phasenänderbare Legierung in die Öffnung bis zur erwünschten Dicke abgeschieden. Die Abscheidungsverfahren können denjenigen nach den US-PS 42 17 374 und 42 26 898 entsprechen. Ein beispielsweises Abscheidungsverfahren ist eine Plasmaabscheidung aus SiH₄, das ein Verdünnungsgas wie Argon in einem Verhältnis von ca. 1 : 1 enthalten kann. Das Substrat wird auf eine Temperatur unter der Schmelz temperatur des Fotolacks erwärmt, z. B. auf weniger als 150° C.

Zwischen 100 nm und 200 nm Zellenlegierung wird mit einer Arbeitsfrequenz von ca. 30 kHz abgeschieden, wobei ca. 80 nm eine Schwellenspannung von 8 V erzeugen. Dann wird der Fotolack abgezogen, und die Sperrschicht 70 wird in der erläuterten Weise aufgebracht. Eine Änderung der Dicke der Zelle 68 bewirkt eine Änderung der Schwellenspannung, die erforderlich ist, um das phasenänderbare Material in den leitfähigen Zustand zu setzen, wie bereits erörtert wurde.

Das Einstellen der die Zelle 68 bildenden amorphen Legierung in den kristallinen leitfähigen Zustand wird typischerweise dadurch erreicht, daß ein Strom durch das Material geschickt wird, der eine Größe von zwischen ca. 10 µA und 25 mA hat, wobei eine Schwellenspannung von ca. 8-10 V während einer Dauer von 1-100 µs angelegt wird.

Die vorstehend erläuterten Legierungen resultieren in Zellen- oder Speicherbereichs-Materialien, die einen stabilen, hochleitfähigen Zustand und einen stabilen, hochnichtleit fähigen Zustand haben. Der nichtleitfähige Zustand ist in nichtrücksetzbarer Weise in den stabilen, hochleit fähigen Zustand dadurch umschaltbar, daß ein strombegrenz ter Spannungsimpuls oder ein spannungsbegrenzter Strom impuls an die Zellenzone angelegt wird, der einen vorbe stimmten Schwellenwert übersteigt. Die Zelle bleibt auch dann im hochleitfähigen Zustand, wenn keine Spannung oder kein Strom mehr angelegt wird, und auch unter allen Betriebsbedingungen.

Die Fig. 7 und 8 zeigen ein weiteres Ausführungsbeispiel einer programmierbaren Anordnung 100. Diese umfaßt Schalt kreise 102, deren jeder eine Zelle 104 aus amorphem Legie rungsmaterial der vorstehend erläuterten Art und ein Trenn element 105 aufweist, das ein Feldeffekttransistor-Bau element 105 vom MOS-Typ ist, das in einem p-leitfähigen Siliziumsubstrat 106 gebildet ist, auf dem Schaltkreise 102 gebildet sind.

Die Anordnung oder Gruppe 100 umfaßt einen X-Achse- Aluminiumleiter 108, der mit einer Seite der Zelle oder Speicherzone 104 verbunden ist. Die andere Seite der Zelle ist an eine n⁺-diffundierte Kollektorzone 110 im Substrat 106 angeschlossen. Das Substrat 106 weist einen Y-Achse- Leiter 111 auf dem Substrat über einer in das Substrat 106 eindiffundierten Quellenzone 112 des FET 105 auf. Zusätzlich ist ein als Gate wirkender Y-Achse-Leiter 114 auf einer Isolierschicht 116 auf dem Substrat 106 vorgesehen.

Bei dem Aufbau der Anordnung 100 mit der Zelle 104 ist der MOS-FET 105 in dem Substrat 106 gebildet. In die obere Zone des Substrats 106 sind beabstandete parallele n⁺-Leitungsbänder 110 und 112 eindiffundiert, so daß jeweils parallele quellenbildende Zonen 112 und kollektor bildende Zonen 110 für das MOS-Bauelement gebildet sind, deren jede gemeinsam mit einem Schaltkreis 102 verwendet wird.

Bei der weiteren Bildung des Schaltkreises 102 werden auf dem Substrat 106 parallele Gate-Isolierzonen, z. B. die Gate-Isolierschicht 116, gebildet. Eine solche Isolierschicht kann Siliziumoxid oder Siliziumnitrid sein.

Unter Verwendung eines geeigneten Fotolackabdeck- und Ätzverfahrens wird der Y-Achse-Leiter 111 gebildet zur Her stellung des elektrischen Anschlusses an die Quellenzone 112, und der Y-Achse-Leiter 114, der das Gate bildet, ist durch Vakuumabscheidung oder anderweitig auf der Isolier schicht 116 gebildet. Solche Leiter 111 und 114 können aus verschiedenen Materialien gebildet werden, typischerweise werden sie aus Polysilizium gebildet. Anschlüsse niedrigen Widerstands werden in konventioneller Weise an den Y- Achse-Leiter 111 und den Y-Achse-Gateleiter 114 hergestellt.

Im weiteren Verlauf der Herstellung der Gruppe 100 wird nunmehr eine Isolierschicht 122 durch Vakuumaufdampfen oder in anderer Weise auf der Oberfläche des Substrats 106 vor gesehen, und ein Teil davon wird ausgeschnitten, so daß ein offener Bereich 120 über den Kollektorzonen 110 ver bleibt. Dann wird eine Platinschicht auf den offenen Be reich zwischen Abschnitten der Isolierschicht 122 und auf die Oberfläche des Substrats 106 aufgebracht, das dann er wärmt wird zur Bildung einer Platin-Silizid-Zone 124, die eine Ohmsche Zone (und nicht eine Schottky-Diode) bildet. Ein Ätzmittel wie Königswasser wird dann verwendet, um überschüssiges Platin zu entfernen, jedoch nicht die Platin-Silizid-Zone 124. Eine Schicht des Speichermaterials 104 wird dann in und um jede Öffnung 120 in der Isolier schicht 122 aufgebracht, so daß ein guter elektrischer Kon takt mit der Platin-Silizid-Zone 124 hergestellt wird. Eine dünne Sperrschicht 126 wird dann über der Isolierschicht 122 und dem Kollektorzonenmaterial 104 aufgebracht; die dünne Sperrschicht 126 besteht bevorzugt aus einem Werk stoff wie Ti-W. Dann wird eine dickere Schicht aus einem leitfähigen Metall wie Aluminium aufgebracht zur Bildung des X-Achse-Leiters 108.

Nach Fig. 8 hat diese Gruppe 100, die eine Zellenzone 104 auf amorphem Legierungswerkstoff des angegebenen Typs und einen MOS-FET 105, der das Trennelement des Speicher schaltkreises 102 bildet, aufweist, eine seitliche Aus dehnung von 21 µm, was wesentlich kleiner als die 40 µm des bekannten PROM-Bauelements 10 mit seitlichem Schmelz brücken nach den Fig. 1 und 2 ist.

Ein schematisches Ersatzschaltbild des Schaltkreises 102 von Fig. 8 ist in Fig. 9 dargestellt.

Die Fig. 10 und 11 zeigen zwei Zellen in einer nur aus Dünnschichten bestehenden Gruppe 154, wobei die vorher angegebenen Diffusionskanäle entfallen. Die Schaltkreise 152 des PROM-Bauelements 154 sind auf einem Hauptsubstrat 156 nach Fig. 11 gebildet. Auf diesem Hauptsubstrat ist eine Isolierschicht 158 abgeschieden. Dabei kann der Werk stoff des Hauptsubstrats 156 Metall sein, und die Isolier schicht 158 kann außerordentlich dünn sein, so daß in anderen Teilen der Speicherschaltkreise 152, die auf der Isolier schicht 158 abgeschieden sind, erzeugte Wärme in die durch das Metallsubstrat 156 gebildete Wärmesenke abgeleitet wird. Die Isolierschicht 158 kann aus Siliziumdioxid bestehen. Auf der Oberseite der Isolierschicht 158 sind parallele Leitungsbänder 160 abgeschieden, die die Y-Achse-Leiter 160 der Speichermatrix der Gruppe 154 bilden.

Ein pn-Übergangs-Bauelement aus Schichten von amorphem Halbleitermaterial oder entsprechenden Legierungen ist auf der Oberseite der Leitungsbänder 160 abgeschieden. Dabei ist ein isolierendes Gleichrichterelement 162 aus auf einanderfolgend dotierten n⁺- und p⁺-Schichten 164 und 166 aus einer amorphen Legierung gebildet. Dann ist eine Isolierschicht 170 über dem Substrat 158 und den Schichten 160, 164 und 166 abgeschieden. Anschließend wird ein offener Raum 169 aus dem Bereich ausgeschnitten, in dem die Platin- Silizid-Zone 168 zu bilden ist, und die Platin-Silizid- Zone 68 wird in der bereits erläuterten Weise gebildet.

Dann wird die phasenänderbare nichtrücksetzbare amorphe Le gierung abgeschieden zur Bildung einer Zelle oder einer Speicherzone 172 in der erläuterten Weise. Dann wird auf die Isolierschicht 170 und die Speicherzonen 172 eine Dünnschicht aus feuerbeständigem sperrschichtbildendem Werkstoff wie Molybdän oder eine TiW-Legierung abgeschieden. Anschließend wird eine dickere Schicht 176 aus leitendem Metall, z. B. Aluminium, über der feuerbeständigen Sperrschicht 174 abge schieden zur Bildung eines X-Achse-Leiters 176. Die Platin- Silizid-Zone 168 kann eine Ohmsche Kontakt- oder Schottky dioden-Grenzfläche mit einer leicht dotierten äußeren amorphen Legierungsschicht bilden.

Nach Fig. 11 beträgt der Mittenabstand zwischen den nur aus abgeschiedenen Filmen bestehenden Schaltkreisen 152 8 µm, wodurch sich eine sehr hohe Packungsdichte von z. B. 0,00254 mm² für die Speicherzellen ergibt. Dies wird gemäß Fig. 11 sowie der vorstehenden Erläuterung dadurch erreicht, daß jeder Schaltkreis im wesentlichen vertikal zwischen dem X-Achse-Leiter 176 und dem Y-Achse-Leiter 160 verläuft.

Die als Trennelement eingesetzte Diode 162 kann eine erste und eine zweite Zone haben, die aneinandergrenzen und einen Übergang bilden, wobei die erste Zone aus einer amorphen Legierung, die Silizium und Fluor enthält, bestehen kann. Bevorzugt enthält das amorphe Material auch Wasserstoff und ist amorpher Si_aF_bH_c, mit a = zwischen 80 und 98 Atom-%, b = zwischen 0 und 10 Atom-% und c = zwischen 0 und 10 Atom-%. Das amorphe Material bzw. die amorphe Legierung der Diode 162 kann in der in den US-PS 42 17 374 und 42 26 898 er läuterten Weise gebildet werden. Es hat sich gezeigt, daß die aus der Siliziumlegierung gebildeten Zellen 172 einen hohen Widerstand aufweisen und ferner eine oder mehrere in Sperrichtung betriebene Dioden bilden, so daß sie ohne Beeinträchtigung der in Durchlaßrichtung betriebenen Diode 162 einstellbar sind.

Die erste amorphe Legierungszone in der Diode kann mit einem Dotierstoff dotiert werden, der ein Element der Gruppe V des Periodensystems ist, z. B. Phosphor oder Arsen, wobei die Dotierstoffmenge zwischen einigen ppm und 5 Atom-% liegt. Bevorzugt wird die erste Zone mit einer Dotierstoffmenge von 10-100 ppm dotiert.

Die zweite Zone kann ein Metall, eine Metallegierung oder ein metallähnlicher Werkstoff mit großer Barrierehöhe auf der ersten Zone sein, so daß eine Schottky-Sperrschicht ge bildet wird. Ein solches Metall kann Gold, Platin, Palladium oder Chrom sein.

Die amorphe Legierung der ersten Zone kann alternativ mit einem Dotierstoff eines Elements der Gruppe III, z. B. Bor oder Aluminium, in einer Menge zwischen einigen ppm und 5 Atom-% dotiert sein.

Alternativ kann ferner die zweite Zone aus einem Werkstoff bestehen, der von der amorphen Legierung verschieden ist, so daß ein Heteroübergang gebildet wird.

Fig. 12 ist ein schematisches Diagramm der in den Fig. 10 und 11 gezeigten Schaltkreise.

Die Fig. 13 und 14 zeigen eine weitere programmierbare Gruppe 210 mit einem Schaltkreis 212, der zwischen einem X-Achse- Metalleiter 214 und einem Y-Achse-Leiter 216 verläuft. Bei diesem Ausführungsbeispiel umfaßt der Schaltkreis 212 eine Zelle oder Speicherzone 218 mit der darin enthaltenen amorphen Legierung sowie ein Trennelement 220, das ein Dünnschicht- FET 220 ist.

Der Leiter 216 ist ein Band aus leitfähigem Werkstoff, das eine Quellenzone 216 für den Dünnschicht-Transistor bildet, der ferner eine Kollektorzone 222 und einen Gateleiter 224 aufweist.

Bei der Bildung des Schaltkreises 212 wird zuerst ein Band aus Quellenwerkstoff 216 auf ein isoliertes oder Isoliersub strat 226 aufgebracht. Das Material, aus dem das Band 216 bestehen kann, kann ein Metall (wie gezeigt), eine n-dotierte Halbleiterlegierung oder eine p-dotierte Halbleiterlegierung sein. Nachdem das Band Quellenmaterial 216 auf das Substrat 226 aufgebracht ist, werden auf dem Substrat 226 Bereiche von Kollektormaterial 222 abgeschieden. Dabei können diese Quellenmaterialbereiche 222 wiederum ein Metall (wie gezeigt), ein n-dotiertes Halbleiterlegierungsmaterial oder ein p- dotiertes Halbleitermaterial sein. Anschließend wird eine Schicht 228 aus amorpher Siliziumlegierung, die bevorzugt Wasserstoff und/oder Fluor enthält, auf dem Substrat 226 zwischen dem den Leiter 216 bildenden Quellenband und der Kollektorzone 222 abgeschieden.

Diese amorphe Siliziumlegierung ist wiederum bevorzugt amorpher Si_aF_bH_c, mit a = zwischen 80 und 98 Atom-%, b = zwischen 0 und 10 Atom-% und c = zwischen 0 und 10 Atom-%.

Nachdem die amorphe Siliziumschicht 228 aufgebracht ist, wird eine Schicht Gate-Isoliermaterial, z. B. ein Gate-Oxid, 230 auf die Oberfläche der amorphen Siliziumschicht 228 aufge bracht. Dann wird auf die Oberfläche der Gate-Isolierschicht eine Schicht Gate-Leitermaterial 224 in einem Band, das parallel zu dem Band 216 verläuft, aufgebracht. Der Gate- Leiter 224 kann aus einem Metall (wie gezeigt), einem n- oder einem p-dotierten Halbleiter bestehen. Dann wird über das Substrat 226, das Quellenband 216, die Schichten 228, 230 und 224 sowie die Kollektormaterialzonen 222 eine Isolierschicht 232 aufgebracht. Anschließend wird der Isolier stoff über der Kollektorzone entfernt zur Bildung einer Öff nung 233, in der eine Schicht Zellenmaterial 218 abgeschie den wird. Schließlich wird ein Materialband, typischerweise aus einem Metall wie Aluminium, über der Isolierschicht 232 und in Kontakt mit der Speicherzone 218 und parallel zu der X-Achse zur Bildung des X-Achse-Leiters 214 aufgebracht. Eine Sperrschicht (nicht gezeigt) kann vor dem Leiter 214 aufgebracht werden.

Ein schematisches Schaltbild einiger der Schaltkreise 212 der Gruppe 210 ist in Fig. 14 gezeigt.

Es ist zu beachten, daß der Schaltkreis 212 der Gruppe 210 aufgrund der Beabstandung der Quellenzone 216 von der Kollek torzone 222 eine größere seitliche Ausdehnung als die Schalt kreise 152 hat, bei denen die Zonen 164 und 166 der Diode 162 mit der Speicherzone 172 zwischen dem X-Achse-Leiter 176 und dem Y-Achse-Leiter 160 in einer Reihe liegen oder in einer Reihe übereinandergestapelt sind. Wenn jedoch als Trennelemente MOS-Feldeffekttransistoren erwünscht sind, wird die Gruppe 210 bevorzugt benutzt.

Aus der vorstehenden Beschreibung ist ersichtlich, daß die Speicher zelle nach der Erfindung, die das aus einer Siliziumlegierung gebildete amorphe phasenänderbare Material, das erwünschte thermische und elektrische Eigenschaften hat, sowie eines von mehreren Trennelementen aufweist, programmierbare Felder oder Gruppen liefert, die in einfacher Weise mit minimalem Zeitaufwand eingestellt oder gesetzt werden können, die eine Schaltung mit niedrigem Setzstrom, einer schnellen Setzzeit, einer hohen Verarbeitungstemperatur, einer relativ hohen Speichertemperatur, einem geringen Setz-Widerstand und einem hohen Abschalt-Widerstand ergeben.

Ferner können die Isolier- oder Trenn-Bauelemente vom kon ventionellen bipolaren Siliziumeinkristall-Schottkydioden- Typ oder vom bipolaren pn-Übergangs-Typ sein. Alternativ können solche Isolier-Bauelemente vom MOS-Typ, und zwar entweder vom planaren MOS-Typ oder V-MOS-Typ sein. Außerdem sind die Isolier-Bauelemente bevorzugt mit einem Dünnschicht-Aufbring verfahren gebildet, und besonders bevorzugt ist die Diode oder der FET, die bzw. der das Isolier-Bauelement bildet, aus einer amorphen, im Vakuum abgeschiedenen Siliziumlegie rung, die außerdem Wasserstoff und/oder Fluor enthält, hergestellt. Die nur aus Dünnschicht-Schaltkreisen beste henden Gruppen werden bevorzugt, da sie die höchste Packungsdichte aufweisen und gleichzeitig eine Gruppe oder ein Feld ergeben, das eine Zelle aus nichtrücksetzbarem phasenänderbaren Material sowie Dünnschichtdioden oder -transistoren aufweist, die zwischen sich kreuzenden X- und Y-Achse-Leitern an deren Kreuzungspunkten vertikal angeordnet sind.

Fig. 15 zeigt schaubildlich ein Siliziumchip-Substrat 300 mit einer vollständig oder teilweise aus abgeschiedenen Dünnschichten bestehenden Speichermatrix oder -gruppe 302 mit darin befindlichen Speicherschaltkreisen und zugehörigen Adreß-Schaltkreisen 304, die in das Siliziumchip-Substrat 300 durch Bilden der verschiedenen Elemente der Schaltkreise aus dotierstoff-diffundierten Bereichen eingebaut sind.

Es ist zu beachten, daß eine vollständig aus Dünnschichten gebildete Speichergruppe mit Schaltkreisen und unter Anwendung von Dünnschicht-Isolier elementen zusammen mit Dünnschicht-Adreß-Schaltkreisen erhebliche Vorteile mit sich bringt, da eine Anzahl solche Speichersysteme, getrennt durch Isolierschichten, aufeinan derstapelbar ist. Ferner können zwischen Isolierschichten dünne metallische Substrate, die Wärmeableiter bilden, vor gesehen sein und an ihren Außenkanten Wärmeabstrahlrippen aufweisen.

Aus der vorstehenden Beschreibung ist ersichtlich, daß die angegebenen Gruppen oder Felder 50, 100, 154 oder 210, die entweder konventionelle oder neue Dünnschicht-Isolierelemente aufweisen und mit konventionellen oder neuen Dünnschicht- Adreß-Schaltkreisen verwendet werden, eine Anzahl Vorteile mit sich bringen, wovon einige bereits erläutert wurden und andere den Speichergruppen innewohnen. Insbesondere können solche Gruppen mit einem Werkstoff her gestellt werden, der erwünschte thermische und elektrische Eigenschaften hat, und zwar mit einer außerordentlich hohen Packungsdichte der Zellen und einem sehr hohen Abschalt Widerstand.

Selbstverständlich sind verschiedene Modifikationen und Änderungen möglich. Z. B. können die amorphen Zellen 68 eine große Anzahl Formen und Größen aufweisen und könnten in Form der Schmelzbrücken 20 aufgebracht werden. Mit "amorph" ist hier eine Legierung oder ein Werkstoff gemeint, der eine weitreichende Fehlordnung hat, obwohl er auch eine Nah- oder Zwischenbereichs-Fehlordnung und sogar hin und wieder kristalline Einschlüsse aufweisen kann. Ferner brauchen die Zellen, z. B. 68, nicht auf der Oberseite der Diodenschichten abgeschieden zu werden, sondern sie können statt dessen zwischen den beiden Metallschichten 58 und der zweiten Metallschicht (nicht gezeigt) liegen. Auch könnte die Zelle 218 zwischen dem Gate 224 und dem X- Leiter 214 liegen.

Claims

1. Programmierbare Speicherzelle mit amorphes Silizium aufweisendem Zellenkörper, der aus einem elektrisch stark isolierenden in einen elektrisch gut leitfähigen Zustand setzbar und nicht zurücksetzbar ist, dadurch gekennzeichnet, daß der Zellenkörper (52; 68; 104; 172; 218) aus einer dotierten Siliziumlegierung besteht.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumlegierung Fluor, Wasserstoff und/oder Sauerstoff als weiteren Legierungsbildner aufweist.

3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß die Siliziumlegierung folgende Hauptzusammensetzung aufweist:
Si_aF_bH_c
mit
a : 80 bis 98 Atom-%,
b, c : bis zu 10 Atom-%.

4. Speicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumlegierung 0,1% bis 5% Dotierstoff auf weist.

5. Speicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Siliziumlegierung 10 ppm bis 100 ppm Dotierstoff aufweist.

6. Speicherzelle nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß Phosphor als Dotierstoff dient.

7. Speicherzelle nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß Bor als Dotierstoff dient.

8. Speicherzelle nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß Arsen oder Aluminium als Dotierstoff dient.

9. Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß die Siliziumlegierung folgende Zusammen setzung aufweist:
93% Silizium
5% Wasserstoff
2% Phosphor.

10. Speicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumlegierung eine Schichtdicke zwischen 100 nm und 200 nm aufweist.

11. Verfahren zur Herstellung einer Speicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Siliziumlegierung durch Plasmaabscheidung aus einem Plasma, das wenigstens Silizium und Wasserstoff sowie 20 ppm bis 150 000 ppm Dotierstoff enthält, auf ein Substrat niedergeschlagen wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein Plasma verwendet wird, das folgende Zu sammensetzung aufweist:
50% Silan
49% Argon
1% Phosphin.

13. Verwendung einer Speicherzelle nach einem der Ansprüche 1 bis 10 als PROM-Element (50; 100; l54) in einer Spei chermatrix.

14. Verwendung einer Speicherzelle nach einem der Ansprüche 1 bis 10 als Schmelzelement in einer Gatter-Matrix (100; 210).

l5. Verwendung einer Speicherzelle nach einem der Ansprüche 1 bis 10 als Chip-Verbindungselement in einer Gruppe in tegrierter Schaltkreise.

16. Verwendung einer Speicherzelle nach einem der Ansprüche 1 bis 15 in Reihenschaltung mit einem FET an der Kreu zungsstelle von Matrixleitern.

17. Verwendung einer Speicherzelle nach einem der Ansprüche 1 bis 10 zu dem in Anspruch 16 genannten Zweck mit der Maßgabe, daß als FET ein Planar- oder V-MOS-Transistor dient.