DE3210279C2 - Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis - Google Patents

Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis

Info

Publication number
DE3210279C2
DE3210279C2 DE3210279A DE3210279A DE3210279C2 DE 3210279 C2 DE3210279 C2 DE 3210279C2 DE 3210279 A DE3210279 A DE 3210279A DE 3210279 A DE3210279 A DE 3210279A DE 3210279 C2 DE3210279 C2 DE 3210279C2
Authority
DE
Germany
Prior art keywords
signal
frequency
phase
output
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3210279A
Other languages
English (en)
Other versions
DE3210279A1 (de
Inventor
Kenji Iwai Ibaraki Kaneko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Publication of DE3210279A1 publication Critical patent/DE3210279A1/de
Application granted granted Critical
Publication of DE3210279C2 publication Critical patent/DE3210279C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/932—Regeneration of analogue synchronisation signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Abstract

Die erfindungsgemäße horizontale Abtastfrequenz-Multiplizierschaltung weist nur einen Flip-Flop (11), einen Zähler (12) und einen Phasenregelkreis (PLL) (13) auf, der mit der Phase eines horizontalen Synchronisiersignals (HS) in einem zusammengesetzten Synchronisiersignal (a) synchronisiert ist, um ein Signal mit einer N-fachen horizontalen Abtastfrequenz (f ↓H) zu erhalten. Der Flip-Flop (11) ist durch das horizontale Synchronisiersignal (HS) einstellbar, wobei ein Ausgangssignal (Q) des Flip-Flops (11) einem Phasenvergleicher (14) zum Phasenvergleich mit dem Ausgangssignal eines Frequenzteilers (17), das andere Ausgangssignal ( Q ) jedoch dem Zähler (12) zugeführt wird, der durch dieses Ausgangssignal Q zurückgestellt wird. Das Ausgangssignal eines spannungsgesteuerten Oszillators (VCO) (16) im Phasenregelkreis (PLL) (13) wird dem Zähler (12) als Taktsignal zugeführt, um einen gezählten Ausgang immer dann zu erhalten, wenn das Taktsignal bei vorbestimmter Zählzeit (T) gezählt wird, um den gezählten Ausgang dem Flip-Flop (11) zum Zurückstellen zuzuführen. Die erfindungsgemäße Abtastfrequenz-Multiplizierschaltung kann leicht in Form einer integrierten Schaltung hergestellt werden, da ein monostabiler Multivibrator nicht eingesetzt ist.

Description

Die Erfindung betrifft eine horizontale Abtastfrequenz-Multiplizierschaltung gemäß dem Oberbegriff des Anspruchs 1. Sie befaßt sich insbesondere mit einer horizontalen Abtastfrequenz-Mulliplizierschaltung, die synchron in Phase mit einem horizontalen Synchronisiersignal in einem zusammengesetzten Synchronisiersignal ist. um ein Signal mit einer Frequenz zu erhalten, die ein Vielfaches der horizontalen Abtastfrequenz beträgt und einen Schaltungsaufbau hat der die herzustellende Schaltung in Form einer integrierten Schaltung erleichtert
Wenn im allgemeinen ein Adreßsignal eines ImpulskodemoduIations-(PCM)-Singalformats auf ein sich drehendes Aufzeichnungsmedium zusammen mit einem Videosignal aufgezeichnet wird, wird dieses Acrreßsignal in einem horizontalen Zwischenraumzeitabschnitt mit einer vorbestimmten Reihenfolge (vorbestimmten Stellenbeziehung) von einer Ausgangsstellung jedes Halbbildes des Videosignal- aufgezeichnet Wenn außerdem
ij ein Signal durch Rundfunk ausgesendet wird, in welchem ein Signal zur Zeichendarstellung mit dem Videosignal vervielfacht ist wird beispielsweise das Impulskodemodulationssignal (PCM) mit der Zeichenbeschreibung in den horizontalen Zwischenraumzeitabschnitt des Videosignals eingesetzt. Bei der Wiedergabe, der Aufzeichnung oder beim Übertragen des eingesetzten Videosignals mit dem obigen PCM-Signal ist es notwendig, ein Signal mit einer Frequenz zu erhalten, das ein Vielfaches der horizontalen Abtastfrequenz beträgt Dementsprechend wird eine horizontale Abtastfrequenz-Multiplizierschaltung verwendet.
Wie bereits aus der US-PS 35 32 81C, die eine logische Digitalschaltung zum Gewinnen von horizontalen und vertikalen Synchronisiersignalen aus einem zusammengesetzten Signal betrifft wobei ein monostabiler Multivibrator mit zwei kreuzweise gekoppelten Gattern benutzt wird, und dem Eidenhandbuch. Japan. 1976, über einen Synchronisiersignal-Generator, in welchem monostabile Multivibratoren mit Schmittauslöser-Eingängen gemäß Leitfaden der Firma Texas Instruments, Dallas. V. St. A., Seiten 6,1964/5 verwendet werden, hervorgeht, wird bei der üblichen horizontalen Abtastfrequenz-Multiplizierschaltung ein zusammengesetztes Synchronisiersignal einem ersien monostabilen Multivibrator zugeführt, in dem das zusammengesetzte Synchronisiersignal in eine Impulsserie mit einer Impulsbreite umgewandelt wird, die einem Abstand zwischen dem Ansteigen oder Fallen im horizontalen Synchronisiersignal innerhalb des zusammengesetzten Synchronisiersignals und einer Lage von etwa 3H/4 (H zeigt einen horizontalen Abtastzeitabschnitt an) vom Ansteigen oder Fallen im horizontalen Synchronisiersignal entspricht, und eine Folgefrequenz hat. die der horizontalen Abtastfrequerz gleich ist. Die so erhaltene Impulsserie wird einem zweiten monostabilen Multivibrator zugeführt, von dem eine weite, c Impulsserie mit einer horizontalen Abtastfrequenz in erhalten wird. Die vom zweiten monostabilen Multivibrator erhaltene Impulsserie entspricht weder einem Ausgleichssignal noch einem vertikalen Synchronisiersignal im zusammengesetzten Synchronisiereingangssignal, sondern nur dem horizontalen Synchronisiersignal. Die obige Impulsserie mit der Frequenz /V/ wird einem Phasenregelkreis (PLL) zugeführt. Der Phasenregelkreis (PLL) umfaßt einen spannungsgesteuerten Oszillator (VCO), der bei einer .,Frequenz Nfa (N ist eine ganze Zahl) schwingt; einen !Frequenzteiler zur Frequenzteilung einer Ausgangsoszillationsfrcquenz des spannungsgesleuertcri Oszillators (VCO), und einen Phasenvergleich^ zum Phasenvergleich des Ausgangs des zweiten monostabilen Multivibrators und einen Ausgang des Frequenzteilers, um ein Ausgangsfehlersignal dem VCO zuzuführen und die Oszillationsfrequenz des VCO zu steuern. Ein Signal mit
einer Frequenz NfN,d\e dem /V-fachen der horizontalen Abtastfrequenz Fn entspricht, wird damit vom spannungsgesteuerten Oszillator (VCO) erhalten.
Der monostabile Multivibrator umfaßt im allgemeinen jedoch einen Kondensator und einen variierbaren Trimmerwiderstand zur Feineinstellung der Zeitkonstanten. Wenn daher die beschriebene Schaltung als Ganzes in Form einer integrierten Schaltung herzustellen ist, müssen der Kondensator und der variierbare Widerstand außerhalb der integrierten Schaltung vorgesehen sein. Dies bedeutet, daß die Zahl der Stifte der integrierten Schaltung erhöht werden muß. Die übliche horizontale Abtastfrequenz-Multiplizierschaltung hat daher den Nachteil, daß sie als integrierte Schaltung nicht herstellbar ist. Da die genannte Feineinstellung während des Herstellungsverfahrens durchzuführen ist, ist die Herstellung einer solchen Schaltung zeitaufwendiger.
Ferner ist aus der DE-OS 29 46 106 eine Schaltung der eingangs genannten Art, hier eine Schaltungsanordnung zur Modifizierung der Impulsbreite eines digital erzeugten Synchronisiersignals, bekannt, in der im wesentlichen eine Einrichtung zum Empfang des digital erzeugten Synchronisiersignals und ein Synchronisiergenerator zur Erzeugung eines ersten Taktsignals mit einer veränderlichen Impulsbreite sowie Teilerschaltungen für die Teilung der Frequenz des ersten Taktsignals zur Erzeugung eines zweiten Taktsignals vorgesehen sind. Die Schaltungsanordnung nutzt beide Flanken eines Taktimpulses aus, um die Flanken des Synchronisiersignals zu erzeugen.
In der DE-AS 27 51 021 ist eine Synchronisierschaltung für eine Oszillatorschaltung der gattungsgleichen Art beschrieben, welche unter Steuerung durch ein einziges externes Bezugssignal gleichzeitig mindestens zwei Ausgangssignale mit erheblich verschiedener Frequenz liefert und einen regelbaren Hauptoszillator, einen diesen nachgeschalteten Frequenzteiler, an den eine Einstellschaltung angeschlossen ist, und eine Phasenvergleichsschaltung aufweist, deren einem Eingang das Ausgangssignal des Frequenzteilers und deren anderem Eingang das mit diesem im wesentlichen frequenzgleiche externe Bezugssignal zugeführt wird und die ein dem Phasenunterschied zwischen diesen Signalen entsprechendes Regelsignal liefert, welches über eine Koppelschaltung dem Regeleingang des Hauptoszillators auf Phasenübereinstimmung mit dem externen Bezugssignai zugeführt wird. Die Einstellschaltung ist mit einer Eingangsschaltung für ein Synchronisierhilfssignal zur Rückstellung und Sperrung des Frequenzteilers gekoppeil und derart ausgebildet, daß sie beim ersten Auftreten des externen Bezugssignals nach Anlegen des Synchronisiersignals den Frequenzteiler freigibt.
Aus der US-PS 42 32 339 ist eine Schaltung zum Übertragen einer. Videosignals und eines Zeitsignals über einen Einzelinformationskanal von einem Fernsehkamerakopf zu einer entfernten Kameraeinheit bekannt. Wegen der Verwendung von Multivibratoren in der Schaltung müssen auch hier Feineinstellungen der Zeilkonstanten während der Herstellung vorgenommen werden, so daß eine derartige Schaltung aufwendig in der Herstellung ist.
Der Erfindung liegt die Aufgabe zugrunde, eine horizontale Abtastfrequenz-Multiplizierschaltung ohne monoslabile Multivibratoren vorzuschlagen, um die zeitaufwendige Feineinstellung der Zeitkonstanten von Multivibratoren zu vermeiden und damit eine billigere integrierte Schaltung herzustellen.
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß die erfindungsgemäße Abtastfrequenz-Multiplizierschaltung leicht in Form einer integrierten Schaltung herstellbar ist. da die Verwendung monostabiler Multivibratoren in dieser entfällt. Da folglieh die lästigen Feineinstellungen der Zeitkonstanten dieser bauelemente nicht mehr vorzunehmen sind, kann die erfindungsgemäße Schaltung wesentlich schneller und damit billiger hergestellt werden. Auch wird die Abtastfrequenz-Multiplizierschaltung nach der Erfindung nicht durch das vertikale Synchronisiersignal und den Ausgleichsimpuls des zusammengesetzten Synchronisiersignals beeinflußt, so daß das Rauschen auf ein Maximum herabgesetzt werden kam.
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 ein Blockschaltbild einer Acsführungsform der erfindungsgemäßen horizontalen Abtastfrequenz-Multiplizierschaltung und
F i g. 2A bzw. 2B Eingangs- und Ausgangssignale des in F i g 1 gezeigten Flip-Flops.
Gemäß F i g. 1 wird ein zusammengesetztes Synchronisiersignal a, das in Fig.2A gezeigt ist, einem eingestellten Anschluß Seines Flip-Flops 1! durch eine Eingangsanschlußklemme 10 zugeführt. Dieses zusammengesetzte Synchronisiersignal a ist ein Synchronisiersignal, das von einem zusammengesetzten Videosignal abgetrennt ist, welches von einem Aufzeichnungsmedium, beispielsweise einem Magnetband, wiedergegeben wird. Wie in F i g. 2A gezeigt ist, besteht das zusammengesetzte Synchronisiersignal a aus einem horizontalen Synchronisiersignal HS, einem Ausgleichsimpuls EQ und einem vertikalen Synchronisiersignal VS. Die Fig. 2 zeigt einen vertikalen Zwischcnraumzeitabschnitt und einen Teil in der Nähe des Zwischenraumzeitabschnitts des zusammengesetzten Synchronisiersigr.als a. Der Flip-Flop 11 wird durch das Ansteigen des horizontalen Synchronisiersignals HS im zusammengesetzten Synchronisiersignal a eingestellt, welches dem eingestellten Anschluß Szugeführt wird.
Ein Ausgang Q des Flip-Flops 11 wird einem Rückstellanschluß R des Zählers 12 zugeführt. Wenn der Fiip-Fiop ii sich in einem zurückgestellten Zustand befindet, ist der Ausgang Q des Flip-Flops 11 auf einem höheren Wert, so daß der Zähler 12 den Zählvorgang beendet. Der gezählte Wert im Zähler 12 ist in diesem Zustand Null. Der Zähler 12 beginnt daher einen Zäh!- vorgang von Null, wenn das horizontale Synchronisiersignal HS der Eingangsanschlußklemme 10 zugeführt wird. Ein Signal hat eine Frequenz NfH, wobei N eine ganze Zahl größer 1 und f„ die horizontale Abtastfrequenz ist. In dieser Ausführungsfonn der Erfindung wird das Signal mit einer Frequenz Nfn (N beispielsweise 455), welche1; von einem spannungsgesteuerten Oszil-Iator (VCO) 16 in einem Phasenregelkreis (PLL) 13 erhalten wird, einer Takteingangsanschlußklemme CLK SclesZählers 12 zugeführt.
* Der Zähler 12 zählt das Signal mit der Frequenz NfΉ, das der Takteingangsanschlußklemme CLK zugeführt wird, und erzeugt einen gezählten Ausgang, wenn eine Zählzeit von 7*-Seiuinden vergangen ist. Der so vom Zähler 12 erzeugte gezählte Ausgang wird der Rückstellanschlußklemme R des Flip-Flops 11 zugeführt.
Wenn der Flip-Flop 11 zurückgestellt ist, wird der Zähler 12 durch den Ausgang Qdes Flip-Flops 11 zurückgestellt, so daß der Zähler 12 den Zählvorgang entsprechend beendet. Die Zählzeit Tdes Zählers 12 wird auf einen Wert in einem Bereich eingestellt, der durch die Bedingung H/2 < T < H (H bezeichnet einen horizontalen Abtastzeitabschnitt) erfaßt ist, so daß keine Einflüsse durch den Ausgleichsimpuls EQ und das vertikale Synchronisiersignal VS eingeführt sind.
(j Wie beschrieben, wird der Flip-Flop 11 ein- und zu-
'9 rückgestellt, um ein in Fig.2B gezeigtes Signal b zu
- erzeugen, das von einer Ausgangsanschlußklemme Q
abgegeben wird. Das Signal b ist eine Impulsserie mit einer Impulsbreite T und einer Folgefrequenz, die der horizontalen Abtastfrequenz fn entspricht. Das Signal b ist synchron in Phase mit dem horizontalen Synchronisiersignal HS. und ist eine Impulsserie, die zum Ausgleichsimpuls EQ oder zum vertikalen Synchronisiersignai V'jkcinc Beziehungen hat.
Das Ausgleichsimpuls-Seriensignal b des Flip-Flops 11 wird einem Phasenvergleicher 14 im Phasenregelkreis (PLL) 13 zugeführt. Die Phasen des Signals b und ein Ausgangssignal eines 1/A/-Frequenzteilers 17 werden mit dem Phasenvergleicher 14 verglichen. Das Ausgangssignal des spannungsgesteuerten Oszillators (VCO) 16 mit der Frequenz Nfη wird in MN der ursprünglichen Frequenz bei einem l/yV-Frequenzteiler 17 frequenzgeteilt und dem Phasenvergleicher 14 als ein Signal mit einer Frequenz fH zugeführt. Ein Ausgangsfehlersignal des "hasenvergleichers 14 wird dem spannungsgesteuerten Oszillator (VCO) 16 durch einen Tiefpaßfilter 15 zugeführt, um die Oszillationsfrequenz des spannungsgesteuerten Oszillators (VCO) 16 zu regeln. Dementsprechend wird ein Ausgangssignal, das synchron in Phase mit dem horizontalen Synchronisiersignal HS im zusammengesetzten Eingangssynchronisiersigna! a ist und eine Freuenz Nfn hau die das /V-fache der horizontalen Abtastfrequenz fn beträgt, von einer Ausgangsanschlußklemme 18 erhalten.
Damit der Ausgleichsimpuls nicht durch das vertikale Synchronisiersignal VS und das gemischte Geräusch nicht durch ein Interval beeinträchtigt wird, in welchem das horizontale Synchronisiersignal HS nicht erhalten wird, ist es erforderlich, die Zählzeit Tdes Zahlers 12 auf einen Wert einzustellen, der so nahe wie möglich am
1 Η-Intervall liegt. Wenn andererseits das zusammengesetzte Eingangssvnchronisiersignal a jedoch ein Signal ist. das vom Videosignal abgetrennt ist. das von einem Aufzeichnungsmedium, beispielsweise einem Magnetband, wiedergegeben wird, weist das zusammengesetzte Synchronisiersignal a eine Jitterkomponente auf. Wenn es dementsprechend im voraus bekannt ist. daß das horizontale Synchronisiersignal um ±At von der Jitterkomponente abweicht, ist es beispielsweise erforderlich, die Zählzeit Γ auf einen Wert einzustellen, der kleiner als H-Jt ist. Im Hinblick hierauf ist es wünschenswert, die Zählze t T auf einen Wert in einem Bereich Hl
2 < T < H und diesen Wert so nahe wie möglich auf einen Wert des 1 //-Intervalls einzustellen, ohne daß dieser durch die Jitterkomponente beeinflußt wird. 60
Hier/u I Blau Zeichnungen

Claims (4)

Patentansprüche:
1. Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis, der einen spannungsgesteuerten Oszillator zum Erzeugen eines Signals mit einer Frequenz NFn (N ist als ganze Zahl größer 1) hat, die das N-fache einer horizontalen Abtastfrequenz Fh beträgt; einem Fequenzteiler zur Frequenzteilung einer Ausgangssignalfrequenz des spannungsgesteuerten Oszillators; und einem Phasenvergleicher, der mit einem Ausgangssignal des Frequenzverteilers versehen ist, um ein Ausgangsfehlersignal dem spannungsgesteuerten Oszillator zur Steuerung der Oszillationsfrequenz des spannungsgesteuerten Oszillators zuzuführen, wobei der spannungsgesteuerte Oszillator im Phasenregelkreis ein Signal mit einer Frequenz NfH erzeugt, g e kennzeichnet durch einen Flip-Flop (11), dem ein zusammengesetztes Synchronisiersignal (a), bestehend aus horizontalem Synchronisiersignal (HS) mit der horizontalen Abtastfrequenz (Fh). vertikalem Synchronisiersigna! (VS) und einem Ausgleichssignal (EQ) zugeführt wird, welcher durch das horizontale Synchronisiersignal (HS) einstellbar ist, wobei ein Ausgang (Q) des Flip-Flops (11) dem Phasenvergleicher (14) zum Phasenvergleich mit dem Ausgangssignal des Frequenzteilers (17) zugeführt wird; einen Zähler (12), dem das andere Ausgangssignal (Q/des Flip-Flops (11) zugeführt wird, welcher durch dieses Ausgangssignal ((^zurückgestellt wird, und dem das Ausgangssignal des spannungsgesteuerten Oszillators (1€) im P5 asenregelkreis (13) als Taktsignal zugeführt vird, um einen gezählten Ausgang immer dann zu erhalten wenn das Taktsignal bei vorbestimmter Zählzeit Γ gezählt wird, um den gezählten Ausgang dem Flip-Flop (11) zur Zurückstellung zuzuführen.
2. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 1. dadurch gekennzeichnet, daß die Zählzeit T mit einem Wert aus der Bedingung H/2 <T< Hwählbar ist, wobei Heinen horizontalen Abtastzeitabschnitt darstellt.
3. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 1. dadurch gekennzeichnet, daß das zusammengesetzte Synchronisiersignal (a) ein Synchronisiersignal ist. das von einem zusammengesetzten Videosignal abtrennbar ist, welches von einem Aufzeichnungsträger wiedergegeben wird und eine Jitterkomponente aufweist; und daß die Zählzeit 7"des Zählers (12) auf einen Wert einstellbar ist, welcher dem IW-Intervall so nahe wie möglich kommt, ohne dabei von der Jitterkomponente beeinflußt zu werden.
4. Horizontale Abtastfrequenz-Multiplizierschaltung nach Anspruch 1. dadurch gekennzeichnet, daß der Flip-Flop (11). der Zähler (12) und der Phasenregelkreis (13) als integrierte Schaltung herstellbar sind.
DE3210279A 1981-03-20 1982-03-20 Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis Expired DE3210279C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56040553A JPS6051312B2 (ja) 1981-03-20 1981-03-20 水平走査周波数逓倍回路

Publications (2)

Publication Number Publication Date
DE3210279A1 DE3210279A1 (de) 1982-09-30
DE3210279C2 true DE3210279C2 (de) 1985-04-11

Family

ID=12583634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3210279A Expired DE3210279C2 (de) 1981-03-20 1982-03-20 Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis

Country Status (5)

Country Link
US (1) US4476490A (de)
JP (1) JPS6051312B2 (de)
DE (1) DE3210279C2 (de)
FR (1) FR2502435B1 (de)
GB (1) GB2098824B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191573A (ja) * 1982-05-06 1983-11-08 Victor Co Of Japan Ltd 水平走査周波数逓倍回路
JPS59112770A (ja) * 1982-12-17 1984-06-29 Matsushita Electric Ind Co Ltd 水平同期パルス信号発生装置
US4636861A (en) * 1985-04-01 1987-01-13 Rca Corporation Two-loop line deflection system
US4639780A (en) * 1985-04-01 1987-01-27 Rca Corporation Television synchronizing apparatus
JPS61248676A (ja) * 1985-04-26 1986-11-05 Hitachi Ltd 弛張発振器
US4667159A (en) * 1985-06-10 1987-05-19 General Electric Company Method of, and apparatus for, minimizing magnetic resonance imaging artifacts due to power line interference
JPS61204038U (de) * 1985-06-12 1986-12-22
JPS61206995U (de) * 1985-06-17 1986-12-27
US4694327A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
US4686560A (en) * 1986-05-30 1987-08-11 Rca Corporation Phase locked loop system including analog and digital components
US4700217A (en) * 1986-08-05 1987-10-13 Rca Corporation Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal
JPS63125471U (de) * 1987-02-09 1988-08-16
US4802009A (en) * 1987-07-13 1989-01-31 Rca Licensing Corporation Digitally controlled phase locked loop system
US4791488A (en) * 1987-08-12 1988-12-13 Rca Licensing Corporation Line-locked clock signal generation system
US5329367A (en) * 1990-03-26 1994-07-12 Thomson Consumer Electronics, Inc. Horizontal blanking
US5223931A (en) * 1990-03-26 1993-06-29 Thomson Consumer Electronics, Inc. Synchronized scanning at horizontal frequency
EP0454153B1 (de) * 1990-04-27 1998-07-01 Sanyo Electric Co., Ltd. Synchronisierschaltung
JPH04183074A (ja) * 1990-11-16 1992-06-30 Matsushita Electric Ind Co Ltd 水平同期検出装置
JPH05207327A (ja) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp 水平同期回路
JP2002251294A (ja) * 2001-02-23 2002-09-06 Nec Corp ２重化交絡方式及び２重化交絡装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532810A (en) * 1967-09-07 1970-10-06 Rca Corp Digital logic circuit for deriving synchronizing signals from a composite signal
CH566089A5 (de) * 1973-12-20 1975-08-29 Hasler Ag
US4092672A (en) * 1976-11-15 1978-05-30 Rca Corporation Master oscillator synchronizing system
JPS5923496B2 (ja) * 1977-08-25 1984-06-02 富士通株式会社 タイミング抽出方式
US4232339A (en) * 1978-09-08 1980-11-04 Harris Corporation Television signal horizontal interval timing reconstruction system
GB2036492A (en) * 1978-11-17 1980-06-25 Tektronix Inc Digital synchronizing signal generator with variable pulse width

Also Published As

Publication number Publication date
GB2098824A (en) 1982-11-24
FR2502435A1 (fr) 1982-09-24
US4476490A (en) 1984-10-09
FR2502435B1 (fr) 1994-01-07
GB2098824B (en) 1984-09-26
JPS57154983A (en) 1982-09-24
JPS6051312B2 (ja) 1985-11-13
DE3210279A1 (de) 1982-09-30

Similar Documents

Publication Publication Date Title
DE3210279C2 (de) Horizontale Abtastfrequenz-Multiplizierschaltung mit einem Phasenregelkreis
DE2823635C2 (de)
DE2606294C2 (de) Schreibtaktgenerator
DE3333019A1 (de) Synchronisierschaltung
DE3316192C2 (de) Horizontalablenkfrequenzmultiplizierschaltung
DE2725998C2 (de)
DE2907527A1 (de) Servomechanismus zur steuerung der antriebsgeschwindigkeit und stellung eines angetriebenen organs, insbesondere zur synchronisierung der drehgeschwindigkeit und stellung eines drehmagnetkopfes gegenueber einem magnetband
DE19709770B4 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE2711952C2 (de) Phasenregelschaltung für einen wechselnder Belastung ausgesetzten Antriebsmotor, insbesondere eines Videomagnetbandgeräts
DE2636480A1 (de) Einrichtung zur korrektur der zeitbasis in fernsehsignalen
DE2848881A1 (de) Fernsehempfaenger mit automatischer phasenregelung
DE2951781C2 (de)
DE2822719C2 (de) Videosignal-Verarbeitungsschaltung
DE2844136C2 (de)
DE3236874A1 (de) Geistersignaldetektor fuer ein fernsehgeraet mit verzoegerung der farbsynchronsignalphase
DE2730368A1 (de) Bezugssignalgenerator fuer die erzeugung einer anzahl von eine bestimmte phase und frequenz besitzenden impulsen
DE2951782A1 (de) Synchronisierungssignal-generator fuer ein pal-fernsehsignal-verarbeitungssystem
WO1985002731A1 (en) Phase regulation circuit
DE69531913T2 (de) Synchronisierungsschaltung
DE2821774B2 (de) Synchronisationssignalgenerator
DE3434402A1 (de) Digitale signalphasenmessschaltung, z.b. fuer eine pll-schleife
DE3017908C2 (de) Phasenregelschaltung für den Oszillator eines Fernsehgerätes
DE2745460A1 (de) Schaltungsanordnung fuer eine phasenstarre schleife mit variabler schrittgroesse
DE3445467C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee