DE3237224A1 - Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungen - Google Patents
Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungenInfo
- Publication number
- DE3237224A1 DE3237224A1 DE19823237224 DE3237224A DE3237224A1 DE 3237224 A1 DE3237224 A1 DE 3237224A1 DE 19823237224 DE19823237224 DE 19823237224 DE 3237224 A DE3237224 A DE 3237224A DE 3237224 A1 DE3237224 A1 DE 3237224A1
- Authority
- DE
- Germany
- Prior art keywords
- test data
- memory
- sub
- connections
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
Description
10
15
20
25
30
Vorrichtung zum Erzeugen einer Folge von Prüfdaten für LSI-Schaltungen
Die Erfindung betrifft eine Vorrichtung zum Erzeugen von Prüfdatenfolgen zum Prüfen von Großintegrations- oder kurz
LSI-Schaltungen. Typisch werden bei einer solchen Vorrichtung Folgen von bis zu 100.000 getrennten PrüfSignalen in verschiedene
der stiftförmigen LSI-Anschlüsse (pins) eingeführt
und die sich daraufhin an unterschiedlichen Anschlüssen ergebenden Ausgangssignale mit Normwerten verglichen. Die
Prüfdaten (Prüfsignale und Normwerte) werden für jeden
Anschluß in einem dem Anschluß zugeordneten statischen Speicher mit freiem Zugriff (RAM) hoher Arbeitsgeschwindigkeit
gespeichert. Wegen der begrenzten Kapazität eines statischen RAM werden die Prüfdaten manchmal blockweise in
einem dynamischen RAM mit hoher Kapazität gespeichert und bei Bedarf gruppenweise in den statischen RAM übertragen.
Jedesmal, wenn der statische RAM mit einer neuen Gruppe von Prüfdaten geladen wird, entsteht im Prüfablauf eine Pause.
Die Vorrichtung weist eine Vielzahl von Speicherelementen auf, die den einzelnen Anschlüssen zugeordnet sind, um
Prüfdaten zu speichern, ferner einen Prüfdatenspeicher von
höherer Kapazität und niedrigerer Geschwindigkeit als die einzelnen Speicherelemente, eine Prüffolge-Steuerschaltung,
mit der die Prüfdaten von irgendeinem der Speicherelemente zu den Anschlüssen geleitet werden, und eine
Nachladeschaltung, die dafür sorgt, daß ein Teil der in
dem größeren Speicher enthaltenen Prüfdaten wahlweise in
eines der Speicherelemente,, welches nicht gerade die an
die Anschlüsse abzugebenden Prüfdaten zur Verfügung stellt,
nachgeladen wird.
in bevorzugten Ausführungsformen werden die Speicherelemente
durch statische RAM und der größere Speicher durch
einen dynamischen RAM gebildet. Der letztgenannte Speicher
enthält eine Vielzahl von Unterspeichern, und ein Umschaltkreis sorgt dafür, daß in wiederholter Folge zyklisch
die Unterspeicher mit den Speicherelementen, die nachgeladen werden sollen, in Verbindung gebracht werden, und
in jedem der Zyklen eine Ädreßinformation an die Unterspeicher
gegeben wird, wodurch die in den Unterspeichern gespeicherten Prüfdaten verschachtelt und in die Speicherelemente
mit einer Rate oder Geschwindigkeit geladen werden, die höher als die effektive übertragungsgeschwindigkeit
der einzelnen Unterspeicher ist. Die Unterspeicher enthalten dynamische RAM. Sie sind in Gruppen zusammengefügt.
Zum Speichern der Prüfdaten ist ein Großspeicher
mit einer Umschalteinrichtung vorgesehen, womit der Großspeicher
einen Teil der Prüfdaten auswählbar in eine der Gruppen laden kann, die nicht für die Abgabe von Prüfdaten
an die Speicherelemente in Einsatz ist. Die Prüfdaten werden von dem Unterspeicher in das Speicherelement, das
nachzuladen ist, mit höherer Geschwindigkeit eingeführt als der Geschwindigkeit mit der die Prüfdaten zu den Anschlüs-
sen geleitet werden. Es können zwei Speicherelemente pro Anschluß vorhanden sein; eine Steuerapparatur sorgt dafür,
daß die Prüffolge-Steuerschaltung und die Nachladeschaltung
abwechselnd die Prüfdaten von einem ersten Speicher- -* element zuführen, während in das andere Speicherelement
Prüfdaten nachgeladen werden, und daß Prüfdaten in das
erste Speicherelement nachgeladen werden, während vom anderen Speicherelement Prüfdaten an die Anschlüsse geleitet
werden.
10
10
Die Erfindung ermöglicht eine kontinuierliche und wirtschaftliche Zuführung von Prüfsignalen mit hohen Geschwindigkeiten
und in langdauernden Folgen ohne Pausen für das
Nachladen des statischen RAM.
15
15
An einem in der Zeichnung wiedergegebenen Ausführungsbeispiel wird die Erfindung näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm einer LSI-Prüf-
vorrichtung und Nachladeschaltung für die statischen Speicher gemäß
der Erfindung; und
Fig. 2 ein Blockdiagramm eines Teils der
Prüfvorrichtung nach Fig.1 mit einer Schaltung zum Wiederauffüllen des
dynamischen Speichers.
Fig. 1 zeigt eine Prüfeinrichtung für LSI-Vorrichtungen
(die weitgehend einer Vorrichtung gemäß der gleichzeitig und mit gleicher Priorität eingereichten Anmeldung entspricht)
, welche identische A- und B-Speicher 10,12 (jeweils statische 4 k RAM) aufweist, die Prüfdaten enthalten (Prüfsignale,Normwerte,zugehörige
Zeitsteuer-und Formatinformatio-
nen) für jeden Anschluß der zu prüfenden Vorrichtung 16. Die Ausgänge der A-und B-Speicher 10, 12 werden über eine
Quellenauswahlschaltung 18 (gewöhnlicher Multiplexer) einem Formatierungssystem 20 (enthält eine integrierte Logikelementenschaltung
mit Multiplexern zum Formatieren und Zeitsteuern von PrüfSignalzuführungen und Vergleichen),
die durch eine Zweiwegleitung 22 mit der Prüfstation 24
verbunden ist (enthält Anschlußabgabefolgeschaltung und gewöhnliche Anschlußtreiberschaltung), an die die zu prüfende
Vorrichtung 16 angeschlossen ist= Die A- und B-Speicher
10, 12 sind mit ihren Eingängen jeweils an eine Nachladesteuerung 30 (gewöhnlicher Multiplexer) angeschlossen,
dessen vier Eingänge jeweils mit einem von vier gleichen dynamischen 64 k-RAM 32 verbunden sind (die zusammen den
C-Speicher 34 ergeben und einen Vorrat von Prüfdaten speichern)
. Die Adresseneingänge sämtlicher dynamischer RAM 32 sind über eine C-Adressenleitung 36 mit einem C-Adreßgenerator
und einem Steuerzähler 38 verbunden (enthält integrierte Logikschaltung und Zeitsteuerschaltung zum
Adressieren des C-Speichers 34 und zum Steuern der Wachladefunktion)
, der außerdem über eine Steuerleitung 40 mit der Nachladesteuerung 30 verbunden ist, über eine Steuerleitung
42 mit den Steuereingängen eines Auswählerpaares 44, 46 (gewöhnliche Multiplexer) in Verbindung steht und
durch die C-Ädreßleitung 36 Verbindung mit den Dateneingängen der Auswähler 44 und 46 hat. Die Auswähler 44, 46
besitzen weitere Dateneingänge, die mit den A- bzw. B-Adreßsignalgeneratoren
48, 50 verbunden sind (enthalten Zähler, Multiplexer und Exklusiv-ODER-Gatter), während
ihre Ausgänge über A- bzw. B-Adreßleitungen 52, 54 mit den Adreßeingängen des A- und B-Speichers 10, 12 verbunden sind.
Die A- und B-Ädreßsignalgeneratoren 48, 50 und der C-Adreßgenerator
38 haben Verbindung mit einem Folgesteuer-RAM 60 (ein programmierbarer Mikroprozessor mit einer Kapazität
von 4 k Befehlswörtern von jeweils 112 bits). RAM 60 ist mit dem Quellenauswahlspeicher 62 (ein RAM) verbunden,
dessenAJsgang über die Quellensteuerleitung 64 mit der Quellenauswahlschaltung
18 und mit einer nicht gezeigten Schaltungsanordnung für die Bestimmung der Adresse des nächstauszuführenden
Steuerbefehls verbunden ist. 5
Im Betrieb werden Folgen von Prüfdaten für sämtliche Anschlüsse an das Formatierungssystem 20 abwechselnd vom
A- oder B-Speicher 10 oder 12 abgegeben, wobei die Auswahl durch die Quellenauswahlschaltung 18 nach Maßgabe
des Quellenauswahlspeichers 62 unter Steuerung des Folgesteuer-RAM 60 vorgegeben wird. Wenn der A-Speicher 10 von
der Quellenauswahlschaltung 18 ausgewählt ist, gibt er die gespeicherten Prüfdaten aus einer Folge seiner Speicherplätze
ab, die durch auf der A-Adreßleitung 52 vom
A-Adreßsignalgenerator 48 über, die Auswahlschaltung 44
JL S t
zugeführte Adressen vorgegeben (gesteuert durch den C-Adreßgenerator
und den Steuerzahler 38). Zur gleichen Zeit wird über die Nachladeleitung 36 der B-Speicher 12 vom
C-Speicher 34 her nachgeladen. Die Nachladesteuerung verbindet in wiederholten Zyklen die RAM 32 mit dem A-Speicher
10, wobei die Plätze im RAM 32, aus denen die Daten in jedem Zyklus übertragen werden, durch eine Folge
von Adressen gekennzeichnet sind, die über Leitung 36 zugeführt werden. Die Adressen der Folge von Plätzen im B-Speicher
12, der die übertragenen Daten empfängt, werden ebenfalls über die Adreß-Leitung 36 und durch die Auswahlschaltung
46 (unter Steuerung des C-Adreßgenerators und des Steuerzählers 38) mit einer Geschwindigkeit übertragen,
die schneller als die Abgabegeschwindigkeit der A-Adressen an den A-Speicher 10 ist.
Nachdem der A-Speicher 10 seine sämtlichen Prüfdaten abgegeben
hat, sorgt die Quellenauswahlschaltung 18 ohne Verzögerung dafür, daß der B-Speicher 12 nun mit der Abgäbe
seiner neu aufgefüllten Daten beginnt, während der A-Speicher 10 aus dem C-Speicher 34 nachgeladen wird.
— Q —
Weitere Ausführungsformen sind in den Patentansprüchen
charakterisiert. So können beispielsweise gemäß Fig. 2 dynamische RAM.32 in zwei Gruppen unterteilt sein, deren
Eingänge über eine Auswahlschaltung 114 mit Nachladeleitungen
110, 112 an einen D-Großspeicher 11.6 angeschlossen
sind. Der D-Speicher 116 ist über eine Adreßleitung 118 mit einer D-Adreßsteuerung 120 verbunden, die ihrerseits
mit dem Folgesteuer-RAM 60 in Verbindung steht, während
eine Steuerleitung 122 zur Folgesteuerung 114 führt* Die
zwei Gruppen von RAM 32 werden in abwechselnder Folge (über Nachladesteuerung 30) für das Nachladen der A- und B-Speicher
10 und 12 herangezogen, und während eine der
Gruppen nicht mit dem Nachladen beschäftigt ist, wird sie aus einem im D-Speicher 116 vorhandenen Vorrat mit
Prüfdaten wieder aufgefüllt. Der Schaltvorgang des Auffüllens
zwischen den zwei Gruppen wird durch die Auswahlvorrichtung 114 bestimmt, die von der D-Adreßsteuerung
120 gesteuert wird.
Claims (8)
- Patentansprüche1J Vorrichtung zum Erzeugen einer kontinuierlichen Folge von Prüfdaten zum Prüfen von LSI-Schaltungen, welche eine Vielzahl von insbesondere stiftartigen Anschlüssen aufweisen,gekennzeichnetdurcheine Mehrzahl von zum Speichern der Prüfdaten dienenden Speicherelementen (10,12), die jedem der Anschlüsse (14) zugeordnet sind,einen Speicher (34) höherer Kapazität, jedoch geringerer Geschwindigkeit als derjenigen der einzelnen Speicherelemente zum Speichern der Prüfdaten,eine Prüffolge-Steuereinrichtüng (60), die die Prüfdaten wahlweise von einem der Speicherelemente (10,12) zu den Anschlüssen (14) leitet,und eine Nachladeschaltung (30) , die veranlaßt, daß ein Teil der in dem größeren Speicher (34) gespeicherten Prüfdaten auswählbar in eines der Speicherelemente (10,12) nachgeladen wird, das nicht gerade Prüfdaten an die Anschlüsse (14) abgibt.
- 2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die Speicherelemente (10,12) statische RAM und der grössere Speicher (34) einen dynamischen RAM enthält. - 3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der größere Speicher aus mehreren Unterspeichern (32) besteht und eine Schaltanordnung vorhanden ist, mit der zyklisch wiederholt die Unterspeicher (32) mit den nachzuladenden Speicherelementen (10,12) verbindbar und in jedem der Zyklen Adreßinformationen für die Unterspeicher (32) lieferbar sind, wodurch die in den Unterspeichern gespeicherten Prüfdaten verschachtelbar und in die Speicherelemente (10,12) mit einer Geschwindigkeit ladbar sind, die höher als die eigene übertragungsgeschwindigkeit der einzelnen Unterspeicher ist.
- 4. Vorrichtung nach Anspruch 3,
dadurch gekennzeichnet, daß die Speicherelemente (10,12) statische RAM und die Unterspeicher (32) dynamische RAM aufweisen. - 5. Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Unterspeicher (32) in Gruppen angeordnet sind, und daß ein Großspeicher (116) für das Speichern der Prüfdaten eine Schalteinrichtung vorgesehen sind, die den Großspeicher veranlaßt, einen Teil der Prüfdaten selektiv in eine der Gruppen zu laden, die nicht mit der Abgabe von Prüfdaten an die Speicherelemente befaßt ist.
- 6, Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet,daß die Prüfdaten von den Unterspeichern in das Speicherelement mit höherer Geschwindigkeit nachgeladen werden^ als Prüfdaten zu den Anschlüssen geleitet werden.
- 7. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß zwei Speicherelemente vorgesehen sind. - 8. Vorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet durcheine Steuerapparatur, die die Prüffolge-Steuerschaltung und die Nachladeschaltung veranlaßt, abwechselnd Prüfdaten von einem ersten Speicherelement zuzuführen, während in das andere Speicherelement Prüfdaten nachgeladen werden, und in das erste Speicherelement Prüfdaten nachzuladen, wenn von dem anderen Speicherelement die Prüfdaten den Anschlüssen zugeleitet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/309,982 US4451918A (en) | 1981-10-09 | 1981-10-09 | Test signal reloader |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3237224A1 true DE3237224A1 (de) | 1983-05-05 |
DE3237224C2 DE3237224C2 (de) | 1992-04-30 |
Family
ID=23200492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823237224 Granted DE3237224A1 (de) | 1981-10-09 | 1982-10-07 | Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4451918A (de) |
JP (1) | JPS5875078A (de) |
DE (1) | DE3237224A1 (de) |
FR (1) | FR2514529B1 (de) |
GB (1) | GB2108278B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3714770A1 (de) * | 1987-05-04 | 1988-11-24 | Siemens Ag | Verfahren und anordnung zur erzeugung von pruefdaten fuer eine digitale schaltung |
DE4126767A1 (de) * | 1990-10-30 | 1992-05-14 | Teradyne Inc | Schnelle zeitgeberschaltung |
DE4143468C2 (de) * | 1990-10-30 | 2000-03-16 | Teradyne Inc | Schaltungsanordnung zur Erzeugung von Ausgangsimpulsen und Zeitsteuerschaltung für eine Schaltungsprüfvorrichtung |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4517661A (en) * | 1981-07-16 | 1985-05-14 | International Business Machines Corporation | Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit |
US4502127A (en) * | 1982-05-17 | 1985-02-26 | Fairchild Camera And Instrument Corporation | Test system memory architecture for passing parameters and testing dynamic components |
DE3237365A1 (de) * | 1982-10-08 | 1984-04-12 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet |
JPS59161744A (ja) * | 1983-03-04 | 1984-09-12 | Hitachi Ltd | 情報処理装置のスキヤン方式 |
US4622668A (en) * | 1984-05-09 | 1986-11-11 | International Business Machines Corporation | Process and apparatus for testing a microprocessor and dynamic ram |
US4598398A (en) * | 1984-06-22 | 1986-07-01 | Itt Corporation | Test apparatus for PCM/FDM transmultiplexer |
JPS61126482A (ja) * | 1984-11-26 | 1986-06-13 | Yokogawa Electric Corp | デイジタルパタ−ンテスタ |
JPS61126480A (ja) * | 1984-11-26 | 1986-06-13 | Yokogawa Electric Corp | デイジタルパタ−ンテスタ |
US4937827A (en) * | 1985-03-01 | 1990-06-26 | Mentor Graphics Corporation | Circuit verification accessory |
US4727312A (en) * | 1985-12-23 | 1988-02-23 | Genrad, Inc. | Circuit tester |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
JPH0814982B2 (ja) * | 1986-03-10 | 1996-02-14 | 日本電気株式会社 | 半導体記憶装置 |
JPH0746127B2 (ja) * | 1986-05-20 | 1995-05-17 | 三菱電機株式会社 | 半導体試験装置 |
US4730318A (en) * | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
US4876685A (en) * | 1987-06-08 | 1989-10-24 | Teradyne, Inc. | Failure information processing in automatic memory tester |
US4882673A (en) * | 1987-10-02 | 1989-11-21 | Advanced Micro Devices, Inc. | Method and apparatus for testing an integrated circuit including a microprocessor and an instruction cache |
US4875210A (en) * | 1988-01-06 | 1989-10-17 | Teradyne, Inc. | Automatic circuit tester control system |
GB2214314B (en) * | 1988-01-07 | 1992-01-02 | Genrad Ltd | Automatic circuit tester |
US4967412A (en) * | 1988-04-08 | 1990-10-30 | Hewlett-Packard Company | Serial data frame generator for testing telecommunications circuits |
JP2936547B2 (ja) * | 1989-06-16 | 1999-08-23 | 株式会社アドバンテスト | 試験パターン発生器 |
EP0432292A1 (de) * | 1989-12-12 | 1991-06-19 | Advantest Corporation | Prüfer für integrierte logische Schaltungen |
US5225772A (en) * | 1990-09-05 | 1993-07-06 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
US5195097A (en) * | 1990-10-19 | 1993-03-16 | International Business Machines Corporation | High speed tester |
US6286120B1 (en) | 1994-09-01 | 2001-09-04 | Teradyne, Inc. | Memory architecture for automatic test equipment using vector module table |
US6826721B2 (en) | 2001-11-01 | 2004-11-30 | Agilent Technoloiges, Inc. | Data accelerator and methods for increasing data throughput |
KR100914236B1 (ko) * | 2007-06-28 | 2009-08-26 | 삼성전자주식회사 | 테스트 어드레스 생성회로를 가지는 반도체 메모리 장치 및테스트 방법. |
US8295182B2 (en) * | 2007-07-03 | 2012-10-23 | Credence Systems Corporation | Routed event test system and method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4287594A (en) * | 1978-12-23 | 1981-09-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Function test evaluation apparatus for evaluating a function test of a logical circuit |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2905930A (en) * | 1954-05-24 | 1959-09-22 | Underwood Corp | Data transfer system |
GB971247A (de) * | 1962-04-19 | |||
US3311890A (en) * | 1963-08-20 | 1967-03-28 | Bell Telephone Labor Inc | Apparatus for testing a storage system |
US3474421A (en) * | 1965-06-16 | 1969-10-21 | Burroughs Corp | Memory core testing apparatus |
DE1810413B2 (de) * | 1968-11-22 | 1973-09-06 | Siemens AG, 1000 Berlin u. 8000 München | Verfahren zum ausgeben von daten aus einer datenverarbeitungsanlage an externe geraete und zum eingeben von daten von den externen geraeten in die datenverarbeitungsanlage |
US3828319A (en) * | 1969-06-23 | 1974-08-06 | Ipc Service Ltd | Composition system |
US3805243A (en) * | 1971-02-22 | 1974-04-16 | Cogar Corp | Apparatus and method for determining partial memory chip categories |
US3739349A (en) * | 1971-05-24 | 1973-06-12 | Sperry Rand Corp | Digital equipment interface unit |
US3772657A (en) * | 1971-11-30 | 1973-11-13 | Mi2 Inc Columbus | Magnetic tape data handling system employing dual data block buffers |
US3761894A (en) * | 1972-05-12 | 1973-09-25 | Bell Telephone Labor Inc | Partitioned ramdom access memories for increasing throughput rate |
US3781829A (en) * | 1972-06-16 | 1973-12-25 | Ibm | Test pattern generator |
US3832535A (en) * | 1972-10-25 | 1974-08-27 | Instrumentation Engineering | Digital word generating and receiving apparatus |
GB1441817A (en) * | 1973-07-19 | 1976-07-07 | Int Computers Ltd | Data processing apparatus |
US3873818A (en) * | 1973-10-29 | 1975-03-25 | Ibm | Electronic tester for testing devices having a high circuit density |
GB1529842A (en) * | 1975-10-09 | 1978-10-25 | Texas Instruments Ltd | Digital data stores and data storage systems |
DE2615306C2 (de) * | 1976-04-08 | 1982-06-03 | Vereinigte Flugtechnische Werke Gmbh, 2800 Bremen | Meßdatenerfassungs- und Verarbeitungsanlage |
JPS5361234A (en) * | 1976-11-12 | 1978-06-01 | Matsushita Electric Ind Co Ltd | Memory unit |
US4195343A (en) * | 1977-12-22 | 1980-03-25 | Honeywell Information Systems Inc. | Round robin replacement for a cache store |
JPS5847741B2 (ja) * | 1978-03-29 | 1983-10-24 | 日本電信電話株式会社 | パタ−ン発生器 |
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
US4195770A (en) * | 1978-10-24 | 1980-04-01 | Burroughs Corporation | Test generator for random access memories |
US4249173A (en) * | 1979-09-14 | 1981-02-03 | Burroughs Corporation | Logic signals control system |
JPS57131076A (en) * | 1981-02-06 | 1982-08-13 | Hitachi Ltd | Pattern generator for testing high speed lsi |
-
1981
- 1981-10-09 US US06/309,982 patent/US4451918A/en not_active Expired - Lifetime
-
1982
- 1982-10-06 GB GB08228564A patent/GB2108278B/en not_active Expired
- 1982-10-07 DE DE19823237224 patent/DE3237224A1/de active Granted
- 1982-10-08 JP JP57177475A patent/JPS5875078A/ja active Granted
- 1982-10-08 FR FR828216913A patent/FR2514529B1/fr not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4287594A (en) * | 1978-12-23 | 1981-09-01 | Tokyo Shibaura Denki Kabushiki Kaisha | Function test evaluation apparatus for evaluating a function test of a logical circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3714770A1 (de) * | 1987-05-04 | 1988-11-24 | Siemens Ag | Verfahren und anordnung zur erzeugung von pruefdaten fuer eine digitale schaltung |
DE4126767A1 (de) * | 1990-10-30 | 1992-05-14 | Teradyne Inc | Schnelle zeitgeberschaltung |
DE4126767C2 (de) * | 1990-10-30 | 1998-07-16 | Teradyne Inc | Anordnung zur Erzeugung von Signalmustern |
DE4143468C2 (de) * | 1990-10-30 | 2000-03-16 | Teradyne Inc | Schaltungsanordnung zur Erzeugung von Ausgangsimpulsen und Zeitsteuerschaltung für eine Schaltungsprüfvorrichtung |
Also Published As
Publication number | Publication date |
---|---|
FR2514529A1 (fr) | 1983-04-15 |
JPS5875078A (ja) | 1983-05-06 |
FR2514529B1 (fr) | 1989-04-28 |
DE3237224C2 (de) | 1992-04-30 |
JPH0321075B2 (de) | 1991-03-20 |
GB2108278A (en) | 1983-05-11 |
US4451918A (en) | 1984-05-29 |
GB2108278B (en) | 1985-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3237224A1 (de) | Vorrichtung zum erzeugen einer folge von pruefdaten fuer lsi-schaltungen | |
DE3237225C2 (de) | Vorrichtung zum Prüfen elektrischer Schaltungsanordnungen | |
DE2819571C2 (de) | ||
DE3300260C2 (de) | ||
DE3300261C2 (de) | ||
DE2560206C2 (de) | Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE3727551C2 (de) | ||
DE4206286C2 (de) | Speicherzugriffssystem und Verfahren zum Ausgeben eines digitalen Datenstromes | |
DE2646296A1 (de) | Assoziative elektronische schaltungsanordnung aus digitalen prozessoren | |
DE2340547A1 (de) | Digitaler wortgenerator-empfaenger | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE19627820A1 (de) | Speichertestvorrichtung | |
DE2912073C2 (de) | ||
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
DE2427668A1 (de) | Kontrollanordnung fuer eine zeitvielfachkoppeleinrichtung mit zumindest teilweise duplizierten parallelgeschalteten teilkoppelstufen | |
DE112015006089T5 (de) | A/D-Wandler, D/A-Wandler und speicherprogrammierbare Steuerung | |
DE602004007906T2 (de) | Testeinrichtung und einstellverfahren | |
DE19781563C2 (de) | Mustergenerator | |
DE19921756A1 (de) | Speichertestvorrichtung und Datenselektionsschaltkreis | |
DE19963611A1 (de) | Speicherprüfvorrichtung | |
DE69333792T2 (de) | Halbleiteranordnung | |
DE2718593C2 (de) | ||
DE3390313T1 (de) | Ein Verfahren und Vorrichtung zur Prüfung des internen Verbundnetzes zwischen Anschlüssen eines elektrischen Netzwerkes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |