DE3316681A1 - COMPUTER SYSTEM WITH PROGRAM MONITORING DEVICE - Google Patents

COMPUTER SYSTEM WITH PROGRAM MONITORING DEVICE

Info

Publication number
DE3316681A1
DE3316681A1 DE19833316681 DE3316681A DE3316681A1 DE 3316681 A1 DE3316681 A1 DE 3316681A1 DE 19833316681 DE19833316681 DE 19833316681 DE 3316681 A DE3316681 A DE 3316681A DE 3316681 A1 DE3316681 A1 DE 3316681A1
Authority
DE
Germany
Prior art keywords
address
computer system
bus
data bus
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833316681
Other languages
German (de)
Inventor
Masayuki Hirokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3316681A1 publication Critical patent/DE3316681A1/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers

Description

38 62338 623

Mitsubishi Denki Kabushiki Kaisha, Tokyo / JapanMitsubishi Denki Kabushiki Kaisha, Tokyo / Japan

Computersystem mit ProgrammüberwachungsvorrichtungComputer system with program monitoring device

Die Erfindung betrifft ein Computersystem, das zum Steuern einer Datensammelleitung einer CPU eines Mikroprozessors oder dgl. des Computersystems eine Programmüberwachungsvorrichtung aufweist.The invention relates to a computer system which is used to control a data bus of a CPU of a microprocessor or the like. The computer system has a program monitoring device.

Figur 1 zeigt eine herkömmlich verwendete Programmüberwachungsvorrichtung oben erwähnter Art. In Fig. 1 ist die CPU eines Mikrocomputers oder dgl. mit 1 bezeichnet, während eine Adressensammelleitung, an die die Ausgangsdaten der CPU abgegeben werden, mit 2, ein Schalter- oder Verriegelungsregister mit 3, eine Datensammelleitung, an die die Ausgangsdaten des Registers 3 abgegeben werden, mit 4, ein Komparator für den Adressenvergleich mit 5, eine Signalleitung für die Abgabe von Signalen vom Komparator 5 an die CPU 1 mit 6, ein Speicher, in dem ein Arbeitsprogramm und Daten für die CPU 1 gespeichert sind, mit 7 und eine Systemdatensammelleitung, die für die Datenübertragung zwischen der- CPU 1 und dem Speicher 7 dient, mit 8 bezeichnet sind.Figure 1 shows a conventionally used program monitoring device of the type mentioned above. In Fig. 1, the CPU of a microcomputer or the like is denoted by 1, while an address bus, to which the output data of the CPU is sent, with 2, a switch or Locking register with 3, a data bus to which the output data of register 3 are sent, with 4, a comparator for the address comparison with 5, a signal line for the output of signals from the comparator 5 to CPU 1 with 6, a memory in which a work program and data for CPU 1 are stored, with 7 and a system data bus that is used for data transmission between the CPU 1 and the memory 7 serves, are denoted by 8.

Um Befehle auszuführen, gibt die CPU 1 an den Speicher über die Adressensammelleitung 2 zunächst eine Adresse ab. Bei gewöhnlichem Arbeitsablauf gibt der Speicher 7 auf eine Anfrage von der CPU 1 hin einen Befehlscode anIn order to execute commands, the CPU 1 first gives an address to the memory via the address bus line 2 away. In the usual workflow, the memory 7 gives an instruction code to a request from the CPU 1

die Systemdatensammelleitung ab. Aufgrund des Befehlscodes führt die CPU 1 daraufhin die entsprechende gekennzeichnete Operation aus. Die CPU I führt fortwährend und nacheinander derartige Operationen durch.the system data bus. On the basis of the command code, the CPU 1 then executes the corresponding marked Operation off. The CPU I continuously and sequentially performs such operations.

Wenn die Durchführung eines Programms an einer bestimmten Adresse angehalten werden soll, wird diese Adresse in das Register 3 eingeschrieben. Die Adresse, an der die Programmdurchführung angehalten werden soll (nachfolgend als Unterbrechungspunktadresse bezeichnet), wird der Datensammelleitung 4 übergeben. Der Komparator 5 vergleicht dauernd den Inhalt der Adressensammelleitung 2 und der Datensammelleitung 4 miteinander, und wenn diesen Datenworten auf diesen beiden Sammelleitungen Übereinstimmung festgestellt wird, gibt der Komparator 5 ein Koinzidenzsignal auf der Sammelleitung 6 ab, wodurch die CPU 1 von der Tatsache der Übereinstimmung informiert wird. Die CPU 1 stoppt das Programm, das sie gerade durchführt, sobald sie das Koinzidenzsignal empfängt.If the execution of a program is to be stopped at a certain address, this address is entered in the register 3 inscribed. The address at which the program execution is to be stopped (hereinafter referred to as the breakpoint address), the data bus 4 is transferred. The comparator 5 compares continuously the content of the address bus 2 and the data bus 4 with each other, and if these data words If a match is found on these two bus lines, the comparator 5 emits a coincidence signal on the bus 6, thereby informing the CPU 1 of the fact of the match. the CPU 1 stops the program it is currently executing as soon as it receives the coincidence signal.

Die herkömmliche Programmüberwachungsvorrichtung mit dem oben beschriebenen Aufbau hat den Nachteil, daß die in einem von der CPU 1 ausgeführten Programm vorhandenen Adressen nicht mit den Adressen übereinstimmen, die für den Befehlsabruf verwendet werden, sofern die CPU 1 die Befehle im voraus ausliest (wie dies z.B. im Mikrocomputer der Type M5L8086S der Intel Corporation der Fall ist), so daß es unmöglich wird, an einer bestimmten Adresse ein Unterbrechungspunktsignal zu erzeugen. Auch wenn ein Software-Unterbrechungsbefehl abgegeben wird, ist es nicht möglich, den Inhalt an einer gekennzeichneten Adresse eines Programms in einer ROM-Basis wieder einzuschreiben, und es ist auch unmöglich, ein Programm an einer gewünschten Adresse zu stoppen.The conventional program monitoring apparatus with the structure described above has the disadvantage that the in a program executed by the CPU 1 does not match the addresses available for command fetching can be used if the CPU 1 reads out the commands in advance (such as in the microcomputer Type M5L8086S from Intel Corporation is the case), so that it becomes impossible to work on a particular Address to generate a breakpoint signal. Even if a software interrupt command is issued, it is not possible to restore the content to a designated address of a program in a ROM base and it is also impossible to stop a program at a desired address.

S Ο«-, ft ta S Ο «-, ft ta

-5--5-

Mit der Erfindung sollen die vorstehend genannten Mangel herkömmlicher Vorrichtungen beseitigt werden. Speziell liegt der Erfindung die Aufgabe zugrunde, eine Programmüberwachungsvorrichtung zu schaffen, bei der ein spezieller Befehlscode (etwa ein Unterbrechungsbefehl oder dgl.) auf eine ausgewählte Datensammelleitung abgegeben wird, wenn ein Befehl entsprechend einer gekennzeichneten Adresse empfangen wird, und die CPU liest dann diesen speziellen Befehlscode und führt ihn aus. Die Tatsache, daß die gekennzeichnete Operation fertig durchgeführt ist, wird extern mitgeteilt.The invention is intended to address the above-mentioned deficiencies conventional devices can be eliminated. In particular, the invention is based on the object of a program monitoring device to create in which a special command code (such as an interrupt command or the like.) is issued on a selected data bus when a command corresponding to a designated address is received, and the CPU then reads and executes that particular instruction code. The fact that the The marked operation has been completed is communicated externally.

Die Zeichnung stellt im einzelnen folgendes dar:The drawing shows in detail the following:

Fig. T ein Blockdiagramm einer herkömmlichen Programmüberwachungsvorrichtung ;Figure T is a block diagram of a conventional program monitoring apparatus ;

Fig. 2 ein Blockdiagramm einer bevorzugten Ausführungsform der erfindungsgemäßen Programmüberwachungs-. .-■ . vorrichtung;2 shows a block diagram of a preferred embodiment of the program monitoring system according to the invention. .- ■. contraption;

Fig. 3 ein Blockdiagramm einer zweiten Ausführungsform der erfindungsgemäßen Vorrichtung; undFig. 3 is a block diagram of a second embodiment the device according to the invention; and

Fig. 4 das Blockdiagramm einer weiteren Ausführungsform der Vorrichtung nach der Erfindung.4 shows the block diagram of a further embodiment of the device according to the invention.

Figur 2 zeigt ein bevorzugtes Ausführungsbeispiel eines Computersystems mit Programmüberwachungsvorrichtung gemäß der Erfindung. Die mit den Ziffern 1-8 gekennzeichneten Teile stimmen mit denen aus der Fig. 1 überein. Das Register 3 wird dazu verwendet, eine Unterbrechungspunktadresse zu speichern, und kann eine Flip-Flop-Vorrichtung, vorzugsweise der Typenbezeichnung M74LS373P sein, die gleichzeitig acht Bits speichern kann. Der Komparator 5FIG. 2 shows a preferred exemplary embodiment of a computer system with a program monitoring device according to FIG the invention. The parts marked with the numbers 1-8 correspond to those from FIG. That Register 3 is used to store a breakpoint address and can be a flip-flop device, preferably of the type designation M74LS373P, which can store eight bits at the same time. The comparator 5

wird zum Vergleich der Ausgangsdaten des Registers 3 mit einer Adressensammelleitung 2 benützt, wobei er bei Übereinstimmung ein Koinzidenzsignal abgibt. Es ist vorzugsweise ein Element des Typs M74LS688P, das gleichzeitig 8 Bits speichern kann. Der Speicher 7, der für das Speichern von Programmen und Daten dient und einen Arbeitsabschnitt enthält, kann aus Standard-IOSpeichern bestehen. Ein ROM, z.B. ein M5L2 764K, wird für den Programmbereich und ein RAM, z.B. ein M58725P, für den Arbeitsbereich und den Datenbereich benützt.is used to compare the output data of register 3 is used with an address bus line 2, where it emits a coincidence signal if they match. It is preferably an element of type M74LS688P that can store 8 bits at the same time. The memory 7, which is used for the Saving programs and data and containing a work section can consist of standard IOS memories. A ROM such as an M5L2 764K is used for the program area and a RAM such as an M58725P is used for the work area and uses the data area.

Mit 9 ist eine Signalleitung am Ausgang des Komparators 5 bezeichnet, während ein Register 10 einen bestimmten Befehlscode speichert und vom Register 10 eine Datensammelleitung 11 abgeht; ein Multiplexer 12 schaltet zwischen der Datensammelleitung 11 und der Systemdatensammelleitung 8 aufgrund des Ausgangssignals vom Komparator 5. Der Multiplexer 12 dient zur Auswahl und zum Hervorbringen einer von zahlreichen Eingangsleitungen. Die Auswahl kann durch ein Steuersignal bewirkt werden. Der Multiplexer 12 kann auf derselben Sammelleitung seine zahlreichen Ausgänge anordnen und jeweils einen ausgewählten Ausgang aktivieren, während die übrigen so lange taub sind. Auf diese Weise kann nur eine ausgewählte Ausgangsleitung die Sammelleitung benützen. Ähnlich wie das Register 3 dient auch das Register 10 dazu, bestimmte Daten zu speichern, und kann z.B. ein M74LS373P-Element oder vorzugsweise ein rücksetzbares Element, wie M74LS273 sein.A signal line at the output of the comparator 5 is denoted by 9, while a register 10 has a specific one Saves instruction code and a data bus 11 branches off from register 10; a multiplexer 12 switches between the data bus 11 and the system data bus 8 based on the output signal from the comparator 5. The multiplexer 12 is used to select and produce one of numerous input lines. the Selection can be effected by a control signal. The multiplexer 12 can be on the same bus Arrange numerous outputs and activate one selected output each while the others continue for as long are deaf. In this way, only a selected output line can use the manifold. Similar to that Register 3 is also used for register 10, certain To store data, and can e.g. be an M74LS373P element or preferably a resettable element such as M74LS273.

Die so aufgebaute Vorrichtung funktioniert folgendermaßen. Wenn die CPU 1 ein Programm durchführt, verbindet der Multiplexer 12 die CPU 1 mit dem Speicher 7 über die Systemsammelleitung 8, so daß die CPU 1 zum Inhalt des Speichers 7 Zugriff hat. Wenn in das Register 3 ein Unterbrechungspunkt eingegeben ist, vergleicht derThe device thus constructed functions as follows. When the CPU 1 executes a program, connects the multiplexer 12 the CPU 1 with the memory 7 via the system bus 8, so that the CPU 1 to the content of the memory 7 has access. If a breakpoint is entered in register 3, it compares

Komparator 5 den Inhalt der Adressensammelleitung mit dem Inhalt der Datensammelleitung 4. Wenn die CPU eine Adresse ausgibt, die gleich der Adresse des Unterbrechungspunktes ist, sind der Inhalt der Adressensammelleitung 2 und der Inhalt der Datensammelleitung 4 gleich, so daß auf der Ausgangssignalleitung 9 des Komparators 5 ein Adressenkoinzidenzsignal auftritt. Erhält der Multiplexer dieses Signal, so wird statt der Systemdatensammelleitung die Datensammelleitung 11 mit der CPU 1 verbunden. Die CPU 1 erhält dann den Inhalt aus dem Register 10 (Befehlscode) anstelle des Inhaltes vom Speicher 7.Comparator 5 the content of the address bus with the content of the data bus 4. If the CPU has a Outputs an address that is equal to the address of the breakpoint are the contents of the address bus 2 and the content of the data bus 4 are the same, so that on the output signal line 9 of the Comparator 5 an address coincidence signal occurs. If the multiplexer receives this signal, the System data bus, the data bus 11 is connected to the CPU 1. The CPU 1 then receives the content from register 10 (command code) instead of the content of memory 7.

Die Systemdatensammelleitung 8 ist somit zur Befehlsaufnähme umgeschaltet, und die Unterbrechungspunktadresse wird auf die Sammelleitung abgegeben, so daß auch dann, wenn die Unterbrechungspunktadresse eine ROM-Adresse ist, die Operationen durchgeführt werden, als wenn das Programm erneut eingeschrieben wäre. Durch Einschreiben eines Software-Unterbrechungsbefehlscode in das Register 10 kann,, wenn die CPU 1 den Befehl an der Unterbrechungspunktadresse ausführt, eine Software-Unterbrechung oder dgl. durchgeführt werden, wodurch es möglich wird, nach außen hin die Tatsache kundzutun, daß die Programmdurchführungsadresse gleich der Unterbrechungspunktadresse ist und daß eine Unterbrechung stattgefunden hat.The system data bus line 8 is thus for receiving commands toggled, and the breakpoint address is output on the bus, so that even then, if the breakpoint address is a ROM address, the operations are performed as if the Program would be re-enrolled. By writing a software interrupt code in the Register 10 can, when the CPU 1 receives the instruction at the breakpoint address executes, a software interrupt or the like. Performed, thereby making it possible is to announce to the outside the fact that the program execution address is equal to the breakpoint address and that an interruption has occurred.

Wenngleich die Unterbrechungspunktadresse und der besondere Befehlscode von außen her in die Register 3 und 10 eingegeben worden sind, kann auch die Systemdatensammelschiene mit dem Register 3 und dem Multiplexer 12 verbunden sein, wie dies in Fig. 3 dargestellt ist, wobei dieselbe Wirkung wie bei dem erstbeschriebenen Ausführungsbeispiel eintritt.Even if the breakpoint address and the special command code are entered into register 3 and 10 have been entered, the system data bus be connected to the register 3 and the multiplexer 12, as shown in FIG with the same effect as in the first embodiment described.

Beim erstbeschriebenen Ausführungsbeispiel ist der Befehlscode vom Register 3 ein Unterbrechungsbefehl, doch kann es sich auch um einen EIN/AUS-Befehl oder einen Speicherschreibbefehl handeln, und die Vorrichtung kann so angeordnet sein, daß ein Adressendekodierer 13 mit der Adressensammelleitung 3 verbunden ist, wie in Fig. 4 dargestellt. Tritt beim letzteren Fall Übereinstimmung der Adressen auf, gibt der Adressendekodierer 13 ein Ausgangssignal auf der Signalleitung 6 ab. Der Adressendekodierer 13 hat die Aufgabe festzustellen, ob der Adressenwert mit der gekennzeichneten Adresse übereinstimmt und für den Fall ein Ausgangssignal zu erzeugen. Der Adressendekodierer 13 hat also eine Funktion, die durch Kombinieren des Registers 3 und des Komparators 5 entsteht. Gewöhnlich ist der Vergleich sehr konstant, so daß in den meisten Fällen der Adressendekodierer aus einer Kombination von Gattern ohne Verwendung irgendeines Registers aufgebaut sein kann.In the first described embodiment is the Command code from register 3 is an interrupt command, but it can also be an ON / OFF command or act a memory write command, and the device may be arranged to have an address decoder 13 is connected to the address bus 3, as shown in FIG. Occurs in the latter case If the addresses match, the address decoder 13 outputs an output signal on the signal line 6 away. The address decoder 13 has the task of determining whether the address value with the designated address matches and generate an output signal in the event. The address decoder 13 thus has one Function created by combining register 3 and comparator 5. The comparison is common very constant, so that in most cases the address decoder consists of a combination of gates without Using any register.

Gemäß der Erfindung ist also eine Programmüberwachungsvorrichtung so aufgebaut, daß die Systemdatensammelleitung umgeschaltet wird und die CPU einen speziellen gekennzeichneten Befehl ausliest, wenn aus dem Speicher der Inhalt einer Unterbrechungspunktadresse übernommen wird. Der Vorteil dieser Vorrichtung besteht darin, daß auch dann, wenn die CPU eine Befehlsvorausauslesefunktion hat und daß ein Programm im ROM ausgeführt wird, der gewünschte Unterbrechungsvorgang stets richtig durchgeführt wird. Es ist außerdem nicht erforderlieh, den Zustand der CPU extern zu beobachten, so daß die Schaltung einen einfachen Aufbau haben und die Vorrichtung billig hergestellt werden kann.According to the invention, a program monitoring device is so constructed that the system data bus is toggled and the CPU reads a special flagged instruction if from memory the content of a breakpoint address is accepted. The advantage of this device is that that even when the CPU has an instruction prefetch function and that a program is executed in the ROM the desired interrupt procedure is always carried out correctly. It is also not necessary to observe the state of the CPU externally so that the circuit and the device can be simple can be manufactured cheaply.

LeerseiieBlank

Claims (5)

38 62338 623 Mitsubishi Denki Kabushiki Kaisha
Tokyo / Japan
Mitsubishi Denki Kabushiki Kaisha
Tokyo / Japan
Computersystem mit ProgrammüberwachungsvorrichtungComputer system with program monitoring device _P_a_t_e_n_t_a_n_s_p_r_ü_c_h e__P_a_t_e_n_t_a_n_s_p_r_ü_c_h e_ / 1J Computersystem mit einer Programmüberwachungsvorrichtung zum Unterbrechen des Arbeitsablaufs an einer bestimmten Unterbrechungsadresse mit einem Zentralprozessor, einer Systemdatensammelleitung, einer Systemadreßsammelleitung und Mitteln zum Speichern eines bestimmten Befehlscodes, gekennzeichnet durch einen Speicher zur Zuführung von Befehlscodedaten zur Zentralprozessoreinheit (1) in Abhängigkeit von den der Zentralprozessoreinheit auf der Adressensammelleitung zugeführten Adressen, und Mittel zur wahlweisen Verbindung der Zentralprozessoreinheit über die Systemdatensammelleitung mit einem bestimmten Speicher und Mittel zum Speichern des vorbestimmten Befehlscodes, wobei der ausgewählte Speicher und die Mittel zum/ 1 J Computer system with a program monitoring device for interrupting the work flow at a certain interruption address with a central processor, a system data bus, a system address bus and means for storing a certain instruction code, characterized by a memory for supplying instruction code data to the central processing unit (1) depending on the Central processing unit on the address bus, and means for selectively connecting the central processing unit over the system data bus to a particular memory and means for storing the predetermined instruction code, the selected memory and the means for ^5 Speichern des vorbestimmten Befehlscodes entsprechend einer Adresse auf der Systemadressensammelleitung bestimmt sind.^ 5 Save the predetermined command code accordingly an address on the system address bus.
2. Computersystem nach Anspruch 1 , dadurch gekennzeichnet, daß die ausgewählt kuppelnden Ein-2. Computer system according to claim 1, characterized in that that the selected coupling richtungen einen mit der Systemdatensammelleitung verbundenen Multiplexer und Komparatormittel zum Vergleichen einer vorbestimmten Unterbrechungsadresse mit auf der Systemadressensammelleitung vorhandenen Adressen aufweisen, wobei ein Ausgangsssignal des !Comparators auf einem Auswahlsteuereingang des Multiplexers zugeführt wird.directions a multiplexer connected to the system data bus and comparator means for comparison a predetermined interrupt address with existing on the system address bus Have addresses, an output signal of the comparator on a selection control input of the multiplexer is fed. 3. Computersystem nach Anspruch 2, gekennzeichnet durch Registermittel zum Speichern der vorbestimmten Unterbrechungsadresse.3. Computer system according to claim 2, characterized by register means for storing the predetermined Interrupt address. 4. Computersystem nach Anspruch 3, dadurch gekennzeichnet , daß die Eingabeöffnung der Registermittel mit der Systemdatensammelleitung verbunden ist.4. Computer system according to claim 3, characterized that the input port of the register means is connected to the system data bus. 5. Computersystem nach Anspruch 3, dadurch gekennzeichnet , daß ein Adressendekodierer mit seinem Eingang mit der Systemadressensammelleitung und mit seinem Ausgang mit einem Unterbrechungseingang der Zentralprozessoreinheit verbunden ist.5. Computer system according to claim 3, characterized that an address decoder with its input to the system address bus and with its output is connected to an interrupt input of the central processing unit.
DE19833316681 1982-05-12 1983-05-06 COMPUTER SYSTEM WITH PROGRAM MONITORING DEVICE Ceased DE3316681A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57081981A JPS58197553A (en) 1982-05-12 1982-05-12 Program monitor

Publications (1)

Publication Number Publication Date
DE3316681A1 true DE3316681A1 (en) 1983-11-17

Family

ID=13761654

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833316681 Ceased DE3316681A1 (en) 1982-05-12 1983-05-06 COMPUTER SYSTEM WITH PROGRAM MONITORING DEVICE

Country Status (3)

Country Link
US (1) US4742452A (en)
JP (1) JPS58197553A (en)
DE (1) DE3316681A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0280890A2 (en) * 1987-02-04 1988-09-07 Sharp Kabushiki Kaisha System and method for detecting the execution of an instruction in a central processing unit

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197141A (en) * 1988-01-30 1993-03-23 Nec Corporation Software controlled method of issuing hardware control commands to memory controller from prefetch unit by combining request code and address specified in program instructions
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
JPH03231320A (en) * 1990-02-06 1991-10-15 Mitsubishi Electric Corp Microcomputer system
JP2505950B2 (en) * 1991-05-13 1996-06-12 インターナショナル・ビジネス・マシーンズ・コーポレイション Hardware support break point system
US5423008A (en) * 1992-08-03 1995-06-06 Silicon Graphics, Inc. Apparatus and method for detecting the activities of a plurality of processors on a shared bus
JP2513417B2 (en) * 1993-07-05 1996-07-03 日本電気株式会社 Information processing device
US5692199A (en) * 1993-10-28 1997-11-25 Elonex I.P. Holdings, Ltd. Personal digital assistant module having a host interconnect bus without an interrupt line and which handles interrupts as addresses associated with specific interrupts in memory
JPH07334450A (en) * 1994-06-10 1995-12-22 Mitsubishi Denki Semiconductor Software Kk Interface device
JP4837247B2 (en) * 2003-09-24 2011-12-14 パナソニック株式会社 Processor
US6961280B1 (en) 2003-12-08 2005-11-01 Altera Corporation Techniques for implementing address recycling in memory circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559183A (en) * 1968-02-29 1971-01-26 Ibm Instruction sequence control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551895A (en) * 1968-01-15 1970-12-29 Ibm Look-ahead branch detection system
US3909802A (en) * 1974-04-08 1975-09-30 Honeywell Inf Systems Diagnostic maintenance and test apparatus
US4099230A (en) * 1975-08-04 1978-07-04 California Institute Of Technology High level control processor
US4038643A (en) * 1975-11-04 1977-07-26 Burroughs Corporation Microprogramming control system
US4003033A (en) * 1975-12-22 1977-01-11 Honeywell Information Systems, Inc. Architecture for a microprogrammed device controller
JPS52120640A (en) * 1976-04-02 1977-10-11 Toshiba Corp Micro program control system
US4179737A (en) * 1977-12-23 1979-12-18 Burroughs Corporation Means and methods for providing greater speed and flexibility of microinstruction sequencing
JPS5557960A (en) * 1978-10-25 1980-04-30 Nissin Electric Co Ltd Debugging system
US4245304A (en) * 1978-12-11 1981-01-13 Honeywell Information Systems Inc. Cache arrangement utilizing a split cycle mode of operation
JPS55121555A (en) * 1979-03-13 1980-09-18 Sanyo Electric Co Ltd Program control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559183A (en) * 1968-02-29 1971-01-26 Ibm Instruction sequence control

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hinz, H.C., et.al., Programm Interruption by Instruction Address Monitoring, in: IBM Technical Disclosure Bulletin, Vol. 13, No. 4, September 1970, S. 974 und 975 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0280890A2 (en) * 1987-02-04 1988-09-07 Sharp Kabushiki Kaisha System and method for detecting the execution of an instruction in a central processing unit
EP0280890A3 (en) * 1987-02-04 1990-08-22 Sharp Kabushiki Kaisha System for detecting the execution of an instruction in a central processing unit

Also Published As

Publication number Publication date
US4742452A (en) 1988-05-03
JPS58197553A (en) 1983-11-17

Similar Documents

Publication Publication Date Title
EP0687363B1 (en) Process for testing electronic controllers
EP0011685B1 (en) Programmable memory protection arrangement for microprocessors and circuitry with such an arrangement
CH654943A5 (en) TESTING DEVICE FOR MICRO PROGRAMS.
DE2844357A1 (en) MEMORY EXPANSION
DE1275800B (en) Control unit for data processing machines
DE1181460B (en) Electronic number calculator
DE19539353A1 (en) Programmable monitor for industrial device using stored sequence program
DE3316681A1 (en) COMPUTER SYSTEM WITH PROGRAM MONITORING DEVICE
DE3027734A1 (en) FOLLOW-UP CONTROL DEVICE
DE2758023B2 (en) Connection circuit for an input / output interface of a data processing system
DE2064383C3 (en) Data processing system with several central processing devices
DE3811658C2 (en)
DE2336020B2 (en) ADDRESS CALCULATION CIRCUIT FOR PARITY ERROR CORRECTION PROGRAMS
DE19543411C2 (en) Analog to digital converter device
DE102017005608B4 (en) Numerical control and variable determination methods
EP0130269A2 (en) Stored program control
DE3121046A1 (en) ARITHMETIC LOGIC UNIT WITH BIT MANIPULATION
DE1499840B2 (en) Error checking device for a data processing system
DE10213860A1 (en) Programmable control
DE2723706A1 (en) DEVICE FOR ADDRESS COMPARISON
DE2817536C2 (en)
DE2343501C3 (en) Control circuit for at least one computer system with several registers intended for the implementation of input / output programs
DE1549486A1 (en) Method for data transmission between at least one central processing unit and several external memories
EP0151810B1 (en) Method and circuit arrangement for testing a program in data processing systems
DE3242631C2 (en)

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G06F 11/28

8131 Rejection