DE3335145C2 - - Google Patents
Info
- Publication number
- DE3335145C2 DE3335145C2 DE3335145A DE3335145A DE3335145C2 DE 3335145 C2 DE3335145 C2 DE 3335145C2 DE 3335145 A DE3335145 A DE 3335145A DE 3335145 A DE3335145 A DE 3335145A DE 3335145 C2 DE3335145 C2 DE 3335145C2
- Authority
- DE
- Germany
- Prior art keywords
- microprocessor
- memory
- phase
- request signal
- clock pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/18—Applying electric currents by contact electrodes
- A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
- A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
- A61N1/372—Arrangements in connection with the implantation of stimulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Description
Die Erfindung betrifft eine Energiesparschaltung für ein
Mikroprozessorsystem nach dem Oberbegriff des Anspruchs 1.
Eine derartige Energiesparschaltung ist aus der DE-OS 28 51
628 bekannt.
Zu den zahlreichen Verwendungszwecken von miniaturisierten
elektronischen Datenverarbeitungsgeräten, die allgemein als
Mikroprozessoren bezeichnet werden, gehört die Steuerung von
in implantierten medizinischen Geräten vorgesehenen Schal
tungsanordnungen zur Überwachung und Diagnose. Für diesen Zweck
sind Mikroprozessoren besonders zweckmäßig, weil sie relativ
leicht und klein sind. Jeder Mikroprozessor hat jedoch einen
bestimmten Energieverbrauch, der von der Verarbeitungsfunktion
des Mikroprozessors abhängt. Dabei werden als Verarbeitungs
funktion die Übertragung von Daten in und aus verschiedenen
Registern des Mikroprozessors und von diesem durchgeführte
Rechen- oder logische Operationen bezeichnet. Mikroprozessoren
von implantierten medizinischen Geräten werden gewöhnlich von
einer Batterie mit Energie gespeist. Wenn die Batterie ver
braucht ist, muß sie in einer Operation ausgetauscht werden,
damit der Mikroprozessor seine elektrischen Funktionen wei
terhin ausführen kann.
Man kann die vorstehend angesprochenen Schwierigkeiten
natürlich dadurch vermindern, daß in dem Mikroprozessor
eine Logikschaltung mit minimalem Energiebedarf verwendet
wird und/oder besonders langlebige Batterien verwendet werden.
Die auf diese Weise erzielbaren Vorteile sind jedoch durch
die derzeit erhältlichen Festkörper-Logikschaltungen und
Batterien begrenzt.
Man kann die Lebensdauer der Stromquelle für den Mikropro
zessor auch dadurch verlängern, daß die Stromzufuhr zu be
stimmten Stromkreisen in bestimmten Zeiträumen unterbrochen
wird, in denen diese Stromkreise nicht benötigt werden. Bei
einer mikroprozessorgesteuerten Einrichtung, beispielsweise
einer Datenerfassungseinrichtung, ist diese Maßnahme jedoch
nicht immer anwendbar, weil für interne organisatorische
Aufgaben ein Dauerbetrieb für Zeitnehmer-, Datenerfassungs-
und andere Überwachungs- und Steuerfunktionen erforderlich
ist. Ferner müssen manche für den Betrieb des Mikroprozessors
wesentlichen Logikschaltungen, beispielsweise aktive Spei
cher, wiederholt aufgefrischt werden, damit die darin ge
speicherten Daten ihre Gültigkeit behalten. Für Auffrischungs
vorgänge ist eine ununterbrochene Stromzufuhr erforderlich,
die nicht vorübergehend unterbrochen werden kann. Man kann
jedoch eine beträchtliche Energiemenge einsparen, wenn man
den Prozessor im Ruhezustand desaktiviert, beispielsweise
zwischen Übertragungen von Speicherdaten oder zwischen der
Ausführung von Befehlen. Gewöhnlich ist jedoch in einem
Datenverarbeitungssystem der Mikroprozessor die einzige
Einrichtung, durch die alle anderen Einrichtungen, bei
spielsweise Peripheriegeräte und Speicher, gesteuert werden.
Aus diesem Grunde wird der Mikroprozessor gewöhnlich nicht
ausgeschaltet, weil sonst die Synchronisierung mit den an
deren Einrichtungen verlorengehen könnte.
Aus der DE-OS 29 11 998 ist eine Stromversorgung für einen
wenigstens einen Verbraucher steuernden Mikroprozessor
durch Steuersignale bekannt, bei dem die Versorgung des
Mikroprozessors mit Hilfe eines Schalters in Abhängigkeit
von einem Steuersignal unterbrochen wird. Der Mikropro
zessor wird nach der Unterbrechung wiederum mit Hilfe
eines Steuersignals über den Schalter mit einer Versorgungs
quelle zur Stromversorgung verbunden.
Aus der deutschen Zeitschrift "Elektronik" Heft 10 vom
21. 5. 1982, Seiten 69 bis 72, ist es bekannt, die Taktver
sorgung eines Mikroprozessorsystems zu Energiesparzwecken
zu unterbrechen.
Aufgabe der Erfindung ist es daher, eine Energiesparschal
tung nach dem Oberbegriff des Anspruchs 1 zu schaffen, die
den Energieverbrauch eines Mikroprozessorsystems beträcht
lich reduziert.
Erfindungsgemäß wird diese Aufgabe durch die kennzeichnenden
Merkmale des Anspruchs 1 gelöst.
Ein Phasendetektor, dem
die Taktimpulse des Taktgebers und ein Synchronisations
signal des Mikroprozessors zugeführt werden, erzeugt ein
Phasenimpulssignal bei einer vorbestimmten Phase jedes Be
fehlszyklus des Mikroprozessors. Die synchron arbeitende
Logikschaltung unterbricht in Abhängigkeit vom Phasenimpuls
signal und dem Austastanforderungssignal die Übertragung der
Taktimpulse vom Taktgeber zum Mikroprozessor und nimmt in
Abhängigkeit vom Phasenimpulssignal und dem Auftastanfor
derungssignal die Übertragung der Taktimpulse vom Taktgeber
zum Mikroprozessor wieder auf. Es ist also möglich, dem
Mikroprozessor zeitweise keine Taktimpulse zuzuführen,
wodurch während dieser Zeit der Mikroprozessor beträcht
lich weniger Energie verbraucht.
Vorteilhafte Weiterbildungen der Erfindung sind in den
Unteransprüchen beschrieben.
Zum besseren Verständnis der Erfindung wird ein Ausführungs
beispiel derselben nachstehend anhand der Zeich
nungen beschrieben. In diesen zeigt
Fig. 1 ein Blockschema einer Energiesparschaltung
gemäß der Erfindung,
Fig. 2 ein Impulsdiagramm der Energiesparschaltung
gemäß Fig. 1 und
Fig. 3 ein ausführliches Schaltschema der Schaltung
gemäß Fig. 1.
Wie vorstehend beschrieben wurde, wird mit der
Erfindung der Vorteil erzielt, daß der Energieverbrauch
eines Mikroprozessors vermindert wird, der in einem System
mit einem begrenzten Energievorrat arbeitet, beispiels
weise in einem implantierten medizinischen Gerät. Die
Erfindung beruht auf der Erkenntnis, daß der Leistungsver
brauch auch eines Mikroprozessors stark davon abhängt, ob
sich der Mikroprozessor in einem statischen oder in einem
dynamischen Betriebszustand befindet. Dies gilt besonders
für Mikroprozessoren 1802.
In den Fig. 1 und 2 sind ein Blockschalt
schema und ein Impulsdiagramm einer Anordnung dargestellt,
mit der der Erfindungsgedanke verwirklicht werden kann.
Eine synchron arbeitende Austast-Logikschaltung 12 legt
an die Leitung 30 ein Signal CLK EN an, wenn
sich der Mikroprozessor 15 in seinem
aktiven, dynamischen Betrieb befindet, und während die
Schaltung 12 im Ruhezustand des Mikroprozessors dieses
Signal CLK EN nicht abgibt. Bei angelegtem Signal CLK EN
gibt das UND-Glied 14 von einem Taktgeber 17 kommende
Taktsignale direkt an den Takteingang CK des Mikropro
zessors 15 ab. Unter Steuerung durch diese Taktsignale
verarbeitet der Mikroprozessor 15 Daten, die zwischen dem
Mikroprozessor 15, dem Speicher 11 und Peripherieeinrich
tungen 21 übertragen werden. An den Speicher 11 ist ein
Prozessorbus 13 angeschlossen, mit dem die Peripherieein
richtungen durch den Peripheriebus 20 verbunden sind.
Der Speicher 11 ist gewöhnlich ein Speicher für wahlfreien
Zugriff mit Adressenleitungen und Datenleitungen, könnte
aber auch ein Speicher anderer Art sein. Der Peripheriebus
20 dient normalerweise zum Übertragen von Signalen von
Datenerfassungssonden.
Bei der beabsichtigten Verwendung des Mikro
prozessors 15 in einem implantierten medizinischen Gerät
werden ungefähr 90% der von dem Mikroprozessor ver
brauchten Energie für den Speicherzugriff und für Daten
übertragungen zwischen den mit den Bussen 13 und 20 ver
bundenen Einrichtungen benötigt. Es gibt jedoch Zeiten,
in denen der Mikroprozessor 15 nicht für eine Verarbeitung
oder Übertragung von Daten verwendet wird, so daß dann
keine Energie zum Fortschalten seiner internen Register
und Recheneinheiten benötigt wird. Dies kann beispielsweise
der Fall sein, wenn eine der Peripherieeinrichtungen 21
Daten erfaßt und durch Abtastung erhaltene Daten in den
Speicher 11 einschreibt, damit diese Daten später von dem
Mikroprozessor 15 verarbeitet werden können. In der bevor
zugten Ausführungsform erfolgt eine derartige Übertragung,
wenn die Datenleitungen des Prozessors von dem Bus 13
logisch getrennt sind, so daß die Adressenleitungen und
Datenleitungen des Speichers 11 frei sind.
Im Betrieb überwacht ein Phasendetektor 10
die Betriebsphasen des Mikroprozessors während dessen
Befehlszyklus. In dem bevorzugt verwendeten Mikroprozessor
1802 umfaßt jeder Befehlszyklus acht Schritte oder Phasen,
die acht Taktimpulsen des Taktgebers 17 entsprechen. Der
Phasendetektor 10 überwacht die Taktimpulse 16 des Takt
gebers 17 und ein von dem Mikroprozessor 15 abgegebenes
Synchronsignal 18, das während einer der acht Phasen des
Betriebszyklus des Mikroprozessors 15 auftritt. Synchron
mit den Taktimpulsen und den Synchronimpulsen gibt der
Phasendetektor 10 an den Bus 20 eine Folge von Informations
signalen ab, durch die die Peripherieeinrichtungen In
formationen hinsichtlich des Befehlszyklus erhalten, den
der Mikroprozessor 15 gerade durchführt. Der Phasendetektor
10 gibt ferner einen Ein- und Ausschalt-Phasenimpuls SSPP
über den Leiter 22 an eine synchron arbeitende Ein- und
Ausschaltlogik 12 ab. Der Impuls SSPP wird während einer
vorherbestimmten Phase des Befehlszyklus des Mikropro
zessors 15 ebenfalls synchron mit den Taktimpulsen des
Taktgebers 17 erzeugt. Beim Auftreten des Impulses SSPP
haben die Datenleitungen des Mikroprozessors einen hohen
Widerstand, so daß die Peripherieeinrichtungen erforderli
chenfalls Zugriff zu dem Speicherbus haben können, während
sich der Mikroprozessor im Ruhezustand befindet, wie vor
stehend erläutert wurde.
Beim Auftreten des Impulses SSPP kann ferner
die synchron arbeitende Ein- und Austast-Logikschaltung
12 auf ein Austast-Anforderungssignal STOP oder ein
Auftast-Aufforderungssignal START ansprechen, das an den
Leiter 24 bzw. 26 angelegt wird. Das Signal START oder
STOP kann von dem Mikroprozessor 15 abgegeben werden,
beispielsweise wenn er eine Programmunterbrechung bewirkt
oder eine Übertragung von oder zu dem Speicher vollständig
durchgeführt hat. Auf Grund eines Signals STOP bewirkt
die Schaltung 12, daß die Abgabe des Signals CLK EN an
die Leitung 30 beim Auftreten des nächsten Impulses SSPP
unterbrochen wird. Bei im Ruhezustand befindlichem Prozessor
bewirkt die Logikschaltung 12 auf Grund des über die
Leitung 24 angelegten Signals START, daß bei der Abgabe
des nächsten Impulses SSPP durch den Phasendetektor 22
das Signal CLK EN wieder an die Leitung 30 angelegt wird.
Durch den Phasendetektor 10 wird somit gewährleistet, daß
der Mikroprozessor 15 synchron mit der gewünschten Phase
seines Befehlszyklus in den Ruhezustand bzw. in den
aktiven Zustand übergeht, beispielsweise wenn der Mikro
prozessor 15 von dem Bus 13 funktionell getrennt ist.
Vor der Funktion der Schaltung 12 bewirkt ein
Rücksetzsignal RESET, daß alle Signalspeicher und Schalt
glieder in der synchron arbeitenden Auf- und Austast-Logik
schaltung 12 den Ausgangszustand einnehmen. Infolgedessen
gelangt beim ersten Einschalten des den Mikroprozessor
enthaltenden Systems die Schaltung 12 in einen betriebs
fähigen Zustand.
Die Fig. 3 ist ein ausführliches Schalt
schema der synchron arbeitenden Taktunterbrechungsschaltung
12 und der Phasendetektorschaltung 10, die soeben anhand
der Fig. 1 beschrieben wurden. Der Phasendetektor 10
enthält eine Schaltung 34 mit einem Oktalzähler, bei
spielsweise einem Ringzähler, und einem Dekoder. Diese
Schaltung 34 wird auf Grund jedes von dem Taktgeber 17
(Fig. 1) kommenden Taktimpulses um eine Bitposition
fortgeschaltet. Auf Grund der Taktimpulse erzeugt die
Dekoderschaltung 34 jeweils nach dem Zählen von acht
Impulsen bzw. jedem Eintreffen eines Zählbits in der
Position "eins" in dem Ringzähler 34 einen Impuls SSPP.
In der Phase "eins" haben die Adressen- und Daten-Ein-
und Ausgabeleitungen des Mikroprozessors einen hohen
Widerstand. Zu Beginn jedes Befehlszyklus des Mikropro
zessors 15 gibt dieser ein Signal SYNC in Form eines
Zeitpumpuses "B" (TBP) an den Eingang des UND-Gliedes 36
ab, an dessen anderen Eingang der Taktgeber 17 Taktimpulse
anlegt, so daß der Dekoder 34 synchron mit einem dieser
Taktimpulse in seinen Ausgangszustand zurückgesetzt wird.
Zur Abgabe eines Anforderungssignals über
die Leitung 24 besitzt die synchron arbeitende Auf- und
Austast-Logikschaltung 12 ein ODER-Glied 38, das auf
verschiedene Steuersignale anspricht, beispielsweise auf
ein Unterbrechungssignal INT und auf Signale DMA IN und
DMA OUT, welche die Übertragung von Signalen in den und
von dem Speicher 11 für wahlfreien Zugriff einleiten
und beenden. Die Logikschaltung 12 enthält ferner ein
UND-Glied 46, das zur Abgabe einer Austastenforderung
über die Leitung 26 an den Prozessor 15 auf verschiedene
von Peripherieeinheiten kommende Vollzugssignale ansprechen
kann, beispielsweise auf ein Signal CPU DONE, DMA IN DONE
und DMA OUT DONE, die besagen, daß der Prozessor eine
Befehlsfolge durchgeführt hat oder daß eine Übertragung
zu oder von dem Speicher vollständig durchgeführt worden
ist und daher der Prozessor angehalten werden kann.
Zum Austasten des Mikroprozessors wird auf
Grund eines über die Leitung 26 abgegebenen Austast-
Anforderungssignals STOP ein Flipflop 54 gesetzt, sofern
an der Leitung kein Auftastforderungssignal START liegt.
Der Ausgang Q des Flipflops 54 und der an dem Leiter 22
liegende Impuls SSPP werden an ein UND-Glied 56 angelegt,
das ein Setzen eines zweiten Flipflops 58 bewirkt. Das
Flipflop 58 wird ferner beim Auftreten des Impulses SSPP
gesetzt. Durch das Ausgangssignal Q des Flipflops 58 wird
dann ein Signal unterbrochen, das über den Leiter 30 an
das UND-Glied 14 angelegt wird, so daß die Übertragung
der Taktimpulse von dem Taktgeber 17 über die Leitung 16
an den Mikroprozessor 15 unterbrochen wird. Ferner be
wirkt das Ausgangssignal Q des Flipflops 58 über ein
ODER-Glied 62 ein Rücksetzen des Flipflops 54. Über ein
in einer Rückkopplungsschleife des Flipflops 58 angeord
netes ODER-Glied 60 hält sich das Flipflop 58 selbst,
bis an die Leitung 24 ein Auftastforderungssignal START
angelegt wird.
Zum Wiederansteuern des Mikroprozessors 15,
d. h., zur Freigabe der Übertragung der Taktsignale über
das UND-Glied 14, wird an den Leiter 24 ein Signal START
angelegt, worauf beim Anlegen eines Impulses SSPP an den
Leiter 22 das Flipflop 58 gesetzt wird. Bei gesetztem
Flipflop 58 legt dieses sein Ausgangssignal Q an das
UND-Glied 14 an, so daß dieses die von dem Taktgeber 17
kommenden Impulse an den Mikroprozessor 15 abgibt.
Claims (5)
1. Energiesparschaltung für ein Mikroprozessorsystem, dessen
Mikroprozessor auf Taktimpulse von einem Taktgeber zur
Befehlsverarbeitung in mehreren aufeinanderfolgenden
Taktimpulsen pro Befehlszyklus anspricht, mit einer
synchron arbeitenden Logikschaltung, die ein Austastan
forderungssignal und ein Auftastanforderungssignal vom
Mikroprozessorsystem erhält, wobei das Austastanforderungs
signal am Ende einer Befehlsfolge des Mikroprozessors und
das Auftastanforderungssignal zu Beginn einer Befehlsfolge
erzeugt wird,
dadurch gekennzeichnet,
daß ein Phasendetektor (10), dem die Taktimpulse des Takt gebers (17) und ein Synchronisationssignal des Mikropro zessors (15) zugeführt werden, ein Phasenimpulssignal (22) bei einer vorbestimmten Phase jedes Befehlszyklus des Mikroprozessors (15) erzeugt,
und daß die synchron ar beitende Logikschaltung (12) in Abhängigkeit vom Phasen impulssignal und dem Austastanforderungssignal die Über tragung der Taktimpulse vom Taktgeber (17) zum Mikropro zessor (15) unterbricht und in Abhängigkeit vom Phasen impulssignal und dem Auftastanforderungssignal die Über tragung der Taktimpulse vom Taktgeber (17) zum Mikropro zessor (15) wieder aufnimmt.
daß ein Phasendetektor (10), dem die Taktimpulse des Takt gebers (17) und ein Synchronisationssignal des Mikropro zessors (15) zugeführt werden, ein Phasenimpulssignal (22) bei einer vorbestimmten Phase jedes Befehlszyklus des Mikroprozessors (15) erzeugt,
und daß die synchron ar beitende Logikschaltung (12) in Abhängigkeit vom Phasen impulssignal und dem Austastanforderungssignal die Über tragung der Taktimpulse vom Taktgeber (17) zum Mikropro zessor (15) unterbricht und in Abhängigkeit vom Phasen impulssignal und dem Auftastanforderungssignal die Über tragung der Taktimpulse vom Taktgeber (17) zum Mikropro zessor (15) wieder aufnimmt.
2. Energiesparschaltung nach Anspruch 1, dadurch gekenn
zeichnet, daß das Mikroprozessorsystem periphere Ein
richtungen enthält, die über Datenbusleitungen (20) unter
einander verbunden sind,
daß der Phasendetektor (10) Phaseninformationssignale erzeugt und über die Datenbus leitung (20) an die peripheren Einrichtungen (21) über trägt, welche die derzeitige Phase des Befehlszyklus des Mikroprozessors (15) angeben,
und daß der Phasendetektor (10) durch die Taktimpulse des Taktgebers (17) aktiviert wird.
daß der Phasendetektor (10) Phaseninformationssignale erzeugt und über die Datenbus leitung (20) an die peripheren Einrichtungen (21) über trägt, welche die derzeitige Phase des Befehlszyklus des Mikroprozessors (15) angeben,
und daß der Phasendetektor (10) durch die Taktimpulse des Taktgebers (17) aktiviert wird.
3. Energiesparschaltung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß der Mikroprozessor (15) Eingabe-/
Ausgabe-Daten- und Adreßleitungen (13) hat, und daß die
vorbestimmte Phase des Phasendetektors (10) dem Zustand
entspricht, wenn die Eingabe-/Ausgabe-Daten- und Adreß
leitungen des Mikroprozessors (15) einen hohen Widerstand
haben.
4. Energiesparschaltung nach Anspruch 3, dadurch gekenn
zeichnet, daß das Mikroprozessorsystem einen Speicher (11)
mit Adreß- und Datenleitungen enthält, daß das Austast
anforderungssignal bei Beendigung einer Datenübertragung
zwischen dem Mikroprozessor (15) und dem Speicher (11)
erzeugt wird und daß das Auftastanforderungssignal in
Abhängigkeit von dem Beginn einer Datenübertragung mit
dem Speicher (11) erzeugt wird.
5. Energiesparschaltung nach Anspruch 3, dadurch gekenn
zeichnet, daß das Mikroprozessorsystem einen Speicher
(11) enthält, der gemeinsam für den Mikroprozessor (15)
und die peripheren Einrichtungen (21) vorgesehen ist,
daß der Phasendetektor (10) Phaseninformationssignale
erzeugt, die Datenübertragungen zwischen dem Mikro
prozessor (15) und dem Speicher (11) und zwischen den
peripheren Einrichtungen (21) und dem Speicher (11)
ermöglichen, wenn der Mikroprozessor (15) mit Takt
impulsen versorgt wird und Datenübertragungen zwischen
den peripheren Einrichtungen (21) und dem Speicher (11)
ermöglichen, wenn der Mikroprozessor (15) nicht mit
Taktimpulsen versorgt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/425,668 US4545030A (en) | 1982-09-28 | 1982-09-28 | Synchronous clock stopper for microprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3335145A1 DE3335145A1 (de) | 1984-03-29 |
DE3335145C2 true DE3335145C2 (de) | 1987-10-08 |
Family
ID=23687539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833335145 Granted DE3335145A1 (de) | 1982-09-28 | 1983-09-28 | Synchron arbeitender taktunterbrecher fuer mikroprozessoren |
Country Status (9)
Country | Link |
---|---|
US (1) | US4545030A (de) |
JP (1) | JPS5981720A (de) |
AU (1) | AU557250B2 (de) |
CA (1) | CA1196423A (de) |
DE (1) | DE3335145A1 (de) |
FR (1) | FR2533719A1 (de) |
GB (1) | GB2127999B (de) |
IL (1) | IL69865A (de) |
NL (1) | NL8303313A (de) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59200327A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
US4631702A (en) * | 1984-02-28 | 1986-12-23 | Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee | Computer speed control |
US4825407A (en) * | 1984-07-26 | 1989-04-25 | Miles Inc. | Method and circuit for controlling single chip microcomputer |
US4625730A (en) * | 1985-04-09 | 1986-12-02 | The Johns Hopkins University | Patient ECG recording control for an automatic implantable defibrillator |
JPS61262827A (ja) * | 1985-05-15 | 1986-11-20 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS6227813A (ja) * | 1985-07-29 | 1987-02-05 | Hitachi Ltd | 位相同期方式 |
US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
JPS63163912A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | マイクロコンピユ−タシステム |
JPH01241636A (ja) * | 1988-03-17 | 1989-09-26 | Internatl Business Mach Corp <Ibm> | データ処理システム |
US5032982A (en) * | 1988-05-18 | 1991-07-16 | Zilog, Inc. | Device for timing interrupt acknowledge cycles |
JPH0719211B2 (ja) * | 1988-10-08 | 1995-03-06 | 日本電気株式会社 | クロック制御方式 |
US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
JPH02201516A (ja) * | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
JPH02250191A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
US7537167B1 (en) * | 1993-08-31 | 2009-05-26 | Broadcom Corporation | Modular, portable data processing terminal for use in a radio frequency communication network |
JPH0328911A (ja) * | 1989-06-26 | 1991-02-07 | Mitsubishi Electric Corp | マイクロプロセッサ |
CA2282912C (en) * | 1989-06-30 | 2000-09-12 | John P. Fairbanks | Computer power management system |
JPH03111960A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | ワンチップマイクロコンピュータ |
JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
JP2676966B2 (ja) * | 1990-03-16 | 1997-11-17 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
US5333300A (en) * | 1991-02-11 | 1994-07-26 | Intel Corporation | Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory |
FI88657C (fi) * | 1991-02-12 | 1993-06-10 | Nokia Mobile Phones Ltd | Foerfarande foer att minska stroemfoerbrukningen i en mobiltelefon |
US5203003A (en) * | 1991-03-28 | 1993-04-13 | Echelon Corporation | Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline |
US5935253A (en) * | 1991-10-17 | 1999-08-10 | Intel Corporation | Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency |
WO1993016883A1 (en) * | 1992-02-26 | 1993-09-02 | Seiko Epson Corporation | Additional electronic device and electronic system |
US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
JP3529805B2 (ja) * | 1992-03-27 | 2004-05-24 | ナショナル・セミコンダクター・コーポレイション | ハードウェア制御パワー管理機能と選択可能な入出力制御ピンとを有するマイクロプロセッサ |
US8213431B2 (en) * | 2008-01-18 | 2012-07-03 | The Boeing Company | System and method for enabling wireless real time applications over a wide area network in high signal intermittence environments |
DE69227522T2 (de) | 1992-05-20 | 1999-05-06 | Seiko Epson Corp | Kassette für eine elektronische vorrichtung |
EP0645030A4 (de) * | 1992-06-12 | 1996-04-10 | Norand Corp | Tragbare datenrechner zur selektiven aktivierung und deaktivierung interner modularer einheiten und verwendungsrechner zur energieeinsparung. |
US5404459A (en) * | 1992-07-21 | 1995-04-04 | Advanced Micro Devices | Serial interface module and method in which the clock is only activated to send a predetermined number of data bits |
US5473767A (en) * | 1992-11-03 | 1995-12-05 | Intel Corporation | Method and apparatus for asynchronously stopping the clock in a processor |
KR0138973B1 (ko) * | 1992-11-23 | 1998-06-15 | 죤 에이취.무어 | 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 |
US5457781A (en) * | 1993-01-04 | 1995-10-10 | Amdahl Corporation | System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data |
US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
US5586332A (en) * | 1993-03-24 | 1996-12-17 | Intel Corporation | Power management for low power processors through the use of auto clock-throttling |
CA2092854A1 (en) * | 1993-03-29 | 1994-09-30 | Richard C. Madter | Apparatus and method for enhancing the performance of personal computers |
US5428765A (en) * | 1993-08-12 | 1995-06-27 | Databook Incorporated | Method and apparatus for disabling and restarting clocks |
US5600839A (en) * | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
EP0666525B1 (de) * | 1994-02-04 | 2001-09-12 | Intel Corporation | Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem |
US5721934A (en) * | 1994-06-29 | 1998-02-24 | Intel Corporation | Retrofit external power saving system and method for use |
EP0703521A1 (de) * | 1994-09-23 | 1996-03-27 | International Business Machines Corporation | Steuerlogik für höhere Taktgeschwindigkeit |
US5606704A (en) * | 1994-10-26 | 1997-02-25 | Intel Corporation | Active power down for PC card I/O applications |
US5724592A (en) * | 1995-03-31 | 1998-03-03 | Intel Corporation | Method and apparatus for managing active power consumption in a microprocessor controlled storage device |
JP2974950B2 (ja) * | 1995-10-26 | 1999-11-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理システム |
JP3676882B2 (ja) * | 1996-06-12 | 2005-07-27 | 株式会社リコー | マイクロプロセッサ及びその周辺装置 |
US5832243A (en) * | 1996-12-31 | 1998-11-03 | Compaq Computer Corporation | Computer system implementing a stop clock acknowledge special cycle |
US5987614A (en) * | 1997-06-17 | 1999-11-16 | Vadem | Distributed power management system and method for computer |
US6115823A (en) | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
US20070245165A1 (en) * | 2000-09-27 | 2007-10-18 | Amphus, Inc. | System and method for activity or event based dynamic energy conserving server reconfiguration |
USRE40866E1 (en) | 2000-09-27 | 2009-08-04 | Huron Ip Llc | System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment |
US7228441B2 (en) * | 2000-09-27 | 2007-06-05 | Huron Ip Llc | Multi-server and multi-CPU power management system and method |
US7032119B2 (en) * | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
US20030196126A1 (en) | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
US20060248360A1 (en) * | 2001-05-18 | 2006-11-02 | Fung Henry T | Multi-server and multi-CPU power management system and method |
US7085952B2 (en) * | 2001-09-14 | 2006-08-01 | Medtronic, Inc. | Method and apparatus for writing data between fast and slow clock domains |
FR2833448B1 (fr) * | 2001-12-06 | 2004-02-27 | Cit Alcatel | Optimisation de la consommation d'une puce auxiliaire multimedia dans un terminal de la radiocommunication mobile |
JP3919740B2 (ja) * | 2003-07-30 | 2007-05-30 | 株式会社ソニー・コンピュータエンタテインメント | 回路動作制御装置および情報処理装置 |
US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
DE102006004346A1 (de) * | 2006-01-30 | 2007-10-18 | Deutsche Thomson-Brandt Gmbh | Datenbusschnittstelle mit abschaltbarem Takt |
FR2914562B1 (fr) * | 2007-04-05 | 2009-05-29 | Univ Grenoble 1 | Systeme de prothese buccale comprenant un dispositif d'electrostimulation associe a un dispositif d'emission-reception sans fil |
US8909961B2 (en) | 2011-11-29 | 2014-12-09 | Ati Technologies Ulc | Method and apparatus for adjusting power consumption level of an integrated circuit |
CN105388963B (zh) * | 2015-11-17 | 2018-07-27 | 西安紫光国芯半导体有限公司 | 一种基于dfi接口的门控时钟控制方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3535560A (en) * | 1967-06-09 | 1970-10-20 | Nasa | Data processor having multiple sections activated at different times by selective power coupling to the sections |
US3941989A (en) * | 1974-12-13 | 1976-03-02 | Mos Technology, Inc. | Reducing power consumption in calculators |
JPS5178656A (ja) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | Kurotsukuseigyosochi |
JPS5348638A (en) * | 1976-10-15 | 1978-05-02 | Sharp Corp | Electronic apparatus |
US4080659A (en) * | 1977-02-28 | 1978-03-21 | Francini Joseph P | Multi-mode file storage calculator |
US4171539A (en) * | 1977-12-19 | 1979-10-16 | The Bendix Corporation | Power strobed digital computer system |
US4279020A (en) * | 1978-08-18 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Power supply circuit for a data processor |
JPS5545246A (en) * | 1978-09-25 | 1980-03-29 | Matsushita Electric Ind Co Ltd | Information receiving unit |
JPS5547549A (en) * | 1978-09-28 | 1980-04-04 | Nippon Texas Instr Kk | Low power consumption microcomputer |
DE2911998C2 (de) * | 1979-03-27 | 1985-11-07 | Robert Bosch Gmbh, 7000 Stuttgart | Stromversorgung für einen Mikroprozessor, der elektrische Einrichtungen, insbesondere eines Kraftfahrzeuges steuert |
JPS5654529A (en) * | 1979-10-08 | 1981-05-14 | Nec Corp | Data processor |
AU6606881A (en) * | 1980-01-16 | 1981-07-23 | Medtronic, Inc. | Pacemaker |
GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
-
1982
- 1982-09-28 US US06/425,668 patent/US4545030A/en not_active Expired - Fee Related
-
1983
- 1983-09-20 AU AU19311/83A patent/AU557250B2/en not_active Ceased
- 1983-09-22 GB GB08325417A patent/GB2127999B/en not_active Expired
- 1983-09-27 NL NL8303313A patent/NL8303313A/nl not_active Application Discontinuation
- 1983-09-27 FR FR8315304A patent/FR2533719A1/fr active Pending
- 1983-09-28 DE DE19833335145 patent/DE3335145A1/de active Granted
- 1983-09-28 IL IL69865A patent/IL69865A/xx unknown
- 1983-09-28 JP JP58180100A patent/JPS5981720A/ja active Granted
- 1983-09-28 CA CA000437871A patent/CA1196423A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4545030A (en) | 1985-10-01 |
AU557250B2 (en) | 1986-12-11 |
CA1196423A (en) | 1985-11-05 |
FR2533719A1 (fr) | 1984-03-30 |
IL69865A0 (en) | 1983-12-30 |
JPS5981720A (ja) | 1984-05-11 |
GB2127999B (en) | 1986-04-30 |
GB2127999A (en) | 1984-04-18 |
IL69865A (en) | 1987-09-16 |
NL8303313A (nl) | 1984-04-16 |
GB8325417D0 (en) | 1983-10-26 |
JPH0214723B2 (de) | 1990-04-09 |
AU1931183A (en) | 1984-04-05 |
DE3335145A1 (de) | 1984-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3335145C2 (de) | ||
EP0489944B1 (de) | Master-Slave-Datenübertragungsverfahren mit flexiblem Eindraht-Bus | |
DE69727355T2 (de) | Anordnung und Verfahren zur Taktsequenzierung in einem Datenverarbeitungssystem | |
EP0701515B1 (de) | Verfahren zur zyklischen übertragung von daten zwischen mindestens zwei verteilt arbeitenden steuergeräten | |
DE3241786C2 (de) | ||
DE102014219905B4 (de) | Konfiguration von Leistungsdomänen eines Mikrocontroller-Systems | |
DE69432514T2 (de) | Leistungssteuerung in einem Computersystem | |
DE2754890C2 (de) | Einrichtung zur Programmunterbrechung | |
DE2755616C2 (de) | Datenverarbeitungsanlage | |
DE2746064A1 (de) | Datenspeicher mit auffrischung | |
DE3248680A1 (de) | Microcomputer mit energiespar-betriebszustand | |
DE3204905A1 (de) | Zentraleinheit fuer eine datenverarbeitungsanlage | |
DE3700426A1 (de) | Ueberwachungszeitgeber | |
EP0010194A1 (de) | Wartungsschnittstelleneinrichtung für eine datenverarbeitende Anlage mit einer zentralen Verarbeitungseinheit und mit einem Dienstprozessor und Verfahren zu ihrem Betrieb | |
DE2648229A1 (de) | Einschaltkreis als urlader fuer digitalrechner | |
DE4305219C2 (de) | Multiplexkommunikationssystem in einem Kraftfahrzeug | |
EP0107026A1 (de) | Speicherprogrammierbare Steuerung | |
DE2719531B2 (de) | Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen | |
DE102008059643A1 (de) | Elektronische Steuerungsvorrichtung und Verfahren zur elektronischen Steuerung und zur Betätigung einer elektronischen Steuerungsvorrichtung | |
DE2911909C2 (de) | Digitales Datenverarbeitungsgerät | |
DE69233345T2 (de) | Ein-Chip-Mikrocomputer mit zwei Zeitgeberfunktionsarten | |
DE2530599C2 (de) | Verfahren und Schaltungsanordnung zur Steuerung von Ein-/Ausgabe-Geräten | |
EP0104490A2 (de) | Verfahren und Vorrichtung zur Synchronisation von Datenverarbeitungsanlagen | |
DE102017110823A1 (de) | Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung | |
DE2120289A1 (de) | Gesteuerte Pause in einer Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: THE JOHNS HOPKINS UNIVERSITY, BALTIMORE, MD., US I |
|
8128 | New person/name/address of the agent |
Representative=s name: LORENZ, E. SEIDLER, B. SEIDLER, M. GOSSEL, H., DIP |
|
8181 | Inventor (new situation) |
Free format text: KITCHIN, DAVID ALAN, SEABROOK, MARYLAND, US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: THE JOHNS HOPKINS UNIVERSITY, BALTIMORE, MD., US |
|
8328 | Change in the person/name/address of the agent |
Free format text: LORENZ, E. SEIDLER, M. GOSSEL, H., DIPL.-ING. PHILIPPS, I., DR. SCHAEUBLE, P., DR. JACKERMEIER, S.,DR., RECHTSANWAELTE, 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |