DE3345863A1

DE3345863A1 - Ueberwachungsschaltung fuer rechner

Info

Publication number: DE3345863A1
Application number: DE19833345863
Authority: DE
Inventors: Akio Hosaka; Akito Yokohama Kanagawa Yamamoto
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1982-12-21
Filing date: 1983-12-19
Publication date: 1984-07-05
Also published as: JPS59114652A; US4956807A; DE3345863C2; JPH0346854B2

Description

BESCHREIBUNG

Die Erfindung betrifft eine Uberwachungs-Zeitschaltung (Watchdog Timer) gemäß dem Oberbegriff des Hauptanspruchs.

Eine derartige Uberwachungs-Zeitschaltung dient dazu, die Ausführung eines Programmes durch einen Rechner zu überwachen, und denselben in seinen initialisierten Zustand rückzusetzen, wenn das Programm fehlläuft. Ein bekannter Watchdog Timer ist in der ungeprüften japanischen Patentanmeldung 55-57956 beschrieben. Die dort angegebene Schaltung überprüft, ob eine Folge aufeinanderfolgender Pulse am Ausgang eines Mikrokomputers abhängig von einem Programm abgegeben werden oder nicht, um so festzustellen, ob das Programox normal läuft. Wenn das Programm auf Grund eines Störsignales falsch läuft, setzt der Watchdog Timer den Mikrokomputer in seinen Reset-Zustand zurück, was dazu führt, daß das Programm von Anfang an wieder ausgeführt wird. Der Mikrokomputer weist einen Schaltungsaufbau auf, durch den "1" und "θ" abwechselnd in eine vorgegebene 1-Bit-Zelle eines Registers seiner Ausgangsschaltung eingeschrieben werden, wodurch der Ausgangsanschluß abwechselnd auf "1" bzw. "θ" gesetzt wird. Es besteht jedoch die Möglichkeit, daß der Ausgang des 1-Bit-Registers auf Grund eines St'örsignales nicht richtig erfaßt wird. Der Mikrokomputer liest Befehle, die unter Adressen in einen Speicher (gewöhnlich einem ROM) entsprechend dem Inhalt eines Programmzählers gespeichert sind, dekodiert die Befehle und verarbeitet Daten, die ebenfalls im . Speicher gespeichert sind. Wenn der Rechner unter Steuerung durch ein Programm normal arbeitet, führt er Aufgaben aufeinanderfolgend aus. Wenn jedoch der Programmzähler auf Grund eines Stb'rsignales oder anderer Rauschsignale falsch arbeitet, liest der Mikrokomputer unter Umständen nicht Befehle

TER MEER . MÜLLER . STEINMEISTER" Nissan -'Wo¹Jl 75/1 &ΐ (2)/SK

sondern Daten aus dem Speicher und dekodiert die Daten, als wären sie Befehle, und führt daher die entsprechenden falschen Punktionen aus. Wenn die Ergebnisse der auf Grund der Daten ausgeführten Befehle durch die 1-Bit Registerzelle ausgegeben werden, ist der Watchdog Timer nicht in der Lage, falsche Ausführungen des Programmes zu erkennen. Dies rührt daher, daß sowohl die Befehle wie auch die Daten, die im Speicher gespeichert sind, beide a.us Kombinationen von Einsen und Nullen mit derselben Anzahl von Bits aufgebaut sind, Jedoch mit vielen Anordnungsmöglichkeiten. Wenn der Programmzähler, wie oben angegeben, ausfällt, arbeitet der Mikrokomputer fehlerhaft. Ähnlich funktionierende Überwachungsschaltungen sind aus den japanischen Anmeldungen 55-48143* 50004 und 55V32 bekannt.

Der Erfindung liegt die Aufgabe zugrunde, eine Überwachungs-Zeitschaltung (Watchdog Timer) der eingangs genannten Art anzugeben, die so aufgebaut ist, daß sie eine Fehlfunktion des Rechners sicherer als bisher feststellen kann. Der Erfindung liegt weiterhin die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem die Überwachung sicherer als bisher durchführbar ist.

Die erfindungsgemäße Lösung ist für die Schaltung in Anspruch und für das Verfahren in Anspruch 4 angegeben.

Der Rechner gibt ein Signal ab, das zwei unterschiedliche, periodisch wechselnde Datenwerte aus jeweils mehreren Bits aufweist. Diese Datenwerte werden gemäß einem im Rechner gespeicherten Programm abgegeben. Ein Register speichert die zwei unterschiedlichen wechselnden Datenwerte. In einer Vergleichseinrichtung ist ein Bezugsdatenwert gespeichert, der einem der zwei unterschiedlichen Datenwerte entspricht. Der

BAD ORIGINAL

COPY

TER MEER -MÜLLER . STEINME.STER

'^N"^isSa" '"^WG 8]>175/l67(2)/SH

Vergleicher vergleicht den Bezugsdatenwert mit den im Register gespeicherten wechselnden Datenwerten und gibt bei Übereinsti'iM-mung ein Ausgangssignal ab. Ein Zähler zählt Taktpulse und gibt ein Rucksetzsignal an den Rechner, wenn ein vorgegebene Zählwert erreicht ist. Der Zähler wird durch das Ausgangssignal vom Vergleicher rückgesetzt. Das Zeitintervall, das der Zähler benötigt, um bis zum vorgegebenen Wert zu zählen, ist so ausgewählt, daß es langer ist als das normale Intervall zwischen den Ausgangssignalen vom Vergleicher, was dazu führt, daß der Zähler das Rücksetzsignal nicht an den Rechner abgibt. Wenn jedoch das Rechnerprogramm außer Kontrolle gerät, gibt der Vergleicher nicht mehr periodisch sein Ausgangssignal ab. Dadurch kann das Zeitintervall zwischen zwei aufeinanderfolgenden Aut.gangssignalen vom Vergleicher länger werden als diejenige Zeit, die der Taktzähler erfordert, um bis zum vorgegebenen Wert zu zählen. Dann gibt der Zähler das Rücksetzsignal an den Rechner, um diesen rückzusetzen.

Die Erfindung wird im folgenden an Hand von Figuren näher veranschaulicht. Es zeigen:

Pig. I den Aufbau eines bekannten Watchdog Timers;

Fig. 2 ein Blockdiagramm eines anmeldegemäßen, mit einem Rechner zusammengeschalteten Watchdog Timer;

Fig. 3 einen gegenüber dem in Fig. 2 verwendeten Vergleicher abgeänderten Vergleicher; und

Fig. 4 einen gegenüber dem in Fig. 2 verwendeten Zähler abgeänderten Zähler.

BAD
■ COPY

.:. ..· --Nissan'-'Wo-'825175/167(2)/SH

TER MEER - MÜLLER · STEINMEISTER

Beim bekannten Watchdog Timer gemäß Fig. 1 liegen ein Mikrokomputer 1 mit einer Zentraleinheit CPU 2, einem Speicher und einem Eingangs/Ausgangs-Interface 4 vor, welche Teile in bekannter Weise durch einen Datenbus 5, einen Adressbus 5 und einen Steuerbus 7 verbunden sind. Der Mikrokomputer 1 steuert eine gesteuerte Einrichtung 8 in bekannter Weise. Das Ausgangssignal einer 1-Bit Registerzelle im I/O Interface wechselt zwischen 1 und 0. Das Ausgangssignal der Zelle wird durch einen Monitor 9 überwacht. Wenn der Monitor 9 ein nicht normales Ausgangssignal ermittelt, gibt er ein Warnsignal ab und setzt die CPU 2 über eine ..Rücksetzschaltung 11 zurück. Dieser Watchdog Timer weist die eingangs beschriebenen Nachteile auf.

Bei der bevorzugten anmeldegemäßen Ausführungsform gemäß Fig. 2 sind eine CPU 20, ein ROM 30, ein RAM 40 und eine I/O-Einheit 50 in bekannter Weise über einen Bus 90 miteinander verbunden. Der Watchdog Timer 100 weist ein mit dem Bus 90 verbundenes Register, eine mit dem Ausgang des Registers 60, dem eine vorgegebene Adresse zugeordnet ist, verbundene Vergleichsschaltung 70 und einen Taktzähler 8o

auf, der mit dem Ausgangsanschluß der Vergleichsschaltung verbunden ist. Die CPU 20 liest Datenwerte, die Eingangssignalen 51ι 52, 53 ··· entsprechen,über eine I/O-Einheit abhängig von Befehlen, die im ROM 30 gespeichert sind, führt '3 arithmetische Funktionen mit den gelesenen Daten aus und gibt Ausgangssignale 56, 57, 58 ... über die I/O-Einheit ab. Die Daten uns a.us ihnen berechnete Größen werden im RAM 4o zwischengespeichert.

Wenn das Programm normal läuft, werden zwei unterschiedliche vorgegebene Datenwerte, die jeweils aus mehreren Bits bestehen, abwechselnd in .das Register βθ mit einem vorgegebenen Intervall T geschrieben. Einer der beiden vorgegebenen

COPY -

TER MEER - MÜLLER . STEINMEISTER Nissan*"- W*G 8jl75/1 6j (2)/SH

Datenwerte stimmt mit einem zuvor im .Vergleicher 70 gespeicherten Datenwert überein. Er kann z. B. AA (1Ol0101O) in 8-Bit hexadezimaler Notation .sein. Ein Vergleicher 70, der zwei hintereinander geschaltete 4-Bit Digitalvergleicher (CD 4o6j5 von RCA) aufweisen kann, vergleicht das 8-Bit Bezugssignal mit dem Ausgangsdatenwert 61 vom Register βθ, der durch die CPU geschrieben wird. Wenn der Registerausgangswert mit dem Bezugsdatenwert übereinstimmt, gibt der Komparator das Signal 1, anderenfalls das Signal 0 ab. Dadurch schaltet der Vergleicher zwischen den Zuständen der Übereinstimmung und des Nichtübereinstimmens im vorgegebenen Intervall T um und gibt die entsprechenden Signale an den Löscheingang eines Zählers 8o. Der Zähler 8θ kann aus einem mehrstufigen Flip-Flop bestehen. Er zählt über den Bus 90 zugeführte Taktpulse. Wenn ein vorgegebenes Zeitintervall T' (= t χ 2ⁿ) verstrichen ist, wobei t die Periode der Taktpulse 91 und η die Zahl der Stufen des Flip-Flops ist, wird ein Übertragssignal 8l abgegeben, das die CPU 20 rücksetzt.

Es sei nun angenommen, daß 2T kleiner ist als T^f. Normalerweise wird der Zähler 80'durch die ansteigende Flanke des Vergleicherausgangssignales 7I rückgesetzt, bevor die Rücksetzzeit T^f verstrichen ist, so daß kein Übertragsausgangssignal oder Rücksetzsignal erzeugt wird, und dadurch die CPU 20 ihr Programm .weiter ausführt. Wenn das Programm fehlläuft, so daß keine weiteren Daten mehr in das Register βθ geschrieben werden, oder daß das Ausgangssignal vom Register 60 immer mit dem Bezugsdatenwert übereinstimmt, selbst wenn Daten in das Register geschrieben werden, liegt das Ausgangesignal des-Vergleichers ¹Jl fest bei entweder 1 oder 0. Dadurch wird kein Signal mit ansteigender Flanke erzeugt, so daß die CPU 20 nach der Zeit T¹ nach der letzten ansteigenden Flanke rückgesetzt wird. Dann läuft das Programm wie-

BÄD ORIGINAL

TER meer - möller . steinmeister" ""Nissan - WG" 83175/I67 (2)/SH

der vom initialisierten Zustand aus an, so daß der Rechner nach der durch ein Störsignal hervorgerufenen Fehlfunktion wieder zu normaler Punktion zurückkehrt. Wenn der Fehlzustand auf Grund eines Fehlers im System anhält, wird die Rücksetzfunktion so lange ausgeübt, bis der Rechner wieder normal arbeitet, wodurch verhindert wird, daß falsche Signale ausgegeben werden. Ein Rücksetzsignal kann auch an die I/O-Einheit 50 abgegeben werden, wenn sowohl diese wie auch die CPU rückgesetzt werden müssen, was jedoch nicht dargestellt ist.

Bei der dargestellten Ausführungsform werden Bezugsdatenwerte von 8 Bit verwendet. Die Wahrscheinlichkeit, daß ein Datenwert, der mit dem Bezugsdatenwert übereinstimmt, bei Fehlfunktion des Programms ins Register 60 eingeschrieben wird, ist dadurch um den Faktor 1/2' = 1/128 gegenüber der bekannten Ausführungsform verringert. Bei der bekannten Ausführungsform wurde 1 Bit verwendet, also 7 Bits weniger als bei der anmeldegemäßen Ausführungsform. Wenn die Bitkapazität des Registers 16 ist, ist die Wahrscheinlichkeit

auf den Wert 1/2¹^ = 1/32768 verringert, wodurch die Zuverlässigkeit des Feststellens eines nicht normalen Zustandes des Rechners gegenüber dem Stand der Technik erheblich verbessert ist, also ein hochzuverlässiger Watchdog Timer erzielt ist. _t

In FIg; 3 ist eine besondere Ausführungsform der Vergleichsschaltung 70 dargestellt. Sie weist einen ersten Vergleicher 72, einen zweiten Vergleicher 73 und ein R/S Flip-Flop a.uf. Die Vergleicher beinhalten unterschiedliche Bezugsdatenwerte, z. B. hexadezimal AA (lOlOlOlO) bzw. 55 (OlOlOlOl).

'0 Die CPU 20 schreibt mit den Bezugsdatenwerten AA und 55 übereinstimmende Datenwerte abwechselnd über den Bus 90 mit einer Periode T in das Register 60. Dadurch wechseln die Ausgangs-

COPY

TER MEER · MÜLLER ■ STEINMEISTER

.- . .*'. -. 0OH3OOO

■ Kissen--"-WG 83175/167 (2)/SH

- 11 -

signale 75 und J6 der beiden Vergleicher abwechselnd zwischen 1 und O, d. h. wenn der Vergleicher 72 das Ausgangssignal 1 abgibt, gibt der Vergleicher 73 das Ausgangssignal 0 ab und umgekehrt. Dadurch werden im Zeitintervall 2T Impulse an den Setzeingang und den Rücksetzeingang des Flip-Flops 74 gegeben, so daß dessen Ausgangssignal 7I ein Pulssignal mit der Periode 2T ist, ähnlich dem Signal bei der Ausführungsform gemäß Fig. 2, das den Taktzähler 80 löscht. Wenn die Ausführung des Programms fehläuft, so daß keine mit den Bezugsdatenwerten übereinstimmende Datenwerte mehr in einen oder beide der Vergleicher geschrieben werden, bleibt das Flip-Flop gesetzt oder rückgesetzt und gibt damit ein unverändertes Ausgangssignal ab. Dadurch wird ein Rücksetzsignal wie bei der Schaltung gemäß Fig. 2 abgegeben. Bei der Ausführungsform gemäß Fig. 3 muß eine Übereinstimmung mit beiden Bezugsdatenwerten vorliegen, so daß die Zuverlässigkeit für das Feststellen eines FehlVerhaltens weiter verbessert ist.

Die Bezugsdatenwerte sollten möglicherweise von Befehlen und Daten unterschiedlich sein, die im|lOM 30 gespeichert sind. Wenn ein von anderen ROM-Datenwerten und -Befehlen völlig unterschiedlicher Wert verwendet wird, ist sicheres Feststellen von Fehlverhalten möglich. Das Benutzen von nicht im Programm benutzten Werten erhöht die Zuverlässigkeit des Feststeilens.

' Da Programmierer nach dem Herstellen der Rechner-ICs Datenwerte abhängig von den Steuererfordernissen festlegen, ist es oft schwierig, Datenwerte auszuwählen, die nicht mit Programmdaten übereinstimmen. Da. jedoch Rechnerbefehlsbytes üblicherweise bereits vor dem Herstellen üblicher ICs bekannt sind, ist es im allgemeinen möglich, Mohitordatenwerte auszuwählen, die nicht mit üblichen Befehlswerten übereinstimmen, was schon von vornherein die Zuverlässigkeit der Überwachung verbessert.

3AD- ORIGINAL

TER MEER -MÜLLER . STEINMEISTERNi*^---'titf'83175/1 67 (2)/SG

Wenn die zwei Bezugsdatenwerte einander entgegengesetzte einzelne Stellen aufweisen, d. h. wenn die Daten zueinander komplementär sind, wie dies bei der besonderen Ausführungsform mit AA und 55 der Fall ist, ist die Wahrscheinlichkeit, einen Fehler nicht feststellen zu können, minimal. Das Bereitstellen von zwei unterschiedlichen Registeradressen, jeweils eine für jeden Vergleicher, in die die Datenwerte getrennt eingeschrieben werden, verbessert die Zuverlässigkeit noch weiter.

Bei der in Fig. 4 dargestellten Ausführungsform eines Takt-Zählers 8o liegen drei Zähler 82, 83 und 84 vor, die jeweils einen Takteingang CLK, einen Löscheingang CLR und einen Übertragsausgang CAR aufweisen. Der Zähler 82, der denselben Aufbau aufweist wie der Zähler gemäß Fig. 2, erzeugt ein Übertragssignal 86, das einem ODER-Gatter 88 zugeführt wird und als Rücksetzsignal 81 dient, wenn nicht ein Löschsignal 7I innerhalb der Zeit T' nach dem vorhergehenden Löschsignal 7I zugeführt wird. Der Zähler 84 zählt Taktpulse 9I und gibt nach jeder Zeitperiode T" an den Zähler 8j5. Der Zähler 83 ist ein m-stuflges Flip-Flop und zählt Löschsignale "fl als Takteingang. Da das Löschsignal 7I die Periode 2T aufweist, gibt der Zähler 83 ein Übertragssignal 87 zu jeder Periode T"^r 2T x 2^m ab, wenn er nicht durch das Ausgangssignal 85 vom Zähler 84 gelöscht wird.

Es sei nun angenommen, daß T¹¹ nur geringfügig kleiner ist als T¹". Normalerweise erzeugt der Zähler 83 kein Übertragssignal 87, da er nach jedem Zeitablauf T" durch das Signal vom Zähler 84 rückgesetzt wird. Wenn das Programm aber so fehlläuft, daß T¹'¹ kleiner wird als T", weil die Periode 2T des Signales 7I abgenommen hat, tritt ein Übertragssignal 87 als Rücksetzsignal 81 über das ODER-Gatter 88 auf. Auf Grund von Programmfehlfunktion kann auch die Periode 2T zunehmen, in welchem Fall der Zähler 82 die CPU 20 wie bei der ersten Aua-

COPY

■' · -Nissan- --" WG 83175/167 (2) /Sl

TER MEER - MÖLLER ■ STEINMEISTER

- 13 -

führungsform rücksetzt. Bei der·Ausführungsform gemäß Fig. 4 wird die CPU 20 also immer rückgesetzt unabhängig da.von, ob der Wert von T auf Grund von Fehlverhalten größer oder kleiner wird. Das besondere Zählsystem gemäß Fig. 4 kann mit den Vergleichern gemäß Fig. 2 oder Fig. 3 kombiniert werden, um noch höhere Zuverlässigkeit zu erhalten, oder es kann 'zusammen mit 1-Bit Daten gemäß dem Stand der Technik verwendet werden, um dort die Zuverlässigkeit zu erhöhen. Bisher ist beschrieben worden, daß bei Auftreten von Fehlverhalten ein Rücksetzsignal abgegeben wird. Es ist aber auch möglich, ein Warnsignal zusammen mit einem Rücksetzsignal abzugeben, z. B. ein Unterbrechungssignal an die CPU abzugeben, um eine Prioritätsunterbrechung herbeizuführen und dadurch die CPU zu ihrem vorgegebenen Zustand rückzuführen oder sie anzuhalten.

Beim anmeldegemäßen Verfahren wird auf nicht normalen Verlauf des Programmes dann geschlossen, wenn die CPU nicht vorgegebene Daten aus mehreren Bits in das Watchdop-Register einschreibt. Dadurch ist die Wahrscheinlichkeit, daß der Watchdog Timer Fehlverhalten irrtümlich für richtige Funktion hält gegenüber dem Stand der Technik erheblich verringert, was zu einem Mikrokomputersystem mit erhöhter Zuverlässigkeit führt. Das Mikrokomputersystem kann mit einem anmeldegemäßen Watchdog Timer zufriedenstellend auch in einer Umgebung mit hohen elektrischen Ladungen oder elektromagnetischem Rauschen verwendet werden. Da bei allen beschriebenen Ausführungsformen Digitalschaltungen mit einfachem Aufbau verwendet werden, können sie auf einfache Art und Weise in einem Ein-Chip-Rechner verwendet werden, so daß sie nur schwer durch Rauscheffekte a.uf Verbindungsleitungen beeinflußt werden können. Wenn in diesem Fall ein sogenannter Open Collector Ausgang am Ein-Chip-Rechner verwendet wird, um diesem das Rücksetzsignal von außen zuzuführen, ist es von Vorteil, ein Netz-Ein-Reset-Signal von außen zuzuführen, wie auch ein internes Signal zum Rücksetzen der äußeren Schaltung zu verwenden.

4t

- Leerseite -

Claims

PATENTANWÄLTE - EUROPEAN PATENT ATTORNEYS

Dipl.-Chem. Dr. N. ter Meer Dipl.-lng. H. Steinmeister

?rSrⁿ _a°s3e ₄ ^Ε· ^'^ Artur-Ladebeok-Strasse a,

D-8O00 MÜNCHEN 22 D-480Ö BIELEFELD 1

MU/J./hO /b

WG 8^175/167(2)/SH 19. Dezember 1983

NISSAN MOTOR COMPANY, LTD. 2, Takara-cho, Ka.nagawa-ku Yokohama-shi, Kana.gawa-ken, Japan

Überwachungsschaltung für Rechner

Priorität: 21. Dezember I982, Japan, Nr. 57-222846 (P)

PATENTANSPRÜCHE
/7

; Iy Überwachungs-Zeitschaltung für einen Rechner, der abwechselnd periodisch zwei unterschiedliche Datenwerte abgibt, gekennzeichnet durch

a) zwei Datenwerte, die abhängig von einem im Rechner gespeicherten Programm abgegeben werden, und die jeweils mehrere Bits aufweisen,

b) ein Register (6o), das die zwei wechselnden Datenwerte erhält und jeweils einen speichert, bis der . nächste Wert auftritt,

c) einen Vergleicher (70; 72), der die im Register gespeicherten Datenwerte mit einem Bezugsdatenwert vergleicht, der mit einem der beiden wechselnden Datenwerte übereinstimmt, und der bei Übereinstimmung ein

■ ' Aus gangs signal abgibt,' -·'-".'..

_^:- WG 83I75/167 (2)/SH

TER MEER · MÜLLER · STEINMEISTER

d) einen Taktgeber (20) und

e) einen Taktzähler (80), der die Takte vom Taktgeber (20) zählt und ein Rucksetzsignal an den Rechner angibt, wenn ein vorgegebener Zählwert erreicht ist, welcher Zähler (80) durch das^ Ausgangssignal von der Vergleichsschaltung (70; 72) rückgesetzt wird, wobei das Zeitintervall, in dem der Zähler bis zum vorgegebenen Wert zählt, mindestens doppelt so lang ist wie die Wechselperiode für die wechselnden Datenwerte.

2. Schaltung nach Anspruch 1, gekennzeichnet durch eine zweite Vergleichsschaltung (72) zum Vergleichen der im Register (6o) gespeicherten Datenwerte mit einem zweiten Bezugsdatenwert, der dem anderen wechselnden Datenwert entspricht, welche Vergleichsschaltung ein zweites Ausgangssignal abgibt, wenn die verglichenen Daten übereinstimmen, ein Flip-Flop (7²O mit einem Setzeingang (S) und einem Rücksetzeingang (R) und einem Ausgang (Q), welches Flip-Flop zwischen den zwei Vergleichsschaltungen (72, 73) und dem Taktzähler (80) so . angeordnet ist, daß die Ausgangssignale der beiden Vergleichsschaltungen zum Setz- bzw. Rücksetzeingang gelei— tet werden, und das Ausgangssignal an den Zähler zum Rücksetzen desselben, wenn das Flip-Flop vom gesetzten in den rückgesetzten Zustand wechselt oder umgekehrt.

-5 3· Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Taktzähler (80) einen ersten Zähler (82) zum Zählen der Taktpulse bis zu einem ersten vorgegebenen Wert und zum Abgeben eines Übeifcragssignales aufweist, welcher erste Zähler durch das Ausgangs-

Ό signal vom Vergleicher (70) rückgesetzt wird, wobei das Zeitintervall, in dem der erste Zähler (82) bis zum ersten vorgegebenen Wert zählt, größer ist als das Doppelte der Wechselperiode der wechselnden Datenwerte, daß der

ORIGINAL COPY

TER MEER · MÜLLER · STEINMEISTER

·"· -^:Wissan*-"*WG 83175/167 (2)/Sl·

Taktzähler weiterhin einen zweiten Zähler (84) zum Zählen der Taktpulse bis zu einem zweiten vorgegebenen Wert und zum Abgeben eines Übertragssignales aufweist, daß weiterhin ein dritter Zähler (83) zum Zählen der Ausgangssignale vom Vergleicher (70) bis zu einem dritten Wert und zum Abgeben eines Übertragssignales vorhanden ist, welcher dritte Zähler (83) durch das Übertragssignal vom zweiten Zähler (84) rückgesetzt wird, wobei die Kapazität des zweiten und des dritten Zählers so gewählt ist, daß dann, wenn die Wechselperiode der wechselnden Datenwerte nicht kleiner ist als die vom Programm vorgegebene Periode, die Zeit, die der dritte Zähler (82) zum Zählen bis zum dritten vorgegebenen Wert benötigt, größer ist als die entsprechende Zeit für den zweiten Zähler (84), und daß die Übertragssignale sowohl vom ersten Zähler (82) wie auch vom dritten Zähler (83) den Rechner rücksetzen.

4. Verfahren zum Ermitteln einer Pehlfunktion eines Rechners und zum Rücksetzen desselben In seinen initialisierten Zustand, welcher Rechner zwei periodisch wechselnde unterschiedliche Daten abgibt, gekennzeichnet durch folgende Verfahrensschritte: a) Abwechselndes Abgeben zweier Datenwerte, die jeweils mehrere Bits aufweisen,

_Λ r- ν wej-te

b) Vergleichen der wechselnden Daten mit einem Bezugsdatenwert, der mit einem der zwei wechselnden Datenwerte übereinstimmt, und Abgeben eines zweiten Signales, wenn die zwei verglichenen Datenwerte gleich sind,
c) Abgeben eines Taktsignales,

d) Ansteuern eines Taktzählers (8'O) mit vorgegebener Kapazität so, daß dieser die Taktpulse zählt und ein

.:. ..- .:..:.. Nl-ssär,'- WG 83175/167 (2 )/3H

TER MEER · MÜLLER · STEINMEISTER ' '

drittes Signal zum Rücksetzen des Rechners abgibt, wenn er bis zu seiner vorgegebenen Kapazität gezählt hat, wobei das Zeitintervall, das der Rechner zum Zählen bis zum Erreichen seiner Kapazität benötigt, so gewählt ist, daß es langer ist als das Doppelte der Wechselperiode der wechselnden Datenwerte, und e) Rücksetzen des Zählers durch das zweite Signal.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zwei unterschiedlichen Datenwerte zueinander komplementär sind.

6. Verfahren nach Anspruch 4 oder 5* g ekk ennzeichnet durch die weiteren Verfahrensschritte des Vergleichens der wechselnden Datenwerte mit einem zweiten Bezugsdatenwert, der dem anderen der wechselnden Datenwerte entspricht, Erzeugen eines vierten Signales, wenn die zwei beim zweiten Vergleich miteinander verglichenen Datenwerte übereinstimmen, und Rücksetzen des Zählers (3o) nur dann, wenn das zweite und das vierte Signal abwechselnd abgegeben werden.

7. Verfahren nach einem der Ansprüche 4-6, gekennzeichnet durch die weiteren Verfahrensschritte des Zählens der Taktpulse und des Abgebens eines Übertragssignales, wenn eine erste vorgegebene Anzahl von Takten gezählt ist, Zählen des Auftretens des zweiten Signales und Rücksetzen des Rechners, wenn eine zweite vorgegebene Zahl für das Auftreten des zweiten Signales gezählt ist, wobei das Verhältnis der ersten zur zweiten vorgegebenen Zahl geringer ist als das Verhältnis der Perioden des zweiten Signales zum Taktsignal, und des Rücksetzens des ZählVorgangs des Auftretens des zweiten Signales auf das Übertragssignal hin.

BAD ORIGINAL

COPY