DE3410427C2 - - Google Patents

Info

Publication number
DE3410427C2
DE3410427C2 DE3410427A DE3410427A DE3410427C2 DE 3410427 C2 DE3410427 C2 DE 3410427C2 DE 3410427 A DE3410427 A DE 3410427A DE 3410427 A DE3410427 A DE 3410427A DE 3410427 C2 DE3410427 C2 DE 3410427C2
Authority
DE
Germany
Prior art keywords
source
electrode
connection electrode
area
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3410427A
Other languages
English (en)
Other versions
DE3410427A1 (de
Inventor
Alexander Hermosa Beach Us Lidow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23894146&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE3410427(C2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE3410427A1 publication Critical patent/DE3410427A1/de
Application granted granted Critical
Publication of DE3410427C2 publication Critical patent/DE3410427C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Description

Die Erfindung bezieht sich auf einen Hochleistungs-Metalloxyd- Feldeffekttransistor der im Oberbegriff des Anspruchs 1 angege­ benen Art.
Derartige Hochleistungs-Metalloxyd-Feldeffekttransistoren (MOSFETs), die typischerweise vom vertikalen Leitfähigkeitstyp sind, sind aus der DE-OS 31 31 727 bekannt. Allgemein bestehen derartige Bauelemente aus einer großen Anzahl, beispielsweise von mehr als 5000, Zellen auf einer einzigen kleinen Halbleiter­ plättchen-Fläche, wobei diese Zellen alle elektrisch parallel­ geschaltet sind. Typischerweise kann jede Zelle aus einem Basis­ bereich bestehen, der in die Oberfläche des Halbleiterplättchens eindiffundiert ist. Ein Source-Bereich ist innerhalb jedes Basisbereiches ausgebildet und bildet einen MOSFET-Kanal. Jeder MOSFET-Kanal liegt unter einem MOSFET-Gate, das aus Polysilizium gebildet sein kann. Die Gate-Elemente sind miteinander verbunden und können mit einer gemeinsamen Gate-Anschlußelektrode oder einem Gate-Kontaktfleck verbunden sein, die bzw. der an einer Oberfläche des Halbleiterplättchens zugänglich ist, um eine geeignete Gate-Verbindung herzustellen. In gleicher Weise sind alle Source-Bereiche in üblicher Weise mit einer einzigen Flächenelektrode verbunden, die über der gesamten Halbleiter­ plättchen-Oberfläche liegt und die sich zu einer Source- Anschlußelektrode oder einem Source-Kontaktfleck erstreckt, um einen leichten Anschluß an die Source-Elektrode des Bauelementes zu ermöglichen. Die Anschlußelektroden sind normalerweise oberhalb einer Oxydschicht gehaltert, die zwischen der Anschluß­ elektrode und der darunter liegenden Silizium-Halbleiterplätt­ chen-Oberfläche angeordnet ist. Üblicherweise weist das Silizium unterhalb der Anschlußelektrodenbereiche den gleichen Leitfähig­ keitstyp auf wie die Basisbereiche der Zellen.
Die Source-Elektrode, die mit jedem der Source-Bereiche inner­ halb jedes Basisbereiches in Kontakt steht, steht weiterhin mit einem Mittelteil des Basisbereiches der Zelle in Kontakt. Entsprechend wirkt das Gesamt-Bauteil als Bauteil mit einer einzigen Grenzschicht oder als Diode, wenn die Source-Elektrode eine erste Polarität aufweist, während das Bauelement als MOSFET wirkt, wenn die Source-Elektrode die andere Polarität aufweist. Es wurde festgestellt, daß MOSFET-Bauelemente mit dem vorstehend beschriebenen Aufbau unter bestimmten Schaltungsbedingungen beim Betrieb in einer Diodenbetriebsart ausfallen können. Bei einer Überprüfung wurde festgestellt, daß der Ausfall in den Zellen­ elementen um den Umfang der Anschlußelektroden herum aufgetreten war.
Der Erfindung liegt die Aufgabe zugrunde, einen Hochleistungs- Metalloxyd-Feldeffekttransistor zu schaffen, bei dem beim Diodenbetrieb kein Ausfall oder keine Zerstörung des Bauelemen­ tes auftritt.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patent­ anspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Der erfindungsgemäße Hochleistungs-Metalloxyd-Feldeffekttran­ sistor weist eine neuartige Verbindung des Umfanges der An­ schlußelektroden direkt mit dem darunterliegenden Silizium auf, so daß ein Ausfall des Bauelementes verhindert wird, wenn es in einer Diodenbetriebsart betrieben wird.
Bei der Untersuchung des Problems des Ausfalls von Feldeffekt­ transistoren in der Diodenbetriebsweise wurde festgestellt, daß, wenn das Bauelement als MOSFET arbeitet, es als Majoritäts­ träger-Bauelement wirkt, so daß jede der Zellen, die parallel zueinander geschaltet sind, lediglich den entsprechenden Anteil des Laststromes führt. Wenn das Bauelement jedoch als Diode betrieben wird, so wird es als Minoritätsträger-Bauelement betrieben, was dazu führen kann, daß Dioden, die einen größeren Strom führen als andere, örtlich erhitzt werden. Dies führt dazu, daß sie noch mehr Strom führen, und dieser Vorgang setzt sich fort, bis bestimmte einzelne Zellen einen ausreichenden Strom führen, um das Bauelement zu zerstören. Es wurde festge­ stellt, daß diese Neigung einzelner Zellen, einen immer größeren Anteil des Stromes auf sich zu ziehen, bei denjenigen Zellenele­ menten besonders ausgeprägt ist, die benachbart zu den Rändern der Anschlußelektroden des Bauelementes angeordnet sind. Es wurde weiter festgestellt, daß der Grund hierfür darin liegt, daß der Bereich unterhalb der Anschlußelektroden dazu neigt, während des Betriebs des Bauteils in geringem Ausmaß Träger in den darunterliegenden Bereich zu injizieren. Wenn das Bauelement dann als Diode betrieben wird, so werden die in den Bereich unter dem Umfang der Anschlußelektrode injizierten Träger sehr schnell von den benachbarten Zellenelementen aufgefangen, die als einzelne parallele Dioden wirken, weil diese Zellenelemente fest mit der Source-Elektrode verbunden sind. Die Bereiche unter den Anschlußelektroden können diesen Strom jedoch nicht auffan­ gen, weil sie nicht fest mit der Source-Elektrode verbunden sind. Entsprechend werden diese Dioden unmittelbar benachbart zu den Anschlußelektrodenrändern sofort stärker leitend als die vom Umfang der Anschlußelektroden entfernten Zellen, so daß sie einen noch größeren Anteil des Stromes des gesamten Bauelementes führen, bis die Zellen ausfallen.
Auf der Grundlage der Feststellung des vorstehenden Problems, bei dem ein Ausfall des Bauelementes in der Diodenbetriebsweise durch Ausfall der Zellenelemente hervorgerufen wurde, die die Anschlußelektroden umgeben, wurde eine Anzahl von direkten Ver­ bindungspunkten zwischen der Source-Elektrode und der darunter­ liegenden Silizium-Oberfläche vollständig um den Umfang der Source- und Gate-Anschlußelektroden herum hergestellt. Durch die Herstellung dieser direkten Verbindung wird das unmittelbar unter den Anschlußelektroden liegende Material vom Basis-Typ zu einem sehr wirkungsvollen Kollektor für Minoritätsträger, die vorher während des Betriebes des Gesamt-Bauelementes als Diode unter die Anschlußelektroden injiziert wurden. Entsprechend werden diese Träger unmittelbar von dem Bereich unterhalb der Anschlußelektroden aufgenommen und nicht mehr durch benachbarte Zellenelemente, so daß die benachbarten Zellenelemente nicht mehr zu wirkungsvolleren Dioden als die anderen werden, was bisher zu dem Ausfall während in der Diodenbetriebsweise führte.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung näher erläutert. In der Zeichnung zeigt
Fig. 1 eine stark vergrößerte Draufsicht auf eine Ausführungs­ form eines typischen MOSFET-Bauelementes mit einer Source-Anschlußelektrode und einer Gate-Anschlußelek­ trode, die für die Verbindung mit Source- und Gate- Anschlußleitungen auf der oberen Oberfläche des Bauteils zugänglich sind,
Fig. 2 eine vergrößerte Ansicht des Grenzschicht-Musters der Silizium-Oberfläche des Silizium-Halbleiterplättchens nach Fig. 1, wobei diese Ansicht eine stark vergrößerte Ansicht des Bereiches ist, der innerhalb des mit "A" be­ zeichneten Kreises in Fig. 1 liegt,
Fig. 3 eine Querschnittsansicht der Fig. 2 entlang der Schnitt­ linie 3-3 nach Fig. 2, aus der weiterhin die Anordnung der Elektroden über der Silizium-Oberfläche nach Fig. 2 zu erkennen ist,
Fig. 4 eine der Fig. 3 ähnliche Ansicht, die jedoch die An­ schlußelektrode auf der Oberseite und am Rand des Halbleiterplättchens zeigt.
In Fig. 1 ist ein Halbleiterplättchen 10 gezeigt. Dieses Halbleiterplättchen kann eine Länge von ungefähr 2,5 mm und eine Breite von ungefähr 2,5 mm aufweisen und enthält mehr als 6000 einzelne MOSFET-Zellen, die miteinander parallelgeschaltet sind, wie dies noch näher erläutert wird.
Die Oberfläche des Halbleiterplättchens weist ein Source- Anschlußelektrode 11 auf, die eine freiliegende vergrößerte metallische Oberfläche ist, die mit einer Source-Draht­ leitung verbunden werden kann. Es ist weiterhin eine Gate- Anschlußelektrode 12 vorgesehen, die in gleicher Weise durch eine vergrößerte freiliegende metallische Oberfläche ge­ bildet ist, an der eine Gate-Anschlußleitung befestigt werden kann. Die untere Oberfläche des Bauelementes nimmt eine Drain-Elektrode 13 (Fig. 3 und 4) auf.
Die Form der einzelnen MOSFET-Zellen auf der oberen Ober­ fläche des Halbleiterplättchens nach Fig. 1 ist in den Fig. 2, 3 und 4 für den Fall einer hexagonalen Zellengeo­ metrie gezeigt. Es sei bemerkt, daß irgendeine eine ge­ schlossene Zelle bildende Geometrie für die einzelnen Zellen verwendet werden könnte, wie beispielsweise eine rechteckige oder quadratische Form. Das in den Fig. 2, 3 und 4 gezeigte Bauelement ist ein Bauelement vom N-Kanal-Typ, wobei es für den Fachmann jedoch zu erkennen ist, daß auch ein Bauelement vom P-Kanal-Typ die beschriebene Ausführungsform der Anschlußelektroden verwenden könnte.
In dem hier dargestellten Ausführungsbeispiel besteht das Halbleiterplättchen aus einem N(+)-Siliziumkörper 15, auf dem eine N(-)-Epitaxialschicht 16 aufgewachsen ist. Die N(-)-Schicht 16 enthält eine Vielzahl von Basis-Diffusio­ nen, wie beispielsweise die P(+)-Basis-Diffusionen 17, 18 und 19, die in der dargestellten Weise eine hexagonale Geometrie aufweisen. Es könnte jedoch auch irgendeine an­ dere Geometrie verwendet werden. Die Schicht 16 weist weiterhin die P(+)-Diffusion 20 auf, die gleichzeitig mit den Basis-Diffusionen ausgebildet wird. Die P(+)-Diffu­ sion 20 liegt unter dem gesamten Bereich der Source-An­ schlußelektrode 11 nach Fig. 1. Eine ähnliche (nicht ge­ zeigte) P(+)-Diffusion liegt unter dem gesamten Bereich der Gate-Anschlußelektrode 12 nach Fig. 1.
Jede P(+)-Zelle, wie beispielsweise die Zellen 17, 18 und 19, nimmt eine hexagonale Source-Diffusion auf, die in Form der Source-Diffusionen 30, 31 bzw. 32 dargestellt ist. Eine ähnliche Anordnung von Zellen ist in Fig. 4 ge­ zeigt, in der hexagonale P(+)-Zellen 21, 22 und 23 Source- Diffusionen 24, 25 bzw. 26 aufnehmen. Die kreisringförmi­ gen Bereiche zwischen dem Außenumfang der Source- Diffusionen 24, 25, 26, 30, 31 und 32 und den Basisberei­ chen 21, 22, 23, 17, 18 bzw. 19 bilden jeweilige hexago­ nale Kanäle. Jeder dieser Kanäle ist durch eine jeweilige Gate-Elektrode überdeckt, die in den Fig. 3 und 4 in Form eines Polysilizium-Gate-Gitters 40 dargestellt ist, dessen Gitterabschnitte über jedem der Kanäle liegen. Das Polysilizium-Gate-Gitter 40 ist über der Oberfläche des Silizium-Halbleiterplättchens 10 gehaltert und im Ergeb­ nis in einer gitterförmigen Siliziumoxyd-Schicht 41 ein­ gekapselt. Es sei darauf hingewiesen, daß die Oxydschicht 41 einen Verlängerungsbereich 42 aufweist, der sich über die Oberfläche des Silizium-Halbleiterplättchens er­ streckt und unter dem gesamten Bereich der Source-Elektroden-Anschlußelektrode 11 liegt. In gleicher Weise liegt die Oxydschicht 42 außerdem unter dem leiten­ den Material der Gate-Anschlußelektrode 12.
Die Isolierschicht 41 kann aus mehreren Isolierschichten bestehen. Sie kann beispielsweise eine sehr dünne Siliziumdioxyd-Schicht von beispielsweise 100 nm direkt unterhalb der Gate-Segmente 40 einschließen. Die obere Schicht der die Gate-Segmente einkapselnden Isolier­ schicht 41 kann eine im Gegenstromverfahren aufgebrachte Silox-Schicht sein, die oberhalb der Seiten des Gate- Gitters 40 und um dessen Seiten herum ausgebildet ist, um eine gute Isolierung der Gate-Elektrode 40 gegenüber der Source-Elektrode zu erzielen. Es ist zu erkennen, daß sich die Isolierschicht 41 lediglich über einen Teil des Außenumfanges der Source-Diffusionen 30, 31 und 32 in Fig. 3 und 24, 25, 26 in Fig. 4 erstreckt, um einen nach­ folgenden Kontakt mit diesen Source-Bereichen zu ermög­ lichen.
Eine Aluminium-Flächenelektrode 60 nach den Fig. 3 und 4 liegt dann über der gesamten Oberfläche des Halbleiter­ plättchens und ergibt einen Kontakt mit dem Innenumfang jeder der Source-Diffusionen mit dem in der Mitte ange­ ordneten freiliegenden P(+)-Bereich der jeweiligen Basen. Die Flächenelektrode 60 ist in einen kleineren Gate-Anschlußelektroden-Abschnitt 12 und die größere Source- Elektrode unterteilt, die sich bis zur Source-Anschluß­ elektrode 11 erstreckt. Das Gate-Gitter 40 ist in geeigne­ ter Weise mit dem Gate-Anschlußelektrodenbereich 12 verbun­ den. Die Source-Elektrode erstreckt sich über den gesamten Bereich der Oxydschicht 42. Es sei weiterhin darauf hingewiesen, daß am Rand des Halbleiterplättchens gemäß Fig. 4 der An­ schlußelektrodenteil 11 der Elektrode 60 gegenüber dem Rand des Halbleiterplättchens am Kantenabschnitt 61 zurück­ springt. Eine Kanalstoppelektrode 62 ist dann in üblicher Weise vorgesehen und mit dem darunterliegenden N(-)-Ma­ terial und der Drain-Elektrode 13 verbunden.
Die gesamte obere Oberfläche des Bauelementes ist mit Ausnahme der Source- und Gate-Anschlußelektrode von einer Oxydschicht oder einer anderen geeigneten Isolierschicht 70 bedeckt, um die obere Oberfläche des Bauelementes zu schützen. Diese obere Isolierschicht 70 ist im Bereich der Source-Anschlußelektrode 11 gemäß den Fig. 1, 3 und 4 und außerdem im Bereich der Gate-Anschlußelektrode 12 ent­ fernt.
Bei bekannten Bauelementen dieser Art und insbesondere bei bekannten Hochleistungs-MOSFET-Bauelementen mit ver­ tikaler Leitfähigkeit, die eine Vielzahl von parallelge­ schalteten Zellen verwenden, wurde festgestellt, daß die Zellen in manchen Fällen im Bereich benachbart zur Be­ grenzung der Source-Anschlußelektrode 11 oder der Gate-An­ schlußelektrode 12 ausfallen, wenn das Bauelement in einer Diodenbetriebsweise betrieben wird. Entsprechend kann das Bauelement nach den Fig. 3 und 4 in einer MOSFET- Betriebsart oder in einer Diodenbetriebsart arbeiten, und zwar in Abhängigkeit von dem Potential der Source-Elek­ trode 60 und der Drain-Elektrode 13. Wenn die Drain-Elek­ trode 13 positiv ist und die Source-Elektrode 60 negativ, so wird die Leitfähigkeit des Bauelementes durch die MOSFET-Betriebsart bestimmt. Wenn dann ein geeignetes Potential an die Gate-Elektrode 40 angelegt wird, so wird der Kanalbereich zwischen dem Außenumfang der einzelnen Source-Bereiche und dem Außenumfang der jeweiligen Basis­ bereiche invertiert, so daß ein Leitfähigkeitspfad von der Drain-Elektrode 13 zur Source-Elektrode 60 gebildet wird, wenn ein Gate-Potential angelegt wird. Wenn die Source- und Drain-Potentiale jedoch umgekehrt werden und die Source-Elektrode 60 positiv ist, so arbeitet das ge­ samte Bauelement in Form einer in Durchlaßrichtung vorge­ spannten Diode, deren Dioden-Grenzschicht zwischen den P(+)-Basisbereichen und den N(-)-Körperhauptteilen gebil­ det ist.
Wenn das Bauelement als Diode arbeitet, leiten alle 6000 oder mehr Zellen des Bauelementes den Strom parallel. Der Ausfall der Diodenelemente, die den Umfang der Anschluß­ elektroden umgeben, war solange unerklärlich, bis festge­ stellt wurde, daß der P(+)-Bereich 20, der sehr schwach mit der Anschlußelektrode 11 verbunden war, während des Be­ triebes des Bauelementes als MOSFET-Transistor in gerin­ gem Ausmaß Minoritätsträger in den N(-)-Körper injizier­ te. Wenn sich das Potential zwischen der Source-Elektrode 60 und der Drain-Elektrode 13 umkehrte, war die durch den Bereich 20 gebildete Grenzschicht nicht in der Lage, diese injizierten Träger in wirkungsvoller Weise aufzu­ fangen, so daß diese Träger vorzugsweise in die einzelnen Zellen bewegt wurden, die die Anschlußelektrode umgaben, wie bei­ spielsweise die Zellen, die die Source-Bereiche 32 und 26 in den Fig. 3 bzw. 4 einschließen. Diese Zellen konnten ohne weiteres die Träger auffangen, die vorher von dem Bereich 20 injiziert wurden, weil sie sehr fest mit der Source-Elektrode 60 verbunden sind. Entsprechend bildeten sie wirkungsvollere Dioden als die anderen Dioden, die weiter von der Anschlußelektrode 11 entfernt sind. Weil das Bauelement im Betrieb als Diode als Minoritätsträger-Bau­ element arbeitet, neigten diese Zellen dazu, sehr schnell zunehmend mehr als ihren eigentlichen Anteil des durch das Bauelement fließenden Stromes zu leiten, bis sie aus­ fielen.
Bei der beschriebenen Ausführungsform ist eine direkte elektrische Verbindung von der Source-Elektrode 60 am Umfang der Anschlußelektrode 11 zum Umfang des darunterliegenden P(+)-Berei­ ches 20 ausgebildet, um diesen zu einem wirkungsvolleren Minoritätsträger-Kollektor zu machen, wenn das Bauelement in der Diodenbetriebsweise betrieben wird. In ähnlicher Weise wird eine Verbindung von der Source-Elektrode 60 am Umfang der Gate-Anschlußelektrode 12 zum darunterliegenden P(+)-Bereich hergestellt.
Beispielsweise ist, wie dies in den Fig. 2, 3 und 4 dar­ gestellt ist, eine Vielzahl von Öffnungen in der Oxyd­ schicht 42 an Bereichen ausgebildet, die insbesondere in Fig. 2 durch die Bezugsziffern 80, 81 und 82 bezeichnet sind und die um den Umfang der Anschlußelektrode herum an­ geordnet sind. Damit wird während der Zeit, zu der die Metallelektrode 60 über die Oberfläche des Bauelementes aufgebracht wird, eine Verbindung, wie sie durch den Ver­ bindungspunkt 86 in Fig. 3 gezeigt ist, am Bereich 82 zum P(+)-Bereich 20 hergestellt. Eine ähnliche Öffnung 90 ist am Bereich der Source-Anschlußelektrode 11 ausgebildet, durch den hindurch der Schnitt nach Fig. 4 gelegt wurde, so daß sich eine Verbindung 91 von der Source-Elektrode 60 zum darunterliegenden P(+)-Bereich 20 durch den Ver­ bindungspunkt 91 ergibt.
Die Anzahl oder der Abstand der Verbindungspunkte ist nicht kritisch. Es hat sich als befriedigend herausge­ stellt, einen Verbindungspunkt an einem Punkt benachbart ungefähr zu jedem zweiten Zellenelement herzustellen. Eine ähnliche Anordnung von Verbindungspunkten von der Source-Elektrode, die den Außenumfang der Gate-Anschluß­ elektrode 12 umgibt, zum darunterliegenden P(+)-Bereich un­ terhalb der Gate-Anschlußelektrode und durch das den Ab­ stand aufrechterhaltende Oxyd ist ebenfalls vorgesehen, jedoch nicht dargestellt.
In einem als Beispiel ausgeführten Bauelement hatte die Source-Anschlußelektrode 11 die Abmessungen von 0,75 × 0,625 mm. Ungefähr vierzig Verbindungspunkte umgaben den Umfang der Source-Anschlußelektrode, wobei diese Verbindungspunkte einen Abstand von 0,075 mm voneinander aufwiesen. Die Verbindungspunkte können nach innen hin in einem Abstand von der wirksamen Kante der Anschlußelektrode angeordnet sein, der ungefähr gleich der Breite einer Zelle ist, die ungefähr gleich 0,025 mm sein könnte.
Die Anordnung kann sehr einfach in den vorhandenen Her­ stellungsvorgang eingefügt werden, der für das Bauelement in der DE-OS 33 46 286 beschrieben ist. Durch diese Anordnung und die Einfügung der Verbindungspunkte wurde ein Ausfall der Bauelemente praktisch völlig vermieden, wenn diese in der Diodenbetriebsweise betrieben wurden.

Claims (5)

1. Hochleistungs-Metalloxyd-Feldeffekttransistor mit einem Halbleiterplättchen, einer Vielzahl von Basisbereichen eines ersten Leitfähigkeitstyps, die symmetrisch und in seitlicher Richtung über zumindestens einen Teil des Bereiches einer Oberfläche des Halbleiterplättchens verteilt sind, mit einem jeweiligen Source-Bereich des entgegengesetzten Leitfähigkeits­ typs in jedem der Basisbereiche, wobei jeder Source-Bereich einen seitlichen Abstand vom Umfang des jeweiligen Basisbe­ reiches aufweist, um jeweilige invertierbare Kanalbereiche in dem zugehörigen Basisbereich auszubilden, mit einer Isolier­ schicht, die über jedem der Kanalbereiche liegt und sich über einen Anschlußelektrodenbereich des Halbleiterplättchens er­ streckt, mit leitenden Gate-Elektrodeneinrichtungen, die auf der Isolierschicht oberhalb jedes der Kanalbereiche angeordnet sind, mit Source-Elektrodeneinrichtungen, die mit jedem der Source- Bereiche und mit jedem der Basisbereiche in Kontakt stehen, mit einer Drain-Elektrode die mit der gegenüberliegenden Oberfläche des Halbleiterplättchens verbunden ist, mit einer eine vergrößerte Fläche aufweisenden Source-Anschlußelektrode, die mit den Source-Elektrodeneinrichtungen verbunden ist und über der Isolierschicht in dem Anschlußelektrodenbereich liegt, und mit einem eine vergrößerte Fläche aufweisenden Basisbereich des ersten Leitfähigkeitstyps, der unter der Source-Anschluß­ elektrode liegt, dadurch gekennzeichnet, daß Verbindungseinrich­ tungen (80, 81, 82, 86, 91) vorgesehen sind, die zumindestens Teile des Umfangs der Source-Anschlußelektrode (11) mit dem eine vergrößerte Fläche aufweisenden Basisbereich (19, 20) unterhalb der Anschlußelektrode (11) verbinden, so daß der vergrößerte Basisbereich in wirkungsvoller Weise Minoritätsträger auffangen kann, wenn der Feldeffekttransistor als Diode arbeitet.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungs­ einrichtungen (80, 81, 82, 86, 91) eine Vielzahl von allgemein einen gleichen Abstand aufweisenden leitenden Vorsprüngen der Source- Anschlußelektrode (11) umfassen, die sich durch die Isolier­ schicht (42) hindurch erstrecken und mit dem vergrößerten Basis­ bereich (19, 20) verbunden sind.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Außenumfang der Basisbereiche (21, 22, 23) und der jeweiligen Source-Bereiche (24, 25, 26) vieleckig ist.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine eine vergrößer­ te Fläche aufweisende Gate-Anschlußelektrode (12) auf der ersten Oberfläche des Halbleiterplättchens (10) angeordnet und mit den leitenden Gate-Elektrodeneinrichtungen (40) verbunden ist, daß die Isolierschicht (42) unter der Gate-Anschlußelektrode (12) liegt, daß ein zweiter eine vergrößerte Fläche aufweisender Basisbereich unter der Isolierschicht unterhalb der Gate-An­ schlußelektrode (12) liegt, und daß zweite Verbindungseinrich­ tungen elektrisch zumindestens Teile des Umfanges der Source- Elektrode, die die Gate-Anschlußelektrode (12) umgibt, mit dem zweiten vergrößerten Basisbereich verbinden.
5. Halbleiterbauelement nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Source- Elektrodeneinrichtungen durch eine einzige flächige Source-Elek­ trode (60) gebildet sind und daß die Source-Anschlußelektrode (11) eine Verlängerung der Source-Elektrode (60) ist.
DE19843410427 1983-03-21 1984-03-21 Hochleistungs-metalloxyd-feldeffekttransistor Granted DE3410427A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/477,012 US4789882A (en) 1983-03-21 1983-03-21 High power MOSFET with direct connection from connection pads to underlying silicon

Publications (2)

Publication Number Publication Date
DE3410427A1 DE3410427A1 (de) 1984-09-27
DE3410427C2 true DE3410427C2 (de) 1990-02-01

Family

ID=23894146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843410427 Granted DE3410427A1 (de) 1983-03-21 1984-03-21 Hochleistungs-metalloxyd-feldeffekttransistor

Country Status (8)

Country Link
US (1) US4789882A (de)
JP (2) JPS59214254A (de)
KR (1) KR890004548B1 (de)
DE (1) DE3410427A1 (de)
FR (1) FR2543366B1 (de)
GB (1) GB2137811B (de)
IT (1) IT1173885B (de)
SE (1) SE8401090L (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JP2572210B2 (ja) * 1984-11-20 1997-01-16 三菱電機株式会社 縦型パワ−ｍｏｓ電界効果型半導体装置
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
US4775879A (en) * 1987-03-18 1988-10-04 Motorola Inc. FET structure arrangement having low on resistance
GB2209433B (en) * 1987-09-04 1990-06-13 Plessey Co Plc Semi-conductor devices
JP2550702B2 (ja) * 1989-04-26 1996-11-06 日本電装株式会社 電力用半導体素子
US5313088A (en) * 1990-09-19 1994-05-17 Nec Corporation Vertical field effect transistor with diffused protection diode
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
EP0660402B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungs-Halbleiterbauelement
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
EP0697728B1 (de) * 1994-08-02 1999-04-21 STMicroelectronics S.r.l. Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
DE19740904B4 (de) * 1997-09-17 2004-10-28 Infineon Technologies Ag Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern
US6707103B1 (en) * 1998-03-05 2004-03-16 International Rectifier Corporation Low voltage rad hard MOSFET
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6476456B1 (en) * 1999-06-10 2002-11-05 International Rectifier Corporation Integrated radiation hardened power mosgated device and schottky diode
JP4122113B2 (ja) 1999-06-24 2008-07-23 新電元工業株式会社 高破壊耐量電界効果型トランジスタ
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
TWI236134B (en) * 2001-04-04 2005-07-11 Mitsubishi Electric Corp Semiconductor device
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
US6852634B2 (en) * 2002-06-27 2005-02-08 Semiconductor Components Industries L.L.C. Low cost method of providing a semiconductor device having a high channel density
US6870221B2 (en) 2002-12-09 2005-03-22 Semiconductor Components Industries, Llc Power switching transistor with low drain to gate capacitance
US7385273B2 (en) * 2005-06-10 2008-06-10 International Rectifier Corporation Power semiconductor device
CN100550383C (zh) * 2005-07-08 2009-10-14 松下电器产业株式会社 半导体装置和电气设备
JP2006310838A (ja) * 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US8841718B2 (en) 2012-01-16 2014-09-23 Microsemi Corporation Pseudo self aligned radhard MOSFET and process of manufacture
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
JP2019165182A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271201A (en) * 1962-10-30 1966-09-06 Itt Planar semiconductor devices
US3812521A (en) * 1973-02-16 1974-05-21 Motorola Inc Bonding pad substructure for integrated circuits
NL7606483A (nl) * 1976-06-16 1977-12-20 Philips Nv Inrichting voor het mengen van signalen.
JPS54112179A (en) * 1978-02-23 1979-09-01 Sony Corp Semiconductor device
JPS5578563A (en) * 1978-12-08 1980-06-13 Mitsubishi Electric Corp Semiconductor device
JPS5655066A (en) * 1979-10-11 1981-05-15 Nec Corp Semiconductor device
DE3072002D1 (en) * 1979-11-14 1987-09-10 Fujitsu Ltd An output transistor of a ttl device with a means for discharging carriers
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
DE3103444A1 (de) * 1981-02-02 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Vertikal-mis-feldeffekttransistor mit kleinem durchlasswiderstand
JPS57206073A (en) * 1981-06-12 1982-12-17 Hitachi Ltd Mis semiconductor device
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
DE3346286A1 (de) * 1982-12-21 1984-06-28 International Rectifier Corp., Los Angeles, Calif. Hochleistungs-metalloxid-feldeffekttransistor- halbleiterbauteil
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
JP2559801B2 (ja) * 1988-03-30 1996-12-04 日産自動車株式会社 パワートランジスタ

Also Published As

Publication number Publication date
KR890004548B1 (ko) 1989-11-13
JPH0414511B2 (de) 1992-03-13
JPH06318708A (ja) 1994-11-15
FR2543366A1 (fr) 1984-09-28
IT1173885B (it) 1987-06-24
IT8420126A0 (it) 1984-03-19
GB8406974D0 (en) 1984-04-18
GB2137811B (en) 1987-01-07
GB2137811A (en) 1984-10-10
US4789882A (en) 1988-12-06
JP2760734B2 (ja) 1998-06-04
KR840008222A (ko) 1984-12-13
JPS59214254A (ja) 1984-12-04
FR2543366B1 (fr) 1985-12-13
DE3410427A1 (de) 1984-09-27
SE8401090L (sv) 1984-09-22
SE8401090D0 (sv) 1984-02-28

Similar Documents

Publication Publication Date Title
DE3410427C2 (de)
DE102009055322B4 (de) Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode
DE3331329C2 (de)
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE2954481C2 (de) Leistungs-mosfet-anordnung.
EP0057256B1 (de) Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand
DE3537004A1 (de) Vdmos-baustein
DE3114972A1 (de) Mos-transistor
EP0039943B1 (de) Thyristor mit steuerbaren Emitterkurzschlüssen und Verfahren zu seinem Betrieb
DE2536277A1 (de) Halbleiteranordnung
DE3401407C2 (de)
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE7016645U (de) Kristalline halbleiterplatte.
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE10247038B4 (de) Halbleitervorrichtung zur Verhinderung eines Überstroms
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE4310606C2 (de) GTO-Thyristoren
DE1216435B (de) Schaltbares Halbleiterbauelement mit vier Zonen
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE2822166A1 (de) Halbleiteranordnung
DE2804443A1 (de) Gate-gesteuertes halbleiterbauelement
EP0098497A2 (de) IGFET mit Ladungsträgerinjektion
EP0206350A2 (de) Thyristor mit verminderter Mittelzonendicke
DE2046053B2 (de) Integrierte Schaltung
DE3200660A1 (de) Mis-feldeffekttransistor mit ladungstraegerinjektion

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition