DE3438410C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Brückenschaltung zur selektiven Durchschaltung von Nachrichtenpaketen zwischen lokalen Netzwerken, nach dem Oberbegriff des Anspruchs 1.

Eine derartige Brückenschaltung ist beispielsweise bekannt aus Proceedings of the IEEE, Vol. 6, No. 11, 1978, S. 1497-1516, insbes. S. 1514, VII A. Diese bekannte Brückenschaltung gibt die Nachrichtenpakete gemäß einer Filterfunktion selektiv an die beteiligten Netzwerke weiter.

Brückenschaltungen, die allgemein als Koppler bezeichnet werden, zwischen lokalen Netzwerken sind normalerweise herstellerspezifisch, mit entsprechenden Anpassungsproblemen.

Es sind auch nicht selektiv durchlassende Brückenschaltungen bekannt, beispielsweise aus der DE-A 32 23 878. Bei Vorhandensein mehrerer lokaler Netzwerke, die jeweils einen Bus aufweisen, auf den die einzelnen Stationen der Netzwerken speisen, muß allgemein ein Nachrichtenpaket mit einer Bestimmungsadresse an sämtliche Stationen aller Netzwerke herangebracht werden, wo die einzelne Station prüft, ob die Bestimmungsadresse mit ihrer eigenen Adresse übereinstimmt. Hierdurch ergibt sich eine relativ hohe Bus- und Netzbelegung allein aufgrund dieses Suchverkehrs. Die an sich bekannte Selektivität mildert dieses Problem, setzt aber andererseits bei größeren Gesamtnetzen in den einzelnen Brückenschaltungen zwischen den Teilnetzen eine hohe Speicherkapazität voraus und führt zu einer verzögerten Bearbeitung; insbesondere aber ergeben sich Probleme bei eventuellen Netzerweiterungen. Starre Adressenspeicher in den Brückenschaltungen machen das Netz hinsichtlich der angeschlossenen Stationen unflexibel.

Der Erfindung liegt die Aufgabe zugrunde, die aus der genannten Veröffentlichung (IEEE) bekannte Brückenschaltung hinsichtlich der Flexibilität angeschlossener Stationen zu verbessern. Dies wird durch die im Anspruch 1 gekennzeichnete Erfindung gelöst, die eine zweckmäßige Schaltung hinsichtlich der Selektivität der durchgeschalteten Nachrichtenpakete enthält und bei der es nicht erforderlich ist, daß jede der im Gesamtnetz enthaltenen Zieladressen in jedem Zieladressenspeicher jeder Brückenschaltung gespeichert ist. Für die gespeicherten Adressen gilt die Selektivität, für nicht gespeicherte Adressen, was insbesondere die seltener angewählten Adressen sein sollen, gilt die nicht selektive Durchschaltung, wobei dann, wenn eine solche Adresse in keiner der Brückenschaltungen gespeichert ist, das Nachrichtenpaket durch das gesamte Netz durchgeschaltet wird.

Besonders bevorzugt wird die Schaltung nach den Ansprüchen 2 bis 5, also mit lernenden Brückenschaltungen, die die aktiven Adressen ständig neu einspeichern und die weniger aktiven Adressen mit der Zeit "vergessen".

Im Rahmen der Erfindung kommt man mit einer Ebene von Adresseninformation aus, so daß die verschiedenen Brückenschaltungen verschiedener Hersteller besser kompatibel sind.

Die Erfindung sei allgemein anhand eines Ausführungsbeispiels mit zwei lokalen Netzwerken beschrieben. Ersichtlicherweise kann sie sich auch auf mehr als zwei Netzwerke und mehrere Brückenschaltungen beziehen, die mit den lokalen Netzwerken verbunden sind. In dem hier beschriebenen Ausführungsbeispiel ist ein erstes LANCE-Gerät (Local Area Network Controller) mit einem ersten lokalen Netzwerk und ein zweites LANCE-Gerät mit einem zweiten lokalen Netzwerk verbunden. Wenn beispielsweise eine Nachricht von dem ersten lokalen Netzwerk an sein zugehöriges LANCE-Gerät gesendet wird, wird diese Nachricht untersucht, und wenn sie für eine weitere Übertragung geeignet ist, sendet das LANCE-Gerät ein Unterbrechungssignal an einen Mikroprozessor. Inzwischen wurde die Nachricht in einem Pufferspeicher (Rapid Access Memory=Direktzugriffsspeicher) gespeichert. Über das Unterbrechungssignal erfährt der Mikroprozessor, welches Netzwerk die Nachricht gesendet hat, und holt den Bestimmungsadressenteil der Nachricht aus dem Pufferspeicher in eine Nachschlage-Steuerschaltung. Die Nachschlage- Steuerschaltung nimmt die Zieladressen-Information und vergleicht sie mit einer Gruppe von Zieladressen, die in einem Zieladressenspeicher gespeichert sind. Die Zieladressen-Information im Zieladressenspeicher enthält eine Marke, die angibt, ob die Zieladresse zu einer Station des ersten oder zweiten lokalen Netzwerks gehört. Wenn eine Übereinstimmung zwischen dem Zieladressenteil der Nachricht und einer Zieladresse im Zieladressenspeicher festgestellt wird, sendet der Mikroprozessor die Nachricht über die Brücke zu der entsprechenden Station, oder aber ignoriert die Nachricht, falls die Sendestation auf dem gleichen lokalen Netzwerk liegt wie die Empfangsstation. Wenn keine Übereinstimmung festgestellt wird (weil im Zieladressenspeicher keine Adresse enthalten ist, die der Zieladresse der Nachricht entspricht), wird die Nachricht zum anderen Netzwerk gesendet. Nach der Bearbeitung des Zieladressenteils der Nachricht bearbeitet das System den Quellenadressenteil der Nachricht. Der Quellenadressenteil wird mit den im Zieladressenspeicher gespeicherten Zieladressen verglichen und, falls keine Übereinstimmung gefunden wird, "lernt" das System, daß eine weitere Station vorhanden ist und wo sie sich befindet. Diese neu gelernte Adresseninformation wird zwischenzeitlich in einem Zwischenspeicher für neue Stationsadressen gespeichert und dann gewisse Zeit später mittels Reorganisation durch den Mikroprozessor dem Zieladressenspeicher für Zieladressen hinzugefügt. Das System sorgt dafür, daß im Zieladressenspeicher ausreichend Platz verfügbar ist, indem nicht wiederholt verwendete Adressen daraus entfernt werden. Dieses Verfahren kann zur Anwendung gelangen, wenn tragbare Stationen an neuen Örtlichkeiten in Betrieb genommen werden, was natürlich ein neues Netzwerk bedeuten kann. Nur als Beispiel: Wenn eine Station 15 Minuten lang nicht mehr mit der alten Netzwerk-Adresse adressiert wird, wird die alte Netzwerk-Adresse aus dem Zieladressenspeicher entfernt.

Es folgt nun eine Beschreibung der Erfindung anhand der Zeichnungen.

Fig. 1 ist ein schematisches Blockdiagramm des vorliegenden Systems.

Fig. 2 ist ein schematisches Blockdiagramm der Speichersteuerung.

Fig. 3 ist ein schematisches Blockdiagramm der Nachschlagesteuerung.

Man betrachte Fig. 1. In Fig. 1 ist ein erstes Netzwerk gezeigt, das sich aus drei Stationen 1A, 2A und 3A zusammensetzt, die über einen gemeinsamen Bus 11 (Sammelschiene) miteinander verbunden sind. Außerdem zeigt Fig. 1 ein zweites Netzwerk aus drei Stationen 1B, 2B und 3B, die über einen gemeinsamen Bus 13 miteinander verbunden sind. Es ist ersichtlich, daß mehr als drei Stationen pro Netzwerk und mehr als zwei Netzwerke vorgesehen sein können.

Mit dem lokalen Netzwerk "A" ist ein LANCE 15 und mit dem lokalen Netzwerk "B" ein LANCE 17 verbunden. Eine bevorzugte Ausführungsform dieser LANCE-Geräte 15 und 17 ist ein MK 68 590 der Mostek Company, die eine Abteilung der United Technilogies Corporation ist. Das LANCE-Gerät ist für eine Reihe von Operation vorgesehen. Als erstes wird eine Nachricht, die von einer Station an einem Netzwerk ausgesendet wurde, von dem zugehörigen LANCE untersucht, ob sie vollständig und fehlerfrei ist. Wenn die Nachricht beispielsweise zu lang oder zu kurz ist oder eine Anzeige enthält, daß ein Fehler vorliegt, oder aber irgendeine andere Unsicherheit vorhanden ist, würde der LANCE anzeigen, daß das System die Nachricht nicht über die Brücke übertragen soll. Wenn der LANCE jedoch feststellt, daß die empfangene Nachricht zur weiteren Übertragung geeignet ist, liefert z. B. der LANCE 15 auf Leitung 19 ein Unterbrechungssignal an den Mikroprozessor 21. Inzwischen wird die Nachrichtung an den Pufferspeicher 29 übertragen, während der LANCE 15 die Nachricht untersucht. In einem bevorzugten Ausführungsbeispiel wird als Mikroprozessor ein 68 000 der Motorola Corporation verwendet. Selbstverständlich können auch andere Mikroprozessoren Verwendung finden.

Wie Fig. 1 zeigt, wird der Programm-RAM und der Stationsadressen- Zwischenspeicher 35 als zwei getrennte Komponenten dargestellt. Diese beiden RAMs, deren Funktionen noch ausführlich erläutert werden, können Teil eines einzigen Datenprozessors sein oder auch ein einziger RAM-Speicher; in dem vorliegenden Beispiel werden sie jedoch als getrennte Komponenten betrachtet. Fig. 1 zeigt außerdem eine Nachschlage-Steuerung selbstverständlich auch Teil eines Datenprozessors sein könnte. Die oben erwähnten einzelnen Komponenten werden in dem bevorzugten Beispiel als separate Teile betrachtet, um das System in Verbindung mit einem relativ unkomplizierten Mikroprozessor erläutern zu können.

Wie Fig. 1 weiterhin zeigt, sind die LANCE 15 über Kanal 23 und der LANCE 17 über Kanal 27 mit der Speicher-Steuerschaltung 25 verbunden. Die Speichersteuerung 25 ist ausführlich in Fig. 2 dargestellt. Wie schon erwähnt wurde, ist mit der Speichersteuerung 25 ein Pufferspeicher 29 verbunden. Die Speichersteuerung 25 ist ein Gerät mit dreifachem Zugang und zweiseitigen Datenwegen zu und von dem LANCE 15, dem LANCE 17 und dem Mikroprozessor 21.

Mit dem Bus 31 sind ein ROM-Speicher 33 (Read Only Memory= Nur-Lese-Speicher), der Stationsadressen-Zwischenspeicher 35, eine Nachschlage-Steuerschaltung 37, die ihrerseits an einen Zieladressenspeicher 39 angeschlossen ist, und der Programm-RAM 41 verbunden. Bevorzugte Ausführungen für die Speicher sind ein 2764 für den ROM 33 und ein 2167 für den RAM 35 und den RAM 41 der Intel Corporation.

Zum allgemeinen Verständnis der Arbeitsweise des Systems betrachte man den Schaltungsaufbau von Fig. 1. Nehmen wir an, daß Station 1A eine Nachricht an Station 2B senden möchte. In diesem ersten Fall würde Station 1A eine Nachricht senden, die 64 Bits Einleitungsinformation, 48 Bits Zieladresse-Information, 48 Bits Quellenadresseninformation, anschließend variable Mengen an Benutzerdaten und zum Schluß eine Gruppe von Signalen umfaßt, die das Vorhandensein oder Fehlen eines Fehlers anzeigen. Das vorliegende System befaßt sich hauptsächlich mit den Signalen der Ziel- und der Quellenadressen. Die Nachricht von Station 1A würde eine Zieladresse der Station 2B und eine Quellenadresse der Station 1A enthalten.

Die Nachricht würde an der LANCE 15 übertragen, wo der Einleitungsteil decodiert, die Anzahl der in der Nachricht enthaltenen Bits gezählt und der Fehlerzustand geprüft wird.

Der LANCE hat die Möglichkeit, diese Funktionen durchzuführen. Wenn der LANCE 15 im Nachrichtenformat keine Fehler feststellt, liefert er über Leitung 19 ein Unterbrechungssignal an den Mikroprozessor 21. Wie schon im Zusammenhang mit der Nachrichtenüberprüfung durch den LANCE 15 erwähnt wurde, wird die Nachricht zum Pufferspeicher 29 übertragen. Ausgelöst durch das Unterbrechungssignal auf Leitung 19 sendet der Mikroprozessor 21 einen Satz Adressensignale an den Pufferspeicher 29, um dadurch den Zieladressenteil der im Pufferspeicher 29 gespeicherten Nachricht herauszuholen. Die Zieladresseninformation wird über Kanal 31 zur Nachschlage-Steuerschaltung 37 übertragen. Ersichtlicherweise besteht der Kanal 31 aus mindestens 40 parallelen Leitungen, von denen 24 Leitungen für Adressensignale und 16 für Datensignale reserviert sind. Wie bei der Beschreibung von Fig. 3 noch näher erläutert wird, wird die Adresseninformation vom Pufferspeicher 29 in der Nachschlage-Steuerschaltung 37 empfangen. Die Nachschlage-Steuerschaltung 37 dient dazu, die Zieladressen-Signale vom Pufferspeicher 29 mit einer Anzahl von oder einer Bibliothek von Zieladressen zu vergleichen, die der Zieladressenspeicher 39 enthält. Auf welche Weise die Zieladressen in den Zieladressenspeicher 39 geladen werden, soll später erläutert werden; hier genügt die Feststellung, daß der Zieladressenspeicher 39 eine Anzahl von Zieladressen gespeichert hat. Die Zieladressen im Zieladressenspeicher sind mit zusätzlicher Information versehen. Diese zusätzliche Information zeigt an, ob die Station, deren Adresse im Zieladressenspeicher gespeichert ist, auf dem Netzwerk "A" oder "B" liegt.

Nachdem die Nachschlage-Steuerschaltung 37 den Vergleich durchgeführt hat, wird dem Mikroprozessor 21 mitgeteilt, daß die Zieladresse im Zieladressenspeicher vorhanden ist und daß der Adressat nicht im Bereich "A" liegt. Danach fordert der Mikroprozessor 21 vom Pufferspeicher 29, die Quellenadressen-Signale der gespeicherten Nachricht zu holen und sie an die Nachschlagesteuerung 37 weiterzuleiten. Inzwischen gibt der Mikroprozessor ein Befehlssignal an den LANCE, um die Speichersteuerung zu instruieren, daß sie die Nachricht aus dem Pufferspeicher 29 holt und über Kanal 27 an das LANCE-Gerät 17 überträgt, woraufhin die Nachricht über den gemeinsamen Bus 13 zur Station 2B gelangt, die den Empfang der Nachricht bestätigt.

Wenn die Quellenadresse von der Nachschlagesteuerung 37 empfangen wird, wird sie mit den Zieladressen verglichen, und zwar nach dem gleichen Verfahren, das schon für die Zieladresse beschrieben wurde. Diese Prozedur ist Teil der "Lernfähigkeit" des vorliegenden Systems. Wenn sich herausstellt, daß die Quellenadresse mit einer Zieladresse im Zieladressenspeicher 39 übereinstimmt, wird das dem Mikroprozessor mitgeteilt, womit dieser Teil der Operation beendet ist. Wenn sich die Quellenadresse jedoch nicht unter den Zieladressen im Zieladressenspeicher 39 befindet, bewirkt der Mikroprozessor, daß die Nachschlagesteuerung 37 diese Quellenadresse an den Stationsadressen-Zwischenspeicher 35 weiterleitet, und der Mikroprozessor fügt die oben erwähnte Zusatzinformation hinzu; d. h. in unserem Beispiel bezeichnet die Zusatzinformation, in welchem Netzwerk die Station 1A (der Ursprung) liegt. Das System ist so ausgelegt, daß es selbsttätig lernt und dem Zieladressenspeicher 39 lädt, indem (aus den Quellenadressen) dem Zieladressenspeicher 39 Zieladressen hinzugefügt werden, wenn eine Station im Netzwerk eine Nachricht sendet. Wenn eine Station des Netzwerks eine Nachricht sendet, enthält diese Nachricht die Quellenadresse, wie schon erwähnt wurde, und das zugehörige Unterbrechungssignal zeigt dem Mikroprozessor an, von welchem Netzwerk die Nachricht ausging, also in welchem Netzwerk der Ursprung liegt. Auf diese Weise beginnt das System direkt nach der Inbetriebnahme, während die verschiedenen Stationen Nachrichten senden, mit der Ansammlung von Adressen im Zieladressenspeicher 39, und das Brückensystem "lernt", wo sich die verschiedenen Stationen befinden.

Zurück zu unserem Beispiel: Es zeigt sich, daß der Mikroprozessor 21, sobald er Zeit findet, eine Programm-Routine startet, um Adressensignale aus dem Stationsadressen-Zwischenspeicher 35 herauszuholen und an die Nachschlagesteuerung zu übertragen, wodurch die Adresse an der richtigen Stelle im Zieladressenspeicher 39 eingefügt wird. Wie bei der Beschreibung von Fig. 3 noch näher erläutert wird, kann der Mikroprozessor 21 eine Reorganisation des Zieladressenspeicher 39 bewirken. Das bisher betrachtete Beispiel bezieht sich auf eine Nachrichtenübertragung von Station 1A nach Station 2B und auf die Arbeitsweise der zugehörigen Schaltung.

Wenn in einem zweiten Fall eine Nachricht von Station 1A nach Station 3A gesendet wird, liegt die Situation etwas anders. Das Netzwerk "A" benötigt keine Brückenschaltung für die Übertragung einer Nachricht von Station 1A nach 3A. Die Brückenschaltung verwendet diese Operation jedoch für ihren Lernprozeß. Auch in dem zweiten Beispiel, bei dem die Nachricht von Station 1A nach 3A gesendet wird, empfängt der LANCE 15 diese Nachricht gleichzeitig mit der Station 3A. Der LANCE 15 "weiß" nicht, daß die Nachricht nicht über die Brücke laufen muß, weshalb die Nachricht so wie vorher behandelt wird. Wenn in diesem Fall jedoch die Zieladresse (die der Station 3A) mit den Adressen im Zieladressenspeicher 39 verglichen wird, stellt sich heraus, daß Station 3A auf dem gleichen Netzwerk liegt wie die Sendestation 1A, also der Ursprung, weshalb die Nachricht im Pufferspeicher 29 nicht über die Brücke weitergeleitet wird. Zur gleichen Zeit wird die Quellenadresse verglichen, wie zuvor beschrieben, und wenn sie sich nicht im Zieladressenspeicher 39 befindet, wird sie hinzugefügt, wie oben beschrieben wurde.

Wenn wir die Angaben in unserem zweiten Beispiel ändern und annehmen, daß die Zieladresse (Station 3A) nicht im Zieladressenspeicher 39 steht, ergibt sich eine abgewandelte Arbeitsweise. Die Nachricht wird vom LANCE 15 empfangen, im Pufferspeicher 29 gespeichert, und die Zieladresse wird verglichen, wie zuvor beschrieben. In diesem letzteren Fall erhält der Mikroprozessor jedoch die Mitteilung, daß der Ort der Station im Netzwerk unbekannt ist, d. h. die Existenz der Station ist nicht bekannt. In diesem Fall bewirkt der Mikroprozessor über den Pufferspeicher 29 herausholt und an das Netzwerk "B" weiterleitet. Das Brückensystem ist so ausgelegt, daß eine Zieladresse, die nicht mit einem Netzwerk identifiziert werden kann, durch die Brücke übertragen wird. Früher oder später wird Station 3A eine Nachricht senden; dann wird ihre Adresse (gesendet als Quellenadresse) dem Zieladressenspeicher 39 hinzugefügt, so daß ihr Ort nun nicht länger unbekannt ist, wie in dem gerade beschriebenen abgeänderten zweiten Fall.

Die Fähigkeit, Nachrichten zu übertragen, wenn die Zieladresse nicht mit einem Netzwerk identifziert werden kann, bietet dem vorliegenden Brückensystem die Möglichkeit, auch mit solchen Situtationen fertig zu werden, bei denen selbst dann, wenn der Zieladressenspeicher 39 voll ist und die Zieladresse für eine Station lediglich deshalb nicht in den Zieladressenspeicher 39 geladen werden kann, weil kein Platz ist, die Nachrichten für diese Station, übertragen und empfangen werden können. Die Fähigkeit, auch dann zu übertragen, wenn die Stationsadresse nicht mit einem Netzwerk identifiziert werden kann, ermöglicht den Betrieb des Systems noch ehe sich der Lern-Algorithmus auswirkt; d. h. das System versorgt auch solche Stationen, die zwar in einem Netzwerk liegen, jedoch bisher von einer Quellenadresse aus nicht identifiziert wurden. Ein Beispiel hierfür wäre ein Datenverarbeitungssystem in einem Büro- oder einem Universitätsgebäude, in dem jedes Stockwerk ein Netzwerk darstellt und ein tragbares Terminal (Datenendgerät) vom ersten in das zweite Stockwerk gebracht wird, wobei es von seinem neuen Standort aus noch nicht identifiziert worden ist.

Einige weitere Merkmale, auf die aus Fig. 1 geschlossen werden kann, wurden bisher nicht erörtert. Dem ROM 33 ist ein permanenter Speicher, in dem sämtliche Programme gespeichert sind, die der Mikroprozessor 21 für den Betrieb des Brückensystems benötigt. Der Programm-RAM 41 ist ein nicht-permanenter Speicher, an den die laufenden Programmsignale vom ROM 33 übertragen werden und der als Zwischenspeicher und laufender Programmspeicher für den Mikroprozessor 21 dient.

Das Brückensystem umfaßt außerdem vom Prinzip her die Vorstellung, daß die Adresse einer Station, die nicht aktiv ist, fortgelassen wird, um Platz für die Adressen aktiverer Stationen zu schaffen. Dieser Vorstellung wird dadurch Rechnung getragen, daß ein Zeitgeber 43 in gewissen Zeitabständen ein Unterbrechungssignal liefert, beispielsweise alle 100 Millisekunden. Natürlich kann auch eine andere Taktzeit verwendet werden. Wenn der Zeitgeber 43 dieses Unterbrechungssignal liefert, durchläuft der Mikroprozessor eine Programm-Routine, mit der jede Zieladresse im Zieladressenspeicher 39 aufgesucht wird und die zugehörige Taktzählung herabgezählt wird. Die Takt-Bits sind eine weitere Zusatzinformation, die den Zieladressen hinzugefügt wird, wenn sie in den Zieladressenspeicher geladen werden. Die Takt-Bits haben einen gewissen Wert, etwa fünfzehn Minuten in Binärcode. Natürlich können auch andere Zeitwerte verwendet werden. Sobald die Takt-Bits auf Null herabgezählt sind, steht die zugehörige Zieladresse zum Aussondern zur Verfügung, was bei einem Reorganisationsvorgang oder bei der Adresseneingabe vom Stationsadressen-Zwischenspeicher 35 erfolgen kann. Wenn für eine Zieladresse im Zieladressenspeicher 39 beim Vergleich Übereinstimmung festgestellt wurde, werden ihre Takt-Bits selbstverständlich vom Datenprozessor automatisch auf den Maximalwert zurückgesetzt.

Die Unterbrechungssignale vom LANCE 17 laufen über Leitung 20. Selbstverständlich könnte das System so betrieben werden, daß - auch wenn Unterbrechungssignale an den Mikroprozessor 21 abgegeben werden - die LANCE-Geräte lediglich ein Rufsignal ("need attention") erzeugen, woraufhin der Mikroprozessor die LANCEs regulär abfragen könnte, um mithilfe des Rufsignals das Äquivalent eines Unterbrechungssignals zu erhalten. Das System wird so programmiert, daß der LANCE 15 die Nachrichten, die er handhabt, in bestimmte Adressen im Pufferspeicher 29 lädt, und daß in gleicher Weise der LANCE 17 die von ihm gehandhabten Nachrichten in andere bestimmte Adressen lädt. Der Mikroprozessor 21 liefert an die LANCEs 15 und 17 die zur Durchführung dieser Aufgabe erforderlichen Befehle. Der Mikroprozessor ist so programmiert, daß er darüber Buch führt, welche Adressen der betreffende LANCE verwendet und an welchen Adressenplätzen im Pufferspeicher 29 tatsächlich bestimmte Nachrichten gespeichert wurden. Dieses Programmmierverfahren bietet dem Mikroprozessor die Möglichkeit, aus dem Pufferspeicher 29 die Zieladressen- und Quellenadresseninformation einer bestimmten Nachricht herauszuholen, Entscheidungen zu treffen, ob diese Nachricht weiter übertragen werden soll oder nicht, Netzwerk- Ortsangaben zu den Adressen hinzuzufügen, etc., wie oben beschrieben wurde.

Fig. 2 zeigt ein ausführliches Blockdiagramm der Speichersteuerung 37. Dargestellt sind die LANCEs 15 und 17 sowie der vom Mikroprozessor 21 aus Fig. 1 ankommende Daten/ Adressen-Bus (DAL) 31. Außerdem ist der Pufferspeicher 29 aus Fig. 1 eingezeichnet. Man erinnere sich, daß in dem ersten Beispiel eine Nachricht von Station 1A nach Station 2B gesendet wurde. Das System arbeitet folgendermaßen:
Wenn der LANCE 15 eine Nachricht empfängt, erzeugt er auf Leitung 51 ein Pufferspeicher-Anforderungssignal, das an den Pufferspeicher-Zuteiler (arbitor) 53 übertragen wird. Der Pufferspeicher-Zuteiler umfaßt ein programmierbares Array aus logischen integrierten Schaltkreisen, die im Handel erhältlich und vorzugsweise Geräte der Advanced Micro Device Corporation sind. Der BR-Zuteiler 53 erzeugt ein Steuersignal für den Multiplexer (MUX) 55, so daß die Nachricht vom LANCE 15 über Kanal 57, durch den MUX 55 und über Kanal 59 zum Pufferspeicher-Datenbus 61 übertragen werden kann. Vom BR-Datenbus 61 wird die Nachricht über Kanal 63 zum Pufferspeicher 29 übertragen und dort an einer Adresse gespeichert, die durch die Signale auf Kanal 65 spezifiziert wird. Wie schon erwähnt wurde, wird der LANCE 15 mit Adresseninformation vom Mikroprozessor 21 versorgt und überträgt, wenn diese Nachricht an den Pufferspeicher 29 übertragen wird - wie gerade beschrieben wurde - einen Satz von Adressensignalen auf Kanal 67 durch die Verriegelungsschaltung 69 und über Kanal 71 zum MUX 73. Die Multiplexer 55 und 73 sind vorzugsweise ein 74S158 der Signetics Corporation. Der MUX 73 hat auf Leitung 75 ein Steuersignal empfangen und leitet dementsprechend die Adressensignale vom Kanal 71 zum Kanal 65. Der BR-Zuteiler 53 sendet ein Startsignal an die Zeitgeberschaltung, die Taktpulse und Lese/Schreibsignale an den Pufferspeicher 29 liefert. Der Pufferspeicher 29 (vorzugsweise ein 8264 der Fujitsu Corporation) arbeitet entsprechend diesen Takt- und Lese/Schreib-Signalen. Der Mikroprozessor 21 ist so programmiert, daß er den Zieladressenteil der Nachricht herausholt, indem er jenen Platz im Pufferspeicher adressiert, an dem die Zieladresseninformation gespeichert ist. Der Mikroprozessor sendet also - unter der Voraussetzung, daß der LANCE 15 ein Unterbrechungssignal geliefert hat, wie schon beschrieben wurde - Adressensignale auf dem DAL-Bus 31 entlang Kanal 79 zum MUX 73. Gemäß einem BR-Anfrage-MP-Signal auf Leitung 81 liefert der BR-Zuteiler 53 auf Leitung 75 ein Steuersignal an den MUX 73, damit dieser die Adressensignale auf Kanal 79 hindurchläßt. Daraufhin wird der Zieladressenteil der Nachricht vom Pufferspeicher 29 über Leitung 63, entlang dem BR-Datenbus 61 und über Kanal 83 durch die Verriegelungsaschaltung 85 zum Mikroprozessor-DAL 31 übertragen. Von dort wird der Zieladressenteil der Nachricht vom Puffer an die Nachschlagesteuerung 37 übertragen, die im Zusammenhang mit Fig. 1 beschrieben wurde. Wenn der Mikroprozessor den Quellenadressenteil der Nachricht benötigt, holt er ihn sich auf die gleiche Weise, nur daß natürlich die Adresse des Quellenadressenteils der Nachricht eine andere ist.

Wenn der Mikroprozessor 21 entschieden hat, daß die Nachricht in unserem Beispiel vom Pufferspeicher 29 zur Station 2B gelangen soll (die Nachricht stammte ursprünglich von Station 1A), liefert der Mikroprozessor Befehlssignale über den DAL 31, entlang Kanal 87, über die Verriegelungsschaltung 89, entlang Kanal 91 zum BR- Datenbus 61 und von dort entlang Kanal 63 zum Pufferspeicher 29. In periodischen Zeitabständen überprüft der LANCE 15 die Adressenplätze im Pufferspeicher 29, in denen solche Befehlssignale gespeichert sind, und wenn Befehlsinformation vorgefunden wird, werden die entsprechenden Signale über den BR-Datenbus 61, über Kanal 93, durch die Verriegelungsschaltung 95, über den Daten/Adressenbus 97 des "A"-Netzwerk-LANCE (LANCE A DAL) zum LANCE 15 übertragen. Daraufhin liefert der LANCE 15 Adresseninformation, um die gesamte Nachricht aus dem Pufferspeicher 29 entlang den zuvor beschriebenen Kanälen herauszuholen. Die Nachrichtensignale werden entlang Kanal 63, entlang Bus 61, entlang Kanal 99, durch die Verriegelungsschaltung 101, entlang DAL 103 zum LANCE 17 und von dort zur Station 2B übertragen. Der Fluß der Adressen- und Dateninformation vom LANCE 17 sollte aus Fig. 2 ersichtlich sein und wird nicht näher beschrieben.

Wenn der Mikroprozessor 21 entscheidet, daß die Nachricht vom Pufferspeicher 29 nicht weitergeleitet wird, liegt ersichtlicherweise kein Befehlssignal über den Pufferspeicher 29 am LANCE an, wie oben beschrieben wurde.

Man betrachte nun Fig. 3, wo der Aufbau der Nachschlagesteuerung 37 aus Fig. 1 wiedergegeben ist. In Fig. 3 sind die Leitungen des DAL-Busses 61, die Datensignale führen, aufgetrennt und erscheinen als ein Datenbus 107, während die Leitungen des DAL-Busses 31, die Adressensignale führen, als Adressenbus 109 erscheinen.

Bei der Beschreibung der Arbeitsweise der Schaltung aus Fig. 1 wurde bereits erwähnt, daß, wenn der LANCE dem Mikroprozessor 21 mitteilt, daß eine Nachricht zur Verarbeitung bereit ist, die Zieladressen-Signale der Nachricht aus dem Pufferspeicher herausgeholt und zur Speichersteuerung übertragen werden. Diese Zieladressensignale kommen auf dem Datenbus 107 aus Fig. 3 an.

Zuvor hat der Mikroprozessor 21 über den Bus 109 und entlang Kanal 111 Befehlssignale an die Steuerschaltung 113 ausgegeben. Die Steuerschaltung 113 ist in einem bevorzugten Ausführungsbeispiel eine 16R6 programmierbare Array-Logik (PAL) der Monolithic Memories. Die Steuerschaltung 113 liefert ein Steuersignal an den Sender- Empfänger 115, und daraufhin werden die Zieladressen- Signale durch den Sender-Empfänger 115 hindurchgelassen und in das Vergleichsregister 117 geladen. Als Sender-Empfänger werden vorzugsweise die Signetics-Geräte 74LS245 verwendet, und für Register 117 eignen sich 16R4 PAL-Komponenten der Monolithics Memories. Das Register 117 ist vorzugsweise ein 48 Bit Register; selbstverständlich können auch Register für andere Bit-Längen verwendet werden, falls eine andere Adressenkonfiguration das erfordert.

Die Nachschlage-Steuerschaltung aus Fig. 3 führt die Vergleichsoperation von sich aus durch, und zwar gemäß Startadressen- Signalen auf Kanal 109 und einem Befehlssignal auf Leitung 119. Wenn beispielsweise der Zieladressenspeicher 39A für 8000 Adressen ausgelegt sein soll, könnte der Mikroprozessor so programmiert sein, daß er eine Startadresse von 4000 liefert. Die Adressensignale für die Adresse 4000 würden an den Adressengenerator 121 angelegt. Entsprechend dem Steuersignal auf Leitung 119 würde die Adresse 4000 an den Zieladressenspeicher 39A übertragen, und die Zieladresse am Adressenplatz 4000 würde über Kanal 123 zur Vergleichsschaltung 125 übertragen. In diesem bevorzugten Ausführungsbeispiel besteht die Vergleichsschaltung 125 aus 16R4 PAL-Komponenten der Monolithic Memories. Die Vergleichsschaltung 125 führt einen Parallelsignalvergleich zwischen den Zieladressen-Signalen im Register 117 aus, und ein Ergebnissignal, das entweder "größer" oder "kleiner" anzeigt, wird über Kanal 127 an die Steuerschaltung 113 übertragen. Wenn das Ergebnissignal "größer" ergibt, was bedeutet, daß die Zieladresse im Zieladressenspeicher 39 größer als die Zieladresse vom Pufferspeicher 29 ist, liefert der Adressengenerator gemäß einem Steuersignal auf Leitung 119 eine weitere Adresse von beispielsweise 2000, in der Hoffnung, eine bessere Übereinstimmung zu erzielen. Wenn das Ergebnissignal weder "größer" noch "gleich" anzeigt, erkennt das System, daß die Zieladresse vom Zieladressenspeicher 39A "kleiner" als die Zieladresse vom Pufferspeicher 29 ist, woraufhin der Adressengenerator (gemäß einem Steuersignal von der Steuerschaltung 113) ein höheres Signal erzeugen würde, beispielsweise Adresse 6000. Dieses Verfahren wird fortgesetzt, bis die ausgewählten Zieladressen im Zieladressenspeicher 39A mit der Zieladresse im Register 117 verglichen worden sind. Zwei Ergebnisse sind möglich. In einem ersten Fall könnte eine Übereinstimmung irgendwo während des Vergleichs angetroffen werden, so daß dann ein "gleich"-Signal auf Leitung 127 erzeugt würde. Gemäß diesem "gleich"-Signal würde der Adressengenerator keine weiteren neuen Adressen erzeugen, sondern die letzte Adresse zur weiteren Verwendung festhalten. Entsprechend dem "gleich"-Ergebnis gibt der Adressengenerator 121 seine gespeicherte Adresse aus, die aber auch der RAM 39B gespeichert hat, so daß die Zieladresse mit der Zusatzinformation vom Speicher 39B (d. h. Ortsangabe bezüglich Netzwerk "A" oder "B" und Größe der Taktpuls-Zählung) an den Mikroprozessor übertragen wird. Die Zieladresse vom Adressengenerator 121 wird über Kanal 128, durch den Sender- Empfänger 130 und entlang Kanal 107 zum Mikroprozessor übertragen. Der Sender-Empfänger wird durch ein Steuer­ signal auf Leitung 132 gesteuert. Die Zusatzinformation wird vom Speicher 39B entlang Kanal 131 zum Bus 107 und von dort zum Mikroprozessor übertragen.

Wenn die Quellenadresse verglichen wird, wie im Zusammenhang mit Fig. 1 erläutert wurde, wird das System, wenn sich nach einer bestimmten Anzahl von Vergleichs-Operationen weder ein "gleich" noch ein "größer" ergibt, annehmen, daß die Quellenadresse im Speicher 39A nicht vorhanden ist und Schritte unternehmen, um die Quellenadresse dem Zieladressenspeicher 39 als zusätzliche Zieladresse hinzuzufügen. In einem bevorzugten Ausführungsbeispiel beträgt diese bestimmte Anzahl (von Vergleichsoperationen) den 2er Logarithmus der Anzahl von Eingabepositionen im Speicher 39A. Wenn die bestimmte Anzahl erreicht ist, ohne daß eine Übereinstimmung angetroffen wurde, sendet die Steuerschaltung ein Signal auf Leitung 111 zurück zum Mikroprozessor, woraufhin die Quellenadresse vom Pufferspeicher 39 in den Stationsadressen-Zwischenspeicher 35 geholt wird. Gleichzeitig wird jedoch "Zusatzinformation" in den Stationsadressen-Zwischenspeicher 35 eingegeben, die die Quellenadresse begleitet. Die Zusatzinformation, die im folgenden als Zusatzadresse bezeichnet wird, ist diejenige Adresse, die sich im Adressengenerator 121 befindet, wenn die Vergleichs-Operationen erschöpft sind. Das System nimmt an, daß eine solche Adresse die bestmögliche Annäherung darstellt, die das System schaffen kann, und die deshalb als Start-Adresse während der Routine verwendet werden sollte, bei der diese Quellenadresse dem Speicher 39A hinzugefügt wird. Irgendwann einmal wird der Mikroprozessor, entweder weil es mit Absicht so programmiert wurde oder aber weil der Mikroprozessor gerade dann nicht voll ausgelastet ist, den Speicher 39A vollständig reorganisieren und dabei die Stationsadressen aus dem Stationsadressen-Zwischenspeicher 35 hinzufügen, und zwar entsprechend den erwähnten Zusatzadressen, die mit diesen Stationsadressen gekoppelt sind. Dieses Verfahren wird mit der Schaltung aus Fig. 3 durchgeführt, wie noch erläutert wird.

Beginnend mit den vom Adressengenerator erzeugten höheren Adressen (und gemäß Steuersignalen auf Leitung 119) werden die Zieladressen und ihre zugehörige Zusatzinformation aus den Speichern 39A und 39B herausgeholt. Die Zieladressen vom Speicher 39A werden an das Register 117 übertragen, während die Zusatzinformation entlang Kanal 131 zum Bus 107 übertragen wird. Die Zusatzinformation wird an den Mikroprozessor übertragen und dort untersucht, ob der Wert der Taktzählung aus der Zusatzinformation Null ist. Wenn die Zieladresse noch ihre Daseinsberechtigung hat, wird die Zusatzinformation auf Kanal 107 zurückgeleitet, und sowohl die Zieladresse im Register 117 als auch die Zusatzinformation werden an den Adressenplatz zurückgespeichert, den der Adressengenerator 121 zur Verfügung gestellt hatte, wobei dieser Adressenplatz um eine Stelle höher ist als der ursprüngliche Platz, aus dem die Information von den Speichern 39A und 39B herausgeholt wurde. Auf diese Weise kann der gesamte Inhalt des Speichers um jeweils einen Speicherplatz zu höheren Adressenplätzen hin im Speicher verschoben werden. Das ist deshalb möglich, weil der unbenutzte Teil des Speichers am höherwertigen Ende liegt. Die Adresseninformation vom Register 117 wird über den Sender-Empfänger 94 entlang Kanal 127 zum Zieladressenspeicher 39A übertragen.

Wenn sich der Mikroprozessor jedoch im Reorganisations- Modus für die Quellenadressen-Eingabe befindet, untersucht er die Adresse des Adressengenerators in jedem Verfahrensschritt, und wenn die im Adressengenerator enthaltene Adresse mit einer "Zusatzadresse" einer Quellenadresse im Stationsadressen-Zwischenspeicher 35 übereinstimmt (wie beschrieben wurde), wird diese Quellenadresse den Speichern 39A und 39B hinzugefügt, und zwar an dem im Adressengenerator verfügbaren Adressenplatz. Tatsächlich befindet sich die neue Zieladresse (vom Quellenspeicher), die den Speichern 39A und 39B hinzugefügt wird, an dem besten Platz, der während der Vergleichsoperation der Quellenadressen (die oben erläutert wurde) festgelegt wurde. Wenn z. B. drei neue Quellenadressen während der Reorganisation hinzugefügt werden sollen, kann der Mikroprozessor so programmiert sein, daß er den Adressengenerator 121 als erste Adresse eine solche erzeugen läßt, die drei Adressenplätze höher liegt als die hohe Adresse. Wenn die Adresse im Adressenregister mit einer Zusatzadresse einer Quellenadresse übereinstimmt, wird das Muster des Adressengenerators geändert, so daß er eine um zwei Plätze höhere Adressen liefert, und bei einer zweiten Übereinstimmung eine um einen Platz höhere und bei einer dritten Übereinstimmung eine unveränderte Adresse liefert. Auch andere Formate zur Reorganisation des RAM können verwendet und für den Mikroprozessor programmiert werden. Die wichtige Tatsache dabei ist, daß die Nachschlage-Steuerung Datenpfade und Steuersignale schafft, die eine Wiederholungsschleife für die Zieladressen ermöglichen, um dadurch eine Reorganisation durchzuführen.

Es sollte außerdem ersichtlich sein, daß die Schaltung aus Fig. 3 dazu verwendet werden kann, den gesamten Inhalt der Speicher 39A und 39B zu überprüfen und die Speicher von Adressen zu befreien, die keine Daseinsberechtigung mehr haben. Zu diesem Zweck beginnt der Adressengenerator durch Befehle von der Steuerschaltung 113 und über eine Startadresse von Kanal 109 bei den niedrigen Adressen der Speicher 39A und 39B. Wie schon beschrieben wurde, wird die Zusatzinformation von Speicher 39B überprüft, und wenn der Wert der Taktzählung Null ist, schreitet der Adressenzähler zur nächsthöheren Adresse fort; die Information vom Register 117 wird jedoch nicht ausgelesen sondern überschrieben. Für das "Nicht-Auslesen" sorgt ein Steuersignal auf Leitung 133. Die Zieladresse des nächsthöheren Adressenplatzes im Zieladressenspeicher 39 wird in den vorherigen Adressenplatz geladen (indem der Adressengenerator nach Feststellen einer ersten Taktzeit von Null um einen Adressenplatz zurückgezählt wird). Der Adressengenerator folgt einem Programm vom Mikroprozessor, wodurch freigewordene Plätze in den Speichern 39A und 39B wieder gefüllt werden, während nicht mehr gültige Zieladressen ausgesondert werden, wie oben erwähnt wurde. Auf diese Weise werden die Speicher 39A und 39B von nicht mehr gültigen Zieladressen befreit.

Claims (6)

1. Brückenschaltung zur selektiven Durchschaltung von Nachrichtenpaketen zwischen lokalen Netzwerken, die je mehrere Stationen (1A, 2A, 3A; 1B, 2B, 3B) enthalten, zwischen denen die Nachrichtenpakete austauschbar sind, die eine Zieladresse und eine Quellenadresse enthalten, mit einer ersten Logikschaltung (15, 17, 25, 29), die über Busse (11, 13) mit den Stationen (1A, 2A, 3A; 1B, 2B, 3B) verbunden ist und Nachrichtenpakete von den Netzwerken empfängt und an die Netzwerke abgibt, und die einen Pufferspeicher (29) zum Zwischenspeichern der Nachrichtenpakete enthält, sowie mit einem Datenprozessor (21), der mit einem Zeitgeber (43) zur programmierten Steuerung versehen ist, dadurch gekennzeich­ net,
daß sie einen Zieladressenspeicher (39) enthält, der die Zieladressen von Stationen der Netzwerke sowie den Zieladressen zugeordnete Daten, die das jeweilige Netzwerk der Station angeben, gespeichert enthält, und
der mit einer zweiten Logikschaltung (37) verbunden ist, die ihrerseits mit der ersten Logikschaltung (15, 17, 25, 29) und dem Datenprozessor (21) verbunden ist und unter Steuerung durch den Datenprozessor (21) die Zieladresse des jeweiligen Nachrichtenpakets vom Pufferspeicher (29) empfängt,
sie mit den im Zieladressenspeicher (39) gespeicherten Adressen vergleicht und
bei Auffinden einer identischen Zieladresse die ihr zugeordneten Daten, die das jeweilige Netzwerk angeben, abruft, um das zwischengespeicherte Nachrichtenpaket an den Bus (11, 13) des betreffenden Netzwerks, an das die sendende Station nicht angeschlossen ist, zu übertragen,
wobei bei Nichtauffinden einer identischen Zieladresse im Zieladressenspeicher (39) das Nachrichtenpaket durchgeschaltet wird.

2. Brückenschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie lernend ausgeführt ist, indem sich der Zieladressenspeicher (39) durch den vorhandene Nachrichtenverkehr nach und nach mit Zieladressen auffüllt.

3. Brückenschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Logikschaltung (15, 17, 25, 29) einen ersten Signalbus (31) enthält, an den der Datenprozessor (21) und die zweite Logikschaltung (37) angeschlossen sind und mit dem ein Stationsadressen-Zwischenspeicher (35) verbunden ist, und daß der Datenprozessor (21) den Pufferspeicher (29) nach Quellenadresseninformation abfragt, diese der zweiten Logikschaltung (37) einspeist, wo sie mit den im Zieladressenspeicher (39) gespeicherten Zieladressen verglichen wird, und, wenn keine übereinstimmende Adresse gefunden wird, die Quellenadresseninformation an den Stationsadressen-Zwischenspeicher (35) gibt, wo sie gespeichert wird und später mit den zugeordneten Daten in den Zieladressenspeicher (39) übertragen wird.

4. Brückenschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Zieladressen, die nicht innerhalb einer vorgegebenen Zeitspanne im Zieladressenspeicher (39) aufgerufen werden, gelöscht werden.

5. Brückenschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Datenprozessor (21) zu der im Zieladressenspeicher (39) gespeicherten Zieladressen-Information einen Zeitwert hinzufügt und diesen zur Löschung der Zieladresse aus dem Zieladressenspeicher (39) periodisch herabzählt, indem der Zeitgeber (43) periodische Unterbrechungssignale erzeugt und sie dem Datenprozessor (21) einspeist, die das Herabzählen auslösen.

6. Brückenschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Logikschaltung jeweilige Steuerungen (15, 17) für die Netzwerke umfaßt, die mit ersten bzw. zweiten Daten-Adressen-Bussen (97, 103) verbunden sind, die ihrerseits über eine Steuerlogikschaltung (25) eine Zweiweg-Verbindung zum Pufferspeicher (29) aufweisen, und daß jede Steuerung (15, 17) Adressensignale erzeugt, die nach dem Aussenden an den Pufferspeicher (29) bewirken, daß das Nachrichtenpaket aus dem Pufferspeicher herausgeholt wird.