DE3528716C2

DE3528716C2 -

Info

Publication number: DE3528716C2
Application number: DE3528716A
Authority: DE
Inventors: Kohtaro Fussa Tokio/Tokyo Jp Hanzawa; Shigenori Kokubunji Tokio/Tokyo Jp Morikawa; Hiroshi Morokuma; Hiroyuki Fussa Tokio/Tokyo Jp Sasaki
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-08-09
Filing date: 1985-08-09
Publication date: 1988-07-28
Also published as: DE3546620C2; GB8810919D0; GB2162988B; DE3528716A1; HK79790A; GB2206230B; US4667556B1; GB8520019D0; HK101290A; HK101190A; DE3546774C2; JPS649640B2; GB2162988A; US4667556A; GB2206230A; JPS6145297A

Description

Die Erfindung betrifft ein elektronisches Musikinstru ment nach dem Oberbegriff des Anspruches 1, bei dem von außen zugeführte Pianotöne oder ähnliches in ein di gitales Wellenformsignal umgewandelt werden, das in einem Speicher abgespeichert wird, so daß Klänge mit verschie denartigen Wellenformen durch Steuerung der Adressierung des Speichers erzeugbar sind.

Es sind elektronische Musikinstrumente bekannt, bei de nen ein Ton, beispielsweise der der C1-Taste, erzeugt durch Be tätigung der C1-Tasten auf einem Piano mittels eines Mikrophons in ein C1-Tonsignal umgewandelt wird, das über einen A/D-Umwandler in ein PCM-Digitalsignal, d. h. ein mittels Pulscodemodulation erzeugtes Digitalsignal, umgewandelt wird, das in einem Wellenformspeicher abgespeichert wird. Um den Speicherbereich des Wellenformspeichers effektiv zu nutzen, wird die Speicheroperation des PCM-Digitalsi gnals im Wellenformspeicher gleichzeitig mit dem Drücken einer Taste, wie beispielsweise der C1-Notentaste ge startet. Bei einer derartigen Anordnung ist es jedoch wahrscheinlich, daß der führende, aufsteigende Teil des Pianotones nicht gespeichert wird. Um diesen Nachteil zu beseitigen, kann die Speicherung der Daten im Wellen formspeicher vor Drücken der Taste begonnen werden. In diesem Fall ist es jedoch notwendig, einen Wellenform speicher mit einer großen Kapazität zu verwenden, was zu einer Erhöhung der Kosten führt.

Inzwischen sind auch elektronische Musikinstrumente der oben genannten Art bekannt, bei denen die in den Wellen formspeicher gespeicherten Wellenformdaten unter der Steuerung eines Steuerteils für direkten Speicherzugriff (DMA) ausgelassen werden und die Wellenformdaten werden jedesmal bei Betätigung einer Taste auf der Tastatur mittels DMA, d. h. mittels direktem Speicherzugriff, aus dem Wellenformspeicher in einen FIFO-Puffer (first-in- first-out-Speicher) übertragen. Die in dem FIFO-Puffer gespeicherten Wellenformdaten werden entsprechend dem Ausgang eines spannungsgesteuerten Oszillators (VCO), der ein Frequenzsignal bereitstellt, das der gedrückten Taste entspricht, einem D/A-Umwandler zugeführt, wodurch ein Ton mit einer vorbestimmten Tonhöhe erhalten wird. Die DMA-Übertragung der Wellenformdaten aus dem Wellenform speicher zu dem FIFO-Puffer, wird unter der Steuerung einer CPU, d. h. einer Zentraleinheit, durchgeführt. In einem polyphonen elektronischen Musikinstrument, bei dem die Signale mittels eines Zeitmultiplexverfahrens verar beitet werden, wird die CPU ausschließlich für die DMA- Bearbeitung verwendet, so daß die CPU nicht genügend lange für andere Aufgaben zur Verfügung steht.

Des weiteren benötigt das obig genannte polyphone elek tronische Musikinstrument eine Mehrzahl von spannungsge steuerten Oszillatoren, FIFO-Puffern, D/A-Umwandlern, etc., so daß sein Preis unangemessen hoch wird.

Aus der DE-OS 33 30 715 ist ein Aufzeichnungsgerät für musikalische Daten bekannt, bei dem über ein Tastenfeld eingegebene musikalische Daten in einem RAM-Speicher bzw. auf einem Magnetband digital aufgezeichnet werden. Auf die in dem RAM-Speicher gespeicherten Musikdaten kann mittels einer CPU zugegriffen werden, um ein automatisches Musikspiel zu erzeugen. Nachteilig hierbei ist jedoch, daß der Prozessorzeitbedarf der CPU für das Einschreiben und Auslesen von zugeführten Tönen groß ist und relativ kom plexe Schaltkreiskonfigurationen erforderlich sind.

Aufgabe der vorliegenden Erfindung ist es daher, ein elektronisches Musikinstrument gemäß dem Oberbegriff des Anspruches 1 zu schaffen, in dem die Prozessorzeit der CPU für das Einschreiben und Auslesen von von außen zugeführten Tönen reduzierbar ist, wobei externe Klang signale effizient und sorgfältig mittels einer einfachen Schaltkreiskonstruktion in einem Wellenformspeicher speicherbar sind.

Die Lösung dieser Aufgabe erfolgt durch die kennzeich nenden Merkmale des Anspruches 1.

Erfindungsgemäß wird ein elektronisches Musikinstrument geschaffen, das eine Analog/Digital-Umwandlungsvorrichtung zum Umwandeln eines externen Klangsignals in ein digitales Wellenformsignal, einen Speicher zum Speichern des digitalen Wellenformsignals, eine Adressierungsvor richtung zum Festlegen von Speicheradressen zum Ein schreiben und Auslesen des digitalen Wellenformsignals und eine Steuervorrichtung zum Zuführen von Aufzeich nungs- und Wiedergabebefehlen zu der Adressierungsvorrich tung zum Schreiben und Lesen des digitalen Wellenformsignals in und aus dem Speicher aufweist, wobei die Adressierungsvorrichtung zur Entlastung der Steuervorrichtung (CPU) ausgebil det ist mit
einem temporären Speicherregister zum temporären Speichern von Adressen eines Wellenformspeicherbe reichs, mit
einer Vorrichtung zum Verändern des Inhalts des temporären Speicherregisters, mit
einem Tonhöhenregister zum Speichern von Tonhö hendaten, mit dem die Änderungsrate in der Vorrichtung vorgegeben wird, mit
einem Enderegister zum Speichern einer Ende adresse, mit
Schleifenregistern zum Festlegen der Anfangs- und Endeadresse für das Weiterführen und Beenden der Veränderung des Inhalts des temporären Speicherregi sters entsprechend den Befehlen aus der Steuer vorrichtung (CPU).

Die jeweiligen Unteransprüche haben vorteilhafte Weiterbildungen der Erfindung zum Inhalt.

Weitere Einzelheiten, Merkmale und Vorteile der Erfin dung ergeben sich aus der nachfolgenden Beschreibung einer Ausführungsform anhand der Zeichnung.

Fig. 1 ein Blockdiagramm einer Ausführungsform der Er findung,

Fig. 2 ein Blockdiagramm mit einem Tonquellensteuer schaltkreis aus Fig. 1,

Fig. 3 ein Blockdiagramm mit dem Hauptsteuerbereich aus Fig. 2,

Fig. 4 eine schematische Darstellung eines Adreßsteuer bereichs aus Fig. 2,

Fig. 5 eine schematische Darstellung eines Auslöse steuerschaltkreises aus Fig. 3,

Fig. 6 ein Blockdiagramm mit einem Wellenformspeicher bereich und einem Interpolationsbereich aus Fig. 2,

Fig. 7 ein Flußdiagramm zur Erläuterung der Aufzeich nungsoperation der Ausführungsform gemäß den Fig. 1 bis 6 und

Fig. 8 ein Zeitdiagramm zur Illustrierung der Arbeits weise der Ausführungsform unter Bezugnahme auf Fig. 7.

Nachfolgend wird eine Ausführungsform der Erfindung an hand der Zeichnung genau beschrieben. Fig. 1 zeigt die Gesamtkonstruktion der Ausführungsform. Eine Steuervorrichtung (CPU 11) er zeugt ein Tasteneingabesignal durch Erfassen der Betäti gung einer Spieltaste auf der Tastatur 12 und sie emp fängt auch Schaltereingabesignale, die durch Betätigung von Schaltern in einem Steuerschaltbereich 13 bereitge stellt werden. Der Steuerschaltbereich 13 umfaßt einen Aufzeichnungs- und einen Wiedergabeschalter, deren Aus gänge der CPU 11 als Steuersignale zugeführt werden. Ein Adreßbus AB, ein Datenbus DB und ein Steuerbus CB sind mit einem Ende mit der CPU 11 und dem anderen Ende mit einem Tonquellensteuerschaltkreis 14 verbunden, der das Aufzeichnen und Wiedergeben der Töne bewirkt.

Ein externes Klangsignal wird über einen Eingangsan schluß 16 einem Analog/Digital-Umwandler 15 zugeführt, um ein digitales Wellenformsignal zu erhalten, das dem Ton quellensteuerschaltkreis 14 zugeführt wird. An den Ein gangsanschluß 16 kann beispielsweise ein Mikrophon an geschlossen sein, so daß ein Notensignal, beispielsweise der Note C1 erhalten wird, wenn eine entsprechende Taste auf einem Piano gedrückt wird, das als externes Klangsi gnal dem A/D-Umwandler 15 zugeführt wird. Der Tonquel lensteuerschaltkreis 14 führt dem A/D-Umwandler 15 ein Abtasttaktsignal Φ _REC zu. Das externe Klangsignal wird durch den A/D-Umwandler 15 abgetastet und der Amplitu denpegel des abgetasteten externen Klangsignals wird mittels Pulscodemodulation (PCM) in ein digitales Wel lenformsignal umgewandelt.

Das Ausgangssignal des A/D-Umwandlers 15 wird in einem Wellenformspeicher, der in dem Tonquellensteuerschalt kreis 14 bereitgestellt ist, unter der Steuerung eines Adreßsteuerbereichs, der wiederum durch Befehle aus der CPU 11 aktivierbar ist, gespeichert. Die in dem Wellen formspeicher gespeicherten Wellenformdaten werden ent sprechend der Ausgabe des Adreßsteuerbereichs ausgele sen und in einem Digital/Analog-Umwandler 17, nachfolgend D/A-Umwandler genannt, entsprechend einem Wellenformle setakt Φ _S aus dem Tonquellensteuerschaltkreis 14 in ein analoges Signal umgewandelt, das vier spannungsgesteuer ten Oszillatoren 18-0 bis 18-3 mit einer vier-ton-poly phonen Struktur zugeführt wird. Zeitsignale T 0 bis T 3 für ein vierkanaliges Zeitmultiplexverfahren werden den in einer Eingangsstufe der spannungsgesteuerten Oszillatoren 18-0 bis 18-3 bereitgestellten nicht abgebildeten Gattern als Freigabesignale zugeführt. Der Ausgang des D/A-Um wandlers 17 wird über die entsprechenden Gatter während der zugehörigen Zeitperiode den spannungsgesteuerten Oszillatoren 18-0 bis 18-3 zugeführt. Des weiteren führt die CPU 11 den spannungsgesteuerten Oszillatoren Kanal schaltsignale CH 0 bis CH 3 zu, ein Tonsignal, das nur von einem vorbestimmten Kanal bereitgestellt wird. Das dem nach bereitgestellte Tonsignal wird von einem der zugehö rigen Kanalausgangsanschlüsse 19-0 bis 19-3 einem nicht abgebildeten Klangsystem mit einem Verstärker, einem Lautsprecher, etc. zugeführt, durch das der zugehörige Ton erzeugt wird.

Nachfolgend wird der genaue Aufbau des Tonquellensteuer schaltkreises 14 anhand von Fig. 2 beschrieben. Der Ton quellensteuerschaltkreis 14 weist einen Schnittstellen bereich 141, einen Hauptsteuerbereich 142, einer Adressierungsvorrichtung 143 und einen Wellenformspeicherbereich 144 mit einem RAM und einem Interpolationsbereich 146 auf. Der Schnittstellenbereich 141 ist über den Adreßbus AB, den Datenbus DB und dem Steuerbus CB mit dem CPU 11 ver bunden und dient als Schnittstelle für den Datenaustausch zwischen der CPU 11 und dem Tonquellensteuerschaltkreis 14. Aus dem Schnittstellenbereich 141 werden verschiedene Steuersignale über einen internen Steuerbus ICB dem Hauptsteuerbereich 142 zugeführt. Auch Initialisierungs daten, wie die erste Adresse eines Speicherplatzes in dem Wellenformspeicherbereich 144 und Tonhöhendaten des zu erzeugenden Tones werden aus dem Schnittstellenbereich 141 zu der Adressierungsvorrichtung 143 über einen internen Datenbus IDB zugeführt. Weiter werden Wellenformdaten zwischen dem Schnittstellenbereich 141 und dem Wellen formspeicherbereich 144 über einen RAM-Datenbus RD über tragen. Der RAM-Datenbus RD dient sowohl als Pfad für die Wellenformdaten die aus dem A/D-Umwandler 15 über ein Gatter 145 zugeführt werden als auch für Wellenformdaten die dem Interpolationsbereich 146 zugeführt werden. Der Hautpsteuerbereich 142 steuert den gesamten Tonquellen steuerschaltkreis 14.

Fig. 3 zeigt den Hauptsteuerbereich 142 genauer. Ein durch den internen Steuerbus ICB zugeführtes Steuersi gnal wird in einem Befehlssteuerschaltkreis 142 a mit einen Decoderaufbau decodiert und die verschiedenen Be fehle werden dann der Adressierungsvorrichtung 143 und einem internen Auslösesteuerbereich 142 b zugeführt. Der Auslö sesteuerschaltkreis 142 b realisiert eine Verzögerungs- Auslösefunktion für das Bewirken einer Voraufzeichnung und einer regulären Aufzeichnung bei Beginn der Auf zeichnung, um den Verlust des Anfangsteiles des aufge zeichneten Klangs zu vermeiden. START- und STOP-Befehle werden aus dem Auslösesteuerschaltkreis 142 b der Adressierungsvorrichtung 143 zugeführt und ein Gatterfreigabesignal GAD wird dem Gatter 145 zugeführt. Der Hauptsteuerbereich 142 umfaßt des weiteren einen Zeitsteuerschaltkreis 142 c, der verschiedene Zeitsignale, darunter die Taktsignale Φ _REC und Φ _S und auch die Zeitsignale T 0 bis T 3, be reitstellt. Die Fig. 8(1) bis 8(8) zeigen verschiedene Zeitsignale Φ _W, Φ _S, Φ _R, T 0 bis T 3 und Φ _REC. Der Hauptsteuerbereich 142 weist des weiteren einen DMA- Steuerschaltkreis 142 d auf, der ein DMA-Anforderungssi gnal DMARQ über den internen Datenbus ICB bereitstellt und die die DMA Steuerung entsprechend einem DMA Bestä tigungssignal bewirkt. Ein Signal DMAD zur Bestimmung der Richtung des direkten Speicherzugriffs und ein DMA- Startbefehl DMAS wird durch den Befehlssteuerschaltkreis 142 a über die Leitung 142 e bereitgestellt. Der Befehls steuerschaltkreis 142 a stellt auch ein Signal BS zur Verfügung, das ein Schaltsignal zum Umschalten der Da tenübertragungsrichtung über den Datenbus DB ist, wenn Daten über den internen Steuerbus ICB in die CPU 11 ge lesen werden.

Die Adressierungsvorrichtung 143 legt Adressen eines Wellen formspeichers 144 a (wird später beschrieben) in einem Wellenformspeicherbereich 144 fest. Er erneuert Speicher adressen unter der Steuerung des Hauptsteuerbereichs 142 und führt nach Abschluß dieser Operation ein Ende-Signal dem Auslösesteuerschaltkreis 142 b des Hauptsteuerbereichs 142 zu. Durch die Adressierungsvorrichtung 143 bereitgestellte Adreßdaten beinhalten einen ganzzahligen Bereich und einen Dezimalbruchbereich. Die Daten des ganzzahligen Bereichs werden dem Wellenformspeicherbereich 144 und die Daten des Dezimalbruchbereichs werden dem Interpola tionsbereich 146 zugeführt.

Der Wellenformspeicherbereich 144 zeichnet aus dem A/D- Umwandler 15 zugeführte Wellenformdaten auf und führt die gespeicherten Wellenformdaten über den RAM-Datenbus RD der CPU 11 oder dem Interpolationsbereich 146 zu.

Der Interpolationsbereich 146 bewirkt eine lineare In terpolation der aus dem Wellenformspeicherbereich ausge lesenen Wellenformdaten und stellt die interpolierten Daten dem D/A-Umwandler 17 zur Verfügung.

Die Fig. 4 zeigt Details des Adressierungsvorrichtung 143. Bezugszeichen 51 bezeichnet ein Tonhöhenregister zum Speichern der Tonhöhendaten eines zu erzeugenden Tones. Bezugszeichen 52 bezeichnet ein temporäres Speicherregister zum Speichern der Adreß daten von dem Wellenformspeicher 144 a. Bezugszeichen 53 bezeichnet ein Enderegister zum Speichern des Endwerts des Inhalts des temporären Speicherre gisters 52. Bezugszeichen 54 bezeichnet ein Schleifen startregister zum Speichern der Startadresse von eine Schleife festlegenden Adressen. Bezugszeichen 55 be zeichnet ein Schleifenenderegister zum Speichern einer Endeadresse der eine Schleife festlegenden Adressen. Bezugszeichen 56 bezeichnet ein Spiel-Flip-Flop zur Steuerung des Starts/Stops der Erneuerung des Inhalts des temporären Speicherregisters 52. Bezugszeichen 57 be zeichnet ein Schleifen-Ein/Aus-Flip-Flop (LON FF) für Ein/Aus-Schaltung der Steuerung der Schleifenadreßfestle gung. Bezugszeichen 58 bezeichnet ein Umkehr-Flip-Flop zum Invertieren der Polarität eines jeden Bits der aus dem Tonhöhenregister 51 ausgelesenen Tonhöhendaten. Die oben genannten Teile 51 bis 58 bestehen jeweils aus vierstufigen Schieberegistern zum Schieben von Daten synchron mit dem Zeittakt Φ _S. Mit anderen Worten diese Teile stellen eine vierkanalige, viertonige, polyphone Struktur dar, die mittels eines Zeitmultiplexverfahrens auf der Basis der Zeitsignale T 0 bis T 3 betrieben wird. Tonhöhendaten werden über den internen Datenbus IDB dem Tonhöhenregister 51 zugeführt und darin eingestellt, wenn ein Gatter 59 durch einen Befehl "SCHREIBE TONHÖHE", be reitgestellt durch die Hauptsteuereinheit 142 freigegeben wird und ein anderes Gatter 61 durch einen Inverter 60 gesperrt wird. Wenn die Tonhöhendaten eingestellt sind, wird der Ausgang des Inverters 60 invertiert und die eingestellten Tonhöhendaten zirkulieren durch das Gatter 61 und werden über ein ausschließendes ODER-Gatter 62 einem UND-Gatter 63 zugeführt. Über den internen Datenbus IDB werden im temporären Speicherregister 52 Adreßdaten zugeführt und ein Befehl "SCHREIBE TEMP.", bereitgestellt durch den Hauptsteuerbereich 142, wird über ein UND-Gat ter 64 einem Gatter 65 und über ein NOR-Gatter 66 auch einem Gatter 67 zugeführt, wodurch die Adreßdaten in dem temporären Speicherregister 52 eingestellt werden. Die eingestellten Adreßdaten werden einem Addierer 68 zuge führt, wo sie zu den über das UND-Gatter 63 zugeführten Tonhöhendaten addiert werden. Die Daten werden auch einem Komparator 69 zugeführt und werden nachfolgend über ein Gatter 67 zu dem temporären Speicherregister 52 zurück geführt. Siebzehn Bits, die den ganzzahligen Datenteil der eingestellten Adresse darstellen, werden als Adres senfestlegungsdaten dem Wellenformspeicher 144 a zuge führt. Inzwischen werden dreizehn Bits, die den Dezimal bruchteil der eingestellten Adresse darstellen, als In terpolationsdaten dem Interpolationsbereich 146 zuge führt. Des weiteren wird auf einen durch den Hauptsteuer bereich 142 bereitgestellten Befehl "LESE TEMP." ein Gatter 70 freigegeben, so daß der Inhalt des temporären Speicherregisters 52 auf dem internen Datenbus IDB an liegt. Das Endadreßdatum wird über den internen Datenbus IDB dem Enderegister 53 zugeführt und darin eingestellt, wenn der Befehl "SCHREIBE ENDE", bereitgestellt aus dem Hauptsteuerbereich 142, ein Gatter 71 freigibt und über einen Inverter 72 ein Gatter 73 sperrt. Die eingestellte Endadresse wird über ein Gatter 75 dem Komparator 69 zu geführt dem das Zeitsignal Φ _S über einen Inverter 74 zugeführt wird. Der Komparator 69 vergleicht das End adreßdatum aus dem Enderegister 53 mit dem aus dem tem porären Speicherregister 52 über den Addierer 68 bereit gestellten Adreßdatum und wenn das Adreßdatum aus dem Addierer 68 größer ist, stellt er ein Signal "SCHLEIFE" bereit. Das Signal "SCHLEIFE" wird einem UND-Gatter 76 und auch einem Puffer 77 in Synchronität mit dem Zeitsi gnal Φ _W zugeführt. Das Ausgangssignal aus dem Puffer 77 wird als Endesignal "ENDE" sowohl dem Hauptsteuerbereich 142 als auch ein NOR-Gatter 78 zugeführt. Das Schlei fenstartadreßdatum wird über den internen Datenbus IDB dem Schleifenstartregister 54 zugeführt und darin einge stellt, wenn das Kommando "SCHREIBE LS", bereitgestellt durch den Hauptsteuerbereich 142, ein Gatter 79 freigibt und ein Gatter 81 über einen Inverter 80 sperrt. Das eingestellte Schleifenstartadreßdatum zirkuliert über das Gatter 81 und wird über ein Gatter 82 in dem temporären Speicherregister 52 eingestellt, wenn das Signal "SCHLEIFE" über das UND-Gatter 76 das Gatter 82 freigibt und über einen Inverter 83 das UND-Gatter 64 sperrt und über ein NOR-Gatter 66 das Gatter 67 sperrt. Das Schlei fenendeadreßdatum wird über den internen Datenbus IDB dem Schleifenenderegister 55 zugeführt, wenn ein Befehl "SCHREIBE LE", bereitgestellt durch den Hauptsteuerbe reich 142, ein Gatter 84 freigibt und über einen Inverter 85 ein Gatter 86 sperrt. Das eingestellte Schleifenend adreßdatum wird über das Gatter 86 zirkuliert und über ein Gatter 87 dem Komparator 69 zugeführt, der durch das Zeitsignal Φ _S freigegeben wird. Die dem Komparator 69 zum Vergleich mit den Daten aus dem temporären Speicher register 52 zugeführten Daten sind der Inhalt des Schleifenenderegisters 55, wenn das Zeitsignal Φ _S die Oberhand gewinnt und der Inhalt des Enderegisters 53, wenn das Zeitsignal Φ _S nicht vorhanden ist. Das Spiel- Flip-Flop 56 wird eingestellt, wenn ein Befehl "START" aus dem Hauptsteuerbereich 142 einem NOR-Gatter 88 zuge führt wird und wird zurückgesetzt, wenn ein Befehl "STOP" entweder aus dem Hauptsteuerbereich 142 oder wenn das Endesignal aus dem Puffer 77 dem NOR-Gatter 78 zugeführt wird. Die Ausgabe des Spiel-Flip-Flop 56 wird zu dem NOR-Gatter 88 zurückgeführt und dem UND-Gatter 63 zu dessen Freigabe zugeführt. Weiter wird ein Gatter 89 freigegeben, wenn ein Befehl "LESE STATUS" aus dem Hauptsteuerbereich 142 bereitgestellt wird, um die Aus gabe des Spiel-Flip-Flop′s 56 dem internen Datenbus IDB zuzuführen. Das Schleife-Ein/Aus-Flip-Flop 57 wird ein gestellt, wenn ein Befehl "SCHLEIFE EIN" aus dem Haupt steuerbereich 142 einem NOR-Gatter 90 zugeführt wird. Der Ausgang des Schleife-Ein/Aus-Flip-Flops 57 wird zu dem NOR-Gatter 90 zurückgeführt und dem UND-Gatter 76 zuge führt. Das Umkehr-Flip-Flop 58 wird eingestellt, wenn ein Befehl "INV. EIN" aus dem Hauptsteuerbereich 142 einem NOR-Gatter 92 zugeführt wird und wird zurückgesetzt, wenn ein Befehl "INV. AUS" einem NOR-Gatter 93 zugeführt wird. Der Ausgang des Umkehr-Flip-Flops 58 wird zu dem NOR- Gatter 92 zurückgeführt und dem ausschließlichen ODER- Gatter 62 zugeführt, um die Inversion der Tonhöhendaten aus dem Tonhöhenregister 51 zu bewirken.

Fig. 5 zeigt den Auslösesteuerschaltkreis 142 b des Hauptsteuerbereichs 142 im Detail. Bezugszeichen 101 be zeichnet ein Aufzeichnungs-Flip-Flop, das gesetzt wird, wenn ein Befehl "REC START" aus dem Hauptsteuerschalt kreis 142 a in Synchronität mit dem Zeitsignal Φ _R einem NOR-Gatter 102 zugeführt wird und wird zurückgesetzt, wenn ein Befehl "REC STOP" einem NOR-Gatter 103 zugeführt wird. Der Ausgang Q des Aufzeichnungs-Flip-Flops 101 wird zu dem NOR-Gatter 102 zurückgeführt und wird durch ein NOR-Gatter 104 als ein Signal "REC EIN" geführt. Der Ausgang dagegen wird über ein NOR-Gatter 105 als Signal "REC AUS" geführt. Der Ausgang des NOR-Gatters 103 wird über einen Inverter 107 sowohl dem NOR-Gatter 105 als auch dem NOR-Gatter 104 zugeführt. Das Signal "REC EIN" wird einem NAND-Gatter 108 zugeführt, dem als Eingangs signal das Zeitsignal T 0 zugeführt ist. Das Signal "REC AUS" wird einem NAND-Gatter 110 zugeführt, dem über ein ODER-Gatter 109 das Zeitsignal T 0 oder T 1 zugeführt ist. Bezugszeichen 111 bezeichnet ein Trigger-Flip-Flop, das gesetzt wird, wenn ein Befehl "REC TRIG" aus dem Haupt steuerschaltkreis 142 a einem NOR-Gatter 112 in Synchro nität mit dem Zeitsignal Φ _R zugeführt wird und wird zurückgesetzt, wenn der Befehl "REC ART", wie oben er wähnt, einem NOR-Gatter 113 zugeführt wird. Der Ausgang Q des Trigger-Flip-Flops 111 wird zu dem NOR-Gatter 112 zurückgeführt und über ein UND-Gatter 114, dem auch das Zeitsignal T 1 als ein Eingang zugeführt wird, einem NOR- Gatter 115 zugeführt. Der Ausgang wird dagegen über ein UND-Gatter 116, dem als ein Eingang das Zeitsignal T 0 zugeführt wird, einem NOR-Gatter 115 zugeführt, und wird auch durch ein UND-Gatter 117 geführt, dem der Ausgang des NOR-Gatters 113 als ein Eingang zugeführt wird, wo durch das Signal "TRIG EIN" entsteht. Der Ausgang des NOR-Gatters 115 wird dem NOR-Gatter 106 zugeführt und wird auch als Lesesignal einem Puffer 118 zugeführt. Der Puffer 118 empfängt das Endesignal aus dem Puffer 77 in dem Adressierungsvorrichtung 143 und führt die Ausgabe unter der Steuerung des Zeitsignals Φ _R einem Puffer 119 zu. Der Ausgang des Puffers 119 wird umgekehrt dem NOR-Gatter 103 zugeführt. Das Signal "TRIB EIN", das durch das UND- Gatter 117 bereitgestellt wird, wird über ein NAND-Gatter 120, dem das Zeitsignal T 1 als ein Ein gang zugeführt ist, einem NAND-Gatter 121 zugeführt und auch über ein NAND-Gatter 122, dem das Zeitsignal T 0 als ein Eingang zugeführt wird, einem NAND-Gatter 123 zuge führt. Der Ausgang aus dem NAND-Gatter 108 wird zu dem anderen Eingangsanschluß des NAND-Gatters 121 geführt, während der Ausgang des NAND-Gatters 101 zu dem anderen Eingangsanschluß des NAND-Gatters 123 geführt wird. Der Ausgang des NAND-Gatters 121 wird als Signal "START" über ein ODER-Gatter 124, dem ein Befehl "SPIEL" als ein Ein gang aus dem Befehlssteuerbereich 142 a zugeführt ist, der Adressierungsvorrichtung 143 zugeführt. Der Ausgang des NAND-Gatters 123 wird als Signal "STOP" über ein ODER-Gatter 125, dem auch der Befehl "STOP" als ein Eingang aus dem Befehlssteuerschaltkreis 142 a zugeführt ist, der Adressierungs vorrichtung 143 zugeführt. Das Zeitsignal Φ _REC wird dem NOR-Gatter 106 zugeführt, dem auch der Ausgang des NOR-Gatters 115 und der Ausgang des Aufzeichnungs- Flip-Flops 101 zugeführt ist, und der Ausgang des NOR- Gatters 106 wird als Signal "GAD" dem Gatter 145 zuge führt, um das Gatter 145 freizugeben und, um die Wellen formdaten aus dem A/D-Umwandler 15 dem RAM-Datenbus RD zuzuführen.

Fig. 6 zeigt den Wellenformspeicherbereich 144 und den Interpolationsbereich 146 im Detail. Von der aus dem Adreßsteuerbereich 143 bereitgestellten Adresse werden siebzehn Bits in dem ganzzahligen Bereich über ein Gatter 144 c, dem auch das Zeitsignal Φ _W über einen Inver ter 144 b zugeführt ist, einem Wellenformspeicher 144 a zugeführt, diese Bits werden mit +1 mittels eines +1-In krementierschaltkreises 144 d inkrementiert und dem Wel lenformspeicher 144 a über ein Gatter 144 e zugeführt, das durch das Zeitsignal Φ _W freigegeben wird. Aus dem Hauptsteuerbereich 142 wird dem Wellenformspeicher 144 a ein Schreib/Lese-Signal R/W zugeführt.

Das aus der festgelegten Adresse des Wellenformspeichers 144 a bereitgestellte Wellenformdatum wird über den RAM- Datenbus RD in Synchronität mit dem Zeitsignal Φ _S einem Register 146 a zugeführt. In gleicher Weise wird es synchron mit dem Zeitsignal Φ _W einem Haltekreis 146 b zugeführt und dann synchron mit dem Zeitsignal Φ _S in ein Register 146 c geführt. Die in das Register 146 a ge ladenen Daten werden einem Subtrahierer 146 d zugeführt, um davon Daten zu subtrahieren die in das Register 146 c geladen worden sind und die Differenzdaten werden einem Multiplizierer 146 e zugeführt. Dem Multiplizierer 146 e wird auch der Dezimalbruchteil der Adreßdaten aus der Adressierungsvorrichtung 143 zugeführt. Der Multiplizierer 146 e multipliziert die Dezimalbruchdaten und die Daten aus dem Subtrahierer 146 d und führt die Produktdaten einem Addierer 146 f zu. Dem Addierer 146 f wird auch der Ausgang des Registers 146 c zugeführt. Der Addierer 146 f addiert die zwei Eingaben und führt sie dem in Fig. 1 gezeigten D/A-Umwandler 17 zu.

Die Arbeitsweise der Ausführungsform gemäß obiger Kon struktion wird nun anhand der Fig. 7 und 8 beschrieben. Fig. 7 ist ein Flußdiagramm, das die Aufzeichnungsroutine darstellt. Beim Aufzeichnen von externen Klängen wird aus dem Steuerschaltbereich 13 als erstes eine Aufzeichnungs taste betätigt (Schritt S 1). Dann werden vorgegebene Initialisierungsdaten eingestellt, wobei diese Initiali sierungsdaten vorher in den Registern 51 bis 55 einge stellt waren. Genauer gesagt werden die Tonhöhendaten, die Startadreßdaten, die Schleifenstartadreßdaten, die Schleifenendeadreßdaten, Endeadreßdaten, Schleife-Ein- Daten etc. aus dem Steuerschaltbereich 13 zugeführt (Schritt S 2). Zu diesem Zeitpunkt führt die CPU 11 die 16-Bit Daten als getrennte untere (L) und obere (U) 8-Bit Daten, wie in (9) in Fig. 8 dargestellt, zu. Die Takt zeiten der CPU 11 sind wie in (1) bis (8) in Fig. 8 dar gestellt asynchron zu den Taktzeiten des Tonquellensteu erschaltkreises 14. Wenn die Tonhöhendaten beispielsweise aus dem Kanal CH 1 kommen werden Kanalfestlegungsdaten für den Kanal CH 1 und Tonhöhenfestlegungsdaten, wie in (9) in Fig. 8 gezeigt, nachfolgend zu den Tonhöhendaten bereit gestellt. Das Einschreiben dieser Daten in den Tonquel lensteuerschaltkreis 14 geschieht unter der Steuerung von Schreibsignalen WR 0 bis WR 3, die, wie in (10) bis (13) in Fig. 8 gezeigt, aus dem Befehlssteuerschaltkreis 142 a erzeugt werden. Die oberen und unteren Bit-Daten werden über den Schnittstellenbereich M 1 als Reaktion auf das Signal WR 1 bzw. WR 0 dem internen Datenbus IDB zugeführt, und ein Signal "BUSY" wird, wie in (14) in Fig. 8 darge stellt, als Reaktion auf das Signal WR 3 aus dem Befehls steuerschaltkreis 142 a für die CPU 11 bereitgestellt, um die Ausführung des nächsten Befehls zu verhindern. Ein Signal "BEFEHL SYNC.", wie in (15) in Fig. 8 gezeigt, das ein Zeitsignal zum Synchronisieren der CPU 11 und des Tonquellensteuerschaltkreises 14 ist, steigt in dem Hauptsteuerbereich 142 als Reaktion auf das Zeitsignal Φ _R an, das bereitgestellt wird während das Signal "BUSY" in Geltung ist. Die Befehlsausgabe wird vom Hauptsteuerbereich 142 bereitgestellt. Der Befehls steuerschaltkreis 142 a im Hauptsteuerbereich 142 stellt einen Befehl "SCHREIBE TONHÖHE" als Reaktion auf das Zeitsignal T 1 bereit (siehe (16) in Fig. 8). Inzwischen fällt das Signal "BEFEHL SYNC." als Reaktion auf das nächste Zeitsiglnal Φ _R ab und dieses Abfallen bewirkt den Abfall des Signals "BUSY". Wenn der Befehl "SCHREIBE TONHÖHE" aus dem Befehlssteuerschaltkreis 142 a bereitge stellt wird, wird das Gatter 59 in der Adressierungsvorrichtung 143 freigegeben, so daß die Tonhöhendaten die auf dem inter nen Datenbus IDB anliegen als Reaktion auf das Zeitsignal Φ _S in dem Tonhöhenregister 51 für den Kanal CH 1 gesetzt werden. Die gleiche Einstellungsoperation für Tonhöhen daten wird auch für die anderen Kanalregister durchge führt.

Es wird nun angenommen, daß folgende Initialisierungsda ten eingestellt sind:

TONHÖHE (0)= 0.25 TONHÖHE (1)= 0.25 TEMP. (0)= 00000 SCHLEIFE START (0)= 00000 SCHLEIFE ENDE (0)= 01000 SCHLEIFE EIN (0)= gesetzt TEMP. (1)= 01000 ENDE (1)= 08000

wobei (0) und (1) entsprechende Kanalnummern darstellen und "TEMP." das temporäre Speicherregister 52 darstellt.

Wenn das Einstellen der Initialisierungsdaten beendet ist, erzeugt die CPU 11 einen Aufzeichnungsstartbefehl (Schritt S 3). Dieser Aufzeichnungsstartbefehl wird unter der Steuerung des Schreibsignals WR 3 eingeschrieben und der Befehlssteuerschaltkreis 142 a erzeugt den Befehl "REC START" zu dem Zeitpunkt, wenn das Signal "BEFEHL SYNC." während der Anwesenheit des Signals "BUSY" erscheint. Der Befehl "REC START" wird über die NOR-Gatter 102 und 103 in dem Auslösesteuerbereich 142 b dem Aufzeichnungs-Flip- Flop 101 zugeführt. Als Reaktion auf das nächste Zeitsi gnal Φ _R wird das Aufzeichnungs-Flip-Flop 101 gesetzt. Der Ausgang Q des Aufzeichnungs-Flip-Flops 101 wird dann von "0" auf "1" invertiert, so daß ein Signal "REC EIN", wie in (17) in Fig. 8 dargestellt, erzeugt wird. Das Auf zeichnungs-Flip-Flop 101 erzeugt den Ausgang Q wie in (18) in Fig. 8 dargestellt. Das Signal "REC EIN" wird dem NAND-Gatter 108 zugeführt, an dessen Ausgang während des Vorhandenseins des Zeitsignals T 0 "0" anliegt. Der Ausgang des NAND-Gatters wird auch als Befehl "START", d. h. als Startsignal wie in (19) in Fig. 8 gezeigt, über das NAND-Gatter 121 und das ODER-Gatter 124 dem Adreßsteuer bereich 143 zugeführt. Inzwischen wird der Befehl "REC START" über das NOR-Gatter 113 dem Trigger-Flip-Flop 111 zugeführt um das Trigger-Flip-Flop 111 als Reaktion auf das Zeitsignal Φ _R zurückzusetzen. Das Trigger-Flip-Flop 111 stellt dann seine Ausgabe Q, wie in (20) in Fig. 8 gezeigt, bereit. Das Zeitsignal T 0 wird durch das UND- Gatter 116, das NOR-Gatter 115 und das NOR-Gatter 106 geführt, um als Gatteröffnungssignal GAD dem Gatter 145 zugeführt zu werden. Damit werden in dem A/D-Umwandler 15 abgetastete Wellenformdaten über das Gatter 145 dem RAM- Datenbus RD als Reaktion auf jedes T 0 Zeitsignal zugeführt.

Der Startbefehl, d. h. das Signal "START", das von dem Auslösesteuerschaltkreis 142 b bereitgestellt wird, wird über die NOR-Gatter 88 und 78 im Adreßsteuerbereich 143 dem Spiel-Flip-Flop 56 zugeführt und in dem Spiel-Flip- Flop 56 als Reaktion auf das Zeitsignal Φ _S eingestellt. In diesem Zustand wird die Voraufzeichnung gestartet. Genauer gesagt, wird, wenn das Spiel-Flip-Flop 56 gesetzt wird, das UND-Gatter 63 durch dessen Ausgabe freigegeben, so daß die Tonhöhendaten von dem Tonhöhenregister 51 zu dem Addierer 68 übertragen werden. Im temporären Spei cherregister 52 ist das Datum "00000" eingestellt, das die Adresse 0 darstellt, während im Tonhöhenregister 51 das Tonhöhendatum "0,25" eingestellt ist. Damit addiert der Addierer 68 aufeinanderfolgend 0,25 zu dem Inhalt des temporären Speicherregisters 52. Der Ausgangswert des Addierers 68 wird dem Wellenformspeicherbereich 144 zu geführt, um aufeinanderfolgende Adressen des Wellenform speichers 144 a von der Adresse 0 an festzulegen, wobei die von dem A/D-Umwandler 15 abgetasteten Wellenformdaten aufeinanderfolgend in die festgelegten Adressen des Wel lenformspeichers 144 a von der Adresse 0 an eingeschrieben werden. Inzwischen ist im Schleifenenderegister 55 das Datum "01000", das die Adresse 1.000 darstellt, eingestellt, so daß der Komparator 69 das Signal "SCHLEIFE" bereitstellt, wenn die Adreßdatenausgabe des Addierers 68 mit 1.000 übereinstimmt. Da das Schleife-Ein/Aus-Flip-Flop 57 gesetzt worden ist, wird das UND-Gatter 76 freigegeben, um das Gatter 82 freizugeben, so daß das im Schleifenstartregister 54 gesetzte Adreßdatum "00000" zu dem temporären Speicherregister 52 übertragen wird. Nachfolgend wird die Adreßaddition entsprechend den Tonhöhendaten weiter durchgeführt. Auf diese Weise wird eine Aufzeichnungsoperation durch wie derholtes Festlegen von Adressen, beginnend mit der in dem Schleifenstartregister 54 eingestellten Schleifen startadresse bis die in dem Schleifenenderegister 54 gesetzte Schleifenendeadresse erreicht ist, durchgeführt. Dieser Aufzeichnungszustand ist der Zustand der Vorauf zeichnung.

Nachfolgend stellt die CPU 11 einen Befehl "REC TRIG" (Schritte S 4 und S 5 und auch (9) in Fig. 8) bereit, wenn eine Triggertaste in dem Steuerschaltbereich 13 betätigt wird oder wenn der Aufzeichnungspegel einen vorbestimmten Pegel überschreitet. Dieser Befehl wird unter der Steuerung des Schreibsignals WR 3 geschrieben, das durch den Befehlssteuerschaltkreis 142 a bereitgestellt wird. Dieser Befehl wird über die NOR-Gatter 112 und 113 in dem Auslösesteuerschaltkreis 142 b dem Trigger-Flip-Flop 111 zugeführt, um das Trigger-Flip-Flop 111 als Reaktion auf das Zeitsignal Φ _R zu setzen. Des weiteren wird ein Signal "TRIG EIN", wie in (22) in Fig. 8 dargestellt, von dem UND-Gatter 117 bereitgestellt und dem NAND-Gatter 122 zugeführt. Dadurch wird das Zeitsignal T 0 als Signal "STOP" über die NAND-Gatter 122 und 123 und das ODER- Gatter 125 dem NOR-Gatter 78 der Adressierungsvorrichtung 143 zugeführt, um das Spiel-Flip-Flop 56 für den Kanal CHO zurückzusetzen, wie dies aus (23) in Fig. 8 ersichtlich ist. Als Ergebnis wird das UND-Gatter 63 gesperrt, um die Erneuerung der Adresse zu unterbrechen. Das Signal "TRIG EIN" wird auch dem NAND-Gatter 120 zugeführt, während das Zeitsignal T 1 durch die NAND-Gatter 120 und 121 und das ODER-Gatter 124 geführt wird und als Signal "START", wie in (19) in Fig. 8 gezeigt, bereitgestellt wird. Dieses Signal "START" wird dem NOR-Gatter 88 der Adressierungs vorrichtung 143 zugeführt, um das Spiel-Flip-Flop für den Kanal CH 1" zu setzen.

Da die Daten "01000", "08000" und "0,25" in dem temporären Speicherregister 52 bzw. den Tonhöhenregister 51 für den Kanal CH 1 gesetzt worden sind, beginnt die Erneuerung der Adresse bei der Adresse 1.000. Das heißt Wellenformdaten werden aus der Adresse 1.000 des Wellenformspeichers 144 a (Schritt S 6) geschrieben. Diese Operation ist die reguläre Aufzeichnungsoperation. Die CPU 11 liest den eingestellten Status des Spiel-Flip-Flops 56 durch pe riodisches Bereitstellen eines Befehls "LESE STATUS" (Schritt S 7). Falls es feststellt, daß das Spiel-Flip- Flop 56 gesetzt worden ist, wird daraus abgeleitet, daß eine Aufzeichnung stattfindet, so daß mit dem folgenden Prozeß nicht mehr fortgefahren wird (Schritt S 8). Wenn das Adreßdatum aus dem Addierer 68 nicht mit dem Adreßdatum "08000" aus dem Enderegister 53 übereinstimmt, stellt der Komparator 69 das Signal "SCHLEIFE" bereit. Zu diesem Zeitpunkt ist das UND-Gatter 76 nicht freigegeben, da das Schleife-Ein/Aus-Flip-Flop 57 für den Kanal CH 1 nicht gesetzt worden ist. Inzwischen wird das Signal "SCHLEIFE" in den Puffer 77 geschrieben und als Signal "ENDE" bereitgestellt, das sowohl dem NOR-Gatter 78 zu geführt wird, um das Spiel-Flip-Flop 56 zurückzusetzen und auch dem Puffer 118 im Auslösesteuerschaltkreis 142 b des Hauptsteuerbereichs 142 zugeführt wird. Das dem Puffer 118 zugeführte Signal "ENDE" wird darin als Reaktion auf das Ansteigen des Zeitsignals T 1 eingeschrieben, welches durch das UND-Gatter 114 bereitgestellt wurde, dem der Ausgang Q mit "1" aus dem Trigger-Flip-Flop 111 zugeführt ist, d. h. als Reaktion auf das Fallen des Signals T 1 wird das Signal "ENDE" in den Puffer 119 als Reaktion auf das nächste dem NOR-Gatter 103 zugeführte Zeitsignal Φ _R eingeschrieben. Als Ergebnis wird das Aufzeichnungs- Flip-Flop 101 zurückgesetzt, um einen Ausgang mit "1" bereitzustellen, der über das NOR-Gatter 105 als Signal "REC AUS" geführt wird, wie dies aus (25) bis (27) in Fig. 8 ersichtlich ist. Dadurch werden die Zeitsignale T 0 und T 1 aus dem NAND-Gatter 110 und dem ODER-Gatter 109 geführt und die Ausgänge 0 und 1 werden somit über das NAND-Gatter 123 und das ODER-Gatter 125 geführt, so daß das Signal "STOP" als Reaktion auf die Zeitsignale T 0 und T 1 bereitgestellt wird, wie dies aus (23) in Fig. 8 er sichtlich ist.

Das Signal "STOP" wird dem NOR-Gatter 78 in dem Adreß steuerbereich 143 zugeführt, wodurch die Spiel-Flip-Flops beider Kanäle CH 0 und CH 1 zurückgesetzt werden. Das UND- Gatter 63 wird somit gesperrt, um die Adreßerneuerung zu unterbrechen. Die CPU 11 liest unter der Steuerung des Befehls "LESE STATUS" den Inhalt des Spiel-Flip-Flops 56 aus und, falls es feststellt, daß das Flip-Flop 56 zu rückgesetzt ist, fährt es mit den nächsten Verarbei tungsschritt fort.

In dem Prozeß bis zu dem Schritt S 8 wird wiederholt von der Adresse 0 bis zu der Adresse 1.000 des Wellenform speichers für den Kanal CH 0 aufgezeichnet (Voraufzeichnung), während für den Kanal CH 1 die reguläre Aufzeichnung von der Adresse 1.000 bis zu der Adresse 8.000 des Wellenformspeichers 144 a durchgeführt wird. Im nächsten Verarbeitungsschritt werden der Voraufzeichnungsteil und der Teil mit der regulären Aufzeichnung miteinander verbunden. Genauer gesagt werden im Schritt S 9 die in dem Wellenformspeicher 144 a von der Adresse 0 bis zur Adresse 1.000 für den Kanal CH 0 aufgezeichneten Wellenformdaten mittels DMA zu einem nicht abgebildeten Speicher in der CPU 11 übertragen. Das DMA-Startsignal und das Signal das die Richtung für den direkten Speicherzugriff festlegt, wird durch den Befehlssteuerschaltkreis 142 a dem DMA-Steuerschaltkreis zur Verfügung gestellt, d. h. in diesem Fall von dem Wellenformspeicher 144 a zu der CPU 11, und der DMA-Steuerschaltkreis 142 d stellt der CPU 11 ein DMA-Anforderungssignal RQ bereit. Wenn die DMA-Ver arbeitung bereit ist, die Beendigung des vorhergehenden Prozesses durchzuführen, stellt die CPU 11 ein DMA-Be stätigungssignal AK zur Verfügung, um die DMA-Übertragung zu starten. In dem Speicher in der CPU 11 werden die Daten zu den Adressen 0 bis 1.000 des Wellenformspeichers 144 a gespeichert und in die richtige Datenreihenfolge gebracht (Schritt S 10). Wenn die Voraufzeichnung bei Adresse 600 durch Erscheinen des Schleifenendesignals beendet worden ist, bleiben die aufgezeichneten Daten eine Schleife vor den Adressen 601 bis 1.000. In diesem Fall werden die Daten von der Adresse 601 bis 1.000 geordnet und die Adressen von 0 bis 600 in die erwähnte Ordnung gebracht. Zu diesem Zeitpunkt ist das Datum in dem temporären Speicherregister 52 in dem Adreßsteuerbereich 143 "00600". Durch Setzen des Datums "00000" und "01000" in das Schleifenstartregister 54 bzw. das Schlei fenenderegister 55 und durch Setzen des Schleife-Ein/Aus- Registers 57 wird der Inhalt des temporären Speicherregisters 52 von 601 → 1.000 und von 0 → 600 erneuert, so daß die Daten in der richtigen Reihenfolge aus dem Wellenformspeicher 144 a ausgelesen werden. Es ist auch möglich, die Daten in den Adressen 0 bis 1.000 des Wel lenformspeichers 144 a ohne Bedingung auszulesen und es ist auch möglich, die ausgelesenen Daten in dem Speicher in der CPU 11 wieder zu ordnen. Nun stellt die CPU 11 einen Befehl "LESE TEMP." bereit, um das Gatter 70 frei zugeben, um den Inhalt des temporären Speicherregisters 52 auszulesen. Wenn die Adresse 600 erfaßt wird, ist der obengenannte Prozeß möglich. In einem nachfolgenden Schritt S 11 wird der Inhalt des Speichers in der CPU 11 mittels DMA von den Adressen 0 bis 1.000 des Wellenform speichers 144 a übertragen.

Der Aufzeichnungsprozeß wird in obengenannter Weise beendet. Nun wird der Wiedergabeprozeß beschrieben. Die Wiedergabe kann auf zwei Arten durchgeführt werden, d. h. bei einer Art wird die Wiedergabe bei Noten durchgeführt, die auf der Tastatur 12 betätigten Tasten entsprechen oder bei der anderen Art wird der aufgezeichnete Klang als solcher mittels Betätigung eines Monitorschalters in dem Steuerschaltbereich 13 wiedergegeben. Hier wird die erste Art beschrieben. Zuerst wird ein Wiedergabemodus durch Drücken einer Wiedergabetaste in dem Steuerschaltbereich 13 eingestellt, so daß einer der Kanäle CH 0 bis CH 3 ausgewählt ist. In dem obigen Aufzeichnungsbeispiel sind die Tonwellenformdaten in den Adressen 0 bis 8.000 für den Kanal CH 1 aufgezeichnet. Deshalb wird der Kanal CH 1 festgelegt und Initialisierungsdaten "00000" und "08000" werden in das temporäre Speicherregister 52 bzw. das Enderegister 53 geladen, wobei dieses Dateneinstellen mit dem Fall für die Aufzeichnung übereinstimmt. Dann werden die Tonhöhendaten in dem Tonhöhenregister 51 durch Drücken einer Taste auf der Tastatur 12 eingestellt. Wenn die CPU 11 einen Wiedergabefehl bereitstellt, stellt der Befehlssteuerschaltkreis 142 a des Hauptsteuerbereichs 142 einen Befehl "SPIEL" bereit. Der Befehl "SPIEL" wird über das ODER-Gatter 124 des Auslösesteuerschaltkreises 142 b der Adressierungsvorrichtung 143 zugeführt, um über die NOR- Gatter 88 und 78 synchron mit dem Zeitsignal o _S das Spiel-Flip-Flop 56 zu setzen. Mit dem Einstellen des Spiel-Flip-Flops 56 wird das UND-Gatter 63 freigegeben, so daß das Adreßdatum in dem temporären Speicherregister 52 entsprechend dem in dem Tonhöhenregister 51 gesetzten Tonhöhendatum erneuert wird, wie dies bei der Aufzeichnung der Fall ist. Wenn zu diesem Zeitpunkt das Umkehr- Flip-Flop 58 durch den Befehl "INV EIN" gesetzt wird, wird ein "1"-Signal aus dem Umkehr-Flip-Flop 58 zu dem ausschließlichen ODER-Gatter 62 geführt. Dadurch werden die aus dem Tonhöhenregister 51 über das ausschließliche ODER-Gatter 62 bereitgestellte Daten invertiert. Demnach wird das Komplement der Tonhöhendaten zu den Daten des temporären Speicherregisters 52 in dem Addierer 68 addiert, d. h. eine Subtraktion wird durchgeführt. Auf diese Weise ist es möglich, aus dem Wellenformspeicher 144 a invers wiederzugeben. Das Zurücksetzen des Umkehr- Flip-Flops 58 geschieht unter der Steuerung des Befehls "INV. AUS".

Von den aus dem Addierer 68 bereitgestellten Adreßdaten wird der geradezahlige Teil mit 17 Bits dem Wellenform speicher 144 zugeführt und der Dezimalbruchteil mit 13 Bits dem Interpolationsbereich 146 zugeführt. Die dem Wellenformspeicherbereich 144 zugeführten Adreßdaten werden mit +1 in dem +1-Inkrementierschaltkreis 144 d als Reaktion auf das Zeitsignal Φ _W, die inkrementierten Daten legen die entsprechende Adresse des Wellenform speichers 144 a fest, während sie als solche auch die entsprechende Adresse des Wellenformspeichers 144 a als Reaktion auf das Zeitsignal Φ _W festlegen. Das heißt eine in Frage kommende Adresse und die nächste Adresse werden nach Art eines Zeitmultiplexverfahrens festgelegt. Die aus dem Wellenformspeicher 144 a ausgelesenen Wellen formdaten werden über den RAM-Datenbus RD geführt und synchron mit dem Zeitsignal Φ _W wird das Wellenformdatum in der +1-inkrementierten Adresse in dem Haltekreis 146 b geladen. Synchron mit dem nächsten Zeitsignal Φ _S wird das Datum in dem Haltekreis 146 b in das Register 146 c geschrieben und die Wellenformdaten, die unter der Steuerung des Adreßdatums ausgelesen worden sind, das nicht um +1 inkrementiert worden ist, werden in das Register 146 b geschrieben. In dem Subtrahierer 146 d wird der Inhalt des Registers 146 c von dem Inhalt des Registers 146 a subtrahiert. Die Differenz wird in dem Multi plizierer 146 e mit dem Dezimalbruchteil der Adreßdaten aus der Adressierungsvorrichtung 143 multipliziert, wobei das Verhältnis des Dezimalbruchteils zu den Wellenformdaten durch den ganzzahligen Teil der Adreßdaten festgelegt ist. Die Ausgabe aus dem Subtrahierer 146 b wird in dem Addierer 146 f zu den Daten addiert, die in dem Register 146 c gespeichert sind, um eine lineare Interpolation zu bewirken. Die Ausgabe des Addierers 146 f wird dem D/A- Umwandler 17 zugeführt, der die eingegebenen digitalen Wellenformdaten in entsprechende analoge Werte umwandelt, die über den spannungsgesteuerten Oszillator 18-1, der durch Festlegen des Kanals CH 1 aktiviert worden ist, dem Kanalausgangsanschluß 19-1 zugeführt. Wenn die Taste länger gedrückt wird, wird der Klang nach Beendigung des Lesens aller gespeicherten Wellenformdaten gestoppt, falls das Schleife-Ein/Aus-Flip-Flop 56 nicht gesetzt ist. Wenn das Schleife-Ein/Aus-Flip-Flop 56 gesetzt ist und passende Daten in dem Schleifenstartregister 54 und dem Schleifenenderegister 55 geladen sind, hält der Klang für die Dauer des Drückens der Taste an. Durch Rücksetzen des Schleife-Ein-Registers 57, wenn die Taste losgelassen wird, werden alle Wellenformdaten vor dem Stoppen ausgelesen.

Die Adreßsteuerlogik entlastet demnach die CPU beim Aufzeichnen und Wiedergeben von externen Klängen. Zusätzlich kann eine polyphone Anordnung durch das Ausbilden von Schieberegistern erhalten werden, die je eine Mehrzahl von Stufen nämlich ein temporäres Speicherregister zum Speichern der Adressen des Wellenformspeichers, ein Enderegister zum Speichern der Endeadresse, ein Schlei fenstartregister zum Speichern der Schleifenstartadresse, ein Schleifenenderegister zum Speichern der Schleifen endadresse, ein Tonhöhenregister zum Speichern der Ton höhendaten etc. aufweisen, wobei diese Register auf der Basis eines Zeitmultiplexverfahrens verwendet werden. Ein polyphones System kann damit ohne eine höhere Komponentenzahl und ohne Erhöhung der Kosten realisiert werden.

Das das Voraufzeichnen wiederholt vor der regulären Auf zeichnung durchgeführt wird und die reguläre Aufzeichnung durch den Start eine Triggeraufzeichnung initiert wird, besteht nicht die Möglichkeit der Unterbrechung beim Start der Aufzeichnung, wodurch ein nicht aufgezeichnetes Teil vermieden wird.

Ein weiterer Vorteil besteht darin, daß die Wiedergabe in einem Kanal möglich ist, während in einem anderen Kanal aufgezeichnet wird, und es ist auch möglich, beide Be triebsarten zu mischen, d. h. den wiedergegebenen Klang aufzuzeichnen.

Das digitale Wellenformsignal, das gemäß der beschriebenen Ausführungsform verwendet wird, wird durch Pulscode modulation gewonnen. Dieses digitale Wellenformsignal kann jedoch auch durch irgendein bekanntes Impulsmodula tionsverfahren gewonnen werden.

Claims

1. Elektronisches Musikinstrument mit
einer Adressie rungsvorrichtung zum Festlegen von Speicheradressen zum Schreiben und Lesen von digitalen Wellenformsi gnalen,
einer Speichervorrichtung zum Speichern der digitalen Wellenformsignale,
einer Steuervorrichtung (CPU) zum Zuführen von Auf zeichnungs- und Wiedergabebefehlen zur Adressierungs vorrichtung zum Schreiben und Lesen von digitalen Wellenformsignalen in und aus der Speichervorrich tung,
einem Vergleicher, und
einer Umwandlungsvorrichtung von digital auf analog zum Umwandeln eines digitalen Wellenformsignales in ein Klangsignal,
gekennzeichnet durch
eine Umwandlungsvorrichtung (15) von analog auf digi tal, zum Umwandeln eines externen Klangsignals (16) in ein digitales Wellenformsignal und zur Entlastung der Steuervorrichtung (CPU (11)) durch eine Ausbildung der Adressierungsvorrichtung (143) mit
einem temporären Speicherregister (52) zum temporären Speichern von Adressen eines Wellenformspeicherbe reichs (144), mit
einer Vorrichtung (63, 68) zum Verändern des Inhalts des temporären Speicherregisters (52), mit
einem Tonhöhenregister (51) zum Speichern von Tonhö hendaten, mit dem die Änderungsrate in der Vorrichtung (63, 68) vorgegeben wird, mit
einem Enderegister (53) zum Speichern einer Ende adresse, mit
Schleifenregistern (54, 55) zum Festlegen der Anfangs- und Endeadresse für das Weiterführen und Beenden der Veränderung des Inhalts des temporären Speicherregi sters (52) entsprechend den Befehlen aus der Steuer vorrichtung (CPU (11)), und wobei der
Vergleicher (69) den Inhalt des temporären Speicher registers (52) mit dem Inhalt des Enderegisters (53) vergleicht und ein Endesignal bereitstellt, wenn der Inhalt des temporären Speicherregisters (52) mit dem Inhalt des Enderegisters (53) übereinstimmt oder den Inhalt des Enderegisters (53) überschreitet, und mit
einem Puffer (77), der das vom Vergleicher (69) be reitgestellte Endesignal speichert und der Vorrichtung (63, 68) bereitstellt.

2. Elektronisches Musikinstrument nach Anspruch 1, da durch gekennzeichnet, daß das temporäre Speicherre gister (52), das Enderegister (53), das Tonhöhenregister (51) und die Schleifenregister (54, 55) in der Adressierungs vorrichtung (143) mehrstufig ausgebildet sind und mittels eines Zeitmultiplex verfahrens ansteuerbar sind.

3. Elektronisches Musikinstrument nach Anspruch 1, da durch gekennzeichnet, daß die Adressierungs vorrichtung (143) eine Bereitstellungs vorrichtung (58, 62) zum Bereitstellen eines Komple ments der im Tonhöhenregister (51) gespeicherten Tonhöhendaten für die Erneuerungsvor richtung (68) beinhält, um die Erneuerungsvorrichtung zu veranlassen, den Inhalt des temporären Speicher registers (52) mittels des Komplements auf den neuesten Stand zu bringen.

4. Elektronisches Musikinstrument nach Anspruch 1, da durch gekennzeichnet, daß zu der Steuervorrichtung (CPU (11)), zusätzlich ein Befehlssteuerschaltkreis (142 a) zum Bereitstellen von Befehlen entspre chend den Befehlen der CPU und eine Zuführungsvorrichtung (ICB, 141) zum Zuführen der Befehle zu der Adressierungsvorrichtung (143) vorgesehen ist.

5. Elektronisches Musikinstrument nach Anspruch 1, da durch gekennzeichnet, daß die Adressierungsvorrichtung (143) eine Schleifensteuerung (57) zur Steue rung der schleifenmäßigen Adressierung des Wellen formspeicherbereichs (144) und eine Steuervorrich tung (56) zur Steuerung des Weiterführens und Been dens der Veränderung des Inhalts des temporären Speicherregisters (52) entsprechend den Befehlen aus der Steuervorrichtung (CPU (11)) aufweist, und der Vergleicher (69) den Inhalt des temporären Spei cherregisters (52) mit dem Inhalt des Schleifenende registers (55) vergleicht und ein Schleifenendesi gnal bereitstellt, wenn der Inhalt des temporären Speicherregisters (52) mit dem Inhalt des Schleifen enderegisters (53) übereinstimmt oder diesen über schreitet, um die Übertragung des Inhaltes des Schleifenstartregisters (54) zu dem temporären Speicherregister (52) zu veranlassen.