DE3700251C2

DE3700251C2 -

Info

Publication number: DE3700251C2
Application number: DE3700251A
Authority: DE
Inventors: Nadateru Ashigarakami Kanagawa Jp Hanta
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-01-07
Filing date: 1987-01-07
Publication date: 1988-12-22
Also published as: JPH0760400B2; DE3700251A1; JPS62159244A; US4783785A

Description

Die Erfindung betrifft ein Verfahren zur Diagnose einer Logikschaltung nach dem Oberbegriff des Anspruchs 1 sowie eine Vorrichtung zum Durchführen des Verfahrens.

In Fig. 1 ist eine Logikschaltung dargestellt, deren Eingangs- und Ausgangsanschlüsse jeweils mit Latch-Speichern verbunden sind, die ihrerseits vom selben Taktimpuls, der in einem einphasigen Taktsignal enthalten ist, gesteuert werden.

Bei diesem Schaltungsbeispiel arbeiten insbesondere ein Adressier-Latch (Eingangs-Latch) 2 und ein Ausgangs- Latch 3 eines Halbleiterspeichers 1 mit einem einphasigen Taktsignal c. Als Beispiel ist dieses Taktsignal c in Fig. 2 dargestellt.

Andererseits werden den jeweiligen Taktanschlüssen des Eingangs- und Ausgangs-Latches 2 und 3, falls die Schaltung gemäß Fig. 1 mit einem mehrphasigen, beispielsweise einem zweiphasigen Taktsignal arbeiten, zwei Taktsignale gemäß (1) und (2) in Fig. 2B zugeführt. Beim mehrphasigen Taktsignal unterscheidet sich jedoch häufig die Dauer des Taktimpulses des einen Taktsignals von der Dauer des Taktimpulses des anderen Taktsignals. Außerdem weicht häufig die Zeitdauer T₀ an den Punkten, die die Taktsignale empfangen, vom entsprechenden Zeitintervall an den Einspeisepunkten der Taktsignale wegen der Wege, durch die die Taktsignale gegangen sind und die häufig nicht identisch sind, ab. Beispielsweise verursachen verschiedene Logikschaltungen, z. B. Gatterschaltungen, in solchen Wegen verschiedene Taktimpulsübertragungsverzögerungen, die eine unterschiedliche Zeitdauer gemäß T₀ zwischen den Taktphasen verursachen. Entsprechend ist es bei einer verhältnismäßig kurzen Zeitdauer T₀ vorteilhaft, ein einphasiges Taktsignal statt dem mehrphasigen Taktsignal zu verwenden, wenn man die Betriebstoleranzen der von den Taktimpulsen betriebenen Logikschaltungen betrachtet. Außerdem kann man beim Entwurf logischer Schaltungen, die mit einphasigem Taktsignal betrieben werden, die Einschränkung getrennter Taktphasen vorteilhaft vermeiden, wodurch sich die Freiheit beim Entwurf vergrößert. Beispielsweise offenbart die JP 58-83394 A Techniken, die das oben beschriebene einphasige Taktsignal betreffen.

Nachstehend wird anhand eines in Fig. 3 dargestellten Funktionszeitdiagramms ein Diagnoseverfahren für die in Fig. 1 dargestellte, von einem Einphasen-Taktsignal betriebenen Schaltung beispielhaft beschrieben. Aufeinanderfolgende Sätze von Abtastadressen-Eingangsdaten A₀ bis A₇, die jeweils durch N, N + 1, N + 2 . . . dargestellt sind, werden den Dateneingangsanschlüssen D des Adressen-Latches 2 an in Fig. 3 gezeigten Zeitpunkten zugeführt. Ein Satz Abtastadressen-Eingangsdaten A₀ bis A₇, der durch die Abtastadresse N dargestellt ist, wird in das Adressen-Latch 2 mit dem Anstieg (das ist die Vorderflanke) eines in dem Einphasen-Taktsignal c enthaltenen und gemeinsamen Takteingangsanschlüssen c des Adressen- Latches 2 und Ausgangs-Latches 3 anliegenden Taktimpulses P 1 gesetzt und liegt gleichzeitig an Adresseneingangsanschlüssen A₀′ bis A₇′ des Halbleiterspeichers 1 über einen Ausgangsanschluß Q des Adressen-Latches 2. Das Abtastadressendatum N wird im Adressen-Latch 2 beim Abfall (das ist die Rückflanke) des Taktimpulses P 1 gehalten. Dieses Datum N wird beim Anstieg des folgenden Taktimpulses, der mit P 2 bezeichnet ist, durch das folgende Datum n + 1 ersetzt. Nachdem eine Verzögerungszeit Td des Halbleiterspeichers vergangen ist, wird ein dem Eingangsdatum N entsprechendes Ausgangsdatum D an einen Ausgangsanschluß D₀ des Halbleiterspeichers 1 abgegeben. Beim Anstieg des dem Taktimpuls P 1 folgenden Taktimpulses P 2 überträgt das Ausgangs-Latch 3 das Ausgangsdatum D des Halbleiterspeichers 1, das zu diesem Zeitpunkt Dateneingangsanschlüssen D des Ausgangs-Latches 3 zugeführt wird, als ein Ausgangssignal D _out zum Ausgangsanschluß Q des Ausgangs-Latches 3. Das Datum D wird beim Abfall des Taktimpulses P 2 im Ausgangs- Latch 3 gehalten und beim Anstieg des folgenden Taktimpulses P 3 durch ein Datum ersetzt, das vom Ausgangsanschluß D₀ des Halbleiterspeichers 1 dem Eingangsanschluß D des Ausgangs-Latches 3 zum Anstiegszeitpunkt des Taktimpulses P 3 zugeführt wird. Wie die obige Beschreibung zeigt, wird gleichzeitig mit dem Setzen der Abtastadreßbits A₀ bis A₇ in das Adressen-Latch 2 und auf den Zugriff zum Halbleiterspeicher 1 beim Anstieg des im Taktsignal c enthaltenen einen Taktimpulses, derselbe Taktimpuls dem Ausgangs-Latch 3 angelegt, um dadurch sicherzustellen, daß aus dem Halbleiterspeicher 1 durch einen dem einen Taktimpuls, der zum Halbleiterspeicher 1 zugreift, unmittelbar vorangehenden Taktimpuls ausgelesene Daten in das Ausgangs-Latch 3 gesetzt werden können. Dieser Vorgang wird mit einer Periode T 1 wiederholt, indem aufeinanderfolgende Inhalte der Abtastadreßbits A ₀ bis A ₇ verändert werden. Die am Ausgangs-Latch 3 erscheinenden Daten werden von einer äußeren Einrichtung, wie einem Serviceprozessor, geholt und darin mit einem vorgegebenen erwarteten Wert verglichen, um die richtige Funktion des Halbleiterspeichers 1 zu prüfen.

In letzter Zeit hat sich die Arbeitsgeschwindigkeit der Halbleiterspeicher beträchtlich erhöht. Auf den Halbleiterspeicher 1 bezogen bedeutet dies, daß die Wiederholperiode für die Taktimpulse im Taktsignal C etwa 5 ns sein muß und die Diagnosedaten mit dieser Rate dem Adresssen- Latch 2 zugesendet werden müssen, wenn die Verzögerungszeit zwischen den Eingangsanschlüssen A ₀′ bis A ₇′ und dem Ausgangsanschluß D ₀ etwa 5 ns beträgt. Falls sich die Arbeitsgeschwindigkeit des Halbleiterspeichers 1 noch mehr erhöht, muß die Wiederholperiode der Taktimpulse im Taktsignal c ebenfalls erhöht werden. Jedoch paßt, weil ein Taktimpulssignal mit Taktimpulsen solch kleiner Dauer, die mit einer so hohen Folgefrequenz auftreten, schwierig zu erzeugen ist, die Leistungsfähigkeit des Diagnosegeräts nicht mehr zu der des Halbleiterspeichers. Dasselbe gilt für die Diagnose anderer Logikschaltungen, wie LSI-Logikbaugruppen.

Durch die JP 59-90067 A wird ein Verfahren beschrieben, das identische in mehreren Speichern gespeicherte Diagnosedaten im Time-Sharing-Betrieb aufnimmt, um mit hoher Geschwindigkeit Diagnosemuster zur Verfügung zu stellen. Die genannte Druckschrift offenbart keine Taktsignale, weshalb ihre Offenbarung keinen Beitrag zur gewünschten Erhöhung der Diagnosegeschwindigkeit liefert.

Es ist Aufgabe der Erfindung, ein Verfahren zur Diagnose von Schaltungen, wie Halbleiterspeicher und/oder kombinatorische Logikschaltung, deren Eingangs- und Ausgangsanschlüsse jeweils mit durch denselben Taktimpuls eines einphasigen Taktsignals gesteuerten Latches verbunden sind, anzugeben, die eine einfache Diagnose solcher Schaltungen bei erhöhter Diagnosegeschwindigkeit im wesentlichen mit den Fähigkeiten vorhandener Diagnosegeräte ermöglicht. Außerdem soll eine Vorrichtung zum Durchführen des Verfahrens geschaffen werden.

Diese Aufgabe wird erfindungsgemäß durch das im Anspruch 1 angegebene Verfahren gelöst. Eine Vorrichtung zum Durchführen des Verfahrens ist im Anspruch 4 angegeben. Im Gegensatz zum anhand der Fig. 3 beschriebenen herkömmlichen Verfahren, bei dem, um die Fehlerfreiheit der Schaltung festzustellen, zwei Taktimpulse geringer Impulsdauer innerhalb eines einer gewünschten Prüfrate entsprechenden Zeitintervalls erzeugt werden müssen, wird erfindungsgemäß zum selben Zweck ein einzelner Impuls großer Dauer erzeugt. Ein Taktsignal, das solche Taktimpulse mit verhältnismäßig großer Dauer enthält, kann verhältnismäßig einfach erzeugt werden.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezug auf die Zeichnungsfiguren näher beschrieben.

Es zeigt

Fig. 4 ein Blockschaltbild einer mit dem erfindungsgemäßen Diagnoseverfahren zu prüfenden Logikschaltung als Beispiel;

Fig. 5 ein Zeitdiagramm, das ein Ausführungsbeispiel des erfindungsgemäßen Diagnoseverfahrens erläutert;

Fig. 6 ein Blockschaltbild einer erfindungsgemäßen Diagnosevorrichtung; und

Fig. 7 ein Zeitdiagramm zur Erläuterung von Funktionen der in Fig. 6 dargestellten Diagnosevorrichtung.

In Fig. 4, die ein Schaltungsbeispiel zeigt, bei dem die Erfindung anwendbar ist, hat ein Halbleiterspeicher 5 Adreßsignaleingangsanschlüsse A₀′ bis A₇′, die jeweils mit Ausgangsanschlüssen Q von Eingangs-Latches 6 verbunden sind. Abtastadresseneingangsdaten A₀ bis A₇, die mit N, N + 1 . . . bezeichnet sind und Eingangsanschlüssen D der Eingangs- Latches 6 anliegen, werden von einer externen Einrichtung geliefert. Jedes Datum N, N + 1, . . . muß bei normalem Betrieb des Halbleiterspeichers 5 genügend lange dauern. Ein Ausgangsanschluß D₀ des Halbleiterspeichers 5 ist mit einem Dateneingangsanschluß D eines Ausgangs- Latches 7 verbunden, dessen Ausgangsanschlüsse Q mit einem externen Ausgangsanschluß 8 verbunden sind, an dem ein Ausgangssignal D _out abgegeben wird. Taktanschlüsse C der jeweiligen Eingangs-Latche 6 des Ausgangs-Latches 7 sind verbunden und empfangen gemeinsam ein einphasiges Taktsignal c an einem externen Taktanschluß 9. Die Dauer des Taktimpulses im Taktsignal c ist kürzer als die Dauer der Daten N, N + 1, . . .

Die in Fig. 4 dargestellte Schaltung wird gemäß einem Diagnoseverfahren geprüft, das das Zeitdiagramm in Fig. 7 zeigt. Genauer werden den Dateneingangsanschlüssen D der Eingangs-Latche 6 anliegende Eingangsdaten N, wenn die Eingangs-Latche 6 beim Hochgehen eines Taktimpulses P 1, arbeiten, zu den Eingangsanschlüssen A₀′ bis A₇′ des Halbleiterspeichers 7 übertragen. Nachdem eine Betriebsverzögerungszeit T _d vergangen ist, werden den Eingangsdaten N entsprechende Daten D am Ausgangsanschluß D₀ des Halbleiterspeichers 5 abgegeben. Weil der Anstieg des Taktimpulses P 1 bereits das Ausgangs-Latch 3 in einen Transferzustand versetzt hat, um das an seinem Eingangsanschluß D anliegende Signal zu seinem Ausgangsanschluß Q zu übertragen, wird das Datum D₀ am Ausgangsanschluß Q des Ausgangs- Latches 3, sobald es am Eingangsanschluß D desselben Ausgangs-Latches 3 anliegt, abgegeben und beim Abfall des Taktimpulses P 1′ gespeichert. Auf diese Weise werden sowohl der Transfer des am Eingangsanschluß A₀-A₇ eingegebenen Datensignals zum Ausgangsanschluß des Eingangs- Latches 6 als auch der Transfer des am Eingangsanschluß D liegenden Signals D₀ zum Ausgangsanschluß Q des Ausgangs- Latches 7 durch den Anstieg eines Taktimpulses im Taktsignal c initiiert, und die an den Eingangs- und Ausgangs- Latches 6 und 7 anliegenden Datensignale beim Abfall desselben Taktimpulses gehalten. Dann werden die Ausgangsdaten, die im Ausgangs-Latch 7 gehalten werden, mit den erwarteten Daten verglichen.

Wie bereits beschrieben, wird, um die Grenze der Arbeitsgeschwindigkeit des Halbleiterspeichers 1 zu diagnostizieren, gemäß dem anhand der Fig. 3 beschriebenen herkömmlichen Verfahren die Wiederholfrequenz der Taktimpulse im Taktsignal c erhöht. Erfindungsgemäß werden jedoch die Abtastadreßbits A₀ bis A₇ den Eingangsanschlüssen A₀′ bis A₇′ des Halbleiterspeichers 5 über die Eingangs- Latche 6 beim Anstieg des Taktimpulses im Taktsignal c übertragen. Der Abfall des Taktimpulses wird bewirkt, sobald Daten vom Ausgangsanschluß D₀ des Halbleiterspeichers 5 dem Ausgangs-Latch 7 nach dem Zeitintervall T 1 zugeführt wurden; und beim Abfall des Taktimpulses wird geprüft, ob das Ausgangs-Latch 7 richtige Daten erhält, um dadurch in einfacher Weise zu prüfen, ob der Halbleiterspeicher 5 mit der der Periode T 1 entsprechenden Arbeitsgeschwindigkeit betrieben werden kann. Die Grenze der Arbeitsgeschwindigkeit des Halbleiterspeichers 5 kann leicht durch allmähliches Ändern des Zeitintervalls T 1 geprüft werden.

In Fig. 6 ist eine beispielhafte erfindungsgemäße Diagnosevorrichtung als Blockschaltbild dargestellt. Zur Erläuterung der Funktion der in Fig. 6 dargestellten Vorrichtung dient das in Fig. 7 gezeigte Zeitdiagramm. Nun wird die erfindungsgemäße Diagnosevorrichtung anhand der Fig. 6 und 7 beschrieben.

In Fig. 6 ist eine Diagnosevorrichtung 10 mit einer zu prüfenden hochintegrierten Schaltung 11 verbunden, die der Schaltung gemäß Fig. 4 entspricht und aus Eingangs-Latches 6′, einem Halbleiterspeicher 5′ und einem Ausgangs-Latch 7′ besteht und mit einem einphasigen Taktsignal arbeitet. Diese Schaltung wird nachstehend mit LSI-Schaltung bezeichnet.

Die zur Diagnose dienenden Diagnosedaten sind bereits beispielsweise in einer Floppy Disc gespeichert und werden zur Diagnose in einen Speicher überführt, der Bestandteil einer (nicht dargestellten) Steuerung der Diagnosevorrichtung ist. Diese Diagnosedaten sind entsprechend einer für verschiedene mit dem LSI durchzuführende Tests nötigen Information gewählt. Beispielsweise enthalten die Diagnosedaten eine Versorgungsspannung V _s des zu prüfenden LSI-Schaltkreises, Information, die die Eingangs/Ausgangssignal- Spannungspegel betrifft, Information, die die Signalform und Polarität der Datensignale des zu diagnostizierenden LSI-Schaltkreises betrifft, Information, die zur Unterscheidung dient, ob der Taktsignalweg des zu prüfenden LSI-Schaltkreises für ein einphasiges/oder mehrphasiges Taktsignal vorgesehen ist, Prüfmusterinformation usw. Insbesondere enthalten die Diagnosedaten auch Information, um verschiedene Zeitbedingungen zu prüfen, die in Fig. 7 durch dicke Pfeile dargestellt sind.

Fig. 7 zeigt, daß Zeitpunkte zur Festlegung eines Prüfzyklusses und um aufeinanderfolgende Adressendaten N, N + 1, . . . dem zu prüfenden LSI-Schaltkreis mit fortschreitendem Prüfzyklus zuzuführen, zur Definition des Anstiegs und Abfalls der einzelnen Taktimpulse im Taktsignal c und um ein Vergleichsergebnis zwischen dem Ausgangssignal des Ausgangs-Latches und erwarteten Datenwerten (die später beschrieben werden) zu erzielen, festgelegt werden müssen. Ein Zeitsteuersignal-Generator 13 erzeugt aufgrund der in den Diagnosedaten enthaltenen Zeitinformation Zeitsteuersignale, die mehreren Zeitpunkten entsprechen. Ein Diagnosedaten-Mustergenerator 14 ist zum Empfang der Zeitsteuersignale und der Diagnosedaten verbunden und erzeugt aus den Diagnosedaten und den Zeitsteuersignalen Prüfmustersignale. Die Prüfmustersignale werden dem zu prüfenden LSI-Schaltkreis 11 durch ein Schalterfeld 15 übertragen. Die Prüfmustersignale enthalten ein Signal entsprechend dem Entscheidungszeitpunkt, wie Fig. 7 zeigt.

Ein Diskriminator 16 zur Festlegung eines Einphasen/Mehrphasentaktsignalwegs empfängt die Diagnosedaten und wird gemäß der Information zur Unterscheidung zwischen Einphasen- und Mehrphasentaktsignalwegen, die in den Diagnosedaten enthalten ist, zur Auswahl entweder eines Einphasen- Impulsgenerators 17 im Falle eines Einphasen-Taktsignalwegs oder eines Mehrphasenimpulsgenerators 18 im Falle eines Mehrphasen-Taktsignalwegs gesteuert. Der Einphasen- Impulsgenerator 17 und der Mehrphasen-Impulsgenerator 18 sind mit Ausgängen des Diskriminators 16 und des Zeitsteuersignal- Generators 13 verbunden, um auf der Basis der von dem Zeitsteuersignal-Generator erzeugten Zeitsteuersignale entweder das Einphasentaktsignal oder das Mehrphasentaktsignal zu erzeugen. Der Einphasenimpuls-Generator 17 wird so eingestellt, daß gemäß der vorigen Beschreibung das von ihm gelieferte Taktsignal Taktimpulse enthält, deren Impulsdauer T 1 länger ist als die Impulsdauer der im Taktsignal c gemäß Fig. 3 enthaltenen Taktimpulse. Die Ausgangssignale des Einphasen- und Mehrphasenimpuls- Generators 17 und 18 werden auch dem zu prüfenden LSI-Schaltkreis 11 durch das Schalterfeld 15 eingespeist. Ein Ausgangssignal des zu prüfenden LSI-Schaltkreises 11 wird durch das Schalterfeld 15 einem Vergleicher 19 zugeführt, der das Ausgangssignal mit von einem Datengenerator 20 erzeugten erwarteten Daten vergleicht, und das Vergleichsergebnis wird von einer Entscheidungseinrichtung 21, die mit dem Ausgang des Vergleichers 19 verbunden ist, beurteilt. Um verschiedene LSI-Schaltkreise mit unterschiedlicher Anschlußanordnung zu prüfen, kann am Schalterfeld 15 die Verbindung der Eingangs/Ausgangssignale nach der Spezifikation des zu prüfenden LSI-Schaltkreises geändert werden.

In den Fig. 4 und 6 wurde lediglich beispielshaft ein Halbleiterspeicher verwendet. In der gleichen Weise kann jedoch auch eine kombinatorische Logikschaltung geprüft werden.

Durch das erfindungsgemäße Diagnoseverfahren und die erfindungsgemäße Diagnosevorrichtung läßt sich eine einfache Diagnose von Halbleiterspeicher- und/oder kombinatorischer Logikschaltung bei gesteigerter Diagnosegeschwindigkeit auf der Grundlage der Fähigkeit vorhandener Diagnosegeräte erzielen.

Claims

1. Verfahren zur Diagnose einer Logikschaltung (5), die mit ihren Eingangs- (A₀′ bis A₇′) und Ausgangsanschlüssen (D₀) jeweils mit Eingangs- (6) und Ausgangsverriegelungsgliedern (7) verbunden ist, die, gesteuert von einem einphasigen Taktsignal, Prüfsignale entsprechend einem Diagnosedatenmuster als Eingangs- und Ausgangssignale der zu prüfenden Logikschaltung aufnehmen, gekennzeichnet durch folgende Schritte:
Zuführen der Prüfsignale zu den Eingangsanschlüssen (A₀-A₇) der Eingangsverriegelungsglieder (6) für eine vorgegebene Zeitdauer, die lang genug ist, daß die Logikschaltung in fehlerfreiem Zustand normal arbeitet;
Anlegen eines Taktimpulses (P 1′, P 2′) des einphasigen Taktsignals, dessen Impulsdauer (T 1) kürzer als die vorgegebene Zeitdauer und länger als eine charakteristische Verzögerungszeit (T _d) der Logikschaltung ist, an Takteingangsanschlüsse (C) der Eingangsverriegelungsglieder (6) und des Ausgangsverriegelungsglieds (7), kurz nachdem die Prüfsignale angelegt wurden, so daß die Prüfsignale über die Eingangsverriegelungsglieder (6) durch die erste Flanke des einen Taktimpulses der Logikschaltung übertragen werden und ein Ausgangssignal der Logikschaltung in das Ausgangsverriegelungsglied (7) durch die zweite Flanke desselben Taktimpulses übernommen wird; und
Vergleichen eines Ausgangssignals (D _out) des Ausgangsverriegelungsgliedes (7) mit erwarteten Daten, die sich bei fehlerlosem Betrieb der Logikschaltung ergeben nach dem Ende des Taktimpulses und Beurteilung, ob die Logikschaltung fehlerfrei oder fehlerhaft arbeitet.

2. Diagnoseverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die höchste Arbeitsgeschwindigkeit der Logikschaltung beurteilt wird, indem die Impulsdauer des Taktimpulses allmählich verändert wird.

3. Diagnoseverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung eine integrierte Schaltung einschließlich eines Halbleiterspeichers aufweist.

4. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 1, gekennzeichnet durch
eine Einrichtung (12), die Diagnosedaten erzeugt, die zur Prüfung notwendige Information enthalten;
einen Zeitsteuergenerator (13), der abhängig von der Diagnosedatenerzeugungseinrichtung das Taktsignal und die einem Diagnosedatenmuster entsprechenden Prüfsignale zeitlich steuert;
einen Diagnosedatenmustergenerator (14), der abhängig von der Diagnosedatenerzeugungseinrichtung und dem Zeitsteuergenerator die einem Diagnosedatenmuster entsprechenden Prüfsignale in Übereinstimmung mit den Diagnosedaten für eine Zeitdauer erzeugt, die für einen Normalbetrieb der Logikschaltung ausreicht;
einen Einphasen- (17) und einen Mehrphasen-Impulsgenerator (18), die, abhängig vom Zeitsteuergenerator, einen Taktimpuls des Taktsignals mit einer Impulsdauer kürzer als die Zeitdauer und länger als eine charakteristische Verzögerungszeit (T _d) der Logikschaltung erzeugt und diesen, kurz nachdem die Prüfsignale den Eingangsverriegelungsgliedern zugeführt wurden, Takteingängen der Eingangs- (6) und Ausgangsverriegelungsglieder (7) anlegt;
einen Generator für erwartete Daten (20), der abhängig vom Zeitsteuergenerator und der Diagnosedatenerzeugungseinrichtung erwartete Daten erzeugt, die Daten entsprechen, die die Logikschaltung bei fehlerlosem Betrieb erzeugt;
und
eine Entscheidungseinrichtung (21), die ein Ausgangssignal der Logikschaltung mit den jeweils erwarteten Daten vergleicht, um zu beurteilen, ob die Logikschaltung fehlerfrei oder fehlerhaft ist,
wobei
der Zeitsteuergenerator die Entscheidungseinrichtung (21) zum Vergleich nach Ende des Taktimpulses initiiert, und die Eingangsverriegelungsglieder (6) auf die erste Flanke des Taktimpulses hin die Prüfsignale der Logikschaltung übertragen, das Ausgangsverriegelungsglied (7) aufgrund der anderen Flanke desselben Taktimpulses die Ausgangssignale von der Logikschaltung übernimmt und hält und das gehaltene Ausgangssignal der Logikschaltung der Entscheidungseinrichtung (21) zuführt.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Logikschaltung einen Halbleiterspeicher aufweist.

6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Eingangsverriegelungsglieder (6) das Ausgangsverriegelungsglied (7) und die Logikschaltung (5) in einer einzigen integrierten Schaltung (11) ausgebildet sind.