DE3701343C2 - - Google Patents

Info

Publication number
DE3701343C2
DE3701343C2 DE3701343A DE3701343A DE3701343C2 DE 3701343 C2 DE3701343 C2 DE 3701343C2 DE 3701343 A DE3701343 A DE 3701343A DE 3701343 A DE3701343 A DE 3701343A DE 3701343 C2 DE3701343 C2 DE 3701343C2
Authority
DE
Germany
Prior art keywords
substrate
area
connections
pattern
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3701343A
Other languages
English (en)
Other versions
DE3701343A1 (de
Inventor
Ichirou Kohara
Kazuhito Nara Jp Ozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3701343A1 publication Critical patent/DE3701343A1/de
Application granted granted Critical
Publication of DE3701343C2 publication Critical patent/DE3701343C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Description

Die Erfindung betrifft ein Verfahren zum Montieren eines IC-Bausteins auf einem flexiblen Substrat.
Zum Anbringen eines IC-Bausteins auf einer gedruckten Schaltung ist es allgemein bekannt, den IC-Baustein mit seinen seitlich abstehenden Anschlüssen auf eine auf der Oberseite der gedruckten Schaltung befindliche Verdrahtung aufzubringen, oberhalb der Anschlüsse eine auf der Unter­ seite mit einem Heißsiegelmittel versehenen Folie anzu­ ordnen und dann diese Anordnung durch Warmpressen zu fixieren, wobei durch Aufbringung von Wärme und Druck das leitfähige Heißsiegelmittel verfließt und eine mechanische sowie eine elektrische Verbindung zwischen den Teilen herstellt. Es ist weiterhin allgemein bekannt, die Anschlüsse eines IC-Bausteins mit einer auf der Ober­ seite eines Substrats befindlichen Verdrahtung durch ein von oben aufgebrachtes Harz zu verbinden.
Bei dem erstgenannten Verfahren besteht die Gefahr, daß das elektrisch leitende Heißsiegelmittel zu stark fließt und zu unerwünschten elektrischen Verbindungen führt. Das Verbinden der Anschlüsse des IC-Bausteins mit der Ver­ drahtung durch Eingießen mit einem Harz erfordert relativ lange Aushärtungszeiten und ist deshalb für die Praxis nicht gut geeignet.
Aus der DE 25 36 631 A1 ist ein Verfahren zum Montieren eines IC-Bausteins auf einem Substrat bekannt, bei dem ein leitfähiger Klebstoff auf das Leitungsmuster des Substrats in Form eines vorgefertigten Rähmchens auf­ gebracht wird, auf diesen Klebstoff die Anschlüsse des IC-Bausteins aufgelegt werden und die Anschlüsse durch Warmpressen mit dem Leitungsmuster elektrisch verbunden werden, wobei der durch das Warmpressen geschmolzene Kleb­ stoff eine mechanische Verbindung des IC-Bausteins mit dem Substrat bewirkt. Weiterhin ist in der Druck­ schrift angegeben, daß der Kleber auch in Form einer Paste aufgetragen werden kann.
Aus der US-PS 40 81 898 ist es in Zusammenhang mit der Herstellung eines elektronischen Rechners mit flexiblem Schaltungsträger bekannt, eine Tastaturschaltung auf einem flexiblen Substrat auszubilden, welches um eine Faltachse gefaltet wird und unter Wärmeeinfluß in dieser Lage fixiert wird. Das flexible Substrat besitzt praktisch überall Leitungsmuster. Aus diesem Grund ist vor dem Falten eine isolierende Zwischenlage einzulegen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Montieren eines IC-Bausteins auf einem flexiblen Substrat anzugeben, mit dem unter sicherer Vermeidung von unerwünschten elektrisch leitenden Verbindungen zwischen zu isolierenden Anschlüssen eine billige und rasche Befe­ stigung des Bausteins auf dem Substrat möglich ist.
Gelöst wird diese Aufgabe durch die im Patentanspruch an­ gegebene Erfindung.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine perspektivische Darstellung zum Veranschau­ lichen des Ablaufs des erfindungsgemäßen Verfahrens,
Fig. 2 in einer schnittbildlichen Darstellung eine Anordnung zum Montieren eines IC-Bausteins auf einem Substrat durch Warmpressen,
Fig. 3 in einer schnittbildlichen Darstellung eine Schichtanordnung mit Substrat und IC-Baustein vor dem Warmpressen und
Fig. 4 eine Anwendungsform der Erfindung.
Fig. 1 zeigt ein Verfahren zum Montieren eines IC- Bausteins auf einem schematisch dargestellten flexiblen Substrat, bei dem die Faltstelle gemäß Fig. 4 nicht dargestellt ist. Das flexible Substrat 1 besitzt ein Leitungs­ muster 3 aus Kohlefadenkitt, das auf einem Polyesterfilm 2 aufgedruckt ist. Ferner wird auf das Substrat ein leiten­ des Heißsiegelmittel 4 aus einer anisotrop leitfähigen Paste in einem bestimmten Muster aufgedruckt, daß das Leitungsmuster 3 bedeckt. Bei der Montage des IC-Bausteins wird dieser auf das Substrat 1 aufgesetzt, so daß die Anschlüsse 6 des IC-Bausteins 5 in einer bestimmten Stellung auf dem Heißsiegelmittel 4 angeordnet sind. Anschließend wird ein Substratteil aus einem Polyester­ material über den LSI-Baustein 5 gefaltet, wobei die Anschlüsse 6 auf der Verdrahtungsunterlage 1 erfaßt sind. Dann wird ein Warmpreßvorgang an dem Substratteil durchgeführt, wobei, wie in Fig. 2 dargestellt, eine Warmpreßvorrichtung 8 verwendet wird. Dabei wird eine Verbindung der Anschlüsse 6 des IC-Bausteins 5 mit dem Substrat 1 gleichzeitig mit dem dichten Einbau des IC- Bausteins 5 durch den Substratteil erreicht. Der Substratteil schützt nicht nur die Verbindung zwischen den Anschlüssen 6 des IC-Bausteins und des Substrats 1, sondern verhindert auch, daß das Heißsiegelmittel 4 am Silicium­ kopf der Warmpreßvorrichtung 8 festklebt.
Die Fig. 3 zeigt eine schnittbildliche Darstellung des IC- Bausteins, der mit dem oben beschriebenen Verfahren an dem Substrat montiert worden ist. Der Substratteil besitzt eine Öffnung und bedeckt lediglich am Umfang des IC- Bausteins 5 einen Randbereich sowie die Anschlüsse 6. Der Substratteil ist bei der unten beschriebenen Aus­ führungsform gebildet durch einen von Leitungen freien Bereich eines flexiblen, faltbaren Substrats.
Die Fig. 4 zeigt als Ausführungsbeispiel die Montage eines IC-Bausteins auf dem flexiblen Substrat, das für die Ver­ wendung bei einer Tastenfeldschaltung gefaltet ist. Das Substrat wird so gefaltet, daß ein leitungsfreier Bereich 12 über einem Bereich des Substrats 11 liegt, wo der IC-Baustein 5 befestigt wird. Der Bereich 12, welcher kein gedrucktes Leitungsmuster aufweist, wird zum dichten Ver­ packen des LSI-Bausteins 5 verwendet. Der Bereich 12 wird über den mit Leitungsmuster versehenen Bereich des Sub­ strats 11 gefaltet, so daß ein Abschnitt 13 des Bereichs 12 das Heißsiegelmittel 4 und die Anschlüsse 6 des LSI-Bausteins auf dem Substrat 11 überdeckt. Am Abschnitt 13 des Substrat-Bereichs 12 wird der Warmpreßvorgang durch­ geführt.

Claims (1)

  1. Verfahren zum Montieren eines IC-Bausteins (5) auf einem flexiblen Substrat (1, 11) mit einem Leitungsmuster, bei dem
    • a) das Substrat (11) eine Faltachse besitzt, durch die es in einen Bereich mit einem Leitungsmuster (3) und einen Bereich ohne Leitungen aufgeteilt wird,
    • b) auf das Leitungsmuster (3) ein Heißsiegelmittel aus einer anisotrop leitenden Paste (4) in Form eines entsprechenden Musters aufgedruckt wird,
    • c) die Anschlüsse (6) des IC-Bausteins (5) auf die leitende Paste (4) aufgebracht werden,
    • d) der Bereich des Substrats (11) ohne Leitungsmuster auf den IC-Baustein und den Bereich mit Leitungsmuster (3) gefaltet wird, diese dabei bedeckt und
    • e) die Anschlüsse (6) durch Warmpressen von der Oberseite des Substratbereichs ohne Leitungsmuster her mit der Verdrahtung verbunden werden.
DE19873701343 1986-01-22 1987-01-19 Verfahren zur montage eines lsi- bzw. ic-bausteins auf einer verdrahtungsunterlage Granted DE3701343A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61012709A JPS62169434A (ja) 1986-01-22 1986-01-22 Ｌｓｉ搭載方式

Publications (2)

Publication Number Publication Date
DE3701343A1 DE3701343A1 (de) 1987-07-23
DE3701343C2 true DE3701343C2 (de) 1993-07-22

Family

ID=11812940

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873701343 Granted DE3701343A1 (de) 1986-01-22 1987-01-19 Verfahren zur montage eines lsi- bzw. ic-bausteins auf einer verdrahtungsunterlage

Country Status (3)

Country Link
US (1) US4779338A (de)
JP (1) JPS62169434A (de)
DE (1) DE3701343A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4109363C2 (de) * 1991-03-22 2000-12-14 Bosch Gmbh Robert Klebverbindung zwischen einem elektronischen Bauteil und einem Substrat sowie Verfahren zur Herstellung der Klebverbindung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111363A (en) * 1988-06-23 1992-05-05 Teikoku Tsushin Kogyo Co., Ltd. Mount for electronic parts
JP3042132B2 (ja) * 1992-02-10 2000-05-15 松下電器産業株式会社 回路基板への電気部品実装方法
JPH06310839A (ja) * 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
US5596171A (en) * 1993-05-21 1997-01-21 Harris; James M. Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
DE19708325B4 (de) * 1997-03-03 2007-06-14 Sokymat Gmbh Klebeverbindung von elektrisch leitenden Fügeteilen
KR101088824B1 (ko) * 2010-06-16 2011-12-06 주식회사 하이닉스반도체 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
AT511655B1 (de) * 2011-10-20 2013-02-15 Prelonic Technologies Gmbh Verfahren zum verkleben von schaltungselementen und kleber

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) * 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
DE2056193A1 (de) * 1970-02-13 1971-08-19 Elektromat Veb Verfahren zum Kontaktieren von elektri sehen Klemstbauelementen
DE2402178C2 (de) * 1974-01-17 1985-04-04 Bayer Ag, 5090 Leverkusen Rieselfähige, schwundarm aushärtbare ungesättigte Polyesterformmassen
GB1477780A (en) * 1974-08-14 1977-06-29 Seikosha Kk Assembly incorporating electrically conductive adhesive
US4081898A (en) * 1976-04-19 1978-04-04 Texas Instruments Incorporated Method of manufacturing an electronic calculator utilizing a flexible carrier
NL7704773A (nl) * 1977-05-02 1978-11-06 Philips Nv Hybrideschakeling voorzien van een halfgeleider- schakeling.
GB2068645A (en) * 1980-01-31 1981-08-12 Rogers Corp Electrical interconnection
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4109363C2 (de) * 1991-03-22 2000-12-14 Bosch Gmbh Robert Klebverbindung zwischen einem elektronischen Bauteil und einem Substrat sowie Verfahren zur Herstellung der Klebverbindung

Also Published As

Publication number Publication date
DE3701343A1 (de) 1987-07-23
JPS62169434A (ja) 1987-07-25
JPH0455334B2 (de) 1992-09-03
US4779338A (en) 1988-10-25

Similar Documents

Publication Publication Date Title
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE3701343C2 (de)
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE2345149A1 (de) Elektronisches hybrid-bauteil mit halbleiter-chips
EP0368143A2 (de) Elektronisches Steuergerät
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
EP0464232A1 (de) Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder
DE102004022456A1 (de) Flachdrahtüberbrückungselement
DE10053532A1 (de) Elektronikkomponente und Herstellungsverfahren für eine Elektronikkomponente
DE19500655A1 (de) Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
EP0009610A1 (de) Verfahren zur Herstellung prüfbarer Halbleiter-Miniaturgehäuse in Bandform
DE3930858C2 (de) Modulaufbau
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
DE3420497C2 (de)
DE3813566A1 (de) Elektrische verbindung zwischen einer hybridbaugruppe und einer leiterplatte sowie verfahren zur deren herstellung
DE19738399A1 (de) Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat
DE102004030383A1 (de) Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
DE4208594A1 (de) Verfahren zur herstellung einer elektrischen, vorgefertigten baueinheit und deren befestigung auf einer leiterplatte
DE10327515B4 (de) Verfahren zum Herstellen eines substratbasierten IC-Packages

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition